亚稳态的对策

同步时序电路的输出有可能会维持一种称为亚稳态的不稳定平衡状态，具体将取决于将被锁存的数据信号相对于时钟信号的时序。
当不满足数据表中显示的输入建立和保持时间（t_s和t_h）要求时，时序电路将进入亚稳态。

当有源输入（如时钟信号）和无源输入（如数据信号）彼此异步时，可能发生亚稳态。为防止时序电路进入亚稳态，必须满足数据表中所示的推荐时序条件。
例如，当CK和D输入异步时，它们可以如下所示进行同步。
但在这种情况下，应注意CK的周期和传播延迟。
如果它们接近，数据信号可能不会传播到第二个触发器。
图5.3所示的同步器由两个触发器组成。第一个触发器将防止t_pd增加并防止危害转移到第二个触发器的输出。
即使在这种情况下，当CK1和CK2之间的相位差接近第一个触发器的CK至Q延迟（t_pd）时，仍需注意。