通用CMOS逻辑IC的多个输出发生冲突(短路)

与二极管不同,典型CMOS逻辑IC的输出不能进行线或运算,除非具有三态输出。即使是具有三态输出的CMOS逻辑IC,如果同时启用,也可能会有非预期电流流动,导致IC劣化。所以在创建电路设计时,请确保在任何既定时间都不会启用多个输出。此外,如果所有的CMOS逻辑IC都被禁用(即处于高组态),而没有被上拉到VCC或下拉到GND,那么不具有总线保持功能的CMOS逻辑IC的输出就会变得不稳定。

不要使用多个“或”布线的门。
不要使用多个“或”布线的门。
增加驱动能力的并联示例(仅同一封装中的门可以进行并联。)
增加驱动能力的并联示例(仅同一封装中的门可以进行并联。)
三态输出冲突
三态输出冲突

CMOS逻辑IC的使用注意事项

对于未使用输入引脚的处理
输入上升和下降时间规范
将负载电容连接到CMOS输出引脚
计算工作电流和功耗
使用输入容限功能的电平转换
掉电保护功能应用示例(局部掉电)
每个系列都具有输入容限和输出掉电保护功能
需要注意的噪声类型
降低开关噪声的对策
信号反射的对策
串扰的对策
危害的对策
亚稳态的对策
锁存的对策
ESD防护的对策

产品

相关信息

在新窗口打开