通用CMOS逻辑IC的多个输出发生冲突（短路）

与二极管不同，典型CMOS逻辑IC的输出不能进行线或运算，除非具有三态输出。即使是具有三态输出的CMOS逻辑IC，如果同时启用，也可能会有非预期电流流动，导致IC劣化。所以在创建电路设计时，请确保在任何既定时间都不会启用多个输出。此外，如果所有的CMOS逻辑IC都被禁用（即处于高组态），而没有被上拉到V_CC或下拉到GND，那么不具有总线保持功能的CMOS逻辑IC的输出就会变得不稳定。

• 有关三态总线缓冲器的逻辑转换的说明，请参阅以下常见问题解答。
  常见问题：双向总线缓冲器对方向（DIR）、总线和其它信号的时序有何限制？
• 有关总线保持功能的说明，请参阅以下常见问题解答。
  常见问题：什么是总线保持?
  
  仅同一封装中的门才可以进行线与运算，以增加驱动能力（即输出电流）。但是，建议使用高驱动IC（IO为±24mA）。

• 有关高驱动CMOS／逻辑IC的说明，请参阅常见问题中的直流特性表
  常见问题：输出引脚可以驱动多大的电流?