锁存是由可控硅整流器(SCR)产生的CMOS集成电路的特有现象。
让我们以n基板上形成的CMOS逻辑IC为例进行说明。CMOS逻辑IC具有各种寄生双极晶体管(Q1至Q6),内部将形成双向可控硅电路。锁存的一个常见原因是CMOS IC输入或输出引脚上的噪声、浪涌电压或浪涌电流过大。另一个原因是供电电压发生急剧变化。在这种情况下,内部双向可控硅电路将导通,导致即使在触发信号断开时仍有过大的电流继续在VCC和GND之间流动,最终导致IC损坏。
下面简要介绍导致锁存的过程。
下图显示了包含寄生结构的CMOS电路的等效电路。在n沟道MOSFET侧的p阱中形成NPN晶体管(Q2),而在p沟道MOSFET侧的n基板中形成PNP晶体管(Q1)。寄生电阻(RS和RW)也存在于IC引脚之间。寄生元件(Q1和Q2)形成晶闸管。
例如,如果电流由于外部原因流入n基板,则n基板中的电阻器RS将发生电压降。结果,Q1导通,使得电流从VCC经由p阱中的电阻器RW流向GND。流过RW的电流在RW上产生一个电压差,这使得Q2导通,使电流流过RS。由于这将进一步增加RS上的电压差,所以Q1和Q2保持导通。因此,电流继续增加。如上所述,当p阱中的RW和n基板中的RS都发生电压差时,CMOS IC将出现锁存问题。
锁存的对策
在额定条件下使用。
如果对IC施加过大的浪涌,建议如下图所示在IC接口增加一个保护电路。