双向总线缓冲区对方向（DIR）、总线和其他信号的时序有什么限制吗？

该器件可以轻松实现双向切换，但必须注意总线缓冲器输出冲突和输入悬空。

尽管该总线缓冲器允许轻松实现信号方向的切换，但仍需考虑以下几点：

  1. 确保总线缓冲器的输出在DIR改变状态时不会与其它缓冲器的输出发生冲突。
    → 冲突不仅会导致异常输出情况，还会导致电流过大，从而可能会损坏这些器件。
  2. 确保输入不悬空（即不要开路状态，也不为高阻态）。.
    →悬空输入很容易受到电磁敏感性（EMS）的影响，并可能导致异常输出情况或输出振荡，因为寄生电容会被漏电流充电。

图1所示为双向总线缓冲器的等效电路（74VHC245），表1所示为真值表。.
当/G为“H”电平时，所有输入／输出端子均悬空，因此需要上拉至电源或下拉至GND。

图1：双向总线缓冲器的等效电路（74VHC245）
图1：双向总线缓冲器的等效电路（74VHC245）
表1：双向总线缓冲器真值表（74VHC245）

表1：双向总线缓冲器真值表（74VHC245）

下面用图2所示的电路和时序图说明了时序要求。
A总线和B总线之间连接了一个双向总线缓冲器。在初始状态下，A引脚为输入端，B引脚为输出端。因此，信号从A总线传输至B总线。此时，缓冲器Y为禁用状态（即不提供输出）。

图2：双向总线缓冲器时序图
图2：双向总线缓冲器时序图

1.将/G引脚设为高电平，以禁用双向总线缓冲器。禁用总线缓冲区需经过一段时间tpLZ。随后，A引脚和B引脚均呈现高阻态。因此，有必要将上拉电阻（Rpullup1和Rpullup2）连接至这些引脚，以稳定其电位。具有总线保持功能的总线缓冲器无需任何上拉电阻器。
2.信号方向改变后输出发生冲突。因此，在禁用总线缓冲器的同时，禁用缓冲器X的输出并启用缓冲器Y的输出。此外，在此期间将方向引脚（DIR）从低电平设为高电平。
3.将/G引脚设为低电平，以启用总线缓冲器。

当DIR引脚改变状态（从低电平变为高电平，或从高电平变为低电平）并且使能引脚（/G或/OE）改变状态时，内部电路会改变其模式。在此期间，输出值不确定，即无法确定输出为高电平、低电平还是介于高电平与低电平之间。请在设计时考虑到这一点，因为这些时间段内的输出值无法得到保证。

相关链接

以下文档也包含相关信息。

产品列表

应用说明

通用逻辑IC产品页面
产品
e-Learning CMOS逻辑IC基础知识
e-Learning
e-Learning CMOS逻辑IC使用注意事项
e-Learning

返回通用逻辑IC相关FAQ

在新窗口打开