This device can easily achieve bidirectional switching, but care must be taken for bus buffer output conflicts and input floating.
下图显示了双向总线缓冲器的等效电路及其真值表。
Table-1 Truth table of Bi-directional bus buffer (74VHC245)
输入 |
功能 |
||
---|---|---|---|
/G |
DIR |
A总线 |
B总线 |
L |
L |
输出 |
输入 |
L |
H |
输入 |
输出 |
H |
X |
高阻抗(Z) |
X:忽略
尽管该总线缓冲器允许轻松实现信号方向的切换,但仍需考虑以下几点:
1.确保总线缓冲器的输出在DIR改变状态时不会与其它缓冲器的输出发生冲突。
→冲突不仅会导致异常输出情况,还会导致电流过大,从而可能会损坏这些器件。
2.确保输入不悬空,即不要开路状态,也不为高阻态)。
→悬空输入很容易受到电磁敏感性(EMS)的影响,并可能导致异常输出情况或输出振荡,因为寄生电容会被漏电流充电。
因此,在使用/G引脚时,需将所有I/O引脚上拉至VCC或下拉至GND。当/G引脚固定为低电平时,需将未使用的I/O引脚上拉至VCC或下拉至GND。
下面使用下图所示电路和时序图来描述对时序的要求。
A总线和B总线之间连接了一个双向总线缓冲器。在初始状态下,A引脚为输入端,B引脚为输出端。因此,信号从A总线传输至B总线。此时,缓冲器Y为禁用状态(即不提供输出)。
1.将/G引脚设为高电平,以禁用双向总线缓冲器。禁用总线缓冲区需经过一段时间tpLZ。随后,A引脚和B引脚均呈现高阻态。因此,有必要将上拉电阻(Rpullup1和Rpullup2)连接至这些引脚,以稳定其电位。具有总线保持功能的总线缓冲器无需任何上拉电阻器。
2.信号方向改变后输出发生冲突。因此,在禁用总线缓冲器的同时,禁用缓冲器X的输出并启用缓冲器Y的输出。此外,在此期间将方向引脚(DIR)从低电平设为高电平。
3.将/G引脚设为低电平,以启用总线缓冲器。
当DIR引脚改变状态(从低电平变为高电平,或从高电平变为低电平)并且使能引脚(/G或/OE)改变状态时,内部电路会改变其模式。在此期间,输出值不确定,即无法确定输出为高电平、低电平还是介于高电平与低电平之间。请在设计时考虑到这一点,因为这些时间段内的输出值无法得到保证。
The following documents also contain related information.
以下文档也包含相关信息:
应用说明
CMOS Logic ICs Selection Guide
CMOS Logic ICs Usage Considerations
Basics of CMOS Logic ICs
CMOS Logic Ics TC74VCX/LCX Series
Glossary of CMOS Logic Ics
常见问题(FAQ)
通用逻辑IC系列之间有何区别?
容限功能介绍
是否可以将通用CMOS逻辑IC的未使用输入端保持开路状态?
什么是总线保持?
是否以将通用CMOS逻辑IC的未使用输出端保持开路状态?
如果来自通用CMOS逻辑IC的多路输出发生冲突,IC是否会受到不利影响?
输出引脚可驱动多大的电流?
适合用作电平转换器的器件介绍。
电平转换总线开关与总线缓冲器之间有何差异?
双电源电平转换器的上电顺序介绍。
产品列表
产品网页