组合逻辑:解码器


解码器
示例:VHC138
解码器将N个编码输入的二进制信息转换为最多2N个独特输出。它通常用于增加端口数量和生成芯片选择信号。

解码器的操作
以下显示了3对8解码器(即具有三个输入和八个输出的解码器)的逻辑符号、真值表和时序图。

3对8解码器的逻辑符号和真值表
3对8解码器的逻辑符号和真值表
3对8解码器的时序图
3对8解码器的时序图
3至8解码器的时序图
3至8解码器的时序图

下面显示如何使用3对8解码器从三个输入(A、B和C)生成八个芯片选择信号。当A、B和C都为低电平时,只有/Y0输出提供逻辑低电平,所以选择IC0。
此图表明,通过三个输入的组合,可以从最多八个芯片中选择任意芯片。

第Ⅲ章:CMOS逻辑IC基础知识

CMOS逻辑IC基础知识
组合逻辑:反相器和缓冲器
组合逻辑:双向总线缓冲器
组合逻辑:施密特触发装置
组合逻辑:多路复用器
组合逻辑:模拟多路复用器/解复用器
组合逻辑:模拟开关
时序逻辑:锁存器
时序逻辑:触发器
时序逻辑:计数器
时序逻辑:移位寄存器

产品

相关信息

在新窗口打开