时序逻辑：移位寄存器
移位寄存器
示例：74VHC164，74VHC165
移位寄存器可以配置为串行-并行（SI-PO）或并行-串行（PI-SO）转换。
并行-串行转换有助于减少传输线的数量（即传输位宽度）。某些移位寄存器具有CLR输入，用于将内部状态初始化为已知值。
下面显示了移位寄存器的逻辑符号和真值表。
移位寄存器由多个触发器组成。
移位寄存器的操作
下面通过逻辑示意图和时序图说明移位寄存器的操作。移位寄存器由级联触发器组成，其中每个触发器的输出端（Q）连接至该链中下一个触发器的数据（D）输入端。
串行输入（SI）施加至第一触发器的数据（D）输入端。来自SI的数据在时钟（CK）的上升沿被锁存，并出现在QA处。利用四个时钟脉冲，来自SI的数据被传输到第四个触发器。结果，串行输入（SI）被转换为并行输出数据出现在QD、QC、QB和QA处。
移位寄存器的类型
74VHC164八位SI-PO移位寄存器的逻辑示意图
74VHC165八位PI-SO移位寄存器的逻辑示意图
有串行输入／并行输出和并行输入／串行输出移位寄存器。
- 上一篇
- 12/12
第Ⅲ章：CMOS逻辑IC基础知识
CMOS逻辑IC基础知识
组合逻辑：反相器和缓冲器
组合逻辑：双向总线缓冲器
组合逻辑：施密特触发装置
组合逻辑：解码器
组合逻辑：多路复用器
组合逻辑：模拟多路复用器／解复用器
组合逻辑：模拟开关
时序逻辑：锁存器
时序逻辑：触发器
时序逻辑：计数器
产品
相关信息
在新窗口打开