第3代SiC肖特基势垒二极管
第3代 碳化硅（SiC）肖特基势垒二极管（SBD）产品线中，有7款产品采用TO-220-2L封装，5款产品采用DFN8×8封装。新产品采用了一种新型肖特基金属[注1]，并搭载了第3代SiC SBD芯片，优化了第2代产品的结势垒肖特基（JBS）结构[注2]。因此，实现了业界领先的1.2V（典型值）低正向电压[注3]，比上一代的1.45V（典型值）低17 %。第3代SiC SBD降低了主要用于开关电源的各种设备的功耗，同时提高了输出，新产品具有以下特性。
第3代SiC SBD特性
1、VF×Qc[注4]平衡改善
通过使用新型肖特基金属，改善了正向电压（VF）与总电容电荷（QC）之间的平衡。
以下是使用我们第3代和第2代TO-220-2L/650V/10A额定值产品与其他竞品具有代表性的样品对比评估结果。
测量条件
QC：VR＝400V，f＝1MHz，Ta＝25℃
（东芝内部比较，截至2023年6月）
通过改进传统JBS结构，实现更高的非重复峰值正向浪涌电流（IFSM）。
测量条件
IFSM：f＝50Hz（半正弦波，t＝10ms），Tc＝25℃
（东芝内部比较，截至2023年6月）
3、低反向电流（漏电流）
通过采用JBS结构，即使低正向电压下，也可以获得类似第2代器件的低反向电流（IR）。
测量条件
IR：VR＝650V，Ta＝25℃
（东芝内部比较，截至2023年6月）
电源效率提升
在升压PFC测试电路中，在800W输出条件下，我们第3代SiC SBD的效率比第2代提高约0.1%。
(Toshiba internal comparison, as of November 2021)
[注1]肖特基势垒二极管采用金属和半导体结合。
[注2]JBS: 一种p区嵌入半导体表面n区的结构。当反向偏压增大时，耗尽区在p区和n区之间延伸，从而减少漏电流。
[注3]截至2023年6月。
[注4]VF×QC：正向电压（VF）×总电容电荷（QC），是SiC SBD损耗性能的指标。相同电流额定值器件比较时，VF×QC越小，损耗越低。
SiC肖特基势垒二极管
相关信息
关于各种应用，请参阅以下页面。
关于应用说明，请参阅以下页面。
FAQ
关于常见问题（FQA），请参阅以下页面
购买、样品、及IC可靠性查询
库存查询与购买
请输入3个以上字符
Through this website you are able to proceed to the website of our distributors ("Third Party Website") which is not under the control of Toshiba Corporation and its subsidiaries and affiliates (collectively "Toshiba"). The Third Party Website is made available to you as a convenience only and you agree to use the Third Party Website at your own risk. The link of the Third Party Website does not necessarily imply a recommendation or an endorsement by Toshiba of the Third Party Website. Please be aware that Toshiba is not responsible for any transaction done through the Third Party Website, and such transactions shall be subject to terms and conditions which may be provided in the Third Party Website.