如因重负载致使偏置电阻内置晶体管（BRT）的V_CE(sat)未降至设计目标，如何应对？

图1显示了一个简单的BRT电路。R_O为BRT的上拉电阻，Z_L为负载阻抗。为简明起见，将Z_L视为以实数表示的阻抗（电阻）。
在这种情况下，当Q导通时，集电极-发射极电压必须满足以下电路的低电平电压要求。

首先，我们考虑一个没有Z_L的电路。
如果没有Z_L，则内部晶体管（Q）的集电极-发射极饱和电压（V_CE(sat)）表示为一个集电极电流（I_C）函数：
    V_CE(sat) ≈ R_O*I_C当Z_L连接BRT时，从BRT的集电极测得的组合阻抗为：
    Z＝R_O // Z_L＝R_O*Z_L／ ( R_O＋Z_L）　
由于该组合阻抗，集电极-发射极电压（V_CE）表示如下：
    V_CE＝Z * I_C
V_CE必须满足以下电路的低电平电压要求。否则，必须通过增加内部晶体管的基极电流（I_b）来增加集电极电流。
可通过以下方式增加I_b：
    1.增大输入电压（V_I）。
    2.更换为R₁值较小的BRT。
    3.更换为R₂值较大的BRT。