CMOS逻辑IC的输入引脚和双向总线缓冲器的总线引脚（输入／输出引脚）处于悬空状态时是否有问题？

请勿将CMOS逻辑IC未使用的输入引脚悬空，并将其连接到 VCC 或GND，如图1所示。在悬空状态下，可能会因干扰噪声等而发生意外输出或振荡。

当/G引脚设为高电平时，74xxx245和其他双向总线缓冲器的总线引脚（I/O引脚）悬空。当/G引脚为高电平时，使用电阻将总线／输出引脚连接到VCC或GND，如图2所示。

此外，当总线引脚处于输出模式时，切勿施加外部信号。
具有总线保持功能的产品（如74VCXH）无需外部上拉或下拉电阻。
请参阅此处以了解总线保持功能。
FAQ：什么是通用逻辑IC的总线保持功能？

图1：连接 V<sub>CC</sub>的CMOS逻辑IC的未使用输入端
图1：连接 VCC的CMOS逻辑IC的未使用输入端
图2：双向总线缓冲器的未使用双向引脚上拉至V<sub>CC</sub>或下拉至GND
图2：双向总线缓冲器的未使用双向引脚上拉至VCC或下拉至GND

相关链接

以下文档也包含相关信息。

产品列表

FAQ

应用说明

通用逻辑IC产品页面
产品
e-Learning CMOS逻辑IC基础知识
e-Learning
e-Learning CMOS逻辑IC使用注意事项
e-Learning

返回通用逻辑IC相关FAQ

在新窗口打开