东芝开发出可减少沟槽栅极结构碳化硅MOSFET的损耗、增强其短路鲁棒性的技术

2026年5月27日

东芝电子元件及存储装置株式会社

日本川崎——东芝电子元件及存储装置株式会社（“东芝”）现已开发出一种沟槽栅极结构碳化硅（SiC）MOSFET^[1]（功率半导体）专用的技术，可在减少损耗（导通电阻^[2]）的同时，增强短路鲁棒性^[3]。该技术优化了沟槽下方形成的底部p阱结构^[4]以及其中结型场效应管（JFET）^[5]区域的设计，包括其宽度和掺杂浓度。

东芝已确认，这项新技术能够抑制器件内部产生的短路能量，降低温升，从而在增强器件的短路鲁棒性和减少损耗的同时，保持栅极氧化层的可靠性。这些进步有望提升器件在功率转换应用（包括电动汽车、可再生能源系统和数据中心电源）中的可靠性和能效。

功率半导体在电力高效控制和转换方面发挥着至关重要的作用，对于实现节能和碳中和非常重要。业界普遍认为碳化硅MOSFET是新一代器件，其功率转换效率高于传统的硅（Si）MOSFET，并正日益广泛地应用于电动汽车、可再生能源系统和数据中心等多种领域。沟槽栅极结构碳化硅MOSFET的特点是能够实现低导通电阻和大电流密度。

在沟槽栅极结构碳化硅MOSFET中，电场保护结构^[6]可确保栅极氧化层的可靠性。然而，由此形成的JFET区域会影响电流通路和热特性。尚未完全理解短路事件中产生的能量（短路能量）与器件性能退化之间的关系，以及这种关系与JFET区域设计之间的关联性，导致难以同时降低导通电阻和增强短路鲁棒性。

东芝通过研究一种在沟槽下方整合底部p阱的沟槽栅极结构碳化硅MOSFET结构，解决了这个问题。通过缩小JFET区域的宽度（W_JFET）并提高其掺杂浓度（N_JFET）（图1），东芝证实了器件内部短路电流得到抑制，减少了产生的短路能量。东芝还阐明了器件性能退化与短路能量之间的关联性，证明了抑制短路能量能够有效提高器件可靠性。这提供了一种设计指导原则，可在增强短路鲁棒性和降低导通电阻的同时，保持栅极氧化层的可靠性。在原型器件中，东芝证实，与传统的沟槽栅极结构碳化硅MOSFET相比，导通电阻降低了约25%，同时保持了短路鲁棒性（图2）^[7]。

该技术证实了一种针对沟槽栅极结构碳化硅MOSFET短路能量的新型设计方法的有效性。该技术有望进一步降低损耗，并有助于提高高效功率转换应用（包括电动汽车、可再生能源系统和数据中心电源）的效率和可靠性。采用该技术部分内容的1200V沟槽栅极结构碳化硅MOSFET测试样品“TW007D120E”已于本月初开始上市。

东芝将在5月24日至28日在拉斯维加斯召开的2026年第38届国际功率半导体器件与集成电路会议（ISPSD）上介绍该技术的详细信息。

这项工作基于由新能源产业技术综合开发机构（NEDO）资助的项目JPNP21029所取得的成果。