TOSHIBA

8 ビットマイクロコントローラ

TLCS-870/C シリーズ

TMP86CP27AFG

Not Recommended for New Design

株式会社 東芝 セミコンダクター社

● 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることのないように、購入者側の責任において、機器の安全設計を行うことをお願いします。
なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」などでご確認ください。021023_A

● 本資料に掲載されている製品は、一般的電子機器（コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など）に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器（原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置など）にこれらの製品を使用すること（以下“特定用途”という）は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。021023_B

● 本資料に掲載されている製品を、国内外の法令、規則及び命令により製造、使用、販売を禁止されている応用製品に使用することはできません。060106_Q

● 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。021023_C

● 本資料に掲載されている製品のうち外国為替および外国貿易法により、輸出または海外への提供が規制されているものがあります。021023_F

● 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。021023_D

● マイコン製品の信頼性予測については、「品質保証と信頼性 / 取り扱い上のご注意とお願い」の 1.3 項に記載されておりますのでかならずお読みください。030519_S

©TOSHIBA CORPORATION 2006
All Rights Reserved

Not Recommended for New Design

改訂履歴

日付	版	改訂理由
2006/8/29	1	First Release
2008/8/29	2	内容改訂

Not Recommended for New Design

UART ノイズ除去時間設定における注意事項

本製品に搭載されている UART を使用する場合、転送クロック選択 (BRG) により、ノイズ除去時間設定(RXDNC設定)には以下の制約があります。"○"の箇所にて使用し、"－"の箇所は設定しないでください。

なお、転送クロックとしてタイマカウンタ割り込みを使用する場合、転送クロックはタイマカウンタソースクロック [Hz] ÷ TTREG 設定値で計算されます。

BRG 設定	転送クロック [Hz]	RXDNC 設定			
		00 （ノイズ除去なし）	01 （31/fc[s] 未満のパルス除去）	10 （63/fc[s] 未満のパルス除去）	11 （127/fc[s] 未満のパルス除去）
000	fc/13	○	○	○	－
110 （タイマカウンタ割り込みでの転送クロックが右記となる場合）	fc/8	○	－	－	－
	fc/16	○	○	－	－
	fc/32	○	○	○	－
上記以外		○	○	○	○

Not Recommended for New Design

Not Recommended
for New Design

目　次

TMP86CP27AFG

1.1　特　長 1
1.2　ピン配置図. 3
1.3　ブロック図. 4
1.4　端子機能 5

第 2 章　動作説明

2.1　CPU コア機能 9
2.1.1　メモリアドレスマップ 9
2.1.2　プログラムメモリ (MaskROM) 9
2.1.3　データメモリ (RAM) 10
2.2　システムクロック制御回路 11
2.2.1　クロックジェネレータ 11
2.2.2　タイミングジェネレータ 12
2.2.2.1　タイミングジェネレータの構成
2.2.2.2　マシンサイクル
2.2.3　動作モードの種類 13
2.2.3.1　シングルクロックモード
2.2.3.2　デュアルクロックモード
2.2.3.3　STOP モード
2.2.3.4　各動作モードの遷移
2.2.4　動作モードの制御 18
2.2.4.1　STOP モード
2.2.4.2　IDLE1/2 モード , SLEEP1/2 モード
2.2.4.3　IDLE0, SLEEP0 モード
2.2.4.4　SLOW モード
2.3　リセット回路. 33
2.3.1　外部リセット入力 33
2.3.2　アドレストラップ リセット 34
2.3.3　ウォッチドッグタイマ リセット 34
2.3.4　システムクロックリセット 34

第 3 章　割り込み制御回路

3.1　割り込みラッチ (IL19 ~ IL2) 36
3.2　割り込み許可レジスタ (EIR). 37
3.2.1　割り込みマスタ許可フラグ (IMF) 37
3.2.2　割り込み個別許可フラグ (EF19 ~ EF4) 37
注 3) 39
3.3　割り込み処理. 40
3.3.1　割り込み受け付け処理 40
3.3.2　汎用レジスタ退避 / 復帰処理 41
3.3.2.1　プッシュ / ポップ命令による汎用レジスタの退避 / 復帰
3.3.2.2　転送命令による汎用レジスタの退避 / 復帰
3.3.3　割り込みリターン 42
3.4　ソフトウエア割り込み (INTSW). 44
3.4.1　アドレスエラー検出 44

Not Recommended for New Design

3.4.2 デバッギング 44
3.5 未定義命令割り込み (INTUNDEF) 44
3.6 アドレストラップ割り込み (INTATRAP) 44
3.7 外部割り込み 45

第 4 章 スペシャルファンクションレジスタ

4.1 SFR 47
4.2 DBR 49

第 5 章 入出力ポート

5.1 P0 (P07~P00) ポート 52
5.2 P1 (P17~P10) ポート 54
5.3 P2 (P22~P20) ポート 56
5.4 P3 (P37~P30) ポート 57
5.5 P4 (P43~P40) ポート 59
5.6 P5 (P57~P50) ポート 61
5.7 P6 (P67~P60) ポート 63
5.8 P7 (P77~P70) ポート 66

第 6 章 タイムベースタイマ (TBT)

6.1 タイムベースタイマ 69
6.1.1 構成 69
6.1.2 制御 69
6.1.3 機能 70
6.2 デバイダ出力 (DVO) 71
6.2.1 構成 71
6.2.2 制御 71

第 7 章 ウォッチドッグタイマ (WDT)

7.1 ウォッチドッグタイマの構成 73
7.2 ウォッチドッグタイマの制御 73
7.2.1 ウォッチドッグタイマによる暴走検出の方法 73
7.2.2 ウォッチドッグタイマのイネーブル 75
7.2.3 ウォッチドッグタイマのディセーブル 75
7.2.4 ウォッチドッグタイマ割り込み (INTWDT) 76
7.2.5 ウォッチドッグタイマリセット 76
7.3 アドレストラップ 77
7.3.1 内蔵 RAM 領域のアドレストラップ選択 (ATAS) 77
7.3.2 アドレストラップ発生時の動作選択 (ATOUT) 77
7.3.3 アドレストラップ割り込み (INTATRAP) 77
7.3.4 アドレストラップリセット 78

第 8 章 10 ビットタイマカウンタ (TC7)

8.1 構 成 79

Not Recommended for New Design

8.2 制　御 80
8.3 制御レジスタ / データレジスタの設定 82
8.4 機能 84
8.4.1 プログラマブルパルスジェネレータ出力 (PPG 出力) 84
8.4.1.1 デューティ 50% 出力モード
8.4.1.2 デューティ可変出力モード
8.4.1.3 PPG1/2 独立出力モード
8.4.2 カウントスタート方法 88
8.4.2.1 コマンドスタート & キャプチャモード
8.4.2.2 コマンドスタート & トリガスタートモード
8.4.2.3 トリガスタートモード
8.4.2.4 トリガキャプチャモード (CSTC = “00”)
8.4.2.5 トリガスタート / ストップ受付モード
8.4.3 タイマ停止時の制御設定 95
8.4.3.1 出力初期状態でカウント停止
8.4.3.2 出力保持状態でカウント停止
8.4.3.3 1 周期終了後に初期状態でカウント停止
8.4.4 単発 / 連続出力モード 95
8.4.4.1 単発出力モード
8.4.4.2 連続出力モード
8.4.5 PPG 出力制御 (出力の初期値 / 論理、出力の禁止許可) 97
8.4.5.1 PPG 出力の初期値 / 出力論理の選択
8.4.5.2 PPG 出力の許可 / 禁止の選択
8.4.5.3 通常タイマカウンタとしての使用
8.4.6 TC7 端子入力ノイズ除去時間 97
8.4.7 割り込み 99
8.4.7.1 INTTC7T (トリガスタート割り込み)
8.4.7.2 INTTC7P (ピリオド割り込み)
8.4.7.3 INTEMG (緊急出力停止割り込み)
8.4.8 PPG 緊急出力停止機能 100
8.4.8.1 EMG 端子の入力の許可 / 禁止
8.4.8.2 PPG 緊急出力停止モニタ
8.4.8.3 EMG 割り込み
8.4.8.4 PPG 緊急出力停止状態の解除
8.4.8.5 緊急出力停止状態解除後のタイマ再スタート
8.4.8.6 EMG 端子入力から PPG 出力が初期状態となるまでの反応時間
8.4.9 TC7 の動作とマイコン動作モードについて 102

第 9 章　8 ビットタイマカウンタ (TC3, TC4)

9.1 構成 103
9.2 制御 104
9.3 機能 110
9.3.1 8 ビットタイマモード (TC3, 4) 110
9.3.2 8 ビットイベントカウンタモード (TC3, 4) 111
9.3.3 8 ビットプログラマブル デバイダ出力 (PDO) モード (TC3, 4) 111
9.3.4 8 ビットパルス幅変調 (PWM) 出力モード (TC3, 4) 114
9.3.5 16 ビットタイマモード (TC3 + 4) 116
9.3.6 16 ビットイベントカウンタモード (TC3 + 4) 117
9.3.7 16 ビットパルス幅変調 (PWM) 出力モード (TC3 + 4) 117
9.3.8 16 ビットプログラマブルパルスジェネレート (PPG) 出力モード (TC3 + 4) 120
9.3.9 ウォーミングアップカウンタモード 122
9.3.9.1 低周波ウォーミングアップカウンタモード
(NORMAL1 → NORMAL2 → SLOW2 → SLOW1)
9.3.9.2 高周波ウォーミングアップカウンタモード
(SLOW1 → SLOW2 → NORMAL2 → NORMAL1)

第 10 章　時計専用タイマ (RTC)

10.1 構成 125
10.2 時計専用タイマの制御 125
10.3 機能 126

Not Recommended for New Design

第 11 章　非同期型シリアルインターフェース (UART)

11.1　構成 127
11.2　制御 128
11.3　転送データフォーマット 130
11.4　転送レート 131
11.5　データのサンプリング方法 131
11.6　STOP ビット長 132
11.7　パリティ 132
11.8　送受信動作 132
11.8.1　データ送信動作 132
11.8.2　データ受信動作 132
11.9　ステータスフラグ 133
11.9.1　パリティエラー 133
11.9.2　フレーミングエラー 133
11.9.3　オーバランエラー 133
11.9.4　受信バッファフル 134
11.9.5　送信バッファエンプティ 134
11.9.6　送信終了フラグ 135

第 12 章　同期型シリアルインタフェース (SIO)

12.1　構成 137
12.2　制御 138
12.3　シリアルクロック 140
12.3.1　クロックソース 140
12.3.1.1　内部クロック
12.3.1.2　外部クロック
12.3.2　シフトエッジ 141
12.3.2.1　前縁シフト
12.3.2.2　後縁シフト
12.4　転送ビット数 141
12.5　転送ワード数 142
12.6　転送モード 142
12.6.1　4 ビット送信モード , 8 ビット送信モード 142
12.6.2　4 ビット受信モード , 8 ビット受信モード 144
12.6.3　8 ビット送受信モード 145

第 13 章　10 ビット AD コンバータ (ADC)

13.1　構成 147
13.2　制御 148
13.3　機能 151
13.3.1　ソフトウエアスタートモード 151
13.3.2　リピードモード 151
13.3.3　レジスタの設定 152
13.4　AD 変換時の STOP/SLOW モード 153
13.5　入力電圧と変換結果 154
13.6　AD コンバータの注意事項 155
13.6.1　AD 変換終了割り込み (INTADC) の使用に関する制限事項 155
13.6.2　アナログ入力端子電圧範囲 155
13.6.3　アナログ入力兼用端子 155
13.6.4　ノイズ対策 155

Not Recommended for New Design

第 14 章　キーオンウェイクアップ (KWU)

14.1　構成 157
14.2　制御 157
14.3　機能 157

第 15 章　LCD ドライバ

15.1　LCD ドライバの構成 159
15.2　LCD ドライバの制御 160
15.2.1　LCD 駆動方式 161
15.2.2　フレーム周波数 162
15.2.3　LCD 駆動電圧 163
15.2.3.1　昇圧回路を使用する場合 (LCDCR<BRES>="1" のとき)
15.2.3.2　外付け分割抵抗を使用する場合 (LCDCR<BRES>="0" のとき)
15.3　LCD 表示動作 165
15.3.1　表示データの設定 165
15.3.2　ブランキング 166
15.4　LCD ドライバの制御方法 167
15.4.1　初期設定 167
15.4.2　表示データの格納 167
15.4.3　駆動出力例 170

第 16 章　端子の入出力回路

16.1　制御端子 175
16.2　入出力ポート 176

第 17 章　電気的特性

17.1　絶対最大定格 179
17.2　推奨動作条件 180
17.3　DC 特性 181
17.4　AD 変換特性 182
17.5　AC 特性 183
17.6　推奨発振条件 184
17.7　取り扱い上のご注意 184

第 18 章　外形寸法

Not Recommended for New Design

Not Recommended
for New Design

CMOS 8 ビット マイクロコントローラ

TMP86CP27AFG

製品形名	ROM (マスク ROM)	RAM	パッケージ	FLASH 内蔵品	エミュレーション チップ
TMP86CP27AFG	49152 バイト	1024 バイト	P-QFP80-1420-0.80B	TMP86FS27FG	TMP86C927XB

1.1 特　長

- 8 ビットシングルチップマイクロコントローラ : TLCS-870/C シリーズ
  - 最小実行時間 :
    0.25 μs (16 MHz 動作時)
    122 μs (32.768 kHz 動作時)
  - 基本機械命令 : 132 種類 731 命令
- 割り込み要因 20 要因 (外部 : 7, 内部 : 13)
- 入出力ポート (55 端子)
  大電流出力 8 端子 (Typ. 20mA)
- プリスケーラ
  - タイムベースタイマ機能
  - デバイダ出力機能
- ウォッチドッグタイマ
  - 割り込み / 内部リセット発生の選択 (プログラマブル)
- IGBT 制御用 10 ビットタイマカウンタ :1 チャネル (2 端子出力)
  - PPG1,PPG2 独立出力モード
  - デューティ可変出力モード
  - デューティ 50%出力モード
  - 外部トリガスタート / ストップ
  - 緊急出力停止端子
- 8 ビットタイマカウンタ : 2 チャネル
  - タイマ , イベントカウンタ
  - PDO (Programmable Divider Output) モード

Not Recommended for New Design

060629TBP

- 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることのないように、購入者側の責任において、機器の安全設計を行うことをお願いします。
  なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」などでご確認ください。021023 _ A
- 本資料に掲載されている製品は、一般的電子機器 (コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など) に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器 (原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置など) にこれらの製品を使用すること (以下 " 特定用途 " という) は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。021023 _ B
- 本資料に掲載されている製品を、国内外の法令、規則および命令により製造、使用、販売を禁止されている応用製品に使用することはできません。060106 _ Q
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。021023 _ C
- 本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されているものです。021023 _ E
- 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。021023 _ D
- マイコン製品の信頼性予測については、「品質保証と信頼性 / 取り扱い上のご注意とお願い」の 1.3 項に記載されておりますので必ずお読みください。030519 _ S

- PWM (パルス幅変調出力)
- PPG モード
- 16 ビットモード (タイマ 2 チャネルを組み合わせて使用)

• 時計専用タイマ
• 8 ビット UART : 1 チャネル
• 8 ビット SIO: 1 チャネル
• 10 ビット逐次比較方式 AD コンバータ
  - アナログ入力 : 8 チャネル
• キーオンウェイクアップ : 4 チャネル
• LCD ドライバ / コントローラ
  - LCD 直接駆動可能 (40 セグメント × 4 コモン)
  - 1/4,1/3,1/2 デューティ、スタティック駆動の選択
  - LCD 電源電圧用昇圧回路内蔵
• クロック発振回路 : 2 回路

  シングル / デュアルクロックモードの選択
• 低消費電力動作 (9 モード)
  - STOP モード : 発振停止 (バッテリー / コンデンサバックアップ)
  - SLOW1 モード : 低周波クロックによる低周波動作 (高周波停止)
  - SLOW2 モード : 低周波クロックによる低周波動作 (高周波発振)
  - IDLE0 モード : CPU 停止。

    周辺ハードウエアのうち、TBT のみ動作 (高周波クロック) 継続し、TBT 設定の基準時間経過により解除。
  - IDLE1 モード : CPU 停止。

    周辺ハードウエアのみ動作 (高周波クロック) 継続し、割り込みで解除 (CPU 再起動)
  - IDLE2 モード : CPU 停止。

    周辺ハードウエアのみ動作 (高周波 / 低周波クロック) 継続し、割り込みで解除
  - SLEEP0 モード : CPU 停止。

    周辺ハードウエアのうち、TBT のみ動作 (低周波クロック) 継続し、TBT 設定の基準時間経過により解除。
  - SLEEP1 モード : CPU 停止。

    周辺ハードウエアのみ動作 (低周波クロック) 継続し、割り込みで解除。
  - SLEEP2 モード : CPU 停止。

    周辺ハードウエアのみ動作 (高周波 / 低周波クロック) 継続し、割り込みで解除。
• 動作電圧 :

  2.7 V~5.5 V @ 8.0MHz　/32.768 kHz

  4.5 V~5.5 V @ 16 MHz /32.768 kHz

Not Recommended for New Design

1.2 ピン配置図



図 1-1 ピン配置図

Not Recommended for New Design

1.3 ブロック図



図 1-2 ブロック図

1.4 端子機能

表 1-1 端子機能表（１／４）

端子名	ピン番号	入出力	機能
P07 SEG32 $\overline{\text{SCK0}}$	27	IO O IO	ポート 07 LCD セグメント出力 32 シリアルクロック入出力 0
P06 SEG33 SO0	26	IO O O	ポート 06 LCD セグメント出力 33 シリアルデータ出力 0
P05 SEG34 SI0	25	IO O I	ポート 05 LCD セグメント出力 34 シリアルデータ入力 0
P04 SEG35 INT3	24	IO O I	ポート 04 LCD セグメント出力 35 外部割り込み 3 入力
P03 SEG36 INT2	23	IO O I	ポート 03 LCD セグメント出力 36 外部割り込み 2 入力
P02 SEG37 INT1	22	IO O I	ポート 02 LCD セグメント出力 37 外部割り込み 1 入力
P01 SEG38 TXD0	21	IO O O	ポート 01 LCD セグメント出力 38 UART データ出力 0
P00 SEG39 RXD0	20	IO O I	ポート 00 LCD セグメント出力 39 UART データ入力 0
P17 SEG24	35	IO O	ポート 17 LCD セグメント出力 24
P16 SEG25	34	IO O	ポート 16 LCD セグメント出力 25
P15 SEG26	33	IO O	ポート 15 LCD セグメント出力 26
P14 SEG27	32	IO O	ポート 14 LCD セグメント出力 27
P13 SEG28	31	IO O	ポート 13 LCD セグメント出力 28
P12 SEG29	30	IO O	ポート 12 LCD セグメント出力 29
P11 SEG30	29	IO O	ポート 11 LCD セグメント出力 30
P10 SEG31	28	IO O	ポート 10 LCD セグメント出力 31
P22 XTOUT	7	IO O	ポート 22 低周波発振子接続端子
P21 XTIN	6	IO I	ポート 21 低周波発振子接続端子

Not Recommended for New Design

表 1-1 端子機能表（２／４）

端子名	ピン番号	入出力	機能
P20 $\overline{\text{STOP}}$ $\overline{\text{INT5}}$	9	IO I I	ポート 20 STOP モード解除入力 外部割り込み 5 入力
P37 RXD1	80	IO I	ポート 37 UART データ入力 1
P36 PPG2	79	IO O	ポート 36 タイマカウンタ 7 PPG2 出力
P35 PPG1	78	IO O	ポート 35 タイマカウンタ 7 PPG1 出力
P34 TC7	77	IO I	ポート 34 TC7 端子入力
P33 $\overline{\text{EMG}}$	76	IO I	ポート 33 緊急停止入力
P32 $\overline{\text{PDO4/PWM4/PPG4}}$ TC4	75	IO O I	ポート 32 PDO4/PWM4/PPG4 出力 TC4 端子入力
P31 $\overline{\text{PDO3/PWM3}}$ TC3	74	IO O I	ポート 31 PDO3/PWM3 出力 TC3 端子入力
P30 $\overline{\text{DVO}}$	73	IO O	ポート 30 デバイダ出力
P43 TXD1	72	IO O	ポート 43 UART データ出力 1
P42 $\overline{\text{SCK1}}$	71	IO IO	ポート 42 シリアルクロック入出力 1
P41 SO1	70	IO O	ポート 41 シリアルデータ出力 1
P40 SI1	69	IO I	ポート 40 シリアルデータ入力 1
P57 SEG16	43	IO O	ポート 57 LCD セグメント出力 16
P56 SEG17	42	IO O	ポート 56 LCD セグメント出力 17
P55 SEG18	41	IO O	ポート 55 LCD セグメント出力 18
P54 SEG19	40	IO O	ポート 54 LCD セグメント出力 19
P53 SEG20	39	IO O	ポート 53 LCD セグメント出力 20
P52 SEG21	38	IO O	ポート 52 LCD セグメント出力 21
P51 SEG22	37	IO O	ポート 51 LCD セグメント出力 22
P50 SEG23	36	IO O	ポート 50 LCD セグメント出力 23

Not Recommended for New Design

表 1-1 端子機能表（３／４）

端子名	ピン番号	入出力	機能
P67 AIN7	19	IO I	ポート 67 アナログ入力 7
P66 AIN6 STOP4	18	IO I I	ポート 66 アナログ入力 6 STOP4 入力
P65 AIN5 STOP3	17	IO I I	ポート 65 アナログ入力 5 STOP3 入力
P64 AIN4 STOP2	16	IO I I	ポート 64 アナログ入力 4 STOP2 入力
P63 AIN3 $\overline{\text{INT0}}$	15	IO I I	ポート 63 アナログ入力 3 外部割り込み 0 入力
P62 AIN2	14	IO I	ポート 62 アナログ入力 2
P61 AIN1	13	IO I	ポート 61 アナログ入力 1
P60 AIN0 STOP5	12	IO I I	ポート 60 アナログ入力 0 STOP5 入力
P77 SEG8	51	IO O	ポート 77 LCD セグメント出力 8
P76 SEG9	50	IO O	ポート 76 LCD セグメント出力 9
P75 SEG10	49	IO O	ポート 75 LCD セグメント出力 10
P74 SEG11	48	IO O	ポート 74 LCD セグメント出力 11
P73 SEG12	47	IO O	ポート 73 LCD セグメント出力 12
P72 SEG13	46	IO O	ポート 72 LCD セグメント出力 13
P71 SEG14	45	IO O	ポート 71 LCD セグメント出力 14
P70 SEG15	44	IO O	ポート 70 LCD セグメント出力 15
SEG7	52	O	LCD セグメント出力 7
SEG6	53	O	LCD セグメント出力 6
SEG5	54	O	LCD セグメント出力 5
SEG4	55	O	LCD セグメント出力 4
SEG3	56	O	LCD セグメント出力 3
SEG2	57	O	LCD セグメント出力 2

Not Recommended for New Design

表 1-1 端子機能表（４／４）

端子名	ピン番号	入出力	機能
SEG1	58	O	LCD セグメント出力 1
SEG0	59	O	LCD セグメント出力 0
COM3	63	O	LCD コモン出力 3
COM2	62	O	LCD コモン出力 2
COM1	61	O	LCD コモン出力 1
COM0	60	O	LCD コモン出力 0
V3	68	I	LCD ドライバ昇圧用コンデンサ接続端子 (昇圧回路不使用時は、分割抵抗を接続)
V2	67	I	LCD ドライバ昇圧用コンデンサ接続端子 (昇圧回路不使用時は、分割抵抗を接続)
V1	66	I	LCD ドライバ昇圧用コンデンサ接続端子 (昇圧回路不使用時は、分割抵抗を接続)
C1	65	I	LCD ドライバ昇圧用コンデンサ接続端子 (昇圧回路不使用時はオープン)
C0	64	I	LCD ドライバ昇圧用コンデンサ接続端子 (昇圧回路不使用時はオープン)
XIN	2	I	発振子接続端子
XOUT	3	O	発振子接続端子
$\overline{\text{RESET}}$	8	I	リセット入力
TEST	4	I	出荷試験用端子。“L” レベルに固定してください。
VAREF	11	I	AD 変換用アナログ基準電圧入力端子
AVDD	10	I	アナログ電源
VDD	5	I	電源端子
VSS	1	I	GND 端子

Not Recommended for New Design

第 2 章　動作説明

2.1　CPU コア機能

CPU コアは CPU、システムクロック制御回路、割込み制御回路から構成されます。

本章では CPU コア、プログラムメモリ、データメモリおよびリセット回路について説明します。

2.1.1　メモリアドレスマップ

TMP86CP27AFG のメモリは、MaskROM, RAM, SFR (スペシャルファンクションレジスタ), DBR(データバッファレジスタ) で構成され、それらは 1 つの 64K バイトアドレス空間上にマッピングされています。

図 2-1 に TMP86CP27AFG のメモリアドレスマップを示します。



図 2-1 メモリアドレスマップ

2.1.2　プログラムメモリ (MaskROM)

TMP86CP27AFG は 49152 バイト (アドレス 4000H~FFFFH) のプログラムメモリ (MaskROM) を内蔵しています。

Not Recommended for New Design

2.1.3　データメモリ (RAM)

TMP86CP27AFG は、1024 バイト (アドレス 0040H~043FH) の RAM を内蔵しています。内蔵 RAM の領域中、アドレス (0040H~00FFH) はダイレクト領域となっており、この領域に対しては実行時間を短縮した命令による処理が可能です。

データメモリの内容は、電源投入時不定になりますので、イニシャライズルーチンで初期設定を行ってください。

（プログラム例）TMP86CP27AFG の RAM クリア

```
            LD      HL, 0040H       ; スタートアドレスの設定
            LD      A, H            ; 初期化データ (00H) の設定
            LD      BC,03FFH        ; バイト数 (–1) の設定
SRAMCLR:    LD      (HL), A
            INC     HL
            DEC     BC
            JRS     F, SRAMCLR
```

Not Recommended for New Design

2.2 システムクロック制御回路

システムクロック制御回路は、クロックジェネレータ , タイミングジェネレータおよび動作モード制御回路から構成されています。



図 2-2 システムクロック制御回路

2.2.1 クロックジェネレータ

クロック ジェネレータは、CPU コアおよび周辺ハードウエアに供給されるシステムクロックの基準となる基本クロックを発生する回路です。高周波クロック用と低周波クロック用の 2 つの発振回路を内蔵しており、動作モード制御回路で低周波クロックによる低速動作に切り替えて消費電力の低減を図ることもできます。

高周波クロック (周波数 fc), 低周波クロック (周波数 fs) は、それぞれ XIN, XOUT 端子 , XTIN, XTOUT 端子に発振子を接続することにより容易に得られます。また、外部発振器からのクロックを入力することもできます。この場合、XIN, XTIN 端子からクロックを入力し、XOUT, XTOUT 端子は開放しておきます。



図 2-3 発振子の接続例

注) 基本クロックを外部にて直接モニタする機能はハードウエア的には用意されていませんが、割り込み禁止状態 , ウォッチドッグタイマのディセーブル状態でプログラムによってポートに一定周波数のパルス (例えばクロック出力) を出力させ、これをモニタすることにより調節を行うことができます。発振周波数の調整が必要なシステムでは、あらかじめ調整用プログラムを作成しておく必要があります。

Not Recommended for New Design

2.2.2　タイミングジェネレータ

タイミングジェネレータは、基本クロック (fc または fs) から CPU コアおよび周辺ハードウエアに供給する各種システムクロックを発生する回路です。タイミングジェネレータの機能は、次のとおりです。

1. メインシステムクロック生成
2. デバイダ出力 ($\overline{\text{DVO}}$) パルス生成
3. タイムベースタイマのソースクロック生成
4. ウォッチドッグタイマのソースクロック生成
5. タイマカウンタなどの内部ソースクロック生成
6. STOP モード解除時のウォーミングアップクロック生成
7. LCD ベース周波数生成

2.2.2.1　タイミングジェネレータの構成

タイミングジェネレータは、2 段のプリスケーラ、21 段のデバイダ、メインシステムクロック切り替え回路およびマシンサイクルカウンタから構成されています。

デバイダの 7 段目への入力クロックは SYSCR2<SYSCK>、TBTCR<DV7CK> の設定 により図 2-4 のようになります。なお、リセット時および STOP モード起動 / 解除時プリスケーラおよびデバイダは “0” にクリアされます。

注)　TBTCR<DV7CK> は、タイミングジェネレータ制御レジスタ (TBTCR) のビット 4 (DV7CK) を指しています。以降の文章中ではレジスタの各機能ビットをこのように表記します。



図 2-4 タイミングジェネレータの構成

Not Recommended for New Design

タイミングジェネレータ制御レジスタ

TBTCR (0036H)	7	6	5	4	3	2	1	0	
	(DV0EN)	(DV0CK)		DV7CK	(TBTEN)	(TBTCK)			(初期値 : 0000 0000)

DV7CK	デバイダ 7 段目への 入力クロックの選択	0: fc/2^8[Hz] 1: fs	R/W

注 1) シングルクロックモード時は、DV7CK を “1” にセットしないでください。

注 2) 低周波クロックの発振安定前に DV7CK を “1” にセットしないでください。

注 3) fc: 高周波クロック [Hz], fs: 低周波クロック [Hz], ∗: Don’t care

注 4) SLOW1/2, SLEEP1/2 モード時は、DV7CK の設定にかかわらず、デバイダ 7 段目には fs が入力されます。

注 5) NORMAL1/2 モードから STOP モードを起動した場合、STOP モード解除後のウォーミングアップ中は DV7CK の設定にかかわらずデバイダ 7 段目にはデバイダ 6 段目の出力が入力されます。

2.2.2.2 マシンサイクル

命令の実行および内蔵ハードウエアの動作は、システムクロックに同期して行われます。

命令実行の最小単位を、『マシンサイクル』と呼びます。TLCS-870/C シリーズの命令には、1 マシンサイクルで実行される 1 サイクル命令から最長 10 マシンサイクルを要する 10 サイクル命令までの 10 種類があります。

マシンサイクルは、4 ステート (S0~S3) で構成され、各ステートは 1 メインシステムクロックで構成されます。



図 2-5 マシンサイクル

2.2.3 動作モードの種類

動作モード制御回路は、高周波クロック用 , 低周波クロック用の各発振回路の発振 / 停止 および メインシステムクロックの切り替えを行います。動作モードは、シングルクロックモードとデュアルクロックモード及び STOP モードに大別され、各動作モードの制御はシステム制御レジスタ (SYSCR1, SYSCR2) で行います。図 2-6 に動作モード遷移図を示します。

2.2.3.1 シングルクロックモード

シングルクロックモードは、高周波クロック用発振回路のみ使用する動作モードで、低周波クロック用端子の P21 (XTIN), P22 (XTOUT) は、通常の入出力ポートとして使用することができます。メインシステムクロックは、高周波クロックから生成されますので、シングルクロックモードにおけるマシンサイクルタイムは 4/fc [s] となります。

Not Recommended for New Design

（1） NORMAL1 モード

CPU コアおよび周辺ハードウエアを高周波クロックで動作させるモードです。リセット解除後は、NORMAL1 モードになります。

（2） IDLE1 モード

CPU およびウォッチドッグタイマを停止し、周辺ハードウエアを高周波クロックで動作させるモードです。IDLE1 モードの起動は、システム制御レジスタ 2 (SYSCR2) の IDLE を “1” にセットすることで行います。周辺ハードウエアからの割り込みまたは外部割り込みにより解除され、NORMAL1 モードに復帰します。IMF (割り込みマスタ許可フラグ) が “1” (割り込み許可状態) の時は、割り込み処理が行われたあと、通常の動作に戻ります。IMF が “0” (割り込み禁止状態) の時は、IDLE1 モードを起動した命令の次の命令から実行再開します。

（3） IDLE0 モード

発振回路と TBT を除き、コアおよび周辺回路を停止させるモードです。NORMAL1 モード時にシステム制御レジスタ SYSCR2<TGHALT> を “1” にセットすることにより起動します。IDLE0 モードを起動すると、CPU が停止しタイミングジェネレータは TBT 以外の周辺回路へのクロック供給を停止します。その後、TBTCR<TBTCK> によって設定されたソースクロックの立ち下がりエッジを検出するとタイミングジェネレータは全周辺回路へのクロック供給を開始します。

IDLE0 モードを解除すると、CPU は動作を再開し、NORMAL1 モードに復帰します。
なお、IDLE0 モードは、TBTCR<TBTEN> の設定に関係なく起動 / 復帰し IMF = “1”, EF7 (TBT の割り込み個別許可フラグ) = “1”, TBTCR<TBTEN> = “1” のときは割り込み処理が行われます。

TBTCR<TBTEN> = “1” の状態で IDLE0 モードを起動すると、NORMAL モードに復帰後、INTTBT 割り込みラッチがセットされます。

2.2.3.2　デュアルクロックモード

デュアルクロックモードは、高周波、低周波用の 2 つの発振回路を使用する動作モードで、P21 (XTIN), P22 (XTOUT) を低周波クロック用端子として使用します (デュアルクロックモード時、これらの端子は入出力ポートとして使用することはできません)。メインシステムクロックは、NORMAL2, IDLE2 モード時、高周波クロックから生成され、SLOW1, 2, SLEEP1, 2 モード時、低周波クロックから生成されています。従って、マシンサイクルタイムは、NORMAL2, IDLE2 モード時 4/fc [s]，SLOW, SLEEP モード時 4/fs [s] (122 μs @ fs = 32.768 kHz) となります。

TLCS-870/C シリーズは、リセット中シングルクロックモードとなります。デュアルクロックモードで使用する場合は、プログラムの先頭で低周波クロックを発振させてください。

（1） NORMAL2 モード

CPU コアを高周波クロックで動作させるモードで、周辺ハードウエアは高周波 / 低周波の両クロックで動作します。

Not Recommended for New Design

（2） SLOW2 モード

高周波クロックの発振を動作させながら、CPU コアを低周波クロックで動作させるモードです。NORMAL2 から SLOW2 への切り替え , SLOW2 から NORMAL2 への切り替えは、SYSCR2<SYSCK> で行います。SLOW2 モード時、XTEN を “0” にクリアしないでください。

（3） SLOW1 モード

高周波クロックの発振を停止させ、CPU コア , 周辺ハードウエアを低周波クロックで動作させるモードで消費電力を低減できます。

SLOW1 モードと SLOW2 モードの間の変換は SYSCR2<XEN> で行います。SLOW1, SLEEP1 モード時、デバイダの初段から 6 段目までの出力は停止します。

（4） IDLE2 モード

CPU およびウォッチドッグタイマを停止し、周辺ハードウエアを高周波 / 低周波の両クロックで動作させるモードです。IDLE2 モードの起動 / 解除方法は、IDLE1 モードと同じです。解除後、NORMAL2 モードに戻ります。

（5） SLEEP1 モード

CPU およびウォッチドッグタイマを停止し、周辺ハードウエアを低周波クロックで動作させるモードです。SLEEP1 モードの起動 / 解除方法は、IDLE1 モードと同じです。解除後、SLOW1 モードに戻ります。なお、高周波クロックは発振しておりません。SLOW1, SLEEP1 時、デバイダの初段から 6 段目までの出力は停止します。

（6） SLEEP2 モード

SLOW2 モードに対応する IDLE モードです。高周波クロックが動作することを除き、SLEEP1 モードと同一の状態です。

（7） SLEEP0 モード

発振回路と TBT を除き、コアおよび周辺回路を停止させるモードです。SLOW1 モード時に SYSCR2<TGHALT> を “1” にセットすることにより起動します。SLEEP0 モードを起動すると、CPU が停止しタイミングジェネレータは TBT 以外へのクロック供給を停止します。その後、TBTCR<TBTCK> によって設定されたソースクロックの立ち下がりエッジを検出すると、タイミングジェネレータは全周辺回路へのクロック供給を開始します。

SLEEP0 モードを解除すると、CPU は動作を再開し、SLOW1 モードに復帰します。

なお、SLEEP0 モードは、TBTCR<TBTEN> の設定に関係なく起動 / 復帰し、IMF = “1”, EF7 (TBT の割り込み許可フラグ) = “1”, TBTCR<TBTEN> = “1” のときは割り込み処理が行われます。

TBTCR<TBTEN> = “1” の状態で SLEEP0 モードを起動すると、SLOW1 モードに復帰後、INTTBT 割り込みラッチがセットされます。

2.2.3.3 STOP モード

発振回路を含めシステムの動作をすべて停止し、停止直前の内部状態を低消費電力で保持するモードです。

Not Recommended for New Design

STOP モードの起動は、システム制御レジスタ 1 で行います。解除は、$\overline{\text{STOP}}$ 端子入力で行い、ウォーミングアップ時間経過後、STOP モード起動時のモードに戻り、STOP モードを起動した命令の次の命令から実行再開します。

2.2.3.4　各動作モードの遷移



注 1)　NORMAL1, NORMAL2 モードを総称して NORMAL モード、SLOW1, SLOW2 モードを SLOW モード、IDLE0, IDLE1, IDLE2 モードを IDLE モード、SLEEP0, SLEEP1, SLEEP2 モードを SLEEP モードと呼びます。

注 2)　TBTCR<TBTCK> によって選択されたソースクロックの立ち下がりエッジによって解除。

図 2-6 動作モード状態遷移図

Not Recommended for New Design

表 2-1 動作モードと各部の状態

<table>
<tr><th colspan="2" rowspan="2">動作モード</th><th colspan="2">発振回路</th><th rowspan="2">CPU コア</th><th rowspan="2">TBT</th><th rowspan="2">その他
周辺回路</th><th rowspan="2">マシンサイクルタイム</th></tr>
<tr><th>高周波</th><th>低周波</th></tr>
<tr><td rowspan="5">シングルクロック</td><td>RESET</td><td rowspan="4">発振</td><td rowspan="5">停止</td><td>リセット</td><td>リセット</td><td>リセット</td><td rowspan="4">4/fc [s]</td></tr>
<tr><td>NORMAL1</td><td>動作</td><td rowspan="3">動作</td><td rowspan="2">動作</td></tr>
<tr><td>IDLE1</td><td rowspan="3">停止</td></tr>
<tr><td>IDLE0</td><td rowspan="2">停止</td></tr>
<tr><td>STOP</td><td>停止</td><td>停止</td><td>—</td></tr>
<tr><td rowspan="8">デュアルクロック</td><td>NORMAL2</td><td rowspan="4">発振</td><td rowspan="6">発振</td><td>高周波動作</td><td rowspan="7">動作</td><td rowspan="7">動作</td><td>4/fc [s]</td></tr>
<tr><td>IDLE2</td><td>停止</td><td rowspan="6">4/fs [s]</td></tr>
<tr><td>SLOW2</td><td>低周波動作</td></tr>
<tr><td>SLEEP2</td><td>停止</td></tr>
<tr><td>SLOW1</td><td rowspan="4">停止</td><td>低周波動作</td></tr>
<tr><td>SLEEP1</td><td rowspan="3">停止</td></tr>
<tr><td>SLEEP0</td><td rowspan="2">停止</td></tr>
<tr><td>STOP</td><td>停止</td><td>停止</td><td>—</td></tr>
</table>

Not Recommended for New Design

2.2.4　動作モードの制御

システム制御レジスタ 1

	7	6	5	4	3	2	1	0	
SYSCR1 (0038H)	STOP	RELM	RETM	OUTEN	WUT				(初期値 : 0000 00**)

STOP	STOP モードの起動	0: CPU コア，周辺ハードウエア動作 1: CPU コア，周辺ハードウエア停止 (STOP モード起動)			R/W
RELM	STOP モードの解除方法の選択	0: エッジ解除モード ($\overline{\text{STOP}}$ 端子入力の立ち上がりエッジで解除) 1: レベル解除モード ($\overline{\text{STOP}}$ 端子入力の “H” レベルで解除)			R/W
RETM	STOP モード解除後の動作モードの選択	0: NORMAL1/2 モードへ戻る 1: SLOW1 モードへ戻る			R/W
OUTEN	STOP モード時のポート出力状態の選択	0: ハイインピーダンス 1: 出力保持			R/W
WUT	STOP モード解除時のウォーミングアップ時間 単位 : [s]		NORMAL1/2 モードへ戻る場合	SLOW1 モードへ戻る場合	R/W
		00	3×2^{16}/fc	3×2^{13}/fs	
		01	2^{16}/fc	2^{13}/fs	
		10	3×2^{14}/fc	3×2^{6}/fs	
		11	2^{14}/fc	2^{6}/fs	

注 1)　RETM は、NORMAL モードから STOP モードを起動する場合は必ず “0” にしてください。SLOW モードから STOP モードを起動する場合は必ず “1” にしてください。

注 2)　STOP モードを RESET 端子入力で解除した場合は、RETM の値にかかわらず NORMAL1 モードに戻ります。

注 3)　fc ; 高周波クロック [Hz], fs ; 低周波クロック [Hz], *; Don’t care

注 4)　SYSCR1 のビット 1, 0 は、リードすると不定値が読み出されます。

注 5)　OUTEN = “0” の指定で STOP モードを起動すると、内部入力は “0” に固定されますので、立ち下がりエッジの外部割り込みがセットされる恐れがあります。

注 6)　キーオンウェイクアップ入力を使用する場合は、RELM を “1” に設定してください。

注 7)　P20 端子は STOP 端子と兼用のため、STOP モードを起動すると OUTEN の状態にかかわらず、出力は Hi-z 状態となります。

注 8)　ウォーミングアップタイムは使用する発振子の特性に合わせて選択してください。

Not Recommended for New Design

システム制御レジスタ 2

	7	6	5	4	3	2	1	0	
SYSCR2 (0039H)	XEN	XTEN	SYSCK	IDLE		TGHALT			(初期値 : 1000 ∗0∗∗)

XEN	高周波発振器の制御	0: 発振停止 1: 発振継続または発振開始	R/W
XTEN	低周波発振器の制御	0: 発振停止 1: 発振継続または発振開始	
SYSCK	システムクロックの 選択 (write)/ モニタ (read)	0: 高周波クロック (NORMAL1/NORMAL2/IDLE1/IDLE2) 1: 低周波クロック (SLOW/SLEEP)	
IDLE	CPU,WDT 制御 (IDLE1/2, SLEEP1/2 モード)	0: CPU, WDT 動作 1: CPU, WDT 停止 (IDLE1/2, SLEEP1/2 モード起動)	R/W
TGHALT	TG 制御 (IDLE0, SLEEP0 モード)	0: TG から全周辺回路へのクロック供給動作 1: TG から TBT を除く周辺回路へのクロック供給停止 (IDLE0, SLEEP0 モード起動)	R/W

注 1) XEN, XTEN をともに “0” にクリアした場合、SYSCK = “0” で XEN を “0” にクリアした場合、および SYSCK = “1” で XTEN を “0” にクリアした場合、リセットがかかります。

注 2) WDT; ウォッチドッグタイマ , TG; タイミングジェネレータ , ∗ ; Don’t care

注 3) SYSCR2 のビット 3, 1, 0 は、リードすると不定値が読み出されます。

注 4) IDLE と TGHALT は、同時に “1” に設定しないでください。

注 5) IDLE0/SLEEP0 モードは、TBTCR<TBTCK> によって選択された非同期の内部ソースクロックによって NORMAL1/SLOW1 モードに復帰しますので、モード起動から復帰までの時間は、TBTCR<TBTCK> の時間よりも短くなります。

注 6) IDLE1/2, SLEEP1/2 モード解除時、IDLE は自動的に “0” にクリアされます。

注 7) IDLE0, SLEEP0 モード解除時、TGHALT は自動的に “0” にクリアされます。

注 8) TGHALT を “1” に設定するときは、事前に周辺機能の動作を停止してから行ってください。周辺機能の動作が停止されない場合、IDLE0 または SLEEP0 モードが復帰した直後に周辺機能の割り込みラッチがセットされることがあります。

Not Recommended for New Design

2.2.4.1　STOP モード

STOP モードは、システム制御レジスタ 1 (SYSCR1) と $\overline{\text{STOP}}$ 端子入力および STOP5 ～ STOP2 によって制御されます。$\overline{\text{STOP}}$ 端子は、P20 ポートならびに $\overline{\text{INT5}}$ (外部割り込み入力 5) 端子と兼用です。STOP モードは、SYSCR1<STOP> を “1” にセットすることにより起動され、STOP モード中、次の状態を保持しています。

1. 高周波 , 低周波とも発振を停止し、内部の動作をすべて停止します。
2. データメモリ , レジスタ , プログラムステータスワード , ポートの出力ラッチなどは STOP モードに入る直前の状態を保持します。
3. タイミングジェネレータのプリスケーラおよびデバイダを “0” にクリアします。
4. プログラムカウンタは、STOP モードを起動する命令 (例えば、[SET (SYSCR1) . 7]) の 2 つ先の命令のアドレスを保持します。

STOP モードには、レベル解除モードとエッジ解除モードがあり、それらは SYSCR1<RELM> で選択します。エッジ解除モードの場合には、STOP5 ～ STOP2 を使用禁止に設定してください。

注 1)　なお、$\overline{\text{STOP}}$ 端子はキーオンウェイクアップ入力端子とは異なり入力を禁止する機能がありませんので、STOP モードを使用する場合は、必ず STOP 解除用の端子として使用してください。

注 2)　STOP 期間中 (STOP モード起動からウォーミングアップ終了までの期間)、外部割り込み端子の信号の変化により割り込みラッチが “1” にセットされ、STOP モード解除後直ちに割り込みを受け付ける場合があります。従って、STOP モードの起動は、割り込みを禁止してから行ってください。また STOP モード解除後に割り込みを許可する場合、あらかじめ不要な割り込みラッチをクリアしてください。

（1）　レベル解除モード (RELM = “1” のとき)

$\overline{\text{STOP}}$ 端子への “H” レベル入力または STOP5 ～ STOP2 (STOPCR でビットごとに設定可能) 端子への “L” レベル入力により STOP 動作を解除するモードで、メイン電源遮断時のコンデンサ バックアップや長時間のバッテリーバックアップなどに使用します。

$\overline{\text{STOP}}$ 端子入力が “H” レベルまたは STOP5 ～ STOP2 端子が “L” レベルの状態で STOP 動作の起動を指示する命令を実行しても、STOP 動作に入らず、直ちに解除シーケンス (ウォーミングアップ) に移ります。従って、レベル解除モードで STOP 動作で起動する場合、$\overline{\text{STOP}}$ 端子入力が “L” レベルであり、また STOP5 ～ STOP2 端子入力が “H” レベルになっていることをプログラム上で認識する必要があります。この認識を行うには、次の方法があります。

1. ポートの状態をテストする方法
2. INT5 割り込みによる方法 ($\overline{\text{INT5}}$ 端子入力の立ち下がりエッジで割り込みを発生します)

（プログラム例 1 ）　P20 ポートをテストして NORMAL モードから STOP モードを起動

```
            LD      (SYSCR1), 01010000B     ; レベル解除モードにセットアップ
SSTOPH:     TEST    (P2PRD) . 0             ; STOP 端子入力が “L” レベルになるまでウエイト
            JRS     F, SSTOPH
            DI                              ; IMF←0
            SET     (SYSCR1) . 7            ; STOP モードを起動
```

Not Recommended for New Design

（プログラム例 2）　INT5 割り込みにより、NORMAL モードから STOP モードを起動

```
PINT5:    TEST    (P2PRD) . 0          ; ノイズ 除去のため P20 ポート入力が
          JRS     F, SINT5             ; "H" レベルなら STOP モードを起動しない。
          LD      (SYSCR1), 01010000B  ; レベル解除モードにセットアップ
          DI                           ; IMF←0
          SET     (SYSCR1) . 7         ; STOP モードを起動
SINT5:    RETI
```



図 2-7 レベル解除モード

注 1)　ウォーミングアップ開始後、再び STOP 端子入力が "L" レベルまたは、STOP5 ～ STOP2 端子が "H" レベルになっても STOP モードには戻りません。

注 2)　エッジ解除モードにセットアップ後にレベル解除モードに戻した場合は、STOP 端子入力の立ち上がりエッジが検出されるまではモードは切り替わりません。

（2）　エッジ解除モード (RELM = "0" のとき)

STOP 端子入力の立ち上がりエッジで STOP 動作を解除するモードです。比較的短時間のプログラム処理を一定周期で繰り返す応用などに使用し、この一定周期の信号 (例えば、低消費電力の発振源からのクロック) を STOP 端子に入力します。エッジ解除モードの場合、STOP 端子入力が "H" レベルにあっても STOP 動作に入ります。なお、STOP5 ～ STOP2 端子入力は、キーオンウェイクアップ制御レジスタ (STOPCR) によってすべて禁止に設定してください。

（プログラム例）NORMAL モードから STOP モードを起動

```
          DI                           ; IMF←0
          LD      (SYSCR1) , 10010000B ; エッジ解除モードに設定して起動
```



図 2-8 エッジ解除モード

Not Recommended for New Design

STOP モードの解除は、次のシーケンスで行われます。

1. 発振が開始されます。デュアルクロックモードの場合、NORMAL2 へ戻るときは、高周波 / 低周波発振器の両方が発振し、SLOW に戻るときは低周波発振器のみ発振します。シングルクロックモードの場合は、高周波発振器のみ発振します。
2. 発振が安定するのに必要な時間の確保のため、ウォーミングアップを行います。ウォーミングアップ中、内部動作は停止したままです。ウォーミングアップ時間は、発振器の特性に合わせて SYSCR1<WUT> で 4 種類選択できます。
3. ウォーミングアップ時間経過後、STOP モードを起動した命令の次の命令から通常の動作が再開されます。

注 1)　STOP モードを解除すると、タイミングジェネレータのプリスケーラおよびデバイダは "0" にクリアされた状態から始まります。

注 2)　STOP モードは、$\overline{\text{RESET}}$ 端子を “L” レベル にすることによっても解除され、直ちに通常のリセット動作を行います。

注 3)　低い保持電圧で STOP モードの解除を行う場合には、次の注意が必要です。
STOP モードの解除に先立ち、電源電圧を動作電圧に上げる必要があります。その際、$\overline{\text{RESET}}$ 端子も “H” レベルにあり、電源電圧とともに上昇します。この場合、外部に時定数回路などが付加されているときには、$\overline{\text{RESET}}$ 端子入力の電圧上昇は電源電圧の上昇よりも立ち上がりが遅くなります。このとき、$\overline{\text{RESET}}$ 端子の入力電圧レベルが、$\overline{\text{RESET}}$ 端子入力 (ヒステリシス入力) の非反転高レベル入力電圧を切るとリセット動作を行う恐れがあります。

表 2-2 ウォーミングアップ時間 (例 : fc = 16.0 MHz, fs = 32.768 kHz 時)

WUT	ウォーミングアップ時間 [ms]	
	NORMAL モードへ戻る場合	SLOW モードに戻る場合
00	12.288	750
01	4.096	250
10	3.072	5.85
11	1.024	1.95

注 1)　ウォーミングアップ時間は、基本クロックをデバイダにて分周して得ていますので、STOP モードの解除時に発振周波数にゆらぎがある場合は、ウォーミングアップ時間は誤差を含むことになります。従って、ウォーミングアップ時間は、概略値としてとらえる必要があります。

Not Recommended for New Design



図 2-9 STOP モードの起動 / 解除

Not Recommended for New Design

2.2.4.2　IDLE1/2 モード , SLEEP1/2 モード

IDLE1/2 モード , SLEEP1/2 モードは、システム制御レジスタ 2 (SYSCR2) とマスカブル割り込みによって制御されます。IDLE1/2 モード , SLEEP1/2 モード中、次の状態を保持しています。

1. CPU およびウォッチドッグタイマは動作を停止します。周辺ハードウエアは動作を継続します。
2. データメモリ , レジスタ , プログラムステータスワード , ポートの出力ラッチなどは、IDLE1/2 モード , SLEEP1/2 モードに入る直前の状態を保持します。
3. プログラムカウンタは、IDLE1/2 モード , SLEEP1/2 モードを起動する命令の 2 つ先の命令のアドレスを保持します。



図 2-10 IDLE1/2 モード , SLEEP1/2 モード

Not Recommended for New Design

- IDLE1/2, SLEEP1/2 モードの起動

  割り込みマスタ許可フラグ (IMF) を “0” に設定した後、IDLE1/2, SLEEP1/2 モードを解除する割り込み個別許可フラグ (EF) を “1” に設定します。

  IDLE1/2, SLEEP1/2 モードを起動するには、SYSCR2<IDLE> を “1” に設定します。

- IDLE1/2, SLEEP1/2 モードの解除

  IDLE1/2, SLEEP1/2 モードには、ノーマル解除モードと割り込み解除モードがあり、それぞれの選択は割り込みマスタ許可フラグ (IMF) によって行います。IDLE1/2, SLEEP1/2 モードが解除されると、SYSCR2<IDLE> は自動的に “0” にクリアされ、起動したモードに復帰します。

  なお、IDLE1/2, SLEEP1/2 モードは $\overline{\text{RESET}}$ 端子を “L” レベルにすることによっても解除されます。この場合、リセット解除後は NORMAL1 モードが起動します。

（1） ノーマル解除モード (IMF= “0” のとき)

割り込み個別許可フラグ (EF) で許可された割り込み要因により、IDLE1/2, SLEEP1/2 モードが解除され、IDLE1/2, SLEEP1/2 モードを起動した命令の次の命令から実行を再開します。通常、解除に使用した割り込み要因の割り込みラッチ (IL) はロード命令で “0” にクリアする必要があります。

（2） 割り込み解除モード (IMF= “1” のとき)

割り込み個別許可フラグ (EF) で許可された割り込み要因により IDLE1/2, SLEEP1/2 モードが解除され、割り込み処理に入ります。割り込み処理後、IDLE1/2, SLEEP1/2 モードを起動した命令の次の命令に戻ります。

注） IDLE1/2, SLEEP1/2 モード起動直前にウォッチドッグタイマ割り込みが発生した場合、IDLE1/2, SLEEP1/2 モードは起動されずウォッチドッグタイマ割り込み処理が行われます。

Not Recommended for New Design



図 2-11　IDLE1/2, SLEEP1/2 モードの起動 / 解除

Not Recommended for New Design

2.2.4.3 IDLE0, SLEEP0 モード

IDLE0, SLEEP0 モードは、システム制御レジスタ 2 (SYSCR2) とタイムベースタイマによって制御されます。IDLE0, SLEEP0 モード中、次の状態を保持しています。

- タイミングジェネレータは、タイムベースタイマを除く周辺回路へのクロック供給を停止します。
- データメモリ，レジスタ，プログラムステータスワード，ポートの出力ラッチなどは、IDLE0, SLEEP0 モードに入る直前の状態を保持します。
- プログラムカウンタは、IDLE0, SLEEP0 モードを起動する命令の 2 つ先の命令のアドレスを保持します。

注） IDLE0 または SLEEP0 モードを起動する場合は、周辺機能を停止状態 (ディセーブル状態) に設定してから、IDLE0, SLEEP0 モードを起動してください。



図 2-12 IDLE0, SLEEP0 モード

Not Recommended for New Design

- IDLE0, SLEEP0 モードの起動

  タイマカウンタ等の周辺機能を停止状態（ディセーブル状態）に設定します。

  IDLE0, SLEEP0 モードを起動するには、SYSCR2<TGHALT> を “1” に設定します。

- IDLE0, SLEEP0 モードの解除

  IDLE0, SLEEP0 モードには、ノーマル解除モードと割り込み解除モードがあり、それぞれの選択は割り込みマスタ許可フラグ (IMF) 、タイムベースタイマの割り込み個別許可フラグ (EF7) および TBTCR<TBTEN> によって行います。IDLE0, SLEEP0 モードが解除されると、SYSCR2<TGHALT> は自動的に “0” にクリアされ、起動したモードに復帰します。またこのとき、TBTCR<TBTEN> が “1” にセットされていると INTTBT の割り込みラッチがセットされます。

  なお、IDLE0, SLEEP0 モードは $\overline{\text{RESET}}$ 端子を “L” レベルにすることによっても解除されます。この場合、リセット解除後は NORMAL1 モードが起動します。

注) IDLE0, SLEEP0 モードは、TBTCR<TBTEN> の設定に関係なく起動 / 復帰します。

(1) ノーマル解除モード (IMF ・EF7 ・TBTCR<TBTEN> = “0” のとき)

TBTCR<TBTCK> によって設定されたソースクロックの立ち下がりエッジを検出すると、IDLE0, SLEEP0 モードは解除されます。IDLE0, SLEEP0 モードが解除されると、それらのモードを起動した命令の次の命令から処理を再開します。

なお、TBTCR<TBTEN> が “1” の時は、タイムベースタイマ割り込みラッチがセットされます。

(2) 割り込み解除モード (IMF ・EF7 ・TBTCR<TBTEN> = “1” のとき)

TBTCR<TBTCK> によって設定されたソースクロックの立ち下がりエッジを検出すると、IDLE0, SLEEP0 モードが解除された後、INTTBT の割り込み処理が行われます。

注 1)　IDLE0, SLEEP0 モードは、TBTCR<TBTCK> によって選択された非同期の内部ソースクロックによって NORMAL1, SLOW1 に復帰しますので、モード起動から復帰までの時間は TBTCR<TBTCK> の時間よりも短くなります。

注 2)　IDLE0, SLEEP0 モード起動直前にウォッチドッグタイマ割り込みが発生した場合、IDLE0, SLEEP0 モードは起動されずウォッチドッグタイマ割り込み処理が行われます。

Not Recommended for New Design



図 2-13 IDLE0, SLEEP0 モードの起動 / 解除

Not Recommended for New Design

2.2.4.4　SLOW モード

SLOW モードは、システム制御レジスタ 2 (SYSCR2) によって制御されます。

（1） NORMAL2 モードから SLOW モードへの切り替え

まず、SYSCR2<SYSCK> に “1” を書き込み、システムクロックを低周波クロックに切り替えます。次に、SYSCR2<XEN> を “0” にクリアして高周波発振器を停止します。

注） NORMAL2 モードへ早く戻るために高周波クロックの発振を継続させることも可能です。ただし、SLOW モードから STOP モードを起動する場合は、必ず高周波クロックを停止してください。

なお、低周波クロックが安定に発振していない場合は、安定発振するまで待ってから上記操作を行ってください。低周波クロックの安定発振を確認するのに、タイマカウンタ (TC4, TC3) を使用すると便利です。

（プログラム例 1）　NORMAL2 モードから SLOW1 モードへの切り替え

```
                                        ; SYSCR2<SYSCK>←1
        SET     (SYSCR2) . 5            ; ( システムクロックを低周波に切り替え
                                        ; (SLOW2 モードに ))
        CLR     (SYSCR2) . 7            ; SYSCR2<XEN>←0( 高周波クロック停止 )
```

（プログラム例 2）　TC4, TC3 で低周波クロックの安定発振の確認後、SLOW1 モードへ切り替え

```
                                        ; SYSCR2<XTEN>←1
        SET     (SYSCR2). 6             ; ( 低周波クロック発振開始 )
        LD      (TC3CR), 43H            ; TC4, 3 のモードをセット
        LD      (TC4CR), 05H            ; ウォーミングアップカウントモードに設定
        LDW     (TTREG3),  8000H        ; ウォーミングアップ時間をセット
                                        ; ( 発振子の特性で時間を決定します )
        DI                              ; IMF←0
        SET     (EIRH). 5               ; INTTC4 の割り込みを許可
        EI                              ; IMF←1
        SET     (TC4CR). 3              ; TC4, 3 スタート
        ¦
PINTTC4:CLR     (TC4CR). 3              ; TC4, 3 ストップ
                                        ; SYSCR2<SYSCK>←1
        SET     (SYSCR2). 5             ; ( システムクロックを低周波に切り替え )
        CLR     (SYSCR2). 7             ; SYSCR2<XEN>←0( 高周波クロック停止 )
        RETI
        ¦
VINTTC4:DW      PINTTC4                 ; INTTC4 ベクタテーブル
```

Not Recommended for New Design

（2） SLOW1 モードから NORMAL2 モードへの切り替え

まず、SYSCR2<XEN> を “1” にセットして高周波クロックを発振させます。発振の安定時間 (ウォーミングアップ) をタイマカウンタ (TC4, TC3) によって確保したあと、SYSCR2<SYSCK> を “0” にクリアしてシステムクロックを高周波に切り替えます。SLOW モードは $\overline{\text{RESET}}$ 端子を “L” レベルにすることによっても解除され、直ちに通常のリセット動作を行います。リセット解除後は NORMAL1 モードになります。

注） SYSCK を “0” にクリア後、低周波クロックと高周波クロックの同期をとっている期間は低周波クロックで命令の実行を継続しています



（プログラム例）TC4, TC3 で SLOW1 モードから NORMAL2 モードへの切り替え
(fc = 16 MHz, ウォーミングアップ時間 = 4.0 ms)

```
        SET     (SYSCR2) . 7        ; SYSCR2<XEN>←1
                                    ;( 高周波クロック発振開始 )
        LD      (TC3CR), 63H        ; TC4, 3 のモードをセット
        LD      (TC4CR), 05H        ; ウォーミングアップカウンタモード , ソースクロック : fc)
        LD      (TTREG4), 0F8H      ; ウォーミングアップ時間をセット
                                    ; ( 周波数と発振子の特性で時間を決定します )
        DI                          ; IMF←0
        SET     (EIRH). 5           ; INTTC4 割り込みを許可
        EI                          ; IMF←1
        SET     (TC4CR). 3          ; TC4, 3 スタート
         ¦
PINTTC4 CLR     (TC4CR). 3          ; TC4, 3 ストップ
        CLR     (SYSCR2). 5         ; SYSCR2<SYSCK>←0
                                    ; ( システムクロックを高周波に切り替え )
        RETI
         ¦
VINTTC4: DW     PINTTC4             ; INTTC4 ベクタテーブル
```

Not Recommended for New Design



図 2-14 SLOW ↔ NORMAL2 モード切り替え

Not Recommended for New Design

2.3 リセット回路

TMP86CP27AFG には外部リセット入力、アドレストラップ リセット、ウォッチドッグタイマ リセット、システムクロック リセットの 4 種類のリセット発生手段があります。

このうちアドレストラップリセット、ウォッチドッグタイマリセット、システムクロックリセットは、内部要因リセットで、これらのリセット要求を検出すると、最大 24/fc[s] の期間リセット状態となります。

電源投入時、内部要因リセット回路 (ウォッチドッグタイマリセット , アドレストラップリセット、システムクロックリセット) は初期化されませんので電源投入時に最大 24/fc (1.5 μs @ 16.0 MHz) の期間リセット状態となる場合があります。

表 2-3 にリセット動作による内蔵ハードウエアの初期化を示します。

表 2-3 リセット動作による内蔵ハードウエアの初期化

内蔵ハードウェア	初期値	内蔵ハードウエア	初期値
プログラムカウンタ (PC)	(FFFEH)	タイミング ジェネレータのプリススケーラおよびデバイダ	0
スタックポインタ (SP)	初期化されません		
汎用レジスタ (W, A, B, C, D, E, H, L, IX, IY)	初期化されません		
ジャンプ ステータスフラグ (JF)	初期化されません	ウォッチドッグ タイマ	イネーブル
ゼロフラグ (ZF)	初期化されません	入出力ポートの出力ラッチ	各入出力ポートの説明箇所を参照
キャリーフラグ (CF)	初期化されません		
ハーフキャリーフラグ (HF)	初期化されません		
サインフラグ (SF)	初期化されません		
オーバフローフラグ (VF)	初期化されません		
割り込みマスタ許可フラグ (IMF)	0		
割り込み個別許可フラグ (EF)	0	制御レジスタ	各制御レジスタの説明箇所を参照
割り込みラッチ (IL)	0		
		LCD データバッファ	初期化されません
		RAM	初期化されません

2.3.1 外部リセット入力

$\overline{\text{RESET}}$ 端子はプルアップ抵抗付きのヒステリシス入力となっており、電源電圧が動作電圧範囲内にあり、発振が安定している条件のもとで最小 3 マシンサイクル (12/fc [s]) 以上の間 $\overline{\text{RESET}}$ 端子を “L” レベルに保つと、リセットがかかり内部状態が初期化されます。

$\overline{\text{RESET}}$ 端子入力が “H” レベルに立ち上がるとリセット動作は解除され、アドレス FFFE~FFFFH に格納されたベクタアドレスからプログラムの実行を開始します。

Not Recommended for New Design



図 2-15 リセット回路

2.3.2　アドレストラップ リセット

CPU がノイズなどの原因により暴走して内蔵 RAM (WDTCR1<ATAS> = “1” 時), DBR または SFR 領域から命令をフェッチしようとするとリセット信号が発生します。リセット時間は、最大 24/fc [s](1.5 μs @ 16.0 MHz) です。

注) アドレストラップはリセットと割り込みの選択が可能です。また、アドレストラップの領域を選択することが可能です。



注 1)　a は内蔵 RAM (WDTCR1<ATAS> = “1” 時)、SFR または DBR 領域内のアドレスです。
注 2)　リセット解除処理は、リセットベクタ r の読み出しと r 番地の命令のフェッチ / デコードが行われます。

図 2-16 アドレストラップリセット

2.3.3　ウォッチドッグタイマ リセット

『ウォッチドッグタイマ』を参照してください。

2.3.4　システムクロックリセット

以下のいずれかの条件が成立した場合、CPU がデッドロック状態に陥るのを防ぐため、自動的にシステムクロックリセットが発生します。(発振は、継続します)

- SYSCR2<XEN>, SYSCR2<XTEN> を共に “0” にクリアした場合
- SYSCR2<SYSCK> = “0” のとき、SYSCR2<XEN> を “0” にクリアした場合
- SYSCR2<SYSCK> = “1” のとき、SYSCR2<XTEN> を “0” にクリアした場合

リセット時間は、最大 24/fc [s](1.5 μs @ 16.0 MHz) です。

Not Recommended for New Design

第 3 章　割り込み制御回路

TMP86CP27AFG には、リセットを除き合計 20 種類の割り込み要因 があり、優先順位付きの多重割り込みが可能です。内部要因のうち 4 種はノンマスカブル割り込みで、そのほかはすべてマスカブル割り込みです。

割り込み要因には、それぞれ割り込み要求を保持する割り込みラッチ (IL) が用意され、また、独立したベクタになっています。割り込みラッチは、割り込み要求の発生により “1” にセットされ、CPU に割り込みの受け付けを要求します。割り込みの受け付けは、割り込みマスタ許可フラグ (IMF) と各割り込み要因の個別許可フラグ (EF) によって、プログラムで選択し許可 / 禁止できます。なお、複数の割り込みが同時に発生した場合は、ハードウエアで定められた優先順位の高いものから受け付けられます。ただし、ノンマスカブル割り込みに優先順位はありません。

割り込み要因		許可条件	割り込みラッチ	ベクタアドレス	優先順位
内部 / 外部	(リセット)	ノンマスカブル	–	FFFE	1
内部	INTSW (ソフトウエア割込み)	ノンマスカブル	-	FFFC	2
内部	INTUNDEF (未定義命令実行割り込み)	ノンマスカブル	–	FFFC	2
内部	INTATRAP (アドレストラップ割り込み)	ノンマスカブル	IL2	FFFA	2
内部	INTWDT (ウォッチドッグタイマ割り込み)	ノンマスカブル	IL3	FFF8	2
外部	INTEMG	IMF・EF4 = 1	IL4	FFF6	5
外部	$\overline{\text{INT0}}$	IMF・EF5 = 1, INT0EN = 1	IL5	FFF4	6
外部	INT1	IMF・EF6 = 1	IL6	FFF2	7
内部	INTTBT	IMF・EF7 = 1	IL7	FFF0	8
外部	INT2	IMF・EF8 = 1	IL8	FFEE	9
外部	INTTC7T	IMF・EF9 = 1	IL9	FFEC	10
内部	INTRXD	IMF・EF10 = 1	IL10	FFEA	11
内部	INTSIO	IMF・EF11 = 1	IL11	FFE8	12
内部	INTTXD	IMF・EF12 = 1	IL12	FFE6	13
内部	INTTC4	IMF・EF13 = 1	IL13	FFE4	14
内部	INTTC7P	IMF・EF14 = 1	IL14	FFE2	15
内部	INTADC	IMF・EF15 = 1	IL15	FFE0	16
外部	INT3	IMF・EF16 = 1	IL16	FFBE	17
内部	INTTC3	IMF・EF17 = 1	IL17	FFBC	18
内部	INTRTC	IMF・EF18 = 1	IL18	FFBA	19
外部	INT5	IMF・EF19 = 1	IL19	FFB8	20
-	Reserved	IMF・EF20 = 1	IL20	FFB6	21
-	Reserved	IMF・EF21 = 1	IL21	FFB4	22
-	Reserved	IMF・EF22 = 1	IL22	FFB2	23
-	Reserved	IMF・EF23 = 1	IL23	FFB0	24

注 1)　アドレストラップ割り込み (INTATRAP) を使用するには WDTCR1<ATOUT> を "0" に設定してください (リセット解除後は " リセット要求 " に設定されています)。詳しくは「アドレストラップ」の章を参照してください。

注 2)　ウォッチドッグタイマ割り込み (INTWDT) を使用するには WDTCR1<WDTOUT> を "0" に設定してください (リセット解除後は " リセット要求 " に設定されています)。詳しくは「ウォッチドッグタイマ」の章を参照してください。

注 3)　割込みラッチ IL15(INTADC) より優先順位が低い割り込みが受け付けられた時点で INTADC 割り込み要求が発生した場合に、INTADC の割り込みラッチがクリアされ、割り込み動作を行わない場合があります。詳しくは AD コンバータの章の「AD コンバータの注意事項」を参照してください。

Not Recommended for New Design

3.1　割り込みラッチ (IL19 ~ IL2)

割り込みラッチは、ソフトウエア割り込みと未定義命令実行割り込みを除いて各要因ごとに設けられており、割り込み要求の発生により “1” にセットされます。割り込み受け付けが許可されていると、CPU に割り込みの受け付けを要求します。割り込みが受け付けられた直後に割り込みラッチは “0” にクリアされます。リセット時、割り込みラッチはすべて “0” に初期化されます。

割り込みラッチは、SFR 内の 003CH, 003DH および 002EH 番地に割り付けられており、命令によって個別にクリアすることができます。ただし、IL2, IL3 については命令でクリアしないでください。プログラムで割り込み要求をクリアするときにはロード命令を使用して、IL2, IL3 には “1” を書き込むようにします。ビット操作命令や演算命令などのリードモディファイライト命令は、命令実行中に発生した割り込み要求がクリアされることがあるので使用しないでください。

また、割り込みラッチの内容を読み出すことができますので、割り込み要求のソフトウエアによるテストも可能です。ただし、割り込みラッチを命令で直接セットすることはできません。

注) メインプログラム中で、割り込み個別許可フラグ (EF) や割り込みラッチ (IL) を操作する場合は、事前にマスタ許可フラグ (IMF) を "0" にクリアにしてから行ってください (DI 命令による割り込みの禁止)。EF や IL を操作した後は、必要に応じて IMF を "1" にセットしてください (EI 命令による割り込みの許可)。
割り込みサービスプログラムでは、IMF は自動的に "0" になりますので、通常割り込みサービスプログラムの中で IMF を "0" にクリアする必要はありません。ただし、割り込みサービスプログラムの中で多重割り込みを使用する場合は、IMF を "1" にセットする前に EF および IL を設定してください。

(プログラム例 1)　割り込みラッチのクリア

```
DI                                      ; IMF ← 0
LDW     (ILL),  1110100000111111B       ; IL12,  IL10~IL6 ← 0
EI                                      ; IMF ← 1
```

(プログラム例 2)　割り込みラッチの読み出し

```
LD      WA,  (ILL)                      ; W ← ILH,  A ← ILL
```

(プログラム例 3)　割り込みラッチのテスト

```
TEST    (ILL). 7                        ; IL7 = 1 ならジャンプ
JR      F, SSET
```

Not Recommended for New Design

3.2 割り込み許可レジスタ (EIR)

ノンマスカブル割り込み (ソフトウエア割り込み、未定義命令割り込み、アドレストラップ割り込みとウォッチドッグタイマ割り込み) を除く割り込み要因に対して受け付けの許可/禁止を行うレジスタです。ノンマスカブル割り込みは、割り込み許可レジスタの内容にかかわらず受け付けられます。

割り込み許可レジスタは、割り込みマスタ許可フラグ (IMF) と割り込み個別許可フラグ (EF) で構成されています。割り込み許可レジスタは、SFR 内の 003AH, 003BH および 002CH 番地に割り付けられており、命令でリード / ライト (ビット操作命令などの リードモディファイライトも含む) できます。

3.2.1 割り込みマスタ許可フラグ (IMF)

マスカブル割り込み全体に対して受け付けの許可 / 禁止の制御を行うフラグです。“0” にクリアされていると、すべてのマスカブル割り込みの受け付けは禁止状態であり、“1” にセットされていると、割り込み個別許可フラグで指定された割り込み受け付けが許可状態です。

割り込みが受け付けられると割り込みマスタ許可フラグはスタックに一時退避された後 “0” にクリアされ、そのあとのマスカブル割り込みの受け付けを一時的に禁止します。割り込みサービスプログラムを実行後、割り込みリターン命令 [RETI]/[RETN] によりスタックから読み出された値がセットされ割り込み受け付け前の状態に戻ります。

割り込みマスタ許可フラグは、EIRL (SFR 内の 003AH 番地) のビット 0 に割り付けられており、命令で リード / ライト できます。通常、割り込みマスタ許可フラグのセット / クリアは、[EI]/[DI] 命令で行います。なお、リセット時、割り込みマスタ許可フラグは “0” に初期化されます。

3.2.2 割り込み個別許可フラグ (EF19 ~ EF4)

各マスカブル割り込み要因に対し、個々に割り込み受け付けの許可 / 禁止の指定を行うフラグです。割り込み個別許可フラグの該当ビットが “1” なら割り込み受け付けを許可し、“0” なら禁止します。

なお、リセット時、割り込み個別許可フラグは "0" に初期化されます。個別許可フラグが "1" にセットされるまでマスカブル割り込みは受け付けられません。

注) メインプログラム中で、割り込み個別許可フラグ (EF) や割り込みラッチ (IL) を操作する場合は、事前にマスタ許可フラグ (IMF) を "0" にクリアにしてから行ってください (DI 命令による割り込みの禁止)。EF や IL を操作した後は、必要に応じて IMF を "1" にセットしてください (EI 命令による割り込みの許可)。
割り込みサービスプログラムでは、IMF は自動的に "0" になりますので、通常割り込みサービスプログラムの中で IMF を "0" にクリアする必要はありません。ただし、割り込みサービスプログラムの中で多重割り込みを使用する場合は、IMF を "1" にセットする前に EF および IL を設定してください。

(プログラム例 1)　割り込みの個別許可と IMF のセット

```
DI                                      ; IMF ← 0
LDW        (EIRL),  1110100010100000B   ; EF15~EF13,  EF11,  EF7,  EF5 ← 1
  :                                     ; 注 ) IMF はセットしない
  :
EI                                      ; IMF ← 1
```

(プログラム例 2)　コンパイラ記述例

```
unsigned  int  _ io (3AH)  EIRL;        /* 3AH は EIRL のアドレス */
_ DI ( );
EIRL=10100000B;
  :
_ EI ( );
```

No Recommended for New Design

Not Recommended for New Design

割り込みラッチ

(初期値 : 00000000 000000**)

ILH,ILL (003DH, 003CH)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
IL15	IL14	IL13	IL12	IL11	IL10	IL9	IL8	IL7	IL6	IL5	IL4	IL3	IL2		

ILH (003DH) ILL (003CH)

(初期値 : ****0000)

ILE (002EH)

7	6	5	4	3	2	1	0
–	–	–	–	IL19	IL18	IL17	IL16

ILE (002EH)

		RD 時	WR 時	
IL19~IL2	割り込みラッチ	0: 割り込み要求なし 1: 割り込み要求あり	0: 割り込み要求のクリア (注) 1: セットは不可	R/W

注 1) IL7~IL4 のいずれかをクリアする場合、IL2, IL3 には必ず “1” を書き込んでください。

注 2) メインプログラム中で、割り込み個別許可フラグ (EF) や割り込みラッチ (IL) を操作する場合は、事前にマスタ許可フラグ (IMF) を "0" にクリアにしてから行ってください (DI 命令による割り込みの禁止)。EF や IL を操作した後は、必要に応じて IMF を "1" にセットしてください (EI 命令による割り込みの許可)。
割り込みサービスプログラムでは、IMF は自動的に "0" になりますので、通常割り込みサービスプログラムの中で IMF を "0" にクリアする必要はありません。ただし、割り込みサービスプログラムの中で多重割り込みを使用する場合は、IMF を "1" にセットする前に EF および IL を設定してください。

注 3) IL はビット操作などのリードモディファイライト命令でクリアしないでください。

割り込み許可レジスタ

(初期値 : 00000000 0000***0)

EIRH,EIRL (003BH, 003AH)

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
EF15	EF14	EF13	EF12	EF11	EF10	EF9	EF8	EF7	EF6	EF5	EF4				IMF

EIRH (003BH) EIRL (003AH)

(初期値 : ****0000)

EIRE (002CH)

7	6	5	4	3	2	1	0
–	–	–	–	EF19	EF18	EF17	EF16

EIRE (002CH)

EF19~EF4	割り込み個別許可フラグ (ビットごとに指定)	0: 各マスカブル割り込みの受け付け禁止 1: 各マスカブル割り込みの受け付け許可	R/W
IMF	割り込みマスタ許可フラグ	0: 各マスカブル割り込み全体の受け付け禁止 1: 各マスカブル割り込み全体の受け付け許可	

注 1) *: Don’t care

注 2) 割り込み許可フラグ (EF15~4) と同時に IMF を “1” にセットしないでください。

注 3) メインプログラム中で、割り込み個別許可フラグ (EF) や割り込みラッチ (IL) を操作する場合は、事前にマスタ許可フラグ (IMF) を "0" にクリアにしてから行ってください (DI 命令による割り込みの禁止)。EF や IL を操作した後は、必要に応じて IMF を "1" にセットしてください (EI 命令による割り込みの許可)。
割り込みサービスプログラムでは、IMF は自動的に "0" になりますので、通常割り込みサービスプログラムの中で IMF を "0" にクリアする必要はありません。ただし、割り込みサービスプログラムの中で多重割り込みを使用する場合は、IMF を "1" にセットする前に EF および IL を設定してください。

Not Recommended for New Design

3.3　割り込み処理

割り込み要求は、割り込みが受け付けられるか、リセット動作または命令によって、割り込みラッチが “0” にクリアされるまで保持されます。割り込み受け付け処理は、実行中の命令が終了したあと、8 マシンサイクル (2 µs　@16 MHz) を要して実行されます。割り込みサービスタスクは、割り込みリターン命令 [RETI] (マスカブル割り込みの場合)/[RETN] (ノンマスカブル割り込みの場合) を実行して終了します。図 3-1 に割り込み受け付け処理タイミングを示します。

3.3.1　割り込み受け付け処理

割り込み受け付け処理は、次の動作を自動的に行います。

1. 割り込みマスタ許可フラグ (IMF) を “0” にクリアし、そのあとのマスカブル割り込みの受け付けを一時的に禁止します。
2. 受け付けた割り込み要因の割り込みラッチを “0” にクリアします。
3. プログラムカウンタ (PC) プログラム ステータス ワード (PSW) および割り込み受け付け前の IMF の内容をスタックに退避 します (PSW + IMF, PCH, PCL の順にプッシュダウンされます) 。スタックポインタ (SP) は 3 回デクリメントされます。
4. 割り込み要因に応じたベクタテーブルアドレスから割り込みサービスプログラムのエントリーアドレス (割り込みベクタ) を読み出し、プログラムカウンタにセットします。
5. 割り込みサービスプログラムのエントリーアドレスに格納されている命令の実行に移ります。

注) PSW の内容がスタックに退避される際、同時に IMF の状態も退避されます。



注 1)　a; 戻り番地　b; エントリーアドレス　c; RETI 命令が格納されているアドレス

注 2)　割り込みラッチがセットされてから割り込み受け付け処理が開始されるまでの時間は、割り込み許可状態のとき最大 38/fc [s] または 38/fs [s] (10 サイクル命令実行時の第一マシンサイクルで割り込みラッチがセットされたときに当たります) となります。

図 3-1 割り込み受け付け処理 / 割り込みリターン命令タイミングチャート

例 : INTTBT の受け付け処理におけるベクタテーブルアドレスと割り込みサービスプログラムのエントリーアドレスの対応

Not Recommended for New Design



図 3-2 ベクタテーブルアドレスとエントリーアドレス

割り込みサービス中に、その割り込み要因よりレベルの高いマスカブル割り込みが発生しても、割り込みマスタ許可フラグが "1" にセットされるまで受け付けられません。従って、多重割り込みを行う場合は、割り込みサービスプログラムの中で、割り込みマスタ許可フラグを "1" にセットします。その際、割り込み個別許可フラグにより、受け付けてよい割り込み要因を選択的に許可します。過重なネスティングを防ぐため、現在受け付けている割り込みの割り込み個別許可フラグは、割り込みマスタ許可フラグを "1" にセットする前にクリアしてください。また、ノンマスカブル割り込みは、割り込み要求の間隔より割り込み処理時間が短くなるようにしてください。

3.3.2 汎用レジスタ退避 / 復帰処理

割り込み受け付け処理で、プログラムカウンタとプログラムステータスワードは自動的にスタックに退避されますが、アキュムレータやそのほかのレジスタは自動的には退避されません。これらのレジスタ類の退避処理が必要な場合は、プログラムで行います。また、多重割り込みを行う場合、退避用のデータメモリ領域が重ならないようにする必要があります。
汎用レジスタの退避には、次の 2 つの方法があります。

3.3.2.1 プッシュ / ポップ命令による汎用レジスタの退避 / 復帰

特定のレジスタのみ退避する場合や同一の割り込み要因の多重化の場合には、プッシュ / ポップ命令により汎用レジスタの退避 / 復帰を行います。

（プログラム例）プッシュ / ポップによるレジスタの退避 / 復帰

```
PINTxx    PUSH    WA      ; WA レジスタペアをスタックに退避
          [割り込み処理]
          POP     WA      ; WA レジスタペアをスタックから復帰
          RETI            ; リターン
```



図 3-3 プッシュ / ポップ命令による汎用レジスタの退避 / 復帰処理

Not Recommended for New Design

3.3.2.2　転送命令による汎用レジスタの退避 / 復帰

多重割り込みを行わない割り込み処理において、特定のレジスタのみ退避する場合は、データメモリとの転送命令により汎用レジスタの退避 / 復帰を行います。

（プログラム例）データメモリとの転送命令によるレジスタの退避 / 復帰

```
PINTxx:   LD          (GSAVA), A      ; A レジスタの退避
          割り込み処理
          LD          A, (GSAVA)      ; A レジスタの復帰
          RETI                        ; リターン
```



図 3-4 割り込み処理における汎用レジスタの退避 / 復帰処理

3.3.3　割り込みリターン

割り込みリターン命令は、次の動作を行います。

[RETI] / [RETN] 割り込みリターン
①プログラムカウンタ、プログラムステータスワードおよび IMF の内容をスタックからそれぞれリストアします。 ②スタックポインタを 3 回インクリメントします。

ただし、アドレストラップ割り込みからのリターンは、割り込み受け付け処理直後にスタックされる PCL、PCH の値を、割り込みサービスプログラムの先頭で、プログラム実行を再開するアドレスに書き替える必要があります。

注）これらを書き替えないままリターン命令 [RETN] を実行した場合、アドレストラップ領域に復帰し、再度アドレストラップ割り込みが発生します。
割り込みリターン後の PCL, PCH となる値は、割り込み受け付け処理後はそれぞれ (SP + 1), (SP + 2) のアドレスに格納されています。

Not Recommended for New Design

（プログラム例 1）　アドレストラップ割り込みサービスプログラムからのリターン

```
PINTxx    POP     WA                  ; スタックポインタを 2 つ戻す
          LD      WA, RetrunAddress   ; WA レジスタに再開アドレスを代入する
          PUSH    WA                  ; スタックにプッシュダウンする
          [割り込み処理]
          RETN                        ; ノンマスカブル割り込みリターン命令
```

（プログラム例 2）　リターンしない場合 (割り込み受け付け前の PSW および IMF の値を破棄する場合)

```
PINTxx    INC     SP                  ; スタックポインタを 3 つ戻す
          INC     SP
          INC     SP
          [割り込み処理]
          LD      EIRL, data          ; IMF を "1" にセット、または "0" にクリア
          JP      RestartAddress      ; 復帰アドレスへジャンプ
```

割り込み要求は、実行中の命令の最終サイクルでサンプリングされます。従って、割り込みリターン命令の実行直後から次の割り込み処理を行うことができます。

注 1)　アドレストラップ割り込みが発生し、割り込みサービスプログラムでリターン命令 [RETN] を使用しない場合 (例 2 のような場合)、割り込みサービスプログラムで、スタックポインタの値を、アドレストラップ発生時の値にインクリメントすることを推奨します (3 回インクリメントする)。

注 2)　割り込み処理時間が、割り込み要求の間隔よりも長いと、割り込みサービスタスクの実行のみ行われ、メインタスクの実行が行われなくなります。

Not Recommended for New Design

3.4　ソフトウエア割り込み (INTSW)

SWI 命令を実行することにより、ソフトウエア割り込みが発生し、ただちに割り込み処理に入ります (最優先割り込み)。

SWI 命令は、次に示すアドレスエラー検出またはデバッギング以外には使用しないでください。

3.4.1　アドレスエラー検出

シングルチップモードのとき、CPU が何らかの原因 (ノイズなど) により、メモリの存在しないアドレスから命令フェッチを行った場合、FFH が読み込まれます。コード FFH は、SWI 命令ですのでソフトウエア割り込みが発生し、これによりアドレスエラーの検出ができます。また、プログラムメモリの不使用領域をすべて FFH で埋めておくことで、アドレスエラー検出範囲がよりいっそう広がります。なお、RAM, SFR, DBR 領域に対する命令フェッチのときは、アドレス トラップ リセット、もしくは設定によりアドレストラップ割り込みが発生します。

3.4.2　デバッギング

SWI 命令をソフトウエアブレークポイント設定アドレスに置くことによって、デバッギング効率を高めることができます。

3.5　未定義命令割り込み (INTUNDEF)

命令セットで定義されていない命令をフェッチし、実行しようとした場合は、INTUNDEF が発生し、割り込み処理に入ります。INTUNDEF はほかのノンマスカブル割り込み処理中でも受け付けられ、現在の処理を中断、即、INTUNDEF 割り込み処理に入ります。

注)　未定義命令割り込み (INTUNDEF) は、ソフトウエア割り込みと同じ割り込みベクタアドレスへジャンプします。

3.6　アドレストラップ割り込み (INTATRAP)

命令が置かれている以外の領域 (アドレストラップ領域) から命令をフェッチした場合、リセット出力または割り込み信号 (INTATRAP) 出力を行います。アドレストラップ割り込みが発生すると、割り込みラッチ (IL2) がセットされ、割り込み処理に入ります。INTATRAP はほかのノンマスカブル割り込み処理中でも受け付けられ、現在の処理を中断、即、INTATRAP 割り込み処理に入ります。

注)　アドレストラップ時の動作設定 (リセット出力 / 割り込み信号出力) は、ウォッチドッグタイマ制御レジスタで設定します。

Not Recommended for New Design

3.7 外部割り込み

TMP86CP27AFG には、7 本の外部割り込み入力があり、すべてデジタルノイズ除去回路付き (一定時間未満のパルス入力をノイズとして除去します) となっています。

また、INT1 ～ INT3 端子は、エッジ選択が可能です。なお、$\overline{\text{INT0}}$/P63 端子は、外部割り込み入力端子として使用するか入出力ポートとして使用するかの選択ができます。リセット時は、入力ポートとなります。

エッジの選択 , ノイズ除去の制御 および $\overline{\text{INT0}}$/P63 端子の機能選択は、外部割り込み制御レジスタで行います。

要因	端子名	許可条件	エッジ	デジタルノイズ除去回路
INT0	$\overline{\text{INT0}}$	IMF・EF5・INT0EN=1	立ち下がりエッジ	2/fc [s] 未満のパルスはノイズとして除去されます。7/fc [s] 以上は確実に信号とみなされます。SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。
INT1	INT1	IMF・EF6 = 1	立ち下がりエッジ または 立ち上がりエッジ	15/fc または 63/fc [s] 未満のパルスはノイズとして除去されます。49/fc または 193/fc [s] 以上は確実に信号とみなされます。 SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。
INT2	INT2	IMF・EF8 = 1	立ち下がりエッジ または 立ち上がりエッジ	7/fc [s] 未満のパルスはノイズとして除去されます。25/fc [s] 以上は確実に信号とみなされます。SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。
INT3	INT3	IMF・EF16 = 1	立ち下がりエッジ または 立ち上がりエッジ	7/fc [s] 未満のパルスはノイズとして除去されます。25/fc [s] 以上は確実に信号とみなされます。SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。
INT5	$\overline{\text{INT5}}$	IMF・EF19 = 1	立ち下がりエッジ	2/fc [s] 未満のパルスはノイズとして除去されます。7/fc [s] 以上は確実に信号とみなされます。SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。

注 1) NORMAL1, 2 または IDLE1, 2 モード時、ノイズのない信号が外部割り込み端子に入力された場合、入力信号のエッジから割り込みラッチがセットされるまでの最大時間は、確実に信号とみなされる時間 + 6/fc[s] です。

注 2) INT0EN = “0” のとき、$\overline{\text{INT0}}$ 端子入力の立ち下がりエッジが検出されても割り込みラッチ IL5 はセットされません。

注 3) 兼用の端子を出力ポートとして使用し、データが変化したり入出力の切り替えを行った場合、擬似的に割り込み要求信号が発生しますので、割り込み許可フラグの禁止などの処理が必要です。

Not Recommended for New Design

外部割り込み制御レジスタ

EINTCR	7	6	5	4	3	2	1	0	
(0037H)	INT1NC	INT0EN	-	-	INT3ES	INT2ES	INT1ES		(初期値 : 00** 000*)

INT1NC	INT1 のノイズ除去時間の選択	0: 63/fc[s] 未満のパルスはノイズとして除去 1: 15/fc[s] 未満のパルスはノイズとして除去	R/W
INT0EN	P63/INT0 の機能選択	0: P63 入出力ポート 1: $\overline{\text{INT0}}$ 端子 (P63 ポートは入力モードにしてください)	R/W
INT3 ES	INT3 のエッジ選択	0: 立ち上がりエッジで割り込み要求発生 1: 立ち下がりエッジで割り込み要求発生	R/W
INT2 ES	INT2 のエッジ選択	0: 立ち上がりエッジで割り込み要求発生 1: 立ち下がりエッジで割り込み要求発生	R/W
INT1 ES	INT1 のエッジ選択	0: 立ち上がりエッジで割り込み要求発生 1: 立ち下がりエッジで割り込み要求発生	R/W

注 1)　fc; 高周波クロック [Hz] *; Don't care

注 2)　システムクロックを高周波と低周波の間で切り替えるとき、または外部割り込み制御レジスタ (EINTCR) を書き替えるときは、切り替えの前後でノイズキャンセラが正常に動作しない場合がありますので、割り込み許可レジスタ (EIR) によって外部割り込みを禁止しておくことを推奨します。

注 3)　INT1NC を切り替えた場合、最大 2^6/fc の期間ノイズキャンセル時間が切り替わらない事があります。

Not Recommended for New Design

第 4 章　スペシャルファンクションレジスタ

TMP86CP27AFG は、メモリマップ I/O 方式で、周辺ハードウエアのデータ制御 / 転送はすべてスペシャル ファンクション レジスタ (SFR) またはデータバッファレジスタ (DBR) を通して行われます。SFR は、0000H~003FH に、DBR は 0F80H~0FFFH にマッピングされています。

本章では、TMP86CP27AFG の SFR, DBR の一覧を示します。

4.1　SFR

アドレス	リード	ライト
0000H	P0DR	
0001H	P1DR	
0002H	P2DR	
0003H	P3DR	
0004H	P4DR	
0005H	P5DR	
0006H	P6DR	
0007H	P7DR	
0008H	TC7DRAL	
0009H	TC7DRAH	
000AH	TC7DRBL	
000BH	TC7DRBH	
000CH	TC7DRCL	
000DH	TC7DRCH	
000EH	ADCCR1	
000FH	ADCCR2	
0010H	P0CR	
0011H	P1CR	
0012H	P3OUTCR	
0013H	P4OUTCR	
0014H	P6CR1	
0015H	P6CR2	
0016H	P2PRD	-
0017H	P3PRD	-
0018H	TC3CR	
0019H	TC4CR	
001AH	PWREG3	
001BH	PWREG4	
001CH	TTREG3	
001DH	TTREG4	
001EH	Reserved	
001FH	Reserved	
0020H	ADCDR2	-
0021H	ADCDR1	-
0022H	P4PRD	-
0023H	P5PRD	-
0024H	P7PRD	-
0025H	UARTSR	UARTCR1
0026H	-	UARTCR2

Not Recommended for New Design

アドレス	リード	ライト
0027H	Reserved	
0028H	LCDCR	
0029H	TC7CR1	
002AH	TC7CR2	
002BH	TC7CR3	
002CH	EIRE	
002DH	RTCCR	
002EH	ILE	
002FH	Reserved	
0030H	Reserved	
0031H	Reserved	
0032H	Reserved	
0033H	Reserved	
0034H	-	WDTCR1
0035H	-	WDTCR2
0036H	TBTCR	
0037H	EINTCR	
0038H	SYSCR1	
0039H	SYSCR2	
003AH	EIRL	
003BH	EIRH	
003CH	ILL	
003DH	ILH	
003EH	Reserved	
003FH	PSW	

注 1)　Reserved の番地はプログラムでアクセスしないでください。

注 2)　－ ; アクセスできません。

注 3)　書き込み専用レジスタおよび割り込みラッチに対して、リードモディファイライト命令 (SET, CLR などのビット操作命令や AND, OR などの演算命令など) による操作はできません。

Not Recommended for New Design

4.2 DBR

アドレス	リード	ライト
0F80H	SEG1/0	
0F81H	SEG3/2	
0F82H	SEG5/4	
0F83H	SEG7/6	
0F84H	SEG9/8	
0F85H	SEG11/10	
0F86H	SEG13/12	
0F87H	SEG15/14	
0F88H	SEG17/16	
0F89H	SEG19/18	
0F8AH	SEG21/20	
0F8BH	SEG23/22	
0F8CH	SEG25/24	
0F8DH	SEG27/26	
0F8EH	SEG29/28	
0F8FH	SEG31/30	
0F90H	SEG33/32	
0F91H	SEG35/34	
0F92H	SEG37/36	
0F93H	SEG39/38	
0F94H	Reserved	
0F95H	Reserved	
0F96H	Reserved	
0F97H	Reserved	
0F98H	Reserved	
0F99H	Reserved	
0F9AH	Reserved	
0F9BH	Reserved	
0F9CH	Reserved	
0F9DH	Reserved	
0F9EH	Reserved	
0F9FH	Reserved	

Not Recommended for New Design

アドレス	リード	ライト
0FA0H	SIOBR0	
0FA1H	SIOBR1	
0FA2H	SIOBR2	
0FA3H	SIOBR3	
0FA4H	SIOBR4	
0FA5H	SIOBR5	
0FA6H	SIOBR6	
0FA7H	SIOBR7	
0FA8H	-	SIOCR1
0FA9H	SIOSR	SIOCR2
0FAAH	-	STOPCR
0FABH	RDBUF	TDBUF
0FACH	P0LCR	
0FADH	P1LCR	
0FAEH	P5LCR	
0FAFH	P7LCR	
0FB0H	TC7DRDL	
0FB1H	TC7DRDH	
0FB2H	TC7DREL	
0FB3H	TC7DREH	
0FB4H	TC7CAPAL	-
0FB5H	TC7CAPAH	-
0FB6H	TC7CAPBL	-
0FB7H	TC7CAPBH	-
0FB8H	Reserved	
0FB9H	Reserved	
0FBAH	Reserved	
0FBBH	MULSEL	
0FBCH	Reserved	
0FBDH	Reserved	
0FBEH	Reserved	
0FBFH	Reserved	

アドレス	リード	ライト
0FC0H	Reserved	
: :	: :	
0FDFH	Reserved	

アドレス	リード	ライト
0FE0H	Reserved	
: :	: :	
0FFFH	Reserved	

注 1)　Reserved の番地はプログラムでアクセスしないでください。

注 2)　ー ; アクセスできません。

注 3)　書き込み専用レジスタおよび割り込みラッチに対して、リードモディファイライト命令 (SET, CLR などのビット操作命令や AND, OR などの演算命令など) による操作はできません。

Not Recommended for New Design

第 5 章　入出力ポート

TMP86CP27AFG は、8 ポート 55 端子の入出力ポートを内蔵しています。

1. P0 ポート ; 8 ビット入出力ポート (外部割り込み入力 , UART 入出力 , SIO 入出力 , LCD セグメント出力と兼用)
2. P1 ポート ; 8 ビット入出力ポート (LCD セグメント出力と兼用)
3. P2 ポート ; 3 ビット入出力ポート (低周波発振子接続端子 , 外部割り込み入力 , STOP モード解除信号入力と兼用)
4. P3 ポート ; 8 ビット入出力ポート (デバイダ出力 , タイマ入出力 , UART 入力と兼用)
5. P4 ポート ; 4 ビット入出力ポート (シリアル入出力 , UART と兼用)
6. P5 ポート ; 8 ビット入出力ポート (LCD セグメント出力と兼用)
7. P6 ポート ; 8 ビット入出力ポート (アナログ入力 , 外部割込み入力 , STOP モード解除信号と兼用)
8. P7 ポート ; 8 ビット入出力ポート (LCD セグメント出力と兼用)

すべての出力ポートは、ラッチを内蔵していますので、出力データはラッチにより保持されます。すべての入力ポートにはラッチがありませんので、外部から入力データを読み取るまでは外部でデータを保持しておくか、複数回読み取ってから処理することが望まれます。図 5-1 に入出力タイミングを示します。

入出力ポートから外部データを読み込むタイミングは、命令実行におけるリードサイクルの S1 ステートです。外部からはこのタイミングを認識できませんので、チャタリングなどの過渡的な入力データはプログラムで対処する必要があります。入出力ポートへデータを出力するタイミングは、命令実行におけるライトサイクルの S2 ステートです。



注) 命令によってリード / ライトサイクルの位置が異なります。

図 5-1 入出力タイミング (例)

Not Recommended for New Design

5.1　P0 (P07~P00) ポート

P0 ポートは、1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、UART 入出力、外部割り込み入力、シリアルインターフェース入出力、LCD セグメント出力と兼用です。UART 送信出力、シリアルデータ出力、シリアルクロック出力として使用する場合は、出力ラッチ (P0DR) を “1” に、P0 ポート制御レジスタ (P0CR) を “1” にセットした後、セグメント出力制御レジスタ (P0LCR) を “0” にセットします。入力ポート、外部割り込み入力、UART 受信入力、シリアルデータ入力、シリアルクロック入力として使用する場合は、P0 ポート制御レジスタ (P0CR) を “0” にセットした後、セグメント出力制御レジスタ (P0LCR) を “0” にセットします。セグメント出力として使用する場合は、セグメント出力制御レジスタ (P0LCR) を “1” にセットします。出力ポートとして使用する場合は、P0 ポート制御レジスタ (P0CR) を ”1” にセットした後、セグメント出力制御レジスタ (P0LCR) を “0” にセットします。リセット時、P0DR は “0” に、P0CR は “0” に、P0LCR は “0” に初期化されます。

出力ラッチの内容を読み込む場合は、P0CR を “1” にセットして P0DR を読み出してください。端子の状態を読み込む場合は、P0CR を “0” に、P0LCR を “0” にセットして P0DR を読み出してください。LCD セグメント出力に設定した端子に対して P0DR で端子の状態を読み出すと、表 5-2 で示された状態の値が読み込まれます。

表 5-1 マルチファンクションポートのレジスタ設定

機能	設定値		
	P0DR	P0CR	P0LCR
ポート入力、UART 入力およびシリアルインタフェース入力	*	“0”	“0”
ポート “0” 出力	“0”	“1”	“0”
ポート “1” 出力、UART 出力およびシリアルインタフェース出力	“1”	“1”	“0”
LCD セグメント出力	*	*	“1”

注) * : “1” , “0” どちらでも設定可

表 5-2 P0DR からの読み出し値とレジスタ設定

条件		P0DR からの読み出し値
P0CR	P0LCR	
“0”	“0”	端子入力データ
	“1”	“0”
“1”	“0”	出力ラッチ内容
	“1”	

Not Recommended for New Design



図 5-2 P0 ポート

	7	6	5	4	3	2	1	0	
P0DR (0000H) R/W	P07 SEG32 $\overline{\text{SCK0}}$	P06 SEG33 SO0	P05 SEG34 SI0	P04 SEG35 INT3	P03 SEG36 INT2	P02 SEG37 INT1	P01 SEG38 TXD0	P00 SEG39 RXD0	(初期値 : 0000 0000)
P0LCR (0FACH)									(初期値 : 0000 0000)

P0LCR	P0 ポートのセグメント出力制御 (ビットごとに指定)	0: 入出力ポート 1: LCD セグメント出力	R/W

	7	6	5	4	3	2	1	0	
P0CR (0010H)									(初期値 : 0000 0000)

P0CR	P0 ポート入出力制御 (ビットごとに指定)	0: 入力モード 1: 出力モード	R/W

注) 入力モードに設定されているポートは端子入力の状態を読み込みますので、入力 / 出力モードを混在させて使用する場合、入力モードに設定されているポートの出力ラッチの内容は、ビット操作命令の実行により書き換わることがあります。

マルチファンクションレジスタ

	7	6	5	4	3	2	1	0	
MULSEL (0FBBH)							SIOSEL	UARTSEL	(初期値 : **** **00)

SIOSEL	SIO 機能ピン設定	0: P05(SI0), P06(SO0), P07(SCK0) 1: P40(SI1), P41(SO1), P42(SCK1)	R/W
UARTSEL	UART 機能ピン設定	0: P01(TXD0), P00(RXD0) 1: P43(TXD1), P37(RXD1)	

注 1) 動作中には端子の設定を変更しないでください。

注 2) ポートの端子の設定を変更する場合には、MULSEL を設定してから端子の設定を行ってください。

Not Recommended for New Design

5.2　P1 (P17~P10) ポート

P1 ポートは、1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、LCD セグメント出力と兼用です。セグメント出力として使用する場合は、セグメント出力制御レジスタ (P1LCR) を “1” にセットします。入力ポートとして使用する場合は、P1 ポート制御レジスタ (P1CR) を “0” にセットします。出力ポートとして使用する場合は、P1 ポート制御レジスタ (P1CR) を “1” にセットします。リセット時、P1DR は “0” に、P1CR は “0” に、P1LCR は “0” に初期化されます。

出力ラッチの内容を読み込む場合は、P1CR を “1” にセットして P1DR を読み出してください。端子の状態を読み込む場合は、P1CR を “0” に、P1LCR を “0” にセットして P1DR を読み出してください。LCD セグメント出力に設定した端子に対して P1DR で端子の状態を読み出すと、表 5-4 で示された状態の値が読み込まれます。

表 5-3 マルチファンクションポートのレジスタ設定

機能	設定値		
	P1DR	P1CR	P1LCR
ポート入力	*	“0”	“0”
ポート “0” 出力	“0”	“1”	“0”
ポート “1” 出力	“1”	“1”	“0”
LCD セグメント出力	*	*	“1”

注)　* : “1” , “0” どちらでも設定可

表 5-4 P1DR からの読み出し値とレジスタ設定

条件		P1DR からの読み出し値
P1CR	P1LCR	
“0”	“0”	端子入力データ
	“1”	“0”
“1”	“0”	出力ラッチ内容
	“1”	



図 5-3 P1 ポート

Not Recommended for New Design

P1DR (0001H) R/W	7	6	5	4	3	2	1	0	
	P17 SEG24	P16 SEG25	P15 SEG26	P14 SEG27	P13 SEG28	P12 SEG29	P11 SEG30	P10 SEG31	(初期値 : 0000 0000)

P1LCR (0FADH)	7	6	5	4	3	2	1	0	
									(初期値 : 0000 0000)

P1LCR	P1 ポートのセグメント出力制御 (ビットごとに指定)	0: 入出力ポート 1: LCD セグメント出力	R/W

P1CR (0011H)	7	6	5	4	3	2	1	0	
									(初期値 : 0000 0000)

P1CR	P1 ポート入出力制御 (ビットごとに指定)	0: 入力モード 1: 出力モード	R/W

注) 入力モードに設定されているポートは端子入力の状態を読み込みますので、入力 / 出力モードを混在させて使用する場合、入力モードに設定されているポートの出力ラッチの内容は、ビット操作命令の実行により書き換わることがあります。

Not Recommended for New Design

5.3　P2 (P22~P20) ポート

P2 ポートは、3 ビットの入出力ポートで、外部割込み入力、STOP 解除信号入力、低周波発振子接続端子と兼用です。入力ポートまたは、機能端子として用いる場合は、出力ラッチ (P2DR) を “1” にセットします。P2DR はリセット時 “1” に初期化されます。デュアルクロックモードで動作させる場合は、P21 (XTIN)、P22 (XOUT) 端子に低周波発振子 (32.768 kHz) を接続します。シングルクロックモードで動作させる場合、P21、P22 端子は通常の入出力ポートとして使用できます。P20 端子は外部割込み入力、STOP 解除信号入力、入力ポートとして使用されることを推奨します (出力ポートとして使用すると立ち下がりで割り込みラッチがセットされます)。

また、P2 ポートはデータ入力のレジスタが独立しています。出力ラッチの状態を読み込む場合は、P2DR を、端子の状態を読み込む場合は P2PRD レジスタをそれぞれ読み出してください。

P2 ポートに対して P2DR、P2PRD のリード命令を実行した場合、ビット 7~3 は不定値が読み込まれます。



図 5-4 P2 ポート

	7	6	5	4	3	2	1	0	
P2DR (0002H) R/W						P22 XTOUT	P21 XTIN	P20 INT5 STOP	(初期値 : **** *111)
P2PRD (0016H) Read only						P22	P21	P20	

注) P20 端子は STOP 端子と兼用のため、STOP モードに入ると OUTEN の状態にかかわらず、出力 High-Z 状態となります。

Not Recommended for New Design

5.4 P3 (P37~P30) ポート

P3 ポートは、8 ビットの入出力ポートで、IGBT 制御用タイマ入出力、タイマカウンタ入出力、ディバイダ出力と兼用です。P3 ポートは、出力回路制御レジスタ (P3OUTCR) により、出力回路をシンクオープンドレイン出力、C-MOS 出力から選択することができます。タイマカウンタ出力、ディバイダ出力として使用する場合は出力ラッチ (P3DR) を “1” にセットします。IGBT 制御用タイマ出力として使用する場合は、出力ラッチ (P3DR) を IGBT 制御用タイマ出力初期値 (PPG1INI、PPG2INI) と同じ値にセットした後、P3OUTCR を “1” にセットします。次に PPG1INI, PPG2INI に IGBT 制御用タイマ出力初期値をセットした後、PPG1OE、PPG2OE を “1” にセットし、IGBT 制御用タイマ出力を出力許可します。

入力ポートまたは IGBT 制御用タイマ入力、タイマカウンタ入力として使用する場合は、P3DR を “1” にセットした後、P3OUTCR を “0” にセットします。リセット時、P3DR は “1” に、P3OUTCR は “0” に初期化されます。

P3 ポートはデータ入力レジスタが独立しています。出力ラッチの内容を読み込む場合は、P3DR を、端子の状態を読み込む場合は P3PRD レジスタをそれぞれ読み出してください。



図 5-5 P3 ポート

	7	6	5	4	3	2	1	0	
P3DR (0003H) R/W	P37 RXD1	P36 PPG2	P35 PPG1	P34 TC7	P33 $\overline{\text{EMG}}$	P32 $\overline{\text{PWM4}}$ $\overline{\text{PDO4}}$ $\overline{\text{PPG4}}$ TC4	P31 $\overline{\text{PWM3}}$ $\overline{\text{PDO3}}$ TC3	P30 $\overline{\text{DVO}}$	(初期値 : 1111 1111)
P3OUTCR (0012H)	7	6	5	4	3	2	1	0	
									(初期値 : 0000 0000)

P3OUTCR	P3 ポートの出力回路制御 (ビットごとに指定)	0: シンクオープンドレイン 1: C-MOS	R/W

Not Recommended for New Design

P3PRD (0017H) Read Only	7	6	5	4	3	2	1	0
	P37	P36	P35	P34	P33	P32	P31	P30

マルチファンクションレジスタ

MULSEL (0FBBH)	7	6	5	4	3	2	1	0	
							SIOSEL	UARTSEL	(初期値 : **** **00)

SIOSEL	SIO 機能ピン設定	0: P05(SI0), P06(SO0), P07(SCK0) 1: P40(SI1), P41(SO1), P42(SCK1)	R/W
UARTSEL	UART 機能ピン設定	0: P01(TXD0), P00(RXD0) 1: P43(TXD1), P37(RXD1)	

注 1)　動作中には端子の設定を変更しないでください。

注 2)　ポートの端子の設定を変更する場合には、MULSEL を設定してから端子の設定を行ってください。

Not Recommended for New Design

5.5 P4 (P43~P40) ポート

P4 ポートは、4 ビットの入出力ポートで、UART 出力、シリアルインタフェース入出力と兼用です。P4 ポートは、出力回路制御レジスタ (P4OUTCR) により、出力回路をシンクオープンドレイン出力、C-MOS 出力から選択することができます。

UART 出力、シリアルインタフェース出力として使用する場合は出力ラッチ (P4DR) を “1” にセットします。

入力ポートまたはシリアルインタフェース入力として使用する場合は、P4DR を “1” にセットした後、P4OUTCR を “0” にセットします。リセット時、P4DR は “1” に、P4OUTCR は “0” に初期化されます。

P4 ポートはデータ入力レジスタが独立しています。出力ラッチの内容を読み込む場合は、P4DR を、端子の状態を読み込む場合は P4PRD レジスタをそれぞれ読み出してください。

P4 ポートに対して P4DR、P4PRD のリード命令を実行した場合、ビット 7~4 は不定値が読み込まれます。

表 5-5 マルチファンクションポート (P43 to P40) のレジスタ設定

機能	設定値	
	P4DR	P4OUTCR
ポート入力またはタイマカウンタ入力	“1”	“0”
ポート “0” 出力	“0”	用途に合わせて設定
ポート “1” 出力またはタイマカウンタ出力	“1”	



図 5-6 P4 ポート



Not Recommended for New Design

マルチファンクションレジスタ

	7	6	5	4	3	2	1	0	
MULSEL (0FBBH)							SIOSEL	UARTSEL	(初期値 : **** **00)

SIOSEL	SIO 機能ピン設定	0: P05(SI0), P06(SO0), P07(SCK0) 1: P40(SI1), P41(SO1), P42(SCK1)	R/W
UARTSEL	UART 機能ピン設定 t	0: P01(TXD0), P00(RXD0) 1: P43(TXD1), P37(RXD1)	

注 1)　動作中には端子の設定を変更しないでください。

注 2)　ポートの端子の設定を変更する場合には、MULSEL を設定してから端子の設定を行ってください。

Not Recommended for New Design

5.6 P5 (P57~P50) ポート

P5 ポートは、8 ビットの入出力ポートで、LCD セグメント出力と兼用です。セグメント出力として使用する場合は、セグメント出力制御レジスタ (P5LCR) を “1” にセットします。

入力ポートとして使用する場合は、セグメント出力制御レジスタ (P5LCR) を “0” にセットした後、出力ラッチ (P5DR) を “1” にセットします。

出力ポートとして使用する場合は、セグメント出力制御レジスタ (P5LCR) を “0” にセットします。

リセット時、P5DR は “1” に、P5LCR は “0” に初期化されます。

P5 ポートはデータ入力レジスタが独立しています。出力ラッチの内容を読み込む場合は、P5DR を、端子の状態を読み込む場合は P5PRD レジスタをそれぞれ読み出してください。

LCD セグメント出力に設定した端子に対して P5PRD で端子の状態を読み出すと、表 5-7 で示された状態の値が読み込まれます。

表 5-6 マルチファンクションポートのレジスタ設定

機能	設定値	
	P5DR	P5LCR
ポート入力	“1”	“0”
ポート “0” 出力	“0”	“0”
LCD セグメント出力	*	“1”

注) * : “1” , “0” どちらでも設定可

表 5-7 P5PRD からの読み出し値とレジスタ設定

条件		P5PRD からの読み出し値
P5DR	P5LCR	
“0”	“0”	"0"
	“1”	不定値
“1”	“0”	端子入力データ
	“1”	不定値



図 5-7 P5 ポート

Not Recommended for New Design

P5DR (0005H) R/W

7	6	5	4	3	2	1	0
P57 SEG16	P56 SEG17	P55 SEG18	P54 SEG19	P53 SEG20	P52 SEG21	P51 SEG22	P50 SEG23

(初期値 : 1111 1111)

P5LCR (0FAEH)

7	6	5	4	3	2	1	0

(初期値 : 0000 0000)

P5LCR	P5 ポートのセグメント出力制御 (ビットごとに指定)	0: 入出力ポート 1: LCD セグメント出力	R/W

P5PRD (0023H) Read Only

7	6	5	4	3	2	1	0
P57	P56	P55	P54	P53	P52	P51	P50

Not Recommended for New Design

5.7 P6 (P67~P60) ポート

P6 ポートは、1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、アナログ入力、キーオンウェイクアップ入力、外部割込み入力と兼用です。

キーオンウェイクアップ入力､外部割込み入力として使用する場合は､P6 ポート制御レジスタ 1 (P6CR1) を “0” に、P6 ポート制御レジスタ 2 (P6CR2) を “1” にセットします。

出力ポートとして使用する場合は、P6 ポート制御レジスタ (P6CR1) を “1” にセットします。

アナログ入力として使用する場合は、P6 ポート制御レジスタ 1 (P6CR1) を “0” に、P6 ポート制御レジスタ 2 (P6CR2) を “0” にセットします。

アナログ入力として使用しないビットは入出力ポートとして使用しますが、AD 変換中は精度を保つために出力命令は行わないようにしてください。また、アナログ入力と近接するポートに AD 変換中、変化の激しい信号を入力しないようにしてください。

リセット時、P6DR は “0” に、P6CR1 は “0” に、P6CR2 は “1” に初期化されます。

出力ラッチの内容を読み込む場合は、P6CR1 を “1” にセットして P6DR を読み出してください。端子の状態を読み込む場合は､P6CR1 を ”0” に､P6CR2 を “1” にセットして P6DR を読み出してください｡P6CR1 を “0” に、P6CR2 を “0” にセットして P6DR を読み出した場合、“0” が読み出されます。

表 5-8 マルチファンクションポートのレジスタ設定

機能	設定値		
	P6DR	P6CR1	P6CR2
外部割込み入力またはキーオンウェイクアップ入力	*	“0”	“1”
アナログ入力	*	“0”	“0”
ポート “0” 出力	“0”	“1”	*
ポート “1” 出力	“1”	“1”	*

注) * : “1” , “0” どちらでも設定可

表 5-9 P6DR からの読み出し値とレジスタ設定

条件		P6DR からの読み出し値
P6CR1	P6CR2	
“0”	“0”	“0”
	“1”	端子入力データ
“1”	“0”	出力ラッチ内容
	“1”	

Not Recommended for New Design



a) P67, P63, P62, P61



b) P66, P65, P64, P60

注 1)　i = 1~3 と 7, j = 4~6 と 0, k = 4~6 と 0

注 2)　STOP は SYSCR1 レジスタのビット 7

注 3)　SAIN は AD 入力選択信号

注 4)　STOPk はキーオンウェイクアップの入力選択信号

図 5-8 P6 ポート

注 1)　入力モードに設定されているポートは端子入力の状態を読み込みますので、入力 / 出力モードを混在させて使用する場合、入力モードに設定されているポートの出力ラッチの内容は、ビット操作命令の実行により書き替わることがあります。

注 2)　アナログ入力使用端子は、貫通電流対策のため必ず P6CR2 の対応するビットを “0” にクリアしてください。

注 3)　アナログ入力として使用する端子は、外部信号ショートしますのでポート出力 (P6CR1 = “1”) には設定しないでください。

注 4)　アナログ入力として使用しないビットは入出力ポートとして使用できますが、AD 変換中は精度を保つ意味で出力命令は行わないようにしてください。また、アナログ入力と近接するポートに AD 変換中、変化の激しい信号を入力しないようにしてください。

	7	6	5	4	3	2	1	0	
P6DR (0006H)	P67 AIN7	P66 AIN6 STOP4	P65 AIN5 STOP3	P64 AIN4 STOP2	P63 AIN3 $\overline{\text{INT0}}$	P62 AIN2	P61 AIN1	P60 AIN0 STOP5	(初期値 : 0000 0000)
P6CR1 (0014H)	7	6	5	4	3	2	1	0	
									(初期値 : 0000 0000)

Not Recommended for New Design

P6CR1	P6 ポート入出力制御 1 (ビットごとに指定)	0: 入力モード 1: 出力モード	R/W

P6CR2 (0015H)

7	6	5	4	3	2	1	0

(初期値 : 1111 1111)

P6CR2	P6 ポート入出力制御 2 (ビットごとに指定)	0: アナログ入力 1: ポート入力	R/W

Not Recommended for New Design

5.8　P7 (P77~P70) ポート

P7 ポートは、8 ビットの入出力ポートで、LCD セグメント出力と兼用です。セグメント出力として使用する場合は、セグメント出力制御レジスタ (P7LCR) を “1” にセットします。

入力ポートとして使用する場合は、セグメント出力制御レジスタ (P7LCR) を “0” にセットした後、出力ラッチ (P7DR) を “1” にセットします。

出力ポートとして使用する場合は、セグメント出力制御レジスタ (P7LCR) を “0” にセットします。

リセット時、P7DR は “1” に、P7LCR は “0” に初期化されます。

P7 ポートはデータ入力レジスタが独立しています。出力ラッチの内容を読み込む場合は、P7DR を、端子の状態を読み込む場合は P7PRD レジスタをそれぞれ読み出してください。

LCD セグメント出力に設定した端子に対して P7PRD で端子の状態を読み出すと、表 5-11 で示された状態の値が読み込まれます。

表 5-10 マルチファンクションポートのレジスタ設定

機能	設定値	
	P7DR	P7LCR
ポート入力	“1”	“0”
ポート “0” 出力	“0”	“0”
LCD セグメント出力	*	“1”

注) * : “1” , “0” どちらでも設定可

表 5-11 P7PRD からの読み出し値とレジスタ設定

条件		P7PRD からの読み出し値
P7DR	P7LCR	
“0”	“0”	"0"
	“1”	不定値
“1”	“0”	端子入力データ
	“1”	不定値



図 5-9 P7 ポート

Not Recommended for New Design

P7DR (0007H) R/W

7	6	5	4	3	2	1	0
P77 SEG8	P76 SEG9	P75 SEG10	P74 SEG11	P73 SEG12	P72 SEG13	P71 SEG14	P70 SEG15

(初期値 : 1111 1111)

P7LCR (0FAFH)

7	6	5	4	3	2	1	0

(初期値 : 0000 0000)

P7LCR	P7 ポートのセグメント出力制御 (ビットごとに指定)	0: 入出力ポート 1: セグメント出力	R/W

P7PRD (0024H) Read Only

7	6	5	4	3	2	1	0
P77	P76	P75	P74	P73	P72	P71	P70

Not Recommended for New Design

Not Recommended
for New Design

第 6 章　タイムベースタイマ (TBT)

タイムベースタイマは、キースキャンやダイナミック表示処理などの基準時間生成用タイマで一定周期ごとにタイムベースタイマ割り込み (INTTBT) を発生することが可能です。

6.1　タイムベースタイマ

6.1.1　構成



図 6-1 タイムベースタイマの構成

6.1.2　制御

タイムベースタイマは、タイムベースタイマ制御レジスタ (TBTCR) で制御されます。

タイムベースタイマ制御レジスタ

	7	6	5	4	3	2	1	0	
TBTCR (0036H)	(DVOEN)	(DVOCK)		(DV7CK)	TBTEN	TBTCK			(初期値 : 0000 0000)

TBTEN	タイムベースタイマ の 許可 / 禁止	0: ディセーブル 1: イネーブル				
TBTCK	タイムベースタイマ割り込み周波数の選択 単位 : [Hz]		NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	R/W
			DV7CK = 0	DV7CK = 1		
		000	fc/2^23	fs/2^15	fs/2^15	
		001	fc/2^21	fs/2^13	fs/2^13	
		010	fc/2^16	fs/2^8	–	
		011	fc/2^14	fs/2^6	–	
		100	fc/2^13	fs/2^5	–	
		101	fc/2^12	fs/2^4	–	
		110	fc/2^11	fs/2^3	–	
		111	fc/2^9	fs/2	–	

注 1)　fc; 高周波クロック [Hz], fs; 低周波クロック [Hz], *; Don't care

Not Recommended for New Design

注 2)　割り込み周波数 (TBTCK) の変更は、タイムベースタイマがディセーブルの状態 (TBTEN="0") で行ってください（イネーブル状態からディセーブルに設定する際も割り込み周波数の設定を変更しないでください）。なお、割り込み周波数の選択とイネーブルを同時に設定することは可能です。

（プログラム例）タイムベースタイマ割り込み周波数を $fc/2^{16}$ [Hz] にセットし、割り込みを許可します。

```
LD      (TBTCR) , 00000010B      ; TBTCK ← 010
LD      (TBTCR) , 00001010B      ; TBTEN ← 1
DI
SET     (EIRL) . 7
```

表 6-1 タイムベースタイマ割り込み周波数 (例 : fc = 16.0 MHz, fs = 32.768 kHz 時)

TBTCK	タイムベースタイマ割り込み周波数 [Hz]		
	NORMAL1/2, IDLE1/2 モード	NORMAL1/2, IDLE1/2 モード	SLOW1/2, SLEEP1/2 モード
	DV7CK = 0	DV7CK = 1	
000	1.91	1	1
001	7.63	4	4
010	244.14	128	–
011	976.56	512	–
100	1953.13	1024	–
101	3906.25	2048	–
110	7812.5	4096	–
111	31250	16384	–

6.1.3　機能

タイムベースタイマ割り込みは、タイムベースタイマをイネーブルにした後、ソースクロック (タイミングジェネレータのデバイダ出力を TBTCK で選択) の最初の立ち下がりから発生します。

なお、デバイダはプログラムでクリアされませんので、最初の割り込みに限り設定した割り込み周期よりも早く割り込みが発生することがあります (図 6-2 参照)。



図 6-2 タイムベースタイマ割り込み

Not Recommended for New Design

6.2 デバイダ出力 ($\overline{\text{DVO}}$)

タイミングジェネレータのデバイダによってデューティ約 50% のパルスを出力することができ、圧電ブザーなどの駆動に利用できます。デバイダ出力は、$\overline{\text{DVO}}$ 端子から出力されます。

6.2.1 構成



(a) デバイダ出力回路の構成　　(b) デバイダ出力タイミングチャート

図 6-3 デバイダ出力

6.2.2 制御

デバイダ出力は、タイムベースタイマ制御レジスタで制御されます。

タイムベースタイマ制御レジスタ

	7	6	5	4	3	2	1	0	
TBTCR (0036H)	DVOEN	DVOCK		(DV7CK)	(TBTEN)	(TBTCK)			(初期値 : 0000 0000)

DVOEN	デバイダ出力の許可 / 禁止	0: ディセーブル 1: イネーブル				R/W
DVOCK	デバイダ出力 ($\overline{\text{DVO}}$ 端子) の周波数選択 単位 : [Hz]		NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	R/W
			DV7CK = 0	DV7CK = 1		
		00	fc/2^13	fs/2^5	fs/2^5	
		01	fc/2^12	fs/2^4	fs/2^4	
		10	fc/2^11	fs/2^3	fs/2^3	
		11	fc/2^10	fs/2^2	fs/2^2	

注) デバイダ出力の周波数選択 (DVOCK) の変更は、デバイダ出力が禁止の状態 (DVOEN="0") で行ってください。許可状態 (DVOEN="1") から禁止状態 (DVOEN="0") に設定する際もデバイダ出力周波数の設定を変更しないでください)。

Not Recommended for New Design

（プログラム例）1.95 kHz のパルスを出力 (fc = 16.0 MHz)

```
        ポートを設定
LD      (TBTCR) , 00000000B        ; DVOCK ← "00"
LD      (TBTCR) , 10000000B        ; DVOEN ← "1"
```

表 6-2 デバイダ出力の周波数 (例 : fc = 16.0 MHz, fs = 32.768 kHz 時)

DVOCK	デバイダ出力の周波数 [Hz]		
	NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード
	DV7CK = 0	DV7CK = 1	
00	1.953 k	1.024 k	1.024 k
01	3.906 k	2.048 k	2.048 k
10	7.813 k	4.096 k	4.096 k
11	15.625 k	8.192 k	8.192 k

Not Recommended for New Design

第 7 章　ウォッチドッグタイマ (WDT)

ウォッチドッグタイマは、ノイズなどの原因による誤動作（暴走）やデッドロック状態を速やかに検出し、正常な状態に戻すことを目的としたフェイルセーフ機能です。

ウォッチドッグタイマによる暴走検出信号は、「リセット要求」または「割り込み要求」のいずれかをプログラムで選択することができます。ただし、選択は 1 回限りです。リセット解除時は、「リセット要求」に初期化されます。

なお、ウォッチドッグタイマを暴走検出用として使用しない場合、一定周期ごとに割り込みを発生するタイマとして利用できます。

注 ） 外乱ノイズなどの影響によってはウォッチドッグタイマが完全な機能を果たせない場合がありますので、機器設計時には十分な考慮が必要です。

7.1　ウォッチドッグタイマの構成



図 7-1 ウォッチドッグタイマの構成

7.2　ウォッチドッグタイマの制御

ウォッチドッグタイマは、ウォッチドックタイマ制御レジスタ (WDTCR1、WDTCR2) によって制御されます。なおウォッチドックタイマはリセット解除後、自動的にイネーブルになります。

7.2.1　ウォッチドッグタイマによる暴走検出の方法

CPU の暴走検出を行うには、次のようにします。

1. 検出時間の設定 , 出力の選択および 2 進カウンタのクリア
2. 設定した検出時間以内ごとに 2 進カウンタのクリアを繰り返し行います。

Not Recommended for New Design

もし、何らかの原因で暴走またはデッドロック状態に陥り、2 進カウンタのクリアが行われない場合、2 進カウンタのオーバフローでウォッチドッグタイマ出力がアクティブになります。このとき WDTCR1<WDTOUT> = “1” なら、リセット要求が発生し内蔵ハードウエアをリセットします。また、WDTCR1<WDTOUT> = “0” なら、ウォッチドッグタイマ割り込み (INTWDT) を発生します。

なお、STOP モード (ウォーミングアップ中を含む) または IDLE/SLEEP モード中ウォッチドッグタイマは、一時的にカウントアップ停止し、STOP/IDLE/SLEEP モード解除後、自動的に再起動 (カウントアップ継続) します。

注) ウォッチドッグタイマは内部デバイダと 2 段の 2 進カウンタによって構成されており、クリアコード (4EH) を書き込んだ場合、2 進カウンタはクリアされますが、内部デバイダはクリアされません。従って 2 進カウンタのオーバフロー時間は、WDTCR2 レジスタにクリアコード (4EH) を書き込むタイミングによって、最短で WDTCR1<WDTT> の設定時間の 3/4 となる場合がありますので、これより短い周期でクリアコードを書き込んでください。

(プログラム例) ウォッチドッグタイマ検出時間を 2^{21}/fc [s] に設定し、暴走検出リセットを行う。

```
                LD    (WDTCR2), 4EH          ; 2 進カウンタのクリア
                LD    (WDTCR1), 00001101B    ; WDTT ← 10, WDTOUT ← 1
                LD    (WDTCR2), 4EH          ; 2 進カウンタのクリア
WDT 検出         :                            ; WDTT 変更直前直後は必ずクリア ; します )
時間 3/4 以内     :
                LD    (WDTCR2), 4EH          ; 2 進カウンタのクリア
WDT 検出         :
時間 3/4 以内
                LD    (WDTCR2), 4EH          ; 2 進カウンタのクリア
```

ウォッチドッグタイマ制御レジスタ

WDTCR1 (0034H)	7	6	5	4	3	2	1	0	
	—	—	(ATAS)	(ATOUT)	WDTEN	WDTT		WDTOUT	(初期値 : **11 1001)

WDTEN	ウォッチドッグタイマの許可 / 禁止	0: 禁止 (WDTCR2 にディセーブルコードを書き込む必要あり 1: 許可				Write only
WDTT	ウォッチドッグタイマ検出時間の設定 単位 : [s]		NORMAL1/2 モード		SLOW1/2 モード	Write only
			DV7CK = 0	DV7CK = 1		
		00	2^{25}/fc	2^{17}/fs	2^{17}/fs	
		01	2^{23}/fc	2^{15}/fs	2^{15}fs	
		10	2^{21}fc	2^{13}/fs	2^{13}fs	
		11	2^{19}/fc	2^{11}/fs	2^{11}/fs	
WDTOUT	ウォッチドッグタイマ出力の選択	0: 割り込み要求 1: リセット要求				Write only

注 1)　WDTOUT を “0” にクリア後は、プログラムで “1” に再セットできません。

注 2)　fc; 高周波クロック [Hz]　fs; 低周波クロック [Hz]　*; Don’t care

注 3)　WDTCR1 は書き込み専用レジスタですので、ビット操作などのリードモディファイライト命令ではアクセスできません。読み出すと不定値が読み込まれるためです。

注 4)　STOP モード起動時は、STOP モードに入る直前にウォッチドッグタイマを禁止するか、カウンタをクリアしてください。また、カウンタをクリアした場合、STOP モード解除直後に再度カウンタをクリアしてください。

注 5)　WDTEN を “1” から “0” に切り替える場合は、誤動作の原因となる場合がありますので「7.2.3 -- ウォッチドッグタイマのディセーブル」に従ってレジスタを設定してください。

Not Recommended for New Design

ウォッチドッグタイマ制御レジスタ 2

WDTCR2 (0035H)	7	6	5	4	3	2	1	0	(初期値 : **** ****)

WDTCR2	ウォッチドッグタイマの制御コード書き込み	4EH:	ウォッチドッグタイマの 2 進カウンタのクリア (クリアコード)	Write only
		B1H:	ウォッチドッグタイマのディセーブル (ディセーブルコード)	
		D2H	アドレストラップ領域選択有効	
		その他	無効	

注 1) ディセーブルコードは、WDTCR1<WDTEN> = “0” のとき以外は書き込み無効です。

注 2) *; Don’t care

注 3) ウォッチドッグタイマの 2 進カウンタのクリアは割り込みタスクで行わないでください。

注 4) クリアコード (4EH) は WDTCR1<WDTT> の設定時間の 3/4 以内に書き込んでください。

7.2.2 ウォッチドッグタイマのイネーブル

ウォッチドッグタイマは、WDTCR1<WDTEN> を “1” にセットするとイネーブルになります。リセット時、WDTCR1<WDTEN> は “1” に初期化されますので、リセット解除後は自動的にイネーブルになります。

7.2.3 ウォッチドッグタイマのディセーブル

ウォッチドッグタイマをディセーブルにするには、以下の順序でレジスタを設定してください。以下の順序以外の方法でレジスタを設定すると、マイコンが誤動作する場合があります。

1. 割り込みマスタ許可フラグ (IMF) を “0” に設定します。
2. WDTCR2 にクリアコード (4EH) を設定します。
3. WDTCR1<WDTEN> を “0” に設定します。
4. WDTCR2 にディセーブルコード (B1H) を設定します。

注) ウォッチドッグタイマのディセーブル中は、ウォッチドッグタイマの 2 進カウンタはクリアされています。

(プログラム例) ウォッチドッグタイマのディセーブル

```
DI                          ; IMF ← 0
LD      (WDTCR2) , 04EH     ; 2 進カウンタのクリア
LDW     (WDTCR1) , 0B101H   ; WDTEN ← 0, WDTCR2 ← ディセーブルコード
```

表 7-1 ウォッチドッグタイマ検出時間 (例 : fc = 16.0 MHz, fs = 32.768 kHz 時)

WDTT	ウォッチドッグタイマ検出時間 [S]		
	NORMAL1/2 モード		SLOW モード
	DV7CK = 0	DV7CK = 1	
00	2.097	4	4
01	524.288 m	1	1
10	131.072 m	250 m	250 m
11	32.768 m	62.5 m	62.5 m

Not Recommended for New Design

7.2.4　ウォッチドッグタイマ割り込み (INTWDT)

WDTCR1<WDTOUT> が“0”のときに 2 進カウンタがオーバフローすると、ウォッチドッグタイマ割り込み要求 (INTWDT) が発生します。

ウォッチドッグタイマ割り込みはノンマスカブル割り込みですので、割り込みマスタ許可フラグ (IMF) の設定に関係なくかならず 割り込みは受け付けられます。

また、他の割り込み (ウォッチドッグタイマ割り込みを含む) を受付け中にウォッチドッグタイマ割り込みが発生した場合、先の割り込み処理は保留され、直ちにウォッチドッグタイマ割り込み処理が実行されます。従って RETN 命令が実行されないままウォッチドッグタイマ割り込みが連続して発生すると、過重なネスティングによりマイコンが誤動作する場合があります。

なお、ウォッチドッグタイマ割り込みを使用する場合は、WDTCR1<WDTOUT> を設定する前にスタックポインタを設定してください。

（プログラム例）ウォッチドッグタイマ割り込みの設定例

```
LD      SP, 043FH              ; SP の設定
LD      (WDTCR1) , 00001000B   ; WDTOUT ← 0
```

7.2.5　ウォッチドッグタイマリセット

WDTCR1<WDTOUT> が“1”のときに 2 進カウンタがオーバフローすると、ウォッチドッグタイマのリセット要求が発生します。ウォッチドッグタイマのリセット要求が発生すると、内蔵ハードウエアはリセットされます。リセット時間は、最大 24/fc [s] (1.5 μs @ fc = 16.0 MHz) です。

注) SLOW1 モードでウォッチドッグタイマリセットが発生した場合、高周波クロックが発振を再開するためリセット時間は 最大で 24/fc (高周波クロック) となります。ただし、高周波クロックの発振開始時に発振周波数にゆらぎがある場合は、リセット時間は誤差を含むことになり、概略値としてとらえてください。



図 7-2 ウォッチドッグタイマ割り込み / リセット

Not Recommended for New Design

7.3 アドレストラップ

ウォッチドッグタイマ制御レジスタ 1, 2 は、アドレストラップ時の制御用レジスタと兼用となっています。

ウォッチドッグタイマ制御レジスタ 1

WDTCR1 (0034H)

7	6	5	4	3	2	1	0	
—	—	ATAS	ATOUT	(WDTEN)	(WDTT)		(WDTOUT)	(初期値 : **11 1001)

ATAS	内蔵 RAM 領域のアドレストラップ選択	0: 1:	アドレストラップ発生しない アドレストラップ発生する (ATAS の設定後 WDTCR2 に制御コード“D2H”書き込む必要あり)	Write only
ATOUT	アドレストラップ発生時の動作選択	0: 1:	割り込み要求 リセット要求	

ウォッチドッグタイマ制御レジスタ 2

WDTCR2 (0035H)

7	6	5	4	3	2	1	0	
								(初期値 : **** ****)

WDTCR2	ウォッチドッグタイマの制御コード書き込み 兼 アドレストラップ領域選択の制御コード書き込み	D2H: 4EH: B1H: その他 :	アドレストラップ領域選択有効 (ATRAP 設定コード) ウォッチドッグタイマの 2 進カウンタのクリア (クリアコード) ウォッチドッグタイマのディセーブル (WDT ディセーブルコード) 無効	Write only

7.3.1 内蔵 RAM 領域のアドレストラップ選択 (ATAS)

内蔵 RAM 領域は、WDTCR1<ATAS> によってアドレストラップする / しないを選択することができます。内蔵 RAM 領域で命令を実行する場合、WDTCR1<ATAS> を“0”に設定します。WDTCR1<ATAS> の設定は、WDTCR1 の設定後、WDTCR2 に“D2H”を書き込むことで有効となります。

SFR, DBR 領域内で命令を実行すると、WDTCR1<ATAS> の設定にかかわらず無条件にアドレストラップが発生します。

7.3.2 アドレストラップ発生時の動作選択 (ATOUT)

アドレストラップ発生時は、WDTCR1<ATOUT> によって「割り込み要求」か、「リセット要求」のいずれかを選択することができます。

7.3.3 アドレストラップ割り込み (INTATRAP)

WDTCR1<ATOUT> が“0”の期間、CPU がノイズなどの原因により暴走して内蔵 RAM (WDTCR1 <ATAS> = “1” 時のみ), DBR または SFR 領域から命令をフェッチしようとするとアドレストラップ割り込み要求 (INTATRAP) が発生します。

アドレストラップ割り込みはノンマスカブル割り込みですので、割り込みマスタ許可フラグ (IMF) の設定に関係なくかならず 割り込みは受け付けられます。

Not Recommended for New Design

また、他の割り込み (アドレストラップ割り込みを含む) を受付け中にアドレストラップ割り込みが発生した場合、先の割り込み処理は保留され、直ちにアドレストラップ割り込み処理が実行されます。従って RETN 命令が実行されないままアドレストラップ割り込みが連続して発生すると、過重なネスティングによりマイコンが誤動作する場合があります。

なお、アドレストラップ割り込みを使用する場合は、事前にスタックポインタを設定してください。

7.3.4　アドレストラップリセット

WDTCR1<ATOUT> が“1”の期間、CPU がノイズなどの原因により暴走して内蔵 RAM (WDTCR1 <ATAS> =“1”時のみ), DBR または SFR 領域から命令をフェッチしようとするとアドレストラップリセット要求が発生します。

アドレストラップのリセット要求が発生すると、内蔵ハードウエアはリセットされます。リセット時間は、最大 24/fc [s] (1.5 μs @ fc = 16.0 MHz) です。

注)　SLOW1 モードでアドレストラップリセットが発生した場合、高周波クロックが発振を再開するためリセット時間は 最大で 24/fc (高周波クロック) となります。ただし、高周波クロックの発振開始時に発振周波数にゆらぎがある場合は、リセット時間は誤差を含むことになり、概略値としてとらえてください。

Not Recommended for New Design

第 8 章　10 ビットタイマカウンタ (TC7)

8.1　構　成



図 8-1　10 ビットタイマカウンタ 7

Not Recommended for New Design

8.2　制　御

タイマカウンタ 7 は、タイマカウンタ制御レジスタ 1 (TC7CR1), タイマカウンタ制御レジスタ 2 (TC7CR2), タイマカウンタ制御レジスタ 3 (TC7CR3), 10 ビットのデッドタイム 1 設定レジスタ (TC7DRA), パルス幅 1 設定レジスタ (TC7DRB), 周期設定レジスタ (TC7DRC), デッドタイム 2 設定レジスタ , パルス幅 2 設定レジスタ (TC7DRE), 2 つのキャプチャ値レジスタ (TC7CAPA, TC7CAPB) で制御されます。

タイマカウンタ 7 制御レジスタ 1

TC7CR1 (0029H)

7	6	5	4	3	2	1	0
TRGAM	TRGSEL	PPG2INI	PPG1INI	NCRSEL		TC7CK	

(初期値 : 0000 0000)

TC7CK	ソースクロックの選択 (アップカウンタへの供給クロック)		00: fc [Hz] 01: fc/2 [Hz] 10: fc/2^2 [Hz] 11: fc/2^3 [Hz]	R/W
NCRSEL	TC7 入力のノイズ除去時間選択 (F/F 通過後の TC7 入力)		00: 16/fc [s] 以下のパルスはノイズとして除去 01: 8/fc [s] 以下のパルスはノイズとして除去 10: 4/fc [s] 以下のパルスはノイズとして除去 11: ノイズ除去なし#1	
PPG1INI	PPG1 出力初期値設定	正 / 負論理の選択	0: Low (正論理) 1: High (負論理)	
PPG2INI	PPG2 出力初期値設定		0: Low (正論理) 1: High (負論理)	
TRGSEL	トリガスタートエッジ選択		0: トリガ立ち下がりエッジスタート 1: トリガ立ち上がりエッジスタート	
TRGAM	トリガエッジ受け付けモード		0: 常時トリガエッジ受け付け許可 1: アクティブ出力中トリガエッジを受け付け禁止	

#1　回路構成上 1/fc 未満のパルスはノイズとして除去される場合とトリガとして受け付けられる場合があります。

タイマカウンタ 7 制御レジスタ 2

TC7CR2 (002AH)

7	6	5	4	3	2	1	0
EMGR	EMGIE	PPG2OE	PPG1OE	CSTC		TC7OUT	

(初期値 : 0000 0000)

TC7OUT	出力波形モード選択	00: PPG1/PPG2 単独出力 01: – 10: デューティ可変出力 11: デューティ 50% 出力	R/W
CSTC	カウントスタートモード選択	00: コマンドスタート & キャプチャモード 01: コマンドスタート & トリガスタートモード 10: トリガスタートモード 11: –	
PPG1OE	PPG1 出力制御	0: 禁止 1: 許可	
PPG2OE	PPG2 出力制御	0: 禁止 1: 許可	
EMGIE	$\overline{\text{EMG}}$ 端子の入力許可 / 禁止制御	0: 入力禁止 1: 入力許可	
EMGR	緊急出力停止状態の解除	0: – 1: 緊急出力停止状態の解除 (解除後自動的に “0” にクリアされます。)	

Not Recommended for New Design

タイマカウンタ 7 制御レジスタ 3

TC7CR3 (002BH)	7	6	5	4	3	2	1	0	
			EMGF	CNTBF	CSIDIS	STM		TC7ST	(初期値 :**00 0000)

TC7ST	タイマのスタート、ストップ制御	0: ストップ 1: スタート		R/W
STM	ストップ時の状態選択連続 / 単発出力選択	TC7ST = 0	TC7ST = 1	
		00: 出力初期状態でカウント即時停止クリア 01: 出力保持状態でカウント即時停止クリア 10: 周期出力後カウント停止 11: –	連続出力 連続出力 単発出力 –	
CSIDIS	コマンドスタート時の最初の割り込み禁止	0: コマンドスタート時最初の周期での周期割り込み (INTTC7P) の発生許可 1: コマンドスタート時最初の周期での周期割り込み (INTTC7P) の発生禁止		
CNTBF	カウント動作状態フラグ	0: カウント動作停止中 1: カウント動作中		Read only
EMGF	緊急出力停止フラグ	0: 通常動作状態 1: 緊急出力停止中		

注 1) TC7CR1, TC7CR2 はタイマスタート後 (TC7ST = “1” : TC7CR3 の Bit0) には書き替えないでください。

注 2) TC7CR1, TC7CR2 を変更するときは TC7ST = “0” とした後に CNTBF= “0” を確認し、タイマ動作が停止していることを確認したのちに変更を行ってください。

注 3) TC7ST はタイマ動作のスタート・ストップを制御するビットであり、カウンタ動作の状態を表すものではありません。つまりカウンタ動作のスタート / ストップに連動して自動的には変化しません。

注 4) コマンドスタート & キャプチャモード、コマンドスタート & トリガスタートモードにおいて TC7ST に “1” を書き込む動作が行われるとその時点で再スタートとなります。つまり、コマンドスタート後に TC7CR3 の TC7ST 以外のビットを書き替えても TC7ST の書き替え動作が起こりますのでそこでタイマは再スタートとなります。(初期状態から PPG 出力を開始します) (TC7ST = “1” のときに TC7ST を “1” のままで TC7CR3 の書き替え (ビット操作命令 /LD 命令) を行うと、カウントはクリアされタイマは再スタートします。

注 5) TC7CR2<EMGR> は “1” を書き込んでも “0” が読み出されます。

注 6) TC7CR2<TC7OUT> で出力モードの変更を行っただけでは、データレジスタの更新はされませんので、出力モードの変更後はデータレジスタ TC7DRA~E を再設定を行ってください。また、すべてのデータレジスタは TC7DRC (上位) の書き込み後から有効になりますので、データ書き込み順に注意してください。

デッドタイム 1 設定レジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TC7DRA (0009H, 0008H)							TC7DRAH (0009H)		TC7DRAL (0008H)							

(初期値 : **** **00 0000 0000) Read/Write

パルス幅 1 設定レジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TC7DRB (000BH, 000AH)							TC7DRBH (000BH)		TC7DRBL (000AH)							

(初期値 : **** **00 0000 0000) Read/Write

周期設定レジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TC7DRC (000DH, 000CH)							TC7DRCH (000DH)		TC7DRCL (000CH)							

(初期値 : **** **00 0000 0000) Read/Write

Not Recommended for New Design

デッドタイム 2 設定レジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TC7DRD (0FB1H, 0FB0H)							TC7DRDH (0FB1H)		TC7DRDL (0FB0H)							
	(初期値 : **** **00 0000 0000)								Read/Write							

パルス幅 2 設定レジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TC7DRE (0FB3H, 0FB2H)							TC7DREH (0FB3H)		TC7DREL (0FB2H)							
	(初期値 : **** **00 0000 0000)								Read/Write							

注 1)　データレジスタ TC7DRA~TC7DRE は命令で書き込まれたデータを保持するデータレジスタと、実際にカウンタとの比較を行う比較レジスタの 2 段構成になっています。

注 2)　データレジスタ TC7DRA~TC7DRE への書き込みは下位バイト、上位バイトの順でデータを書き込んでください。

注 3)　データレジスタ TC7DRA~TC7DRE の上位バイトの空きビット (ビット 10~15) にはレジスタ機能が割り付けられおらず、“1” を書き込んでも “0” が読み出されます。

注 4)　データレジスタ TC7DRA~TC7DRE は 2 段構成になっているため、レジスタの読み出し値はその時点での実際の PPG 出力波形の値とは異なっている場合があります。

注 5)　TC7CR2<TC7OUT> で出力モードの変更を行っただけでは、データレジスタの更新はされませんので、出力モードの変更後はデータレジスタ TC7DRA~TC7DRE の再設定を行ってください。また、すべてのデータレジスタは TC7DRC (上位) の書き込み後から有効になりますので、データ書き込み順に注意してください

立ち上がりエッジキャプチャ値レジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TC7CAPA (0FB5H, 0FB4H)							TC7CAPAH (0FB5H)		TC7CAPAL (0FB4H)							
	(初期値 : 0000 00** **** ****)								Read only							

立ち下がりエッジキャプチャ値レジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TC7CAPB (0FB7H, 0FB6H)							TC7CAPBH (0FB7H)		TC7CAPBL (0FB6H)							
	(初期値 : 0000 00** **** ***)								Read only							

注 1)　キャプチャレジスタ (TC7CAPA, TC7CAPB) の読み出しは TC7CAPA の下位、上位、TC7CAPB の下位、上位の順で読み出してください。

注 2)　TC7CAPA のみを読み出しただけでは次のキャプチャ値が更新されませんので、必ず TC7CAPB も読み出してください。

注 3)　TC7CAPB のみを読み出すことは可能ですが、その場合も下位、上位の順で読み出してください。

注 4)　周期内にキャプチャエッジが検知されなかった場合、次の周期では前のキャプチャ値を保持しています。

注 5)　周期内に複数のキャプチャエッジが検知された場合、最後に検知されたエッジでのキャプチャ値が次の周期で有効となります。

注 6)　TC7CAPA, TC7CAPB のビット 10~15 は常に “0” が読み出されます。

8.3　制御レジスタ / データレジスタの設定

制御レジスタ、データレジスタの設定は以下の順番で設定してください。

1. 各種モード選択設定 TC7CR1, 2
2. データレジスタ設定 (デッドタイム , パルス幅)TC7DRA, TC7DRB, TC7DRD, TC7DRE
   (選択したモードで必要なもの)
3. データレジスタ設定 (周期)TC7DRC

Not Recommended for New Design

4. タイマスタート / ストップ設定 TC7CR3

- データレジスタの内部構成は、“ 命令で書き込まれたデータを保持するデータレジスタ ” と、“ カウンタとの比較レジスタ ” の 2 段構成となっています。
- データレジスタに設定されたデータは事前に設定されている出力モード (TC7OUT にて設定) に応じた演算処理を行った後、比較レジスタへ転送され、そのデータがアップカウンタとの比較に使用されます。
- データレジスタの演算処理と比較レジスタへの転送は、設定されている出力モードで必要なデータレジスタが使用されますので、データレジスタを設定する前には必ず TC7OUT (TC7CR2 の Bit0, 1) で出力モードの設定を終了させておいてください。
- データレジスタ (TC7DRA~TC7DRE) のデータは、データレジスタ TC7DRC の上位への書き込みで、データ転送要求が出され、その要求が有効になっている間にカウンタの一致 / クリアが発生した時点で、比較レジスタへの転送が行われそのデータが有効になります。
- ただし、同一周期内に複数回データレジスタの書き込みを実行した場合、最初の TC7DRC 上位を書き込んだ時点で設定されているデータレジスタのデータが次の周期のデータとして有効となり、その周期内で最後に書き込んだデータレジスタのデータはさらに次の周期のデータとして有効になります。



図 8-2 制御レジスタ / データレジスタの設定例 1

Not Recommended for New Design



図 8-3 制御レジスタ / データレジスタの設定例 2

8.4 機能

8.4.1 プログラマブルパルスジェネレータ出力 (PPG 出力)

PPG1 端子 , PPG2 端子からそれぞれ PPG を出力します。PPG 出力はその出力波形モードを TC7CR2<TC7OUT> により設定し、データレジスタ (TC7DRA~E) で設定されたデータと 10 ビットアップカウンタとの比較により波形を制御します。出力波形モードにはデューティ 50% 出力 , デューティ可変出力 , PPG1/PPG2 単独出力の 3 モードがあります。

8.4.1.1 デューティ 50% 出力モード

（1） 動作説明

周期を TC7DRC に設定すると、周期の 1/2 をパルス幅 (アクティブ期間) とした波形が出力されます。

PPG1 出力は周期はじめからアクティブとなり周期の 1/2 でノンアクティブとなります。PPG2 出力は周期のはじめから周期の 1/2 まではノンアクティブで周期の 1/2 より周期終わりまでアクティブとなります。

ただし、TC7DRA にデッドタイム時間を設定しておくと、このデッドタイム幅分 , パルス幅 (アクティブ期間) が短くなった波形としてそれぞれ出力されます。

（2） レジスタ設定

TC7OUT = “11”, TC7DRA = “ デッドタイム ”, TC7DRC = “ 周期 ”

（3） データレジスタ値の設定範囲

- 周期 :
  002H ≤ TC7DRC ≤ 400H
  (TC7DRC に 400H を書き込むと 000H が読み出されます。)
  TC7DRC の設定値が奇数の場合、PPG2 のパルス幅は PPG1 のパルス幅よりも 1 カウント分大きくなります。

Not Recommended for New Design

- デッドタイム TC7DRA:
  000H ≤ TC7DRA < (TC7DRC ÷ 2)
  デッドタイムをなしにする場合は TC7DRA を 000H としてください。



図 8-4 デューティ 50% 出力モード
コマンド & キャプチャスタート、正論理出力、連続出力の動作例

8.4.1.2 デューティ可変出力モード

(1) 動作説明

周期を TC7DRC に、パルス幅を TC7DRB に設定すると PPG1 端子には設定されたパルス幅の波形が、PPG2 端子には TC7DRC–TC7DRB のパルス幅の波形がそれぞれ出力されます。

PPG1 出力は周期はじめから TC7DRB で設定されたパルス幅分アクティブとなりその後周期の終わりまで、ノンアクティブとなります。PPG2 出力は周期のはじめから TC7DRB で設定されたパルス幅分はノンアクティブでその後 TC7DRC–TC7DRB のパルス幅 (周期終わりまで) アクティブとなります。

ただし、TC7DRA にデッドタイム時間を設定しておくと、このデッドタイム幅分 , パルス幅 (アクティブ期間) が短くなった波形としてそれぞれ出力されます。

(2) レジスタ設定

TC7OUT = “10”, TC7DRA = “ デッドタイム ”, TC7DRB = “ パルス幅 ”, TC7DRC = “ 周期 ”

(3) データレジスタ値の設定範囲

- 周期 :
  002H ≤ TC7DRB + TC7DRA< TC7DRC ≤ 400H
  (TC7DRC に 400H を書き込むと 000H が読み出されます。)

Not Recommended for New Design

- パルス幅 :
  001H ≤ TC7DRB < TC7DRC
- デッドタイム :
  000H ≤ TC7DRA < TC7DRB、000H ≤ TC7DRA < (TC7DRC–TC7DRB)
  (デッドタイムをなしにする場合は TC7DRA を “000H” としてください。)



図 8-5 デューティ可変出力モード
コマンド & キャプチャスタート、正論理出力、連続出力の動作例

8.4.1.3　PPG1/2 独立出力モード

(1) 動作説明

PPG1 出力で使用するデッドタイムを TC7DRA にパルス幅を TC7DRB に、PPG2 出力で使用するデッドタイムを TC7DRD、パルス幅を TC7DRE に、そして PPG1, PPG2 共通の周期を TC7DRC に設定すると PPG1 端子 , PPG2 端子それぞれに設定された波形が出力されます。

PPG1 出力は周期はじめから TC7DRB で設定されたパルス幅分アクティブとなりその後周期の終わりまでノンアクティブとなります。

PPG2 出力は周期はじめから TC7DRE で設定されたパルス幅分アクティブとなりその後周期の終わりまでノンアクティブとなります。

ただし、PPG1 出力は TC7DRA に、PPG2 出力は TC7DRD にそれぞれデッドタイム時間を設定しておくと、このデッドタイム幅分、パルス幅 (アクティブ期間) が短くなった波形としてそれぞれ出力されます。

(2) レジスタ設定

TC7OUT = “00”, TC7DRC = “ 周期 ”,

Not Recommended for New Design

TC7DRA = “PPG1 のデッドタイム ”, TC7DRB = “PPG1 のパルス幅 ”,

TC7DRD = “PPG2 のデッドタイム ”, TC7DRE = “PPG2 のパルス幅 ”

(3) データレジスタ値の設定範囲

- 周期 :
  002H ≤ TC7DRC ≤ 400H
  (TC7DRC に 400H を書き込むと、000H が読み出されます。)
- パルス幅 :
  001H ≤ TC7DRB ≤ 400H
  (TC7DRB に 400H を書き込むと、000H が読み出されます。)
  001H ≤ TC7DRE ≤ 400H
  (TC7DRE に 400H を書き込むと、000H が読み出されます。)
- デッドタイム :
  000H ≤ TC7DRA ≤ 3FFH ただし、TC7DRA < TC7DRB ≤ TC7DRC
  000H ≤ TC7DRD ≤ 3FFH ただし、TC7DRD < TC7DRE ≤ TC7DRC
  (000H を設定するとデッドタイムなしとなります。)

1. デューティ 0% 出力とする場合の設定値
   002H ≤ TC7DRC ≤ TC7DRA ≤ 3FFH (PPG1 出力)
   002H ≤ TC7DRC ≤ TC7DRD ≤ 3FFH (PPG2 出力)
2. デューティ 0% を超えて 100% までの出力とする場合の設定値は
   000H ≤ TC7DRA < TC7DRB ≤ TC7DRC ≤ 400H (PPG1 出力)
   000H ≤ TC7DRD < TC7DRE ≤ TC7DRC ≤ 400H (PPG2 出力)

Not Recommended for New Design



図 8-6 PPG1, PPG2 独立出力モード
コマンド & キャプチャスタート、正論理出力、連続出力の動作例

8.4.2　カウントスタート方法

カウントのスタートには、コマンドで行う方法と、TC7 端子入力で行う方法があります。

8.4.2.1　コマンドスタート & キャプチャモード

（1） 動作説明

TC7ST に “1” を書き込むことによりカウントをクリアしカウントアップをスタートします。そしてカウンタが設定された周期に達するとカウンタはクリアされます。このとき STM で連続モードが設定されていると再びカウントアップを始め、STM で単発モードが設定されているとそこでカウントを停止します。

周期に達する前に TC7ST に “1” を書き込むとそこでカウンタはクリアされ、その後は前記と同じく STM で設定された動作となります。

また、TC7 端子への入力の立ち上がり、立ち下がり時のカウント値をキャプチャレジスタに格納することができます (キャプチャの詳細は別項を参照)。

Not Recommended for New Design

（2） レジスタ設定

CSTC = “00” でコマンドスタート & キャプチャモードの設定、STM で連続 / 単発出力の設定、 TC7ST = “1” 書き込みでカウントスタート



図 8-7 コマンドスタート & キャプチャモード動作例

8.4.2.2 コマンドスタート & トリガスタートモード

（1） 動作説明

TC7ST に “1” を書き込むことでカウントをクリアし、カウントアップをスタートします。そして TC7 端子入力にトリガ入力がない場合は前記コマンドスタート & キャプチャモードと同様な動きをしますが、TC7 端子にトリガスタートエッジ選択レジスタ (TRGSEL) で選択されたエッジ入力があるとタイマのカウントを開始し、設定されたクリア停止レベルが入力されている間はカウンタはクリア停止しています。なお、コマンドスタート時 (TC7ST に“1” を書き込み時) TC7端子が停止レベルだった場合、カウントはスタートせず (INTTC7P も発生しない)、トリガスタートエッジで初めてカウントがスタートし INTTC7T が発生します (コマンドスタートよりもトリガ入力のほうが優先されます)。

注） トリガ受け付けの詳細については、“ 8.4.2.5 トリガスタート / ストップ受付モード ” を参照してください。

（2） レジスタ設定

CSTC = “01” でコマンドスタート & トリガスタートモードの設定、STM で連続 / 単発出力の設定、 TC7ST = “1” 書き込みでカウントスタート、TRGSEL = トリガの選択



図 8-8 コマンドスタート & トリガスタートモード動作例

Not Recommended for New Design

8.4.2.3　トリガスタートモード

(1) 動作説明

トリガスタートエッジ選択レジスタ (TRGSEL) で選択されたエッジ入力があるとタイマのカウントを開始し、設定されたクリア停止レベルが入力されている間はカウンタはクリア停止しています。

なお、トリガースタートモード中は再度 TC7ST を “1” にしても PPG 出力は初期化されずに無視されます。

注) トリガ受け付けの詳細については、“ 8.4.2.5 トリガスタート / ストップ受付モード ” を参照してください。

(2) レジスタ設定

CSTC = “10” でコマンドスタートの設定、STM で連続 / 単発出力の設定、
TC7ST = “1” 書き込みで TC7 端子へのトリガを待つ。
TRGSEL = トリガの選択



図 8-9 トリガスタートモード動作例

8.4.2.4　トリガキャプチャモード (CSTC = “00”)

(1) 動作説明

コマンドスタート & キャプチャモードでカウントをスタートすると TC7 端子入力の立ち上がりエッジと立ち下がりエッジでカウント値をそれぞれキャプチャレジスタ TC7CAPA, TC7CAPB にキャプチャします。

キャプチャされたデータは、一旦キャプチャバッファに取り込まれ、1 周期が終了した時点で、キャプチャバッファからキャプチャレジスタへ転送更新されます。1 周期内でトリガ入力がない場合は、前の周期でのキャプチャバッファデータが残り、1 周期終了後キャプチャレジスタへ転送されます。また周期内で複数のトリガエッジが入力された場合は、最後に入力 (キャプチャ) されたデータがキャプチャレジスタに書き込まれます。

Not Recommended for New Design

キャプチャ値の読み出しはキャプチャレジスタ A の下位 (TC7CAPAL)、キャプチャレジスタ A の上位 (TC7CAPAH)、キャプチャレジスタ B の下位 (TC7CAPBL)、キャプチャレジスタ B の上位 (TC7CAPBH) の順番で読んでください。なお、立ち上がりエッジのキャプチャ値 (TC7CAPA) だけを読んでも、次のキャプチャ値が更新されませんので、立ち下がりエッジのキャプチャ値 (TC7CAPB) も必ず読んでください。

TC7CAPB の上位以外のキャプチャから読み始めると、キャプチャレジスタは保護状態となり、キャプチャの更新は禁止されます。TC7CAPB の上位を読むとこの状態は解除され、キャプチャの更新を再開します (TC7CAPA, TC7CAPB の読み出しが 1 セットとして処理されます)。

カウントスタート直後は前記の保護状態が解除されていない場合がありますので、最初の周期ではキャプチャレジスタの読み出し (ダミー読み出し) を行って保護状態を解除するようにしてください。

本キャプチャ機能は周期内でキャプチャトリガ (立ち上がり / 立ち下がり) が入力されることを想定した仕様となっています。タイマがスタートしている状態 (TC7ST = “1”) でしかキャプチャの更新はされません (エッジを検出しません)。周期内でのタイマストップコマンド書き込み後 (TC7ST = “0”) のキャプチャ値は不定となります。1 周期ストップコマンド後はキャプチャレジスタの更新はされません。また、一周期ストップモードで STOP コマンド入力後のキャプチャは受け付けません。

(2) レジスタ設定

CSTC = “00” でコマンドスタート & キャプチャモードに設定 , STM で連続 / 単発出力の設定 , TC7ST = “1” 書き込みでカウントスタート

Not Recommended for New Design



図 8-10　トリガキャプチャモード動作例

8.4.2.5　トリガスタート / ストップ受付モード

(1)　TC7 端子 (トリガ入力) への入力信号論理の選択

TC7 端子から入力されるトリガ信号の論理は TC7CR1<TRGSEL> で設定することができます。

- TRGSEL = “0”: 立ち下がりエッジ検出でカウントスタートし、“HIGH” レベル中はカウントクリア停止。
- TRGSEL = “1”: 立ち上がりエッジ検出でカウントスタートし、“LOW” レベル中はカウントクリア停止。

Not Recommended for New Design



図 8-11 トリガの入力信号

TRGSEL = “0” として立ち下がりエッジスタートを選択した場合、TC7 端子入力に立ち下がりエッジを検出するとカウントを開始し、TC7 端子入力が “HIGH” レベルになると、カウンタはクリアされ PPG 出力は初期状態となり、TC7 端子入力が “HIGH” レベルの間はカウンタを停止しています。

TRGSEL = “1” として立ち上がりエッジスタートを選択した場合、TC7 端子入力に立ち上がりエッジを検出するとカウントを開始し、TC7 端子入力が “LOW” レベルになるとカウンタはクリアされ PPG 出力は初期状態となり TC7 端子入力が “LOW” レベルの間はカウンタを停止しています。

なお、周期ストップモード中はトリガによるストップは受け付けますが、スタートは受け付けません (周期中にストップトリガを受け付けるとその時点で出力は初期値となりカウンタは停止します)。



タイマが停止 (TC7ST = “0”) 状態ではすべてのトリガ (スタート / ストップ) は受け付けません。

(2) トリガの常時受け付け許可、アクティブ中受付禁止の選択

PPG 出力中常時 TC7 端子からのトリガを受け付けるか、PPG 出力がアクティブ中はトリガ受付を禁止するかを TC7CR1<TRGAM> により選択できます。

- TRGAM = “0” : PPG1/PPG2 のアクティブ / ノンアクティブの出力状態にかかわらず TC7 端子からのトリガ入力を常時受け付け、タイマのスタート / クリア停止を行うとともに、PPG1/PPG2 の出力がノンアクティブ状態となります。
- TRGAM = “1” : PPG1/PPG2 の出力がノンアクティブ状態の時のみ TC7 端子からのトリガ入力を受け付け、タイマのスタート / クリア停止を行いますが、アクティブ状態の時は TC7 端子からのトリガ入力は受付ません。

ただし、PPG1OE/PPG2OE で出力許可に設定してある端子のアクティブ / ノンアクティブ状態のみが有効となります。

Not Recommended for New Design



図 8-12 TC7 端子によるトリガスタート / クリア停止
立ち下がりエッジスタート (HIGH レベルカウント停止)、常時トリガエッジ受け付け許可

(3) アクティブ中トリガ受け付け禁止

アクティブ中トリガ受け付け禁止 (TRGAM = 1) にすると、PPG1 および PPG2 出力が非アクティブ状態の時に入力されたエッジは受け付けられ、カウントクリア、停止します。PPG1 および PPG2 出力がアクティブ状態で入力された場合、カウントはすぐに停止せず、出力が非アクティブ状態になるまでカウント継続します。非アクティブ状態になったときにトリガ信号のレベルが動作しないレベルであればカウントクリア停止し、次のスタートトリガを待ちます。PPG1, PPG2 の両方出力許可で動作させる場合は PPG1, PPG2 の両方の出力が非アクティブ状態でなければトリガは受け付けられません。



図 8-13 TC7 のトリガスタート
立ち下がりエッジスタート (High レベルカウント動作)、
アクティブ出力中トリガエッジを受け付け禁止

Not Recommended for New Design

8.4.3 タイマ停止時の制御設定

TC7ST を “0” にすると STM の設定に従って、出力状態の選択 , タイマの停止を行います。

8.4.3.1 出力初期状態でカウント停止

STM が “00” の場合はカウントは即停止し、PPG1, PPG2 の出力は、PPG1INI, PPG2INI で設定した初期値になります。

8.4.3.2 出力保持状態でカウント停止

STM が “01” の場合はカウントは即停止し、PPG1, PPG2 の出力はそのときの状態を保持をします。

出力保持状態 (STM = “01”) から再スタートする場合は TC7ST= “1” に設定し再スタートます。このとき出力は初期値 (PPG1INI, PPG2INI の設定値) になってから再スタートします。

8.4.3.3 1 周期終了後に初期状態でカウント停止

STM が “10” の場合はカウントは出力されている周期の出力が完了するまでカウント動作し、周期終了後カウンタは停止します。ただし、周期終了までの間にトリガ入力にストップレベルが入力されると、そこでカウンタは停止します。

なお、カウンタが完全に停止するまで TC7CR1,TC7CR2 の書き替えは行わないでください。

カウンタが停止したかは CNTBF フラグ (TC7CR3<CNTBF>) をリードすることによりモニタすることができます。

8.4.4 単発 / 連続出力モード

8.4.4.1 単発出力モード

タイマスタート時 (TC7ST = “1”) に STM = “10” とすると単発出力モードになります。単発出力モードは 1 周期を出力終了後にカウントを停止します。

トリガスタートの場合はトリガが入力されるまでカウントは停止し、指定されたトリガの入力でカウントが再スタートし 1 周期の出力後、もしくは、トリガ入力にストップレベルを受け付け後、再びトリガ待ち状態になります。

コマンドスタート時は再度 TC7ST に “1” を書き込むまでカウントは停止しています。

なお、カウンタが完全に停止するまで TC7CR1, TC7CR2 の書き替えは行わないでください。

カウンタが停止したかは CNTBF フラグ (TC7CR3<CNTBF>) をリードすることによりモニタすることができます。

また、カウンタが停止しても TC7ST は “1” のまま変化しません。

TC7ST = “1” の状態のときに STM = “10” とするとそこでカウンタはクリアされカウントは最初から再スタートし、単発出力となります。

8.4.4.2 連続出力モード

タイマスタート時 (TC7ST = “1”) に STM = “00” または “01” とすると連続出力モードになります。連続出力モードは連続して設定された波形を出力するモードです。

Not Recommended for New Design



図 8-14 出力初期状態でカウント即時停止クリア (STM = “00”)



図 8-15 出力保持状態でカウント即時停止クリア (STM = “01”)



図 8-16 周期出力後カウント停止 (STM = “10”)



図 8-17 周期出力後カウント停止 (STM = “10”), TC7ST = “1” 単発出力

Not Recommended for New Design

8.4.5 PPG 出力制御 (出力の初期値 / 論理、出力の禁止許可)

8.4.5.1 PPG 出力の初期値 / 出力論理の選択

PPG1INI, PPG2INI (TC7CR1<PPG1INI>,TC7CR1<PPG2INI>) で PPG1, PPG2 出力の初期値を設定をします。

この初期値の設定により出力の論理を選択することができます。

（1） 正論理出力

“0” に設定すると、初期値は “Low” となり、カウンタの値とデッドタイム設定の一致で “High” 出力となります。

（2） 負論理出力

“1” に設定すると、初期値は “High” となり、カウンタの値とデッドタイム設定の一致で “Low” 出力となります。

8.4.5.2 PPG 出力の許可 / 禁止の選択

PPG1OE, PPG2OE (TC7CR2<PPG1OE>,TC7CR2<PPG2OE>) で PPG 出力の禁止 / 許可を設定します。禁止に設定すると、カウント動作している場合でも PPG 波形は出力はされず、PPG1, PPG2 は通常の入出力端子として使用することができます。

このとき端子の状態はポートレジスタの設定により決まります。

8.4.5.3 通常タイマカウンタとしての使用

PPG1E, PPG2E で PPG 出力を禁止しておくことで TC7 を通常のタイマカウンタとして使用することも出来ます。この場合 INTTC7P の割り込みを使用してください。データレジスタ (TC7DRC) の設定値との一致で INTTC7P 割り込みが発生します。カウントのスタートはスタート制御 (TC7S) にて、コマンドスタート & キャプチャモードで行ってください。



図 8-18 通常タイマカウンタとしての使用

8.4.6 TC7 端子入力ノイズ除去時間

TC7 端子へ入力される信号はデジタルノイズキャンセラによりノイズが除去されます。

デジタルノイズキャンセラはサンプリングクロックを NCRSEL の設定により fc/4, fc/2, fc とし 5 回のサンプリングを行い、サンプリング回数以上の連続したレベル入力があれば信号として取り込み、サンプリング回数未満のレベル入力はノイズとしてキャンセルされます。

Not recommended for New Design

表 8-1 ノイズキャンセラ設定

NCRSEL	サンプリング周波数 (サンプリング回数)	確実にノイズとしてみなされるパルス幅			確実に信号としてみなされるパルス幅		
			8 MHz 時	16 MHz 時		8 MHz 時	16 MHz 時
00	fc/4 (5 回)	16/fc [s]	2 [μs]	1 [μs]	20/fc [s]	2.5 [μs]	1.25 [μs]
01	fc/2 (5 回)	8/fc [s]	1 [μs]	500 [ns]	10/fc [s]	1.25 [μs]	0.625 [μs]
10	fc (5 回)	4/fc [s]	0.5 [μs]	250 [ns]	5/fc [s]	0.625 [μs]	0.3125 [μs]
11	(なし)	なし	–	–	(1/fc)		



図 8-19 ノイズキャンセラ動作

- NCRSEL = “00” のときは、F/F 通過後の TC7 入力が 16/fc [s] 以下の場合は確実にキャンセルされ、20/fc [s] 以上の場合は確実に信号としてみなされます。TC7 端子に入力された信号が F/F を通過してから PPG 出力が変化するまで最小 21/fc、最大 24/fc [s] の遅れが生じます。
- NCRSEL = “01” のときは F/F 通過後の TC7 端子入力が 8/fc [s] 以下の場合は確実にキャンセルされ、10/fc[s] 以上の場合は確実に信号としてみなされます。TC7 端子に入力された信号が F/F を通過してから PPG 出力が変化するまで、最小 13/fc、最大 14/fc [s] の遅れが生じます。
- NCRSEL = “10” のときは F/F 通過後の TC7 端子入力が 4/fc [s] 以下の場合は確実にキャンセルされ、5/fc [s] 以上の場合は確実に信号としてみなされます。TC7 端子に入力された信号が F/F を通過してから PPG 出力が変化するまで、5/fc [s] の遅れが生じます。

Not Recommended for New Design

- NCRSEL = “11” のとき 1/fc 未満のパルスは初段の F/F により、信号と見なす場合とノイズとしてキャンセルされる場合があります。1/fc 以上の信号を入力してください。TC7 端子に入力された信号が F/F を通過してから PPG 出力が変化するまで、4/fc [s] の遅れが生じます。

注 1) 一度設定したノイズ除去時間を変更するときに端子入力レベルに変化があると、ノイズをパルスと判定したり、パルスをノイズと判定する場合があります。

注 2) 連続して内部のサンプリングタイミングに同期してノイズが入ると、信号としてみなされる場合があります。

注 3) TC7 端子に入力された信号が F/F を通過するまで、最大 1/fc [s] かかります。

8.4.7 割り込み

TC7 には割り込みが 3 要因あります。

8.4.7.1 INTTC7T (トリガスタート割り込み)

トリガ割り込み (INTTC7T) は TC7CR1<TRGST> で指定されたエッジが入力され、カウントがスタートした時に発生します。カウントクリア時のトリガエッジでは発生しません。なお、トリガキャプチャモード時のトリガエッジでは割り込みは発生しません。また、緊急出力停止中もスタートトリガで割り込みが発生します。



図 8-20 トリガスタート割り込み

8.4.7.2 INTTC7P (ピリオド割り込み)

ピリオド割り込み (INTTC7P) はコマンドスタートでカウント開始時点、およびカウンタ周期設定値 (TC7DRC) までカウントが進み、カウンタがクリアされた時点 (周期設定値と一致し周期終了) で発生します。また、緊急出力停止中も周期との一致で割り込みが発生します。

Not Recommended for New Design



図 8-21　ピリオド割り込み

なお、コマンドスタート時 (TC7ST に “1” を書き込み時) TC7 端子が停止レベルだった場合、カウントはスタートせず (INTTC7P も発生しない)、トリガスタートエッジで初めてカウントがスタートし INTTC7T が発生します。

8.4.7.3　INTEMG (緊急出力停止割り込み)

緊急出力停止割り込み (INTEMG) は緊急出力停止回路が動作し PPG 出力を緊急停止させた場合に発生します。

8.4.8　PPG 緊急出力停止機能

TC7CR2<EMGIE> を “1” にすることで、PPG 緊急出力停止機能が許可 ($\overline{\text{EMG}}$ 端子入力の許可) されます。

$\overline{\text{EMG}}$ 端子に “Low” レベル入力が検知されると、PPG 波形を初期状態 (PPG1INI, PPG2INI の設定) にし EMG 割り込み (INTEMG) を発生します。(PPG 緊急出力停止)

なお、この機能は PPG 出力を禁止するだけでカウント動作は停止しませんので、EMG 割り込み処理ルーチン内でタイマ停止の処理を行ってください。

注)　$\overline{\text{EMG}}$ 端子には最小 4/fc [s] 以上の “L” レベルを入力してください。4/fc [s] 未満では PPG 緊急出力停止機能が正しく動作しない場合があります。



図 8-22　$\overline{\text{EMG}}$ 端子

Not Recommended for New Design

8.4.8.1 $\overline{\text{EMG}}$ 端子の入力の許可 / 禁止

TC7CR2<EMGIE> を “1” に設定することで $\overline{\text{EMG}}$ 端子の入力が許可され、“0” を設定することで $\overline{\text{EMG}}$ 端子の入力が禁止されます。(初期状態では EMGIE は “0” になっており緊急出力停止入力 ($\overline{\text{EMG}}$ 端子入力) は禁止となっています。)

なお、$\overline{\text{EMG}}$ 端子の入力は兼用ポート端子が入力モードとなっていないと入力信号が有効となりませんので、兼用ポート端子を必ず入力モードに切り替えてからご使用ください。

また $\overline{\text{EMG}}$ 端子の入力は、高周波クロックでサンプリングされています。高周波クロックが停止した場合、PPG 緊急出力停止機能は正しく動作しません。

8.4.8.2 PPG 緊急出力停止モニタ

PPG 緊急出力停止状態になると TC7CR3<EMGF> が “1” にセットされます。EMGF をリードしたとき “1” の場合は PPG 緊急出力停止中 (PPG 出力が禁止された状態) であることを示します。この状態からタイマの再スタートをするときは必ずタイマの停止設定を行ったのち、PPG 緊急出力停止状態を解除 (EMGR = 1, TC7CR2 の Bit7) してから制御レジスタ / データレジスタの再設定を行ってタイマを再スタートさせてください。

8.4.8.3 EMG 割り込み

PPG 緊急出力停止入力が受け付けられると EMG 割り込み (INTEMG) を発生します。処理を割り込みによって行うときは事前に INTEMG 割り込みを許可しておいてください。

また、EMGIE = “1” ($\overline{\text{EMG}}$ 端子入力の許可), $\overline{\text{EMG}}$ 端子の状態が “Low”, の状態で PPG 緊急出力停止状態を解除しても再び割り込みが発生し PPG 緊急出力停止状態となります。

なお、タイマスタートしていなくても EMGIE = “1” であれば、停止入力が受け付けられると INTEMG は発生します。

8.4.8.4 PPG 緊急出力停止状態の解除

緊急出力停止状態を解除するときは、$\overline{\text{EMG}}$ 端子入力が High の状態で TC7CR3<TC7ST> を “0”、TC7CR3<STM> を “00” にしタイマ動作を停止させた後、TC7CR2<EMGR> に “1” を設定することにより緊急出力停止状態が解除されます。TC7ST が “0”、STM が “00” 以外の状態で EMGR を “1” にしても緊急出力停止状態は解除されませんので、必ず TC7ST を “0”、STM を “00” にした後、EMGR を “1” にしてください。

なお、緊急出力停止状態を解除したときに $\overline{\text{EMG}}$ 端子が “Low” かつ EMGIE = “1” のときは再び緊急出力停止状態となり INTEMG 割り込みが発生します。

8.4.8.5 緊急出力停止状態解除後のタイマ再スタート

緊急出力停止状態を解除後にタイマを再スタートするときは、制御レジスタ (TC7CR1, TC7CR2, TC7CR3) を再設定してタイマを再スタートさせてください。

緊急出力停止状態ではタイマの再スタートができませんので、緊急出力停止状態をモニタし緊急出力停止状態を解除した後に制御レジスタを再設定してタイマを再スタートさせてください。再設定はタイマ動作制御の設定手順に従って再設定をしてください。

8.4.8.6 $\overline{\text{EMG}}$ 端子入力から PPG 出力が初期状態となるまでの反応時間

$\overline{\text{EMG}}$ 端子に “Low” レベル信号が入力されて、実際に PPG 出力が初期状態となるまでの時間は最大 10/fc [s] となります。

Not Recommended for New Design



図 8-23 $\overline{\text{EMG}}$ 端子入力から PPG 出力ディセーブルまでのタイミング

8.4.9　TC7 の動作とマイコン動作モードについて

TC7 の動作する動作モードは NORMAL1, NORMAL2, IDLE1, IDLE2 となります。NORMAL/IDLE で TC7 動作中に STOP, SLOW, SLEEP へ動作モードが切り替えられると TC7 は初期化されタイマ動作は停止します。

NORMAL、IDLE モードでタイマ動作中に STOP/SLOW/SLEEP モードに切り替えるときは TC7 タイマを停止させてから動作モード切り替え命令を実行してください。

STOP/SLOW/SLEEP から NORMAL モードへ切り替え TC7 を再び動作させるときは TC7 動作手順に従ってすべてのレジスタの再設定を行ってください。

Not Recommended for New Design

第 9 章　8 ビットタイマカウンタ (TC3, TC4)

9.1　構成



図 9-1 8 ビットタイマカウンタ 3, 4

Not Recommended for New Design

9.2　制御

タイマカウンタ3は、タイマカウンタ3制御レジスタ (TC3CR) と2本の8ビットタイマレジスタ (TTREG3, PWREG3) で制御されます。

タイマカウンタ 3 のタイマレジスタ

TTREG3 (001CH) R/W	7	6	5	4	3	2	1	0	(初期値 : 1111 1111)

PWREG3 (001AH) R/W	7	6	5	4	3	2	1	0	(初期値 : 1111 1111)

注 1)　タイマ動作中は、タイマレジスタ (TTREG3) の設定値を変更しないでください。

注 2)　8/16 ビット PWM モード以外の動作モードでは、タイマ動作中にタイマレジスタ (PWREG3) の設定値を変更しないでください。

タイマカウンタ 3 制御レジスタ

TC3CR (0018H)	7	6	5	4	3	2	1	0	(初期値 : 0000 0000)
	TFF3	TC3CK			TC3S	TC3M			

TFF3	タイマ F/F3 の制御	0:　クリア 1:　セット			R/W
TC3CK	動作クロック選択 [Hz]		NORMAL1/2, IDLE1/2 モード		SLOW1/2 SLEEP1/2 モード	R/W
			DV7CK = 0	DV7CK = 1	
		000	$fc/2^{11}$	$fs/2^3$	$fs/2^3$
		001	$fc/2^7$	$fc/2^7$	—
		010	$fc/2^5$	$fc/2^5$	—
		011	$fc/2^3$	$fc/2^3$	—
		100	fs	fs	fs
		101	fc/2	fc/2	—
		110	fc	fc	fc (注 8)
		111	TC3 端子入力		
TC3S	タイマスタート制御	0:　動作停止 & カウンタクリア 1:　動作開始			R/W
TC3M	動作モード選択	000:　8 ビットタイマ / イベントカウンタモード 001:　8 ビットプログラマブルデバイダ出力 (PDO) モード 010:　8 ビットパルス幅変調出力 (PWM) モード 011:　16 ビットモード (各モード選択は TC4M にて設定してください) 1**:　Reserved			R/W

注 1)　fc; 高周波クロック [Hz]　fs; 低周波クロック [Hz]

注 2)　タイマ動作中は、TC3M, TC3CK, TFF3 の設定を変更しないでください。

注 3)　タイマを動作停止 (TC3S = "1" → "0") するときは、TC3M, TC3CK, TFF3 の設定を変更しないでください。
ただしタイマを動作開始 (TC3S = "0" → "1") するときは、TC3M, TC3CK, TFF3 の設定を変更することができます。

注 4)　16 ビットモードで使用する場合、動作モードの設定は TC4CR<TC4M> にて行い、TC3M は "011" に固定してください。

注 5)　16 ビットモードで使用する場合、ソースクロックの選択は TC3CK にて行い、タイマスタート制御、タイマ F/F の制御については TC4CR<TC4S>、TC4CR<TFF4> にて設定してください。

注 6)　動作クロックの選択は、タイマの動作モードにより制限があります。詳しくは表 9-1, 表 9-2 を参照してください。

Not Recommended for New Design

注 7)　タイマレジスタの設定値は、タイマの動作モードにより制限があります。詳しくは表 9-3 を参照してください。
注 8)　SLOW, SLEEP モード時の動作クロック fc は、高周波ウォーミングアップモードとしてのみ使用できます。

Not Recommended for New Design

タイマカウンタ4は、タイマカウンタ4制御レジスタ (TC4CR) と2本の8ビットタイマレジスタ (TTREG4, PWREG4) で制御されます。

タイマカウンタ 4 のタイマレジスタ

TTREG4 (001DH) R/W	7	6	5	4	3	2	1	0	(初期値 : 1111 1111)

PWREG4 (001BH) R/W	7	6	5	4	3	2	1	0	(初期値 : 1111 1111)

注 1)　タイマ動作中は、タイマレジスタ (TTREG4) の設定値を変更しないでください。

注 2)　8/16 ビット PWM モード以外の動作モードでは、タイマ動作中にタイマレジスタ (PWREG4) の設定値を変更しないでください。

タイマカウンタ 4 制御レジスタ

TC4CR (0019H)	7	6	5	4	3	2	1	0	(初期値 : 0000 0000)
	TFF4	TC4CK			TC4S	TC4M			

TFF4	タイマ F/F4 の制御	0: クリア 1: セット			R/W
TC4CK	動作クロック選択 [Hz]		NORMAL1/2, IDLE1/2 モード	SLOW1/2 SLEEP1/2 モード	R/W
			DV7CK = 0	DV7CK = 1	
		000	$fc/2^{11}$	$fs/2^3$	$fs/2^3$
		001	$fc/2^7$	$fc/2^7$	—
		010	$fc/2^5$	$fc/2^5$	—
		011	$fc/2^3$	$fc/2^3$	—
		100	fs	fs	fs
		101	fc/2	fc/2	—
		110	fc	fc	—
		111	TC4 端子入力		
TC4S	タイマスタート制御	0: 動作停止 & カウンタクリア 1: 動作開始			R/W
TC4M	動作モード選択	000: 8 ビットタイマ / イベントカウンタモード 001: 8 ビットプログラマブルデバイダ出力 (PDO) モード 010: 8 ビットパルス幅変調出力 (PWM) モード 011: Reserved 100: 16 ビットタイマ / イベントカウンタモード 101: ウォーミングアップカウンタモード 110: 16 ビットパルス幅変調出力 (PWM) モード 111: 16 ビット PPG モード			R/W

注 1)　fc; 高周波クロック [Hz]　fs; 低周波クロック [Hz]

注 2)　タイマ動作中は、TC4M, TC4CK, TFF4 の設定を変更しないでください。

注 3)　タイマを動作停止 (TC4S = "1" → "0") するときは、TC4M, TC4CK, TFF4 の設定を変更しないでください。
ただしタイマを動作開始 (TC4S = "0" → "1") するときは、TC4M, TC4CK, TFF4 の設定を変更することができます。

注 4)　TC4M = 1** のとき (16 ビットモードの上位側のとき) は、TC4CK の設定に関係なく、ソースクロックは TC3 オーバフロー信号になります。

注 5)　16 ビットモードで使用する場合、動作モードの選択は TC4M にて行います。そのとき、TC3CR<TC3M> は必ず "011" に設定してください。

Not Recommended for New Design

注 6) 16 ビットモードで使用する場合、ソースクロックの選択は TC3CR<TC3CK> にて行い、タイマスタート制御、タイマ F/F の制御については TC4S、TFF4 にて設定してください。

注 7) 動作クロックの選択は、タイマの動作モードにより制限があります。詳しくは表 9-1, 表 9-2 を参照してください .

注 8) タイマレジスタの設定値は、タイマの動作モードにより制限があります。詳しくは表 9-3 を参照してください。

Not Recommended for New Design

表 9-1 動作モードと使用できるソースクロック (NORMLAL1/2, IDLE1/2 モード時)

動作モード	$fc/2^{11}$ or $fs/2^3$	$fc/2^7$	$fc/2^5$	$fc/2^3$	fs	fc/2	fc	TC3 端子入力	TC4 端子入力
8 ビットタイマ	○	○	○	○	–	–	–	–	–
8 ビットイベントカウンタ	–	–	–	–	–	–	–	○	○
8 ビット PDO	○	○	○	○	–	–	–	–	–
8 ビット PWM	○	○	○	○	○	○	○	–	–
16 ビットタイマ	○	○	○	○	–	–	–	–	–
16 ビットイベントカウンタ	–	–	–	–	–	–	–	○	–
ウォーミングアップカウンタ	–	–	–	–	○	–	–	–	–
16 ビット PWM	○	○	○	○	○	○	○	○	–
16 ビット PPG	○	○	○	○	–	–	–	○	–

注 1)　16 ビット動作 (16 ビットタイマ / イベントカウンタ、ウォーミングアップカウンタ、16 ビット PWM、16 ビット PPG) のソースクロックは下位ビット側 (TC3CK) にて設定してください。

表 9-2 動作モードと使用できるソースクロック (SLOW1/2,SLEEP1/2 モード時)

動作モード	$fc/2^{11}$ or $fs/2^3$	$fc/2^7$	$fc/2^5$	$fc/2^3$	fs	fc/2	fc	TC3 端子入力	TC4 端子入力
8 ビットタイマ	○	–	–	–	–	–	–	–	–
8 ビットイベントカウンタ	–	–	–	–	–	–	–	○	○
8 ビット PDO	○	–	–	–	–	–	–	–	–
8 ビット PWM	○	–	–	–	○	–	–	–	–
16 ビットタイマ	○	–	–	–	–	–	–	–	–
16 ビットイベントカウンタ	–	–	–	–	–	–	–	○	–
ウォーミングアップカウンタ	–	–	–	–	–	–	○	–	–
16 ビット PWM	○	–	–	–	○	–	–	○	–
16 ビット PPG	○	–	–	–	–	–	–	○	–

注 1)　16 ビット動作 (16 ビットタイマ / イベントカウンタ、ウォーミングアップカウンタ、16 ビット PWM、16 ビット PPG) のソースクロックは下位ビット側 (TC3CK) にて設定してください。

表 9-3 比較用レジスタへの設定値に関する制約事項

動作モード	レジスタへの設定値
8 ビットタイマ / イベントカウンタ	1 ≦ (TTREGn) ≦ 255
8 ビット PDO	1 ≦ (TTREGn) ≦ 255
8 ビット PWM	2 ≦ (PWREGn) ≦ 254
16 ビットタイマ / イベントカウンタ	1 ≦ (TTREG4, 3) ≦ 65535
ウォーミングアップカウンタ	256 ≦ (TTREG4, 3) ≦ 65535
16 ビット PWM	2 ≦ (PWREG4, 3) ≦ 65534
16 ビット PPG	1 ≦ (PWREG4, 3) < (TTREG4, 3) ≦ 65535 かつ (PWREG4, 3) + 1 < (TTREG4, 3)

Not Recommended for New Design

注） n = 3~4

Not Recommended for New Design

9.3　機能

タイマカウンタ 3, 4 にはそれぞれ、8 ビットタイマモード、8 ビットイベントカウンタモード、8 ビットプログラマブルデバイダ出力 (PDO) モード、8 ビットパルス幅変調出力 (PWM) モードがあります。また、タイマカウンタ 3, 4 (TC3, 4) を 1 つの 16 ビットタイマとして動作させる事も可能です。16 ビットタイマとしての動作には、16 ビットタイマモード、16 ビットイベントカウンタモード、ウォーミングアップカウンタモード、16 ビットパルス幅変調出力 (PWM) モード、16 ビットプログラマブルパルスジェネレート出力 (PPG) モードがあります。

9.3.1　8 ビットタイマモード (TC3, 4)

このモードは内部クロックでカウントアップするモードです。アップカウンタの値とタイマレジスタ j (TTREGj) 設定値が一致すると INTTCj 割り込み要求が発生し、アップカウンタがクリアされます。カウンタクリア後もカウントアップを継続します。

注 1)　タイマモード時は、TCjCR<TFFj> を “0” に固定してください。固定されない場合は、$\overline{\text{PDOj}}$/$\overline{\text{PWMj}}$/$\overline{\text{PPGj}}$ 端子からパルスが出力されることがあります。

注 2)　タイマモード時は、タイマ動作中に TTREGj の設定値を変更しないでください。タイマモード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGi を書き替えると想定している動作を得られない場合があります。

注 3)　j = 3, 4

表 9-4 タイマカウンタ 3, 4 のソースクロック (内部クロック)

ソースクロック			分解能		最大設定時間	
NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	fc = 16 MHz 時	fs = 32.768 kHz 時	fc = 16 MHz 時	fs = 32.768 kHz 時
DV7CK = 0	DV7CK = 1					
$fc/2^{11}$ [Hz]	$fs/2^3$ [Hz]	$fs/2^3$ [Hz]	128 μs	244.14 μs	32.6 ms	62.3 ms
$fc/2^7$	$fc/2^7$	—	8 μs	—	2.0 ms	—
$fc/2^5$	$fc/2^5$	—	2 μs	—	510 μs	—
$fc/2^3$	$fc/2^3$	—	500 ns	—	127.5 μs	—

(プログラム例) ソースクロック $fc/2^7$[Hz] でタイマモードにセットし、80 μs 後に割り込みを発生させる
(タイマカウンタ 4、fc = 16.0 MHz 時)

```
LD      (TTREG4), 0AH          ; タイマレジスタの設定 (80 μs ÷ 2^7/fc = 0AH)
DI
SET     (EIRH). 5              ; INTTC4 割り込みを許可
EI
LD      (TC4CR), 00010000B     ; 動作クロックを fc/2^7 ,8 ビットタイマモードに設定
LD      (TC4CR), 00011000B     ;TC4 スタート
```

Not Recommended for New Design



図 9-2 8 ビットタイマモードタイミングチャート (TC4 の場合)

9.3.2 8 ビットイベントカウンタモード (TC3, 4)

このモードは TCj 端子入力の立ち下がりエッジでカウントアップするモードです。アップカウンタの値と TTREGj 設定値が一致すると INTTCj 割り込み要求が発生し、アップカウンタがクリアされます。カウンタクリア後も TCj 端子入力の立ち下がりエッジごとにカウントアップします。TCj 端子への最小入力パルス幅は、“H”, “L” レベルともに 2 マシンサイクルです。したがって、最大印加周波数は、NORMAL1, 2 または IDLE1, 2 モード時で $fc/2^4$ [Hz]、SLOW1, 2 または SLEEP1, 2 モード時で $fs/2^4$ [Hz] となります。

注 1) イベントカウンタモード時は、TCjCR<TFFj> を “0” に固定してください。固定されない場合は、$\overline{PDOj}$/$\overline{PWMj}$/$\overline{PPGj}$ 端子からパルスが出力されることがあります。

注 2) イベントカウンタモード時は、タイマ動作中に TTREGj の設定値を変更しないでください。イベントカウンタモード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGj を書き替えると想定している動作を得られない場合があります。

注 3) j = 3, 4



図 9-3 8 ビットイベントカウンタモードタイミングチャート (TC4 の場合)

9.3.3 8 ビットプログラマブル デバイダ出力 (PDO) モード (TC3, 4)

このモードは $\overline{PDOj}$ 端子からデューティ 50% のパルスを出力するモードです。

内部クロックでカウントアップし、TTREGj との一致ごとにタイマ F/Fj 値を反転しアップカウンタをクリアします。このとき INTTCj 割り込み要求が発生します。$\overline{PDOj}$ 端子からはタイマ F/Fj 値の反転レベルが出力されます。なお、タイマ F/Fj 値は TCjCR<TFFj> によって任意の値を設定することができます。リセット時、タイマ F/Fj 値は “0” に初期化されます。

Not Recommended for New Design

プログラマブルデバイダ出力を行う場合は、I/O ポートの出力ラッチを“1”にセットしてください。

（プログラム例）TC4 を使用し、1024 Hz のパルスを出力 (fc = 16.0 MHz)

```
        ポートを設定
LD      (TTREG4), 3DH          ; 1/1024 ÷ 2^7/fc ÷ 2 = 3DH
LD      (TC4CR),  00010001B    ; 動作クロックを fc/2^7, 8 ビット PDO モードに設定
LD      (TC4CR), 00011001B     ; TC4 スタート
```

注 1)　プログラマブルデバイダ出力モード時は、タイマ動作中に TTREGj の設定値を変更しないでください。プログラマブルデバイダ出力モード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGj を書き替えると想定している動作を得られない場合があります。

注 2)　PDO 出力中にタイマを停止すると、$\overline{\text{PDOj}}$ 端子はタイマ停止時の出力状態を保持します。出力状態を任意のレベルに変更するには、タイマ停止後に TCjCR<TFFj> の操作を行ってください。ただし、タイマ停止と同時に TCjCR<TFFj> の設定を変更しないでください。
例 : タイマカウンタ停止時に $\overline{\text{PDOj}}$ 端子を“H”レベルに固定する。
CLR (TCjCR).3; タイマ停止
CLR (TCjCR).7; $\overline{\text{PDOj}}$ 端子を“H”レベルに設定

注 3)　j = 3, 4

Not Recommended for New Design



図 9-4 8 ビット PDO モードタイミングチャート (TC4 の場合)

Not Recommended for New Design

9.3.4　8 ビットパルス幅変調 (PWM) 出力モード (TC3, 4)

このモードは分解能 8 ビットの PWM 出力を行うモードです。内部クロックでカウントアップし、アップカウンタの値と PWREGj 設定値が一致するとタイマ F/Fj 値を反転します。カウンタはさらにカウントアップし、オーバフローでタイマ F/Fj 値を再び反転し、カウンタをクリアします。このとき INTTCj 割り込み要求が発生します。

タイマ F/Fj は、TCjCR<TFFj> によって初期値を設定することができますので、正論理 / 負論理いずれのパルスも出力可能です 。リセット時、タイマ F/Fj は “0” にクリアされます。

($\overline{\text{PWMj}}$ 端子からはタイマ F/Fj 値の反転レベルが出力されます)

PWM モード中の PWREGj は、シフトレジスタとの 2 段構成となっていますので、タイマ動作中に PWREGj の設定値を変更することが可能です。タイマ動作中、PWREGj への設定値は INTTCj 割り込み要求によってシフトし反映されます。ただしタイマ停止時は、PWREGj にデータを設定した直後にシフトされます。

PWM 出力中、PWREGj に対してリード命令を実行すると PWREGj の設定値ではなく、シフトレジスタの値が読み込まれます。従って PWREGj を設定してから INTTCj 割り込み要求までの間は、前回の PWREGj 設定値が読み込まれます。

PWM 出力を行う端子は、I/O ポートの出力ラッチを “1” にセットしてください。

注 1)　PWM モード時、タイマレジスタ PWREGj への書き込みは、INTTCj 割り込み要求発生直後 (通常は INTTCj 割り込みサービスルーチン内) に行ってください。タイマレジスタ PWREGj への書き込みと INTTCj 割り込み要求のタイミングが重なった場合、書き込み途中の不安定な値がシフト動作されるため、次の INTTCj 割り込み要求までの間、設定値と異なるパルスが出力されることがあります。

注 2)　PWM 出力中にタイマを停止すると、$\overline{\text{PWMj}}$ 端子はタイマ停止時の出力状態を保持します。出力状態を任意のレベルに変更するには、タイマ停止後に TCjCR<TFFj> の操作を行ってください。ただし、タイマ停止と同時に TCjCR<TFFj> の設定を変更しないでください。
例 : タイマカウンタ停止時に $\overline{\text{PWMj}}$ 端子を “H” レベルに固定する。
CLR (TCjCR).3; タイマ停止
CLR (TCjCR).7; $\overline{\text{PWMj}}$ 出力を “H” レベルに設定

注 3)　PWM 出力中、STOP モードを起動する場合は、タイマを停止してから STOP モードを起動してください。タイマを停止せずに STOP モードを起動し、さらにソースクロックとして fc, fc/2 または fs が選択されている場合は、STOP 解除後のウォーミングアップ中に $\overline{\text{PWMj}}$ 端子からパルスが出力されます。

注 4)　j = 3, 4

表 9-5 PWM 出力モード

ソースクロック			分解能		繰り返し周期	
NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	fc = 16 MHz 時	fs = 32.768 kHz 時	fc = 16 MHz 時	fs = 32.768 kHz 時
DV7CK = 0	DV7CK = 1					
$fc/2^{11}$ [Hz]	$fs/2^3$ [Hz]	$fs/2^3$ [Hz]	128 μs	244.14 μs	32.8 ms	62.5 ms
$fc/2^7$	$fc/2^7$	–	8 μs	–	2.05 ms	–
$fc/2^5$	$fc/2^5$	–	2 μs	–	512 μs	–
$fc/2^3$	$fc/2^3$	–	500ns	–	128 μs	–
fs	fs	fs	30.5 μs	30.5 μs	7.81 ms	7.81 ms
fc/2	fc/2	–	125 ns	–	32 μs	–
fc	fc	–	62.5 ns	–	16 μs	–

Not Recommended for New Design



図 9-5 8 ビット PWM 出力モードタイミングチャート (TC4 の場合)

Not Recommended for New Design

9.3.5　16 ビットタイマモード (TC3 + 4)

このモードは内部クロックでカウントアップするモードです。

タイマカウンタ 3 と 4 をそれぞれカスケード接続することにより、16 ビットタイマモードとして使用することができます。

TC4CR<TC4S> によりタイマスタート後、アップカウンタの値とタイマレジスタ (TTREG3, TTREG4) 設定値が一致すると INTTC4 割り込み要求が発生し、アップカウンタがクリアされます。カウンタクリア後もカウントアップは継続されます。タイマレジスタは、必ず下位側 (TTREG3) 、上位側 (TTREG4) の順に設定してください (タイマレジスタの下位側 (上位側) だけの変更はできません) 。

注 1)　タイマモード時は、TCjCR<TFFj> を “0” に固定してください。固定されない場合は、$\overline{\text{PDOj}}$/$\overline{\text{PWMj}}$/$\overline{\text{PPGj}}$ 端子からパルスが出力されることがあります。

注 2)　タイマモード時は、タイマ動作中に TTREGj の設定値を変更しないでください。タイマモード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGj を書き替えると想定している動作を得られない場合があります。

注 3)　j = 3, 4

表 9-6 16 ビットタイマモードのソースクロック

ソースクロック			分解能		繰り返し周期	
NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	fc = 16 MHz 時	fs = 32.768 kHz 時	fc = 16 MHz 時	fs = 32.768 kHz 時
DV7CK = 0	DV7CK = 1					
$fc/2^{11}$	$fs/2^3$	$fs/2^3$	128 μs	244.14 μs	8.39 s	16s
$fc/2^7$	$fc/2^7$	–	8 μs	–	524.3 ms	–
$fc/2^5$	$fc/2^5$	–	2 μs	–	131.1 ms	–
$fc/2^3$	$fc/2^3$	–	500 ns	–	32.8 ms	–

(プログラム例) ソースクロック $fc/2^7$ [Hz] でタイマモードにセットし、300 ms 後に割り込みを発生させる (fc = 16.0 MHz 時)

```
LDW     (TTREG3), 927CH     ; タイマレジスタの設定 (300 ms ÷ 2^7/fc = 927CH)
DI
SET     (EIRH). 5           ; INTTC4 割り込みを許可
EI
LD      (TC3CR), 13H        ; 動作クロックを fc/2^7、16 ビットタイマモード
                            ; ( 下位側 ) に設定
LD      (TC4CR), 04H        ; 16 ビットタイマモード ( 上位側 ) に設定
LD      (TC4CR), 0CH        ; タイマスタート
```

Not Recommended for New Design



図 9-6 16 ビットタイマモードタイミングチャート (TC3 + TC4 の場合)

9.3.6 16 ビットイベントカウンタモード (TC3 + 4)

このモードは TC3 端子の立ち下がりエッジでカウントアップするモードです 。

タイマカウンタ 3 と 4 とをカスケード接続することにより、16 ビットイベントカウンタモードとして使用することができます。

TC4CR<TC4S> によりタイマスタート後、アップカウンタの値とタイマレジスタ (TTREG3, TTREG4) の 設定値が一致すると INTTC4 割り込み要求が発生し、カウンタがクリアされます。カウンタクリア後も TC3 端子入力の立ち下がりエッジごとにカウントアップは継続されます。

TC3 端子への最小入力パルス幅は、“H”, “L” レベルともに 2 マシンサイクルです。従って、最大印加周波数は NORMAL1 または IDLE1 モード時で fc/ 2^4[Hz]、SLOW1, 2 または SLEEP1, 2 モード時で fs/2^4 [Hz] となります。

タイマレジスタは、必ず下位側 (TTREG3) 、上位側 (TTREG4) の順に設定してください (タイマレジスタの下位側 (上位側) だけの変更はできません) 。

注 1) イベントカウンタモード時は、TCjCR<TFFj> を “0” に固定してください。固定されない場合は、$\overline{\text{PDOj}}$/$\overline{\text{PWMj}}$/$\overline{\text{PPGj}}$ 端子からパルスが出力されることがあります。

注 2) イベントカウンタモード時は、タイマ動作中に TTREGj の設定値を変更しないでください。イベントカウンタモード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGj を書き替えると想定している動作を得られない場合があります。

注 3) j = 3, 4

9.3.7 16 ビットパルス幅変調 (PWM) 出力モード (TC3 + 4)

このモードは分解能 16 ビットの PWM 出力を行うモードです。タイマカウンタ 3 と 4 をカスケード接続することにより、16 ビット PWM モードとして使用することができます。

内部クロックまたは外部クロックでカウントアップし、アップカウンタの値とタイマレジスタ (PWREG3, PWREG4) 設定値が一致するとタイマ F/F4 を反転します。カウンタはさらにカウントアップし、オーバフローでタイマ F/F4 を再び反転し、カウンタをクリアします。なお、このとき INTTC4 割り込みが発生します。

TC3 端子への最小入力パルス幅は、“H”、“L” レベルともに 2 マシンサイクルです。従って、最大印加周波数は NORMAL1 または IDLE1 モード時で fc/ 2^4[Hz]、SLOW1, 2 または SLEEP1, 2 モード時で fs/2^4 [Hz] となります。

Not Recommended for New Design

タイマ F/F4 は、TC4CR<TFF4> によって初期値を設定することができますので、正論理 / 負論理いずれのパルスも出力可能です 。リセット時、タイマ F/F4 は “0” にクリアされます。

($\overline{\text{PWM}}$4 端子からはタイマ F/F4 値の反転レベルが出力されます)

PWM モード中の PWREG4, 3 は、シフトレジスタとの 2 段構成となっていますので、タイマ動作中に PWREG4, 3 の設定値を変更することが可能です。タイマ動作中、PWREG4, 3 への設定値は INTTC4 割り込み要求によってシフトし反映されます。ただしタイマ停止時は、PWREG4, 3 にデータを設定した直後にシフトされます。PWREG4, 3 の書き替えを行うときは、必ず下位側 (PWREG3)、上位側 (PWREG4) の順に設定してください (タイマレジスタの下位側 (上位側) だけの変更はできません)。

PWM 出力中、PWREG4, 3 に対してリード命令を実行すると PWREG4, 3 の設定値ではなく、シフトレジスタの値が読み込まれます。従って PWREG4, 3 を設定してから INTTC4 割り込み要求までの間は、前回の PWREG4, 3 設定値が読み込まれます。

PWM 出力を行う場合は、I/O ポートの出力ラッチを “1” にセットしてください。

注 1)　PWM モード時、タイマレジスタ PWREG4, 3 への書き込みは、INTTC4 割り込み要求発生直後 (通常は INTTC4 割り込みサービスルーチン内) に行ってください。タイマレジスタ PWREG4, 3 への書き込みと INTTC4 割り込み要求のタイミングが重なった場合、書き込み途中の不安定な値がシフト動作されるため、次の INTTC4 割り込み要求までの間、設定値と異なるパルスが出力されることがあります。

注 2)　PWM 出力中にタイマを停止すると、$\overline{\text{PWM}}$4 端子はタイマ停止時の出力状態を保持します。出力状態を任意のレベルに変更するには、タイマ停止後に TC4CR<TFF4> の操作を行ってください (タイマ停止と同時に TC4CR<TFF4> の設定を変更しないでください)。
例 : タイマカウンタ停止時に $\overline{\text{PWM}}$4 端子を “H” レベルに固定する。
CLR (TC4CR).3 ; タイマ停止
CLR (TC4CR).7 ; $\overline{\text{PWM}}$4 端子を “H” レベルに設定

注 3)　STOP モードを起動する場合は、事前にタイマカウンタを停止してください。PWM 出力中に STOP モードを起動すると、STOP モード解除後のウォーミングアップ中に $\overline{\text{PWM}}$4 端子からパルスが出力されます (ソースクロックとして fc, fc/2 または fs を選択した場合)。

表 9-7 16 ビット PWM 出力モード

ソースクロック			分解能		繰り返し周期	
NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	fc = 16 MHz 時	fs = 32.768 kHz 時	fc = 16 MHz 時	fs = 32.768 kHz 時
DV7CK = 0	DV7CK = 1					
$fc/2^{11}$	$fs/2^3$ [Hz]	$fs/2^3$ [Hz]	128 μs	244.14 μs	8.39 s	16 s
$fc/2^7$	$fc/2^7$	–	8 μs	–	524.3 ms	–
$fc/2^5$	$fc/2^5$	–	2 μs	–	131.1 ms	–
$fc/2^3$	$fc/2^3$	–	500ns	–	32.8 ms	–
fs	fs	fs	30.5 μs	30.5 μs	2 s	2 s
fc/2	fc/2	–	125 ns	–	8.2 ms	–
fc	fc	–	62.5 ns	–	4.1 ms	–

(プログラム例) 周期 32.768 ms、“H” レベル幅 1 ms のパルスを出力する
(fc = 16.0 MHz 時)

```
                ポートを設定する
LDW     (PWREG3), 07D0H     ; パルス幅の設定
LD      (TC3CR), 33H        ; 動作クロックを fc/2^3、16 ビット PWM モード ( 下位側 )
                            ; に設定
LD      (TC4CR), 056H       ; TFF4 初期値 “0”、16 ビット PWM モード ( 上位側 )
                            ; に設定
LD      (TC4CR), 05EH       ; タイマスタート
```

Not Recommended for New Design



図 9-7 16 ビット PWM モードタイミングチャート (TC3 + TC4 の場合)

Not Recommended for New Design

9.3.8　16 ビットプログラマブルパルスジェネレート (PPG) 出力モード (TC3 + 4)

このモードは分解能 16 ビットの PPG 出力を行うモードです。

タイマカウンタ 3 と 4 をカスケード接続することにより、16 ビット PPG モードとして使用することができます。

内部クロックまたは外部クロックでカウントアップし、アップカウンタの値とタイマレジスタ (PWREG3, PWREG4) の設定値が一致するとタイマ F/F4 を反転します。カウンタはさらにカウントアップし、タイマレジスタ (TTREG3, TTREG4) 設定との一致でタイマ F/F4 を再び反転し、カウンタをクリアします。なお、このとき INTTC4 割り込み要求が発生します。

TC3 端子への最小入力パルス幅は、“H”、“L” レベルともに 2 マシンサイクルです。従って、最大印加周波数は NORMAL1 または IDLE1 モード時で fc/ 2^4[Hz]、SLOW1, 2 または SLEEP1, 2 モード時で fs/2^4 [Hz] となります。

タイマ F/F4 は、TC4CR<TFF4> によって初期値を設定することができますので、正論理 / 負論理いずれのパルスも出力可能です 。リセット時、タイマ F/F4 は “0” にクリアされます。

($\overline{\text{PPG}}$4 端子からはタイマ F/F4 値の反転レベルが出力されます)

なお、タイマレジスタは、必ず下位側、上位側の順 (TTREG3 → TTREG4、PWREG3 → PWREG4) に設定してください (タイマレジスタの下位側 (上位側) だけの変更はできません) 。

PPG 出力を行う場合は、I/O ポートの出力ラッチを “1” にセットしてください。

(プログラム例) 周期 16.385 ms、“H” レベル幅 1 ms のパルスを出力する (fc = 16.0 MHz 時)

```
                ポートを設定する
LDW     (PWREG3), 07D0H         ; パルス幅の設定
LDW     (TTREG3), 8002H         ; 周期の設定
LD      (TC3CR), 33H            ; 動作クロックを fc/2^3、16 ビット PPG モード
                                ; ( 下位側 ) に設定
LD      (TC4CR), 057H           ; TFF4 初期値 “0”、16 ビット PPG モード
                                ; ( 上位側 ) に設定
LD      (TC4CR), 05FH           ; タイマスタート
```

注 1)　プログラマブルパルスジェネレートモード時は、タイマ動作中に PWREGi, TTREGi の設定値を変更しないでください。プログラマブルパルスジェネレートモード時、PWREGi, TTREGi はシフトレジスタ構成となりませんので、PWREGi, TTREGi への設定値は書き替え直後に反映されます。従ってタイマ動作中に PWREGi, TTREGi を書き替えると想定している動作を得られない場合があります。

注 2)　PPG 出力中にタイマを停止すると、$\overline{\text{PPG}}$4 端子はタイマ停止時の出力状態を保持します。出力状態を任意のレベルに変更するには、タイマ停止後に TC4CR<TFF4> の操作を行ってください。タイマ停止と同時に TC4CR<TFF4> の設定を変更しないでください。

例 : タイマカウンタ停止時に $\overline{\text{PPG}}$4 端子を “H” レベルに固定する。

```
CLR  (TC4CR).3; タイマ停止
CLR  (TC4CR).7; PPG4 端子を “H” レベルに設定
```

注 3)　i = 3, 4

Not Recommended for New Design



図 9-8 16 ビット PPG モードタイミングチャート (TC3 + TC4 の場合)

Not Recommended for New Design

9.3.9　ウォーミングアップカウンタモード

システムクロックを高周波と低周波の間で切り替えるときに発振器が安定して動作するまでのウォーミングアップ時間を確保するモードです。タイマカウンタ 3 と 4 をカスケード接続し 16 ビットモードとして使用します。ウォーミングアップカウンタモードは、高周波から低周波に切り替えるときと、低周波から高周波に切り替えるときの 2 つのモードがあります。

注 1)　ウォーミングアップカウンタモード時は、TCiCR<TFFi> を“0”に固定してください。固定されない場合は、PDOi/PWMi/PPGi 端子からパルスが出力されることがあります。

注 2)　ウォーミングアップカウンタモード時は、タイマレジスタ TTREG4, 3 の下位 8 ビットは一致検出の対象外となり、上位 8 ビットのみの一致検出となります。

注 3)　i = 3, 4

9.3.9.1　低周波ウォーミングアップカウンタモード (NORMAL1 → NORMAL2 → SLOW2 → SLOW1)

低周波クロック fs が停止状態から安定して発振するまでのウォーミングアップ時間を確保するモードです。タイマをスタートさせる前に、SYSCR2<XTEN> を“1”に設定し低周波クロックを発振させます。TC4CR<TC4S> によりタイマスタート後、カウンタ値とタイマレジスタ (TTREG4, 3) 設定との一致で INTTC4 割り込み要求が発生し、カウンタがクリアされます。INTTC4 割り込みサービスルーチン内でタイマを停止した後、SYSCR2<SYSCK> を“1”に設定し、システムクロックを高周波から低周波に切り替えます。その後、SYSCR2<XEN> を“0”に設定し、高周波クロックを停止します。

表 9-8 低周波ウォーミングアップカウンタモードの設定時間 (fs = 32.768 kHz 時)

最小設定時間 (TTREG4, 3 = 0100H)	最大設定時間 (TTREG4, 3 = FF00H)
7.81 ms	1.99 s

（プログラム例）TC4, 3 で低周波クロックの安定した発振を確認後、SLOW1 モードへ切り替え

```
            SET     (SYSCR2).6      ; SYSCR2<XTEN> ← “1”
            LD      (TC3CR), 43H    ; TFF3 = “0”, ソースクロック fs, 16 ビットモードに設定
            LD      (TC4CR), 05H    ; TFF4 = “0”, ウォーミングアップカウンタモードに設定
            LD      (TTREG3), 8000H ; ウォーミングアップ時間をセット
                                    ; ( 発振器の特性で時間を決定します )
            DI                      ; IMF ← “0”
            SET     (EIRH). 5       ; INTTC4 割り込みを許可
            EI                      ; IMF ← “1”
            SET     (TC4CR).3       ; TC4, 3 スタート
              :       :
PINTTC4:    CLR     (TC4CR).3       ; TC4, 3 ストップ
            SET     (SYSCR2).5      ; SYSCR2<SYSCK> ← “1”
                                    ; ( システムクロックを低周波に切り替え )
            CLR     (SYSCR2).7      ; SYSCR2<XEN> ← “0”( 高周波クロック停止 )
            RETI
              :       :
VINTTC4:    DW      PINTTC4         ; INTTC4 ベクタテーブル
```

Not Recommended for New Design

9.3.9.2 高周波ウォーミングアップカウンタモード (SLOW1 → SLOW2 → NORMAL2 → NORMAL1)

高周波クロック fc が停止状態から安定して発振するまでのウォーミングアップ時間を確保するモードです。タイマをスタートさせる前に、SYSCR2<XEN> を“1”に設定し高周波クロックを発振させます。TC4CR<TC4S> によりタイマスタート後、カウンタ値とタイマレジスタ (TTREG4, 3) 設定との一致で INTTC4 割り込み要求が発生し、カウンタがクリアされます。INTTC4 割り込みサービスルーチン内でタイマを停止した後、SYSCR2<SYSCK> を“0”に設定し、システムクロックを低周波から高周波に切り替えます。その後、SYSCR2<XTEN> を“0”に設定し、低周波クロックを停止します。

表 9-9 高周波ウォーミングアップカウンタモードの設定時間

最小設定時間 (TTREG4, 3 = 0100H)	最大設定時間 (TTREG4, 3 = FF00H)
16 μs	4.08 ms

（プログラム例）TC4, 3 で高周波クロックの安定した発振を確認後、NORMAL1 モードへ切り替え

```
            SET     (SYSCR2).7          ; SYSCR2<XEN> ← “1”
            LD      (TC3CR), 63H        ; TFF3 = “0”，ソースクロック fc,
                                        ; 16 ビットモードに設定
            LD      (TC4CR), 05H        ; TFF4 = “0”，ウォーミングアップカウンタモード
                                        ; に設定
            LD      (TTREG3), 0F800H    ; ウォーミングアップ時間をセット
                                        ;( 発振器の特性で時間を決定します )
            DI                          ; IMF ← “0”
            SET     (EIRH). 5           ; INTTC4 割り込みを許可
            EI                          ; IMF ← “1”
            SET     (TC4CR).3           ; TC4, 3 スタート
            :       :
PINTTC4:    CLR     (TC4CR).3           ; TC4, 3 ストップ
            CLR     (SYSCR2).5          ; SYSCR2<SYSCK> ← “0”
                                        ;( システムクロックを高周波に切り替え )
            CLR     (SYSCR2).6          ; SYSCR2<XTEN> ← “0”
                                        ;( 低周波クロック停止 )
            RETI
            :       :
VINTTC4:    DW      PINTTC4             ; INTTC4 ベクタテーブル
```

Not Recommended for New Design

Not Recommended for New Design

第 10 章 時計専用タイマ (RTC)

TMP86CP27AFG は、時計動作専用のタイマ (RTC) を内蔵しています。

時計専用タイマは、低周波クロックを使用して一定時間 (0.0625 [s] , 0.125 [s] , 0.25 [s] , 0.50 [s]) ごとに割り込み要求を発生させることができますので、ソフトウェアにより簡単に時計機能を実現することができます。

なお、時計専用タイマは低周波クロックが発振している動作モード (SLEEP0を除く) のみ使用可能です。

10.1 構成



図 10-1 時計専用タイマの構成

10.2 時計専用タイマの制御

時計専用タイマは、時計専用タイマ制御レジスタ (RTCCR) によって制御されます。

時計専用タイマ制御レジスタ

RTCCR (002DH)

7	6	5	4	3	2	1	0
					RTCSEL	RTCRUN	(初期値 : **** *000)

RTCSEL	割り込み発生周期 (fs = 32.768 kHz)	00: 0.50 [s] 01: 0.25 [s] 10: 0.125 [s] 11: 0.0625 [s]	R/W
RTCRUN	時計専用タイマの制御	0: 停止 & バイナリカウンタのクリア 1: カウント開始	

注 1) RTCCR の設定は、低周波が発振している状態 (SYSCR2<XTEN> = “1”) で行ってください。このとき、割り込み発生周期の選択 (RTCSEL) は、タイマが停止状態 (RTCRUN = “0”) で行ってください。また、タイマ動作中、タイマ停止と同時に RTCSEL の設定を変更しないでください。

注 2) タイマ動作中に以下の処理を行った場合、タイマは自動的に停止し、本レジスタは初期値に初期化されます (タイマのバイナリカウンタも初期化されます)。
1. 低周波発振を停止 (SYSCR2<XTEN> = “0”) した場合
2. STOP または SLEEP0 モードを起動した場合
従って、各モードからの復帰後、タイマを動作させるためには、再度、レジスタ設定を行ってください。

注 3) RTCCR に対してリード命令を実行すると、ビット 7~3 は不定値が読み込まれます。

注 4) タイマ動作中、開発ツールのデバッガ上でブレーク処理を行った場合、タイマはカウントを途中停止します (RTCCR の設定値は変更されません)。ブレークを解除すると、途中停止した時点から処理を再開します。

Not Recommended for New Design

10.3 機能

時計専用タイマは、低周波の内部クロックによってカウントアップします。RTCCR<RTCRUN> を “1” に設定すると、バイナリカウンタはカウントアップを開始します。RTCCR<RTCSEL> で設定された時間を検出すると、INTRTC 割り込み要求を発生し、バイナリカウンタがクリアされます。バイナリカウンタクリア後もカウントアップを継続します。

Not Recommended for New Design

第 11 章 非同期型シリアルインターフェース (UART)

11.1 構成



図 11-1 UART (非同期型シリアルインタフェース)

Not Recommended for New Design

11.2 制御

UART は、UART 制御レジスタ 1, 2 (UARTCR1, UARTCR2) で制御されます。また UART ステータスレジスタ (UARTSR) により動作状態のモニタができます。

TXD 端子、RXD 端子は、UART 端子選択レジスタ (MULSEL) によってポートの割り当てを変更することができます。

UART 制御レジスタ 1

UARTCR1 (0025H)

7	6	5	4	3	2	1	0
TXE	RXE	STBT	EVEN	PE	BRG		

(初期値 : 0000 0000)

TXE	送信動作	0: ディセーブル 1: イネーブル	Write only
RXE	受信動作	0: ディセーブル 1: イネーブル	
STBT	送信ストップビット長	0: 1 ビット 1: 2 ビット	
EVEN	偶数パリティ	0: 奇数パリティ 1: 偶数パリティ	
PE	パリティ付加	0: パリティなし 1: パリティ付加	
BRG	転送クロック選択	000: fc/13 [Hz] 001: fc/26 010: fc/52 011: fc/104 100: fc/208 101: fc/416 110: TC3 使用 (INTTC3 を入力) 111: fc/96	

注 1)　TXE, RXE ビットを "0" に設定して動作を禁止させる場合、送信もしくは受信動作が完了されたときに有効となります。送信データが送信データバッファに格納されている場合は、そのデータの送出は行わず、そのあと送信許可に設定されても新たにデータを書き込むまで送信動作は行われません。

注 2)　転送クロックとパリティは送受信共通です。

注 3)　BRG の書き替えは、RXE = "0" かつ TXE = "0" のときに行ってください。

UART 制御レジスタ 2

UARTCR2 (0026H)

7	6	5	4	3	2	1	0
					RXDNC	STOPBR	

(初期値 : **** *000)

RXDNC	RXD 入力のノイズ除去時間の選択	00: ノイズ除去なし (ヒステリシス入力) 01: 31/fc[s] 未満のパルスはノイズとして除去 10: 63/fc[s] 未満のパルスはノイズとして除去 11: 127/fc[s] 未満のパルスはノイズとして除去	Write only
STOPBR	受信ストップビット長	0: 1 ビット 1: 2 ビット	

注)　RXDNC が "01" の場合 96/fc、"10" の場合 192/fc、"11" の場合 384/fc[s] 以上は確実に信号とみなされます。

Not Recommended for New Design

UART ステータスレジスタ

UARTSR (0025H)

7	6	5	4	3	2	1	0
PERR	FERR	OERR	RBFL	TEND	TBEP		

(初期値 : 0000 11**)

PERR	パリティエラーフラグ	0: パリティエラーなし 1: パリティエラー発生	Read only
FERR	フレーミングエラーフラグ	0: フレーミングエラーなし 1: フレーミングエラー発生	
OERR	オーバランエラーフラグ	0: オーバランエラーなし 1: オーバランエラー発生	
RBFL	受信バッファフルフラグ	0: 受信バッファエンプティ 1: 受信バッファフル	
TEND	送信終了フラグ	0: 送信中 1: 送信終了	
TBEP	送信バッファエンプティフラグ	0: 送信バッファフル (送信データ書き込み済み) 1: 送信バッファエンプティ	

注) TBEP は、送信割り込み発生後、自動的に "1" にセットされます

UART 受信データバッファ

RDBUF (0FABH)

7	6	5	4	3	2	1	0

Read only

(初期値 : 0000 0000)

UART 送信データバッファ

TDBUF (0FABH)

7	6	5	4	3	2	1	0

Write only

(初期値 : 0000 0000)

マルチファンクションレジスタ

MULSEL (0FBBH)

7	6	5	4	3	2	1	0
						(SIO SEL)	UART SEL

(初期値 : **** **00)

UARTSEL	UART 機能の端子選択	0: P01 (TXD0), P00 (RXD0) 1: P43 (TXD1), P37 (RXD1)	R/W

注 1) UART の動作中は MULSEL<UARTSEL> を切り替えないでください。

注 2) MULSEL<UARTSEL> は、I/O ポートの端子設定よりも前に設定してください。

Not Recommended for New Design

11.3 転送データフォーマット

UART で転送されるデータには、スタートビット 1 ビット (“L” レベル) とストップビット (“H” レベル、UARTCR1<STBT> でビット長の選択可)、パリティ UARTCR1<PE> でパリティ有無の選択可、UARTCR1<EVEN> で偶数 / 奇数パリティ選択可) が付加されます。以下に転送データフォーマットを示します。



図 11-2 転送データフォーマット



図 11-3 転送データフォーマット変更時の注意

注) 送信データフォーマットの切り替えは、初期設定時以外は図 11-3 の状態遷移にて送信動作を実施し、切り替えを行ってください。

Not Recommended for New Design

11.4 転送レート

UART の転送レート (ボーレート) は UARTCR1<BRG> により設定されます。以下に転送レートの例を示します。

表 11-1 転送レート (例)

BRG	ソースクロック		
	16 MHz	8 MHz	4 MHz
000	76800 [baud]	38400 [baud]	19200 [baud]
001	38400	19200	9600
010	19200	9600	4800
011	9600	4800	2400
100	4800	2400	1200
101	2400	1200	600

UART の転送レートとして TC3 使用を選択したとき (つまり UARTCR1<BRG> = “110” に設定したとき) 転送クロックおよび転送レートは

転送クロック [Hz] = TC3 ソースクロック [Hz] ÷ TTREG3 設定値

転送レート [baud] = 転送クロック [Hz] ÷ 16

となります。

11.5 データのサンプリング方法

UART のレシーバは、RXD 端子入力にスタートビットが見つかるまで UARTCR1<BRG> で選択したクロックで入力のサンプリングを行います。RT クロックの開始は、RXD 端子の “L” レベルを検出し始まります。スタートビットが見つかるとスタートビット , データビット , ストップビット , パリティビットは、以下に示すように 1 レシーバクロック (RT1 クロック) の間隔 (RT0 はビットが始まると予想される位置) で RT7, RT8, RT9 の位置で 3 回サンプリングし、多数決判定 (3 回のサンプリングのうち 2 回または 3 回) で決定しビットのデータとします。



図 11-4 データのサンプリング方法

Not Recommended for New Design

11.6 STOP ビット長

UARTCR1<STBT> で送信ストップビット長 (1 ビット /2 ビット) の選択ができます。

11.7 パリティ

UARTCR1<PE> でパリティ付加の有無を、UARTCR1<EVEN> でパリティの種類 (奇数 / 偶数) を設定します。

11.8 送受信動作

11.8.1　データ送信動作

UARTCR1<TXE> を“1”にセットします。UARTSR を読み出し TBEP = “1” を確認後、TDBUF (送信データバッファ) にデータを書き込みます。書き込みを行うと UARTSR<TBEP> は “0” にクリアされデータが送信シフトレジスタに転送された後、TXD 端子より順次出力されます。このとき出力されるデータにはスタートビット 1 ビットと UARTCR1<STBT> で指定した数のストップビットおよびパリティビット　(パリティありの場合)　が付加されます。データ転送ボーレートは UARTCR1<BRG> で選択します。データの送信が始まると送信バッファエンプティフラグ UARTSR<TBEP> は“1”にセットされ、INTTXD 割り込みが発生します。

UARTCR1<TXE> が“0”の間および UARTCR1<TXE> に“1”を書き込んでから TDBUF に送信データが書き込まれるまでの間、TXD 端子は“H”レベルに固定されます。

送信を行う場合、UARTSR を読み出してから TDBUF にデータを書き込んでください。読み出さないと、UARTSR<TBEP> が“0”にクリアされず送信が開始されません。

11.8.2　データ受信動作

UARTCR1<RXE> を “1” にセットします。その後、RXD 端子からデータを受信すると、RDBUF (受信データバッファ) に受信データが転送されます。このとき、送られてくるデータにはスタートビットとストップビットおよびパリティビット (パリティありの場合) が付加されています。ストップビットが受信されるとデータだけが取り出され RDBUF (受信データバッファ) に転送された後、受信バッファフルフラグ UARTSR<RBFL> がセットされ、INTRXD 割り込みが発生します。データ転送ボーレートは UARTCR1<BRG> で選択します。

データが受信されたときに、オーバランエラーが発生すると、RDBUF (受信データバッファ) へのデータ転送は行われず破棄されます。ただし、RDBUF 内のデータは影響を受けません。

注) UARTCR1<RXE> ビットを “0” に設定して受信動作を停止させる場合、受信動作が完了したときに有効となります。ただし、この受信データにおいてフレーミングエラーが発生した場合、受信動作停止が有効とならない場合がありますので、フレーミングエラー発生時は、必ず再受信を実施してください。

Not Recommended for New Design

11.9 ステータスフラグ

11.9.1 パリティエラー

受信データのデータビットから計算したパリティが、受信されたパリティビットと異なっているときパリティエラーフラグ UARTSR<PERR> が“1”にセットされます。UARTSR を読み出した後、RDBUF を読み出すと UARTSR<PERR> は“0”にクリアされます。



図 11-5 パリティエラーの発生

11.9.2 フレーミングエラー

受信データの STOP ビットとして“0”がサンプリングされたときフレーミングエラーフラグ UARTSR<FERR> が“1”にセットされます。UARTSR を読み出した後、RDBUF を読み出すと UARTSR<FERR> は“0”にクリアされます。



図 11-6 フレーミングエラーの発生

11.9.3 オーバランエラー

RDBUF に読み出していないデータが格納されている状態で、次のデータの受信が全ビット終了するとオーバランエラーフラグ UARTSR<OERR> が“1”にセットされます。この場合、受信データは破棄され受信データバッファ内のデータは影響を受けません。UARTSR を読み出した後、RDBUF を読み出すと UARTSR<OERR> は“0”にクリアされます。

Not Recommended for New Design



図 11-7 オーバランエラーの発生

注) オーバランエラーフラグ UARTSR<OERR> がクリアされるまで、受信動作は停止します。

11.9.4 受信バッファフル

受信データを RDBUF に取り込むと UARTSR<RBFL> が“1”にセットされます。UARTSR を読み出した後、RDBUF からデータを読み出すと UARTSR<RBFL> は“0”にクリアされます。



図 11-8 受信バッファフルの発生

注) 上記、UARTSR の読み出しから RDBUF を読み出す間にオーバランエラーフラグ UARTSR<OERR> がセットされた場合、RDBUF 読み出しだけではエラーフラグがクリアされません。再度 UARTSR を読み込み、エラーの確認を行ってください。

11.9.5 送信バッファエンプティ

TDBUF にデータが存在しないとき、つまり TDBUF のデータが送信シフトレジスタに転送され送信が開始されるとき UARTSR<TBEP> が“1”にセットされます。UARTSR を読み出した後、TDBUF にデータを書き込むと UARTSR<TBEP> は“0”にクリアされます。

Not Recommended for New Design



図 11-9 送信バッファエンプティの発生

11.9.6 送信終了フラグ

送信が終了し、TDBUF 内に待機中のデータがないとき (UARTSR<TBEP>=“1”のとき) UARTSR<TEND> が“1”にセットされます。TDBUF にデータを書き込んだ後、送信が開始されると UARTSR<TEND> は“0”にクリアされます。



図 11-10 送信終了フラグと送信バッファエンプティの発生

Not Recommended for New Design

Not Recommended for New Design

第 12 章 同期型シリアルインタフェース (SIO)

TMP86CP27AFG は、クロック同期方式の 8 ビット シリアル インタフェースを内蔵しています。シリアル インタフェースは、8 バイトの送受信データバッファを持っており、最大 64 ビットまでのデータを自動的に連続転送することができます。

シリアル インタフェースは、SO, SI, SCK 端子を通して外部デバイスと接続されます。

12.1 構成



図 12-1 シリアル インタフェース

Not Recommended for New Design

12.2 制御

SIO の制御は、シリアルインタフェース制御レジスタ (SIOCR1/SIOCR2) で行います。また、ステータスレジスタ (SIOSR) をリードすることにより シリアルインタフェースの動作状態を確認することができます。

送受信データバッファの制御は、SIOCR2<BUF> で行います。送受信データバッファは、DBR 領域の 0FA0~0FA7H 番地に割り当てられており、一度に最大 8 ワードまで連続転送できます。設定されたワード数の転送が終了するとバッファエンプティ (送信時)/ バッファフル (受信時または送受信時) の割り込み要求 (INTSIO) が発生します。

シリアルクロックに内部クロックを用いる場合、8 ビット送受信または 8 ビット受信モードのとき 1 ワード転送ごとにシリアルクロックに一定時間のウェイトをかけることができます。ウェイト時間は、SIOCR2<WAIT> で 4 種類の中から選択することができます。

シリアルインタフェース制御レジスタ 1

SIOCR1	7	6	5	4	3	2	1	0	
(0FA8H)	SIOS	SIOINH	SIOM			SCK			(初期値 : 0000 0000)

SIOS	転送の開始 / 終了指示	0: 終了 1: 開始			Write only
SIOINH	転送の強制停止	0: 転送継続 1: 強制停止 (停止後、自動的にクリア)			
SIOM	転送モードの選択	000: 8 ビット送信モード 010: 4 ビット送信モード 100: 8 ビット送受信モード 101: 8 ビット受信モード 110: 4 ビット受信モード 上記以外 : Reserved			
SCK	シリアルクロックの選択		NORMAL1/2, IDLE1/2 モード		SLOW1/2 SLEEP1/2 モード
			DV7CK = 0	DV7CK = 1	
		000	$fc/2^{13}$	$fs/2^{5}$	$fs/2^{5}$
		001	$fc/2^{8}$	$fc/2^{8}$	—
		010	$fc/2^{7}$	$fc/2^{7}$	—
		011	$fc/2^{6}$	$fc/2^{6}$	—
		100	$fc/2^{5}$	$fc/2^{5}$	—
		101	$fc/2^{4}$	$fc/2^{4}$	—
		110	Reserved		
		111	外部クロック (SCK 端子から入力)		

注 1)　fc; 高周波クロック [Hz], fs; 低周波クロック [Hz]
注 2)　転送モード、シリアルクロックの設定時は、SIOS = “0”、SIOINH = “1” にしてください。
注 3)　SIOCR1 は書き込み専用レジスタですので、ビット操作などのリードモディファイライト命令は使用できません。

シリアルインタフェース制御レジスタ 2

SIOCR2	7	6	5	4	3	2	1	0	
(0FA9H)				WAIT		BUF			(初期値 : ***0 0000)

Not Recommended for New Design

WAIT	ウェイト制御	8 ビット送受信 / 受信モード以外は常に “00” にしてください。 00: $T_f = T_D$ (ノンウェイト) 01: $T_f = 2T_D$ (ウェイト) 10: $T_f = 4T_D$ (ウェイト) 11: $T_f = 8T_D$ (ウェイト)	Write only
BUF	転送ワード数の設定 (使用するバッファのアドレス)	000: 1 ワード転送 0FA0H 001: 2 ワード転送 0FA0H ~ 0FA1H 010: 3 ワード転送 0FA0H ~ 0FA2H 011: 4 ワード転送 0FA0H ~ 0FA3H 100: 5 ワード転送 0FA0H ~ 0FA4H 101: 6 ワード転送 0FA0H ~ 0FA5H 110: 7 ワード転送 0FA0H ~ 0FA6H 111: 8 ワード転送 0FA0H ~ 0FA7H	

注 1) 4 ビット転送のときは、各バッファの下位 4 ビットに格納します / されます。受信時上位 4 ビットには "0" が格納されます。

注 2) 送信データはバッファの若いアドレスの方から送信されます。また、受信データは若いアドレスの方から格納されます (最初に転送されるのは 0FA0H 番地です)。

注 3) 転送終了後も BUF の設定値は保存されています。

注 4) SIOCR2 の設定は、シリアルインタフェース停止状態 (SIOF = 0) で行ってください。

注 5) *: Don't care

注 6) SIOCR2 は書き込み専用レジスタですので、ビット操作などのリードモディファイライト命令は使用できません。

シリアルインタフェースステータスレジスタ

SIOSR	7	6	5	4	3	2	1	0
(0FA9H)	SIOF	SEF						

SIOF	シリアル転送動作状態モニタ	0: 転送終了 1: 転送中	Read only
SEF	シフト動作状態モニタ	0: シフト動作終了 1: シフト動作中	

注 1) T_f; フレーム時間 (1 ワードのデータ転送時間), T_D; データ転送時間

注 2) SIOF は、SIOS を “0” にクリアした後、転送が終了した時点または SIOINH を “1” にセットした時点で “0” にクリアされます。



図 12-2 フレーム時間 (T_f) とデータ転送時間 (T_D)

マルチファンクションレジスタ

MULSEL	7	6	5	4	3	2	1	0	
(0FBBH)							SIOSEL	(UART-SEL)	(初期値 : **** **00)

Not Recommended for New Design

SIOSEL	SIO 機能の端子選択	0:　P05(SI0),P06(SO0),P07(SCK0) 1:　P40(SI1),P41(SO1),P42(SCK1)	R/W

注 1)　SIO 動作中には端子を切り替えないでください。
注 2)　端子の切り替えを行うときには MULSEL での設定を行ってからポートの端子設定を行ってください。

12.3 シリアルクロック

12.3.1 クロックソース

クロックソースは SIOCR1<SCK> により、内部クロックまたは外部クロックを選択することができます。

12.3.1.1 内部クロック

シリアルインタフェースは、内部クロックソースとして 6 種類の周波数が選択でき、シリアルクロックは SCK 端子より外部に出力されます。なお、転送開始時 SCK 端子出力は “H” レベルになります。

プログラムでデータの書き込み (送信時) またはデータの読み取り (受信時) がこのシリアルクロックレートに追随できないときには、自動的にシリアルクロックを停止し、それらの処理が終了するまで次のシフト動作を待機させる自動ウェイト機能を有しています。

表 12-1 シリアルクロックレート

	NORMAL1/2, IDLE1/2 モード				SLOW1/2, SLEEP1/2 モード	
	DV7CK = 0		DV7CK = 1			
SCK	クロック	ボーレート	クロック	ボーレート	クロック	ボーレート
000	$fc/2^{13}$	1.91 Kbps	$fs/2^5$	1024 bps	$fs/2^5$	1024 bps
001	$fc/2^8$	61.04 Kbps	$fc/2^8$	61.04 Kbps	–	–
010	$fc/2^7$	122.07 Kbps	$fc/2^7$	122.07 Kbps	–	–
011	$fc/2^6$	244.14 Kbps	$fc/2^6$	244.14 Kbps	–	–
100	$fc/2^5$	488.28 Kbps	$fc/2^5$	488.28 Kbps	–	–
101	$fc/2^4$	976.56 Kbps	$fc/2^4$	976.56 Kbps	–	–
110	–	–	–	–	–	–
111	外部	外部	外部	外部	外部	外部

注)　1 Kbit = 1024 bit (fc = 16 MHz, fs = 32.768 kHz)



図 12-3 自動ウェイト機能 (4 ビット送信モードの場合)

Not Recommended for New Design

12.3.1.2 外部クロック

外部から SCK 端子に供給されるクロックをシリアルクロックとして用います。この場合、ポートの出力ラッチは “1” にセットしてください。なお、シフト動作が確実に行われるためには、シリアルクロックの “H” レベル , “L” レベルともに 4 マシンサイクル以上のパルス幅が必要です。従って、最大転送速度は 488.3K bit/s (fc = 16 MHz 時) です。



図 12-4 外部クロックのパルス幅

12.3.2 シフトエッジ

送信は前縁シフト , 受信は後縁シフトになります。

12.3.2.1 前縁シフト

シリアルクロックの前縁 (SCK 端子入出力の立ち下がりエッジ) でデータをシフトします。

12.3.2.2 後縁シフト

シリアルクロックの後縁 (SCK 端子入出力の立ち上がりエッジ) でデータをシフトします。



図 12-5 シフトエッジ

12.4 転送ビット数

4 ビットシリアル転送 または 8 ビットシリアル転送が選択できます。4 ビットシリアル転送の場合、送受信データバッファは下位 4 ビットのみ使用し、上位 4 ビットは受信時 “0” になります。

なお、データは最下位ビット (LSB) から順次シリアル転送されます。

Not Recommended for New Design

12.5 転送ワード数

4 ビットデータ (4 ビットシリアル転送時)/8 ビットデータ (8 ビットシリアル転送時) を 1 ワードとして最大 8 ワードまで連続して転送することができます。転送ワード数は、SIOCR2<BUF> で設定します。

指定されたワード数の転送終了時点で、INTSIO 割り込み要求が発生します。途中で転送ワード数を変更する場合は、シリアル インタフェースを停止してから行ってください。ただし、内部クロック動作の場合は自動ウェイト動作中に転送ワード数の変更ができますので、停止させる必要はありません。



図 12-6 転送ワード数 (例 : 1 ワード = 4 ビット)

12.6 転送モード

転送モードは SIOCR1<SIOM> によって、送信 / 受信 / 送受信モードを選択することができます。

12.6.1 4 ビット送信モード , 8 ビット送信モード

制御レジスタに送信モードをセットした後、最初の転送ワード数分の送信データをデータバッファレジスタ (DBR) に書き込みます。

送信データの書き込み後、SIOCR1<SIOS> を “1” にセットすることにより送信が開始されます。送信データは、シリアルクロックに同期して最下位ビット (LSB) 側から逐次 SO 端子に出力されます。LSB のデータを出力した時点で、送信データは、1 ワードずつ バッファレジスタからシフトレジスタへ転送されます。最後の送信データが転送されると、バッファレジスタが空になりますので、次の送信データを要求する INTSIO (バッファエンプティ) 割り込み要求が発生します。

内部クロック動作の場合、SIOCR2<BUF> で指定されたワード数のデータをすべて送信したあと、次のデータがセットされていないとシリアルクロックを停止して自動ウェイト動作を行います。ただし , 次の送信データを 1 ワードでも書き込むと自動ウェイト動作は解除されますので、2 ワード以上送信する場合は前の 1 ワードの送信が終わるまでに次のワードのデータを書き込んでください。

Not Recommended for New Design

注） 送信データバッファに使用していない DBR への書き込みによっても自動ウェイト動作は解除されますので、不使用の DBR を他の用途に使用しないでください。例えば、3 ワード送信の場合、余った 5 ワードの DBR は使用しないでください。

外部クロック動作の場合、次のデータのシフト動作に入る前に、バッファレジスタに送信データが書き込まれている必要があります。従って、転送速度は、割り込み要求の発生から割り込みサービスプログラムにて、バッファレジスタにデータを書き込むまでの最大遅れ時間により決まります。

送信を終了させるには、バッファエンプティ割り込みサービスプログラムで SIOCR1<SIOS> を “0” にクリアするか SIOCR1<SIOINH> を “1” にセットします。SIOCR1<SIOS> がクリアされると、転送中のワードの全ビットが出力された時点で終了します。プログラムで送信の終了を確認するには、SIOSR<SIOF> をセンスします。SIOSR<SIOF> は送信の終了で “0” になります。SIOCR1<SIOINH> をセットした場合は、直ちに送信を打ち切り、SIOSR<SIOF> は “0” になります。

外部クロック動作では、次の送信データのシフト動作に入る前に SIOCR1<SIOS> を “0” クリアする必要があります。もしシフトアウトする前に SIOCR1<SIOS> がクリアされなかった場合は、ダミーのデータの送信後、停止します。転送ワード数を変更する必要がある場合は、SIOCR1<SIOS> を “0” にクリアし、SIOSR<SIOF> が “0” なったことを確認後 SIOCR2<BUF> を書き替えてください。



図 12-7 送信モード（例：8 ビット，1 ワード転送、内部クロック）

Not Recommended for New Design



図 12-8 送信モード (例 : 8 ビット , 1 ワード転送、外部クロック)



図 12-9 送信終了時の送信データ保持時間

12.6.2 4 ビット受信モード , 8 ビット受信モード

制御レジスタに受信モードをセットした後、SIOCR1<SIOS> を “1” にセットすることにより受信可能となります。シリアルクロックに同期して、SI 端子より最下位ビット側から順次シフトレジスタへデータを取り込みます。1 ワードのデータが取り込まれるとシフトレジスタからデータバッファレジスタ (DBR) に受信データが書き込まれます。SIOCR2<BUF> で指定されたワード数の受信が終了すると受信データの読み取りを要求する INTSIO (バッファフル) 割り込み要求が発生します。受信データは、割り込みサービスプログラムにてデータバッファレジスタから読み取ります。

内部クロック動作の場合、受信データがデータバッファレジスタから読み取られるまでシリアルクロックを停止する自動ウェイト動作を行います。1 ワードでも読み取っている場合は自動ウェイト動作は行われません。

注) 受信データバッファに使用していない DBR の読み出しによっても自動ウェイト動作は解除されますので、SIO で不使用の DBR を他の用途に使用しないでください。

Not Recommended for New Design

外部クロック動作の場合は、シフト動作が外部から供給されるクロックに同期しますので、次のシリアルクロックが入力される前に受信データを読み取ります。もし、受信データが読み取られない場合、それ以降に入力される受信データはキャンセルされます。外部クロック動作での最大転送速度は、割り込み要求の発生から受信データの読み取りまでの最大遅れ時間により決まります。

受信を終了させるにはバッファフル割り込みサービスプログラムでSIOCR1<SIOS>を“0”にクリアするか SIOCR1<SIOINH> を “1” にセットします。SIOCR1<SIOS> が “0” にクリアされると、転送中のワードの全ビットが揃いデータバッファレジスタへの書き込みが完了した時点で受信が終了します。プログラムで受信の終了を確認するには、SIOSR<SIOF> をセンスします。SIOSR<SIOF> は受信の終了で “0” になります。受信終了の確認のあと最終受信データを読み取ります。
SIOCR1<SIOINH> をセットした場合は、直ちに受信を打ち切り、SIOSR<SIOF> は “0” になります (受信データは無効になりますので、読み取る必要はありません)。転送ワード数を変更する必要がある場合、外部クロック動作のときはSIOCR1<SIOS> を “0” にクリアしSIOSR<SIOF> が “0” になったことを確認後 SIOCR2<BUF> を書き替えてください。内部クロック動作のときは自動ウェイト動作に入りますので、受信データを読み取る前に SIOCR2<BUF> を書き替えてください。

注) 転送モードを変更した場合、データバッファレジスタの内容は保持されません。従って転送モードの変更は、受信終了指示 (SIOCR1<SIOS> を “0” にクリア) を行い、最終受信データを読み取った後で行ってください。



図 12-10 受信モード (例 : 8 ビット , 1 ワード転送 , 内部クロック)

12.6.3 8 ビット送受信モード

制御レジスタに送受信モードをセットした後、最初の転送ワード数分の送信データをデータバッファレジスタ (DBR) に書き込みます。その後、SIOCR1<SIOS> に “1” をセットすることにより送受信可能となります。最下位ビットから順次、シリアルクロックの前縁で送信データは SO 端子から出力され、後縁で受信データが SI 端子から取り込まれます。8 ビットのデータが取り込まれると、シフトレジスタからデータバッファレジスタへ受信データが転送されます。SIOCR2<BUF> で指定されたワード数の送受信が終了すると、INTSIO 割り込み要求が発生します。割り込みサービスプログラムにて受信データをデータバッファレジスタから読み取り、そのあと送信データを書き込みます。データバッファレジスタは、送信 , 受信にて兼用していますので、送信データは、必ず全受信データを読み取ってから書き込むようにしてください。

内部クロック動作の場合、受信データを読み取り、次の送信データを書き込むまで自動ウェイト動作を行います。1 ワードでも送信データを書き込んでいる場合は自動ウェイト動作は行われません。

Not Recommended for New Design

外部クロック動作の場合は、シフト動作が外部から供給されるシリアルクロックに同期しますので，次のシフト動作に入る前に受信データを読み取り、次の送信データを書き込む必要があります。外部クロック動作での最大転送速度は、割り込み要求の発生から受信データを読み取り、送信データを書き込むまでの最大遅れ時間により決まります。

送受信を終了させるには、INTSIO 割り込みサービスプログラムで SIOCR1<SIOS> を “0” にクリアするか SIOCR1<SIOINH> を “1” にセットします。SIOCR1<SIOS> がクリアされると、転送中のワードの全ビットが揃い、データバッファレジスタへの転送が完了した時点で送受信が終了します。プログラムで送受信の終了を確認するには、SIOSR<SIOF> をセンスします。SIOSR<SIOF> は送受信の終了で “0” になります。SIOCR1<SIOINH> をセットした場合は、直ちに送受信を打ち切り、SIOF は “0” になります。

転送ワード数を変更する場合、外部クロック動作のときは、SIOCR1<SIOS> を “0” にクリアし SIOSR<SIOF> が “0” になったことを確認後、SIOCR2<BUF> を書き替えてください。内部クロック動作のときは、自動ウェイト動作に入りますので、送受信データのリード / ライトの前に書き替えてください。

注)　転送モードを変更した場合、データバッファレジスタの内容は保持されません。従って転送モードの変更は、受信終了指示 (SIOS を “0” にクリア) を行い、最終受信データを読み取った後で行ってください。



図 12-11　送受信モード (例 : 8 ビット , 1 ワード , 内部クロック)



図 12-12　送受信終了時の送信データ保持時間

Not Recommended for New Design

第 13 章 10 ビット AD コンバータ (ADC)

TMP86CP27AFG は、10 ビット分解能の逐次比較方式 AD コンバータを内蔵しています。

13.1 構成

10 ビット AD コンバータの回路構成を図 13-1 に示します。

制御レジスタ ADCCR1, ADCCR2, 変換値レジスタ ADCDR1, ADCDR2 と DA コンバータ、サンプルホールド回路、コンパレータ、逐次比較回路などで構成されています。



注） AD コンバータを使用する前に、アナログ入力と兼用の I/O ポートレジスタを適切な値に設定してください。詳しくは、I/O ポートの項を参照してください。

図 13-1 10 ビット AD コンバータ

Not Recommended for New Design

13.2 制御

AD コンバータは、次の 4 つのレジスタで構成されています。

1. AD コンバータ制御レジスタ 1 (ADCCR1)

   AD 変換を行うアナログチャネルの選択および動作モードの選択と AD コンバータの開始を制御するレジスタです。

2. AD コンバータ制御レジスタ 2 (ADCCR2)

   AD 変換時間の選択と、DA コンバータ (ラダー抵抗) の接続を制御するレジスタです。

3. AD 変換値レジスタ 1 (ADCDR1)

   AD コンバータによって変換されたデジタル値を格納するレジスタです。

4. AD 変換値レジスタ 2 (ADCDR2)

   AD コンバータの動作状態をモニタするレジスタです。

AD コンバータ制御レジスタ 1

ADCCR1 (000EH)

7	6	5	4	3	2	1	0
ADRS	AMD		AINDS	SAIN			

(初期値 : 0001 0000)

ADRS	AD 変換開始	0: — 1: AD 変換開始	R/W
AMD	AD 動作モード	00: AD 動作ディセーブル 01: ソフトウエアスタートモード 10: Reserved 11: リピートモード	
AINDS	アナログ入力制御	0: アナログ入力イネーブル 1: アナログ入力ディセーブル	
SAIN	アナログ入力チャネル選択	0000: AIN0 0001: AIN1 0010: AIN2 0011: AIN3 0100: AIN4 0101: AIN5 0110: AIN6 0111: AIN7 1000: Reserved 1001: Reserved 1010: Reserved 1011: Reserved 1100: Reserved 1101: Reserved 1110: Reserved 1111: Reserved	

注 1)　アナログ入力チャネルの選択は AD 変換停止状態 (ADCDR2<ADBF> = "0") で行ってください。

注 2)　アナログ入力チャネルをすべてディゼーブルにする場合は、AINDS を "1" に設定してください。

注 3)　アナログ入力はポートと兼用になっていますが、精度を保つ意味で AD 変換中はポート出力命令を実行しないでください。また、アナログ入力と近接するポートには AD 変換中、変化の激しい信号を入力しないようにしてください。

注 4)　ADRS は、AD 変換開始後、自動的に "0" にクリアされます。

注 5)　AD 変換中に ADRS の再設定は行わないでください。ADRS の再設定は、ADCDR2<EOCF> にて変換が終了したことを確認後、あるいは割り込み信号 (INTADC) 発生後 (割り込み処理ルーチンなど) に行ってください。

注 6)　STOP または SLOW / SLEEP モードを起動すると、AD コンバータ制御レジスタ 1 (ADCCR1) はすべて初期化されるとともに書込みができなくなります。再び AD コンバータを使用する場合は、NORMAL1 または NORMAL2 モードへ復帰後、ADCCR1 を再設定してください。

Not Recommended for New Design

AD コンバータ制御レジスタ 2

ADCCR2 (000FH)	7	6	5	4	3	2	1	0	
			IREFON	"1"	ACK			"0"	(初期値 : **0* 000*)

IREFON	DA コンバータ (ラダー抵抗) の接続時間	0: AD 変換中のみ接続 1: 常時接続	R/W
ACK	AD 変換時間選択 (変換時間例は下記表をご参照ください)	000: 39/fc 001: Reserved 010: 78/fc 011: 156/fc 100: 312/fc 101: 624/fc 110: 1248/fc 111: Reserved	

注 1) ADCCR2 のビット 4 には "1"、ビット 0 には "0" を必ず書き込んでください。

注 2) ADCCR2 に対しリード命令を実行すると、ビット 7,6 は不定値が読み込まれます。

注 3) STOP または SLOW/SLEEP モードを起動すると、AD コンバータ制御レジスタ 2 (ADCCR2) はすべて初期化されるとともに書込みができなくなります。再び AD コンバータを使用する場合は、NORMAL1 または NORMAL2 モードへ復帰後、ADCCR2 を再設定してください。

表 13-1 ACK 設定と周波数別の変換時間

条件 ACK	変換時間	16MHz	8MHz	4 MHz	2 MHz	10 MHz	5 MHz	2.5 MHz
000	39/fc	—	—	—	19.5 μs	—	—	15.6 μs
001	Reserved							
010	78/fc	—	—	19.5 μs	39.0 μs	—	15.6 μs	31.2 μs
011	156/fc	—	19.5 μs	39.0 μs	78.0 μs	15.6 μs	31.2 μs	62.4 μs
100	312/fc	19.5 μs	39.0 μs	78.0 μs	156.0 μs	31.2 μs	62.4 μs	124.8 μs
101	624/fc	39.0 μs	78.0 μs	156.0 μs	—	62.4 μs	124.8 μs	—
110	1248/fc	78.0 μs	156.0 μs	—	—	124.8 μs	—	—
111	Reserved							

注 1) 上記表内 "—" 部分の設定は行わないでください。fc: 高周波発振周波数

注 2) 変換時間は、アナログ基準電圧 (VAREF) によって以下の時間以上を確保するように設定してください。

- VAREF = 4.5 ~ 5.5 V 時 15.6 μs 以上
- VAREF = 2.7 ~ 5.5 V 時 31.2 μs 以上

AD 変換値レジスタ 1

ADCDR1 (0021H)	7	6	5	4	3	2	1	0	
	AD09	AD08	AD07	AD06	AD05	AD04	AD03	AD02	(初期値 : 0000 0000)

AD 変換値レジスタ 2

ADCDR2 (0020H)	7	6	5	4	3	2	1	0	
	AD01	AD00	EOCF	ADBF					(初期値 : 0000 ****)

Not Recommended for New Design

EOCF	AD 変換終了フラグ	0:　変換前または変換中 1:　変換終了	Read only
ADBF	AD 変換 BUSY フラグ	0:　AD 変換停止中 1:　AD 変換実行中	

注 1)　EOCF は、AD 変換値レジスタ 1 (ADCDR1) をリードすると "0" にクリアされます。このため、AD 変換結果を読み出すときは、(ADCDR2) をリードした後に (ADCDR1) をリードしてください。

注 2)　ADBF は AD 変換開始により "1" にセットされ、AD 変換動作が終了すると "0" にクリアされます。また、STOP, SLOW モード を起動するときにもクリアされます。

注 3)　ADCDR2 を読み出した場合、ビット 3 ~ 0 は不定となります。

Not Recommended for New Design

13.3 機能

13.3.1 ソフトウエアスタートモード

ADCCR1<AMD> を“01”(ソフトウエアスタートモード) に設定後、ADCCR1<ADRS> を“1”に設定することにより ADCCR1<SAIN> で指定されたアナログ入力端子の電圧の AD 変換を開始します。

AD 変換終了後、変換結果を AD 変換値レジスタ (ADCDR1,2) に格納し、ADCDR2<EOCF> に“1”をセットするとともに AD 変換終了割り込み (INTADC) を発生します。

ADCCR1<ADRS> は AD 変換を開始後、自動的にクリアされます。AD 変換中に ADCCR1<ADRS> の再設定 (再スタート) は行わないでください。ADCCR1<ADRS> の再設定は ADCDR2<EOCF> にて変換が終了したことを確認後、あるいは割り込み信号 (INTADC) の発生後 (割り込み処理ルーチンなど) に行ってください。



図 13-2 ソフトウエアスタートモード

13.3.2 リピードモード

ADCCR1<SAIN> で指定されたアナログ入力端子電圧の AD 変換を繰り返し行います。

ADCCR1<AMD> を“11”（リピートモード) に設定後、ADCCR1<ADRS> を“1”に設定することにより AD 変換を開始します。

AD 変換終了後、変換結果を AD 変換値レジスタ (ADCDR1,2) に格納し、ADCDR2<EOCF> に“1”をセットするとともに AD 変換終了割り込み (INTADC) を発生します。

リピートモードでは、1 回の AD 変換が終了すると直ちに次の AD 変換を開始します。AD 変換を停止するには、ADCCR1<AMD> に“00”(ディセーブルモード）を書き込んでください。AD 変換動作は即時に停止します。このときの変換値は、AD 変換値レジスタには格納されません。

Not Recommended for New Design



図 13-3　リピートモード

13.3.3　レジスタの設定

1. AD コンバータ制御レジスタ 1 (ADCCR1) を以下のように設定してください。
   - AD 入力チャネル選択 (SAIN) により AD 変換するチャネルを選択してください。
   - アナログ入力制御 (AINDS) をアナログ入力イネーブルに指定してください。
   - AD コンバータ制御の動作モード (ソフトウエア、リピートモード) を (AMD) にて指定してください。
2. AD コンバータ制御レジスタ 2 (ADCCR2) を以下のように設定してください。
   - AD 変換時間 (ACK) により AD 変換時間を設定してください。変換時間の設定については、AD コンバータ制御レジスタ 2 及び表 13-1 をご参照ください。
   - DA コンバータの制御 (IREFON) を選択してください。
3. 上記 1. と 2. を設定後、AD コンバータ制御レジスタ 1 (ADCCR1) の AD 変換開始 (ADRS) に "1" を設定すると、ソフトウエアスタートの場合、直ちに AD 変換を開始します。
4. AD 変換が完了すると、AD 変換値レジスタ 2 (ADCDR2) の AD 変換終了フラグ (EOCF) が "1" にセットされ、AD 変換結果が AD 変換値レジスタ 1 (ADCDR1) 、AD 変換値レジスタ 2(ADCDR2) に格納されます。また、このとき INTADC 割り込み要求が発生します。
5. AD 変換値レジスタ 1 (ADCDR1) から変換結果を読み出すと EOCF は "0" にクリアされます。ただし、AD 変換値レジスタ 1 (ADCDR1) を読み出す前に再変換を行った場合は、EOCF は "0" にクリアされますが、変換結果は次の変換終了まで前回の結果を保持します。

Not Recommended for New Design

（プログラム例）変換時間 19.5 μs @ 16 MHz およびアナログ入力チャネル AIN3 端子を選択後、AD 変換を 1 回行います。EOCF を確認して変換値を読み出し、RAM の 009FH 番地に上位 8 ビット、009EH 番地に下位 2 ビットのデータを格納します。動作モードは、ソフトウエアスタートモードです。

```
        : ( ポートの設定 )   :                          ; AD コンバータのレジスタを設定する前にポート
        :                    :                           レジスタを適切に設定してください。
        :                    :                           ( 詳細は I/O ポートの章を参照してください )
        LD                   (ADCCR1) ,  00100011B      ; AIN3 を選択
        LD                   (ADCCR2) ,  11011000B      ; 変換時間 (312/fc), 動作モードを選択

        SET                  (ADCCR1) . 7               ; ADRS = 1(AD 変換開始 )
SLOOP :  TEST                (ADCDR2) . 5               ; EOCF = 1 ?
        JRS                  T, SLOOP

        LD                   A , (ADCDR2)               ; 変換結果の読み出し
        LD                   (9EH) , A
        LD                   A , (ADCDR1)               ; 変換結果の読み出し
        LD                   (9FH), A
```

13.4 AD 変換時の STOP/SLOW モード

AD 変換中に強制的に STOP または SLOW モードを起動すると AD 変換は中断され、AD コンバータは初期化されます (ADCCR1, ADCCR2 は初期値に初期化されます)。また、変換結果は不定となります (前回までの変換結果もクリアされますので、変換結果は STOP または SLOW モードをを起動する前に読み出してください)。また STOP または SLOW モードから復帰した際は、AD 変換は自動的に再開しませんので、必要に応じて再度 AD 変換を開始してください。なお、アナログ基準電源は自動的にカットされるため、アナログ基準電源への電流の流れ込みはありません。

Not Recommended for New Design

13.5 入力電圧と変換結果

アナログ入力電圧と AD 変換された 10 ビットデジタル値とは図 13-4 のように対応します。



図 13-4　　アナログ入力電圧と AD 変換値 (typ.) の関係

Not Recommended for New Design

13.6 AD コンバータの注意事項

13.6.1 AD 変換終了割り込み (INTADC) の使用に関する制限事項

AD 変換終了割り込み (INTADC) を使用する場合、作製されたプログラムの構成によっては割り込み動作を行わないことがあります。例えば、割り込みラッチ IL15(INTADC) より優先順位の低い割り込みが受け付けられた時点で INTADC 割り込みが発生した場合に、INTADC の割り込みラッチがクリアされ、割り込み動作を行わない場合があります。

AD 変換終了を検知するには下記方法があります。

（1）AD 変換終了割り込み (INTADC) を使用しない方法
ソフトウエアにて AD 変換終了フラグ (EOCF) をモニタすることで AD 変換終了を検出することが出来ますので、AD 変換開始後に EOCF フラグをポーリング処理する、もしくは一定周期で EOCF フラグをモニタする等を行ってください。

（2）AD 変換終了割り込み (INTADC) より優先順位の低い割り込み処理中に変換終了を検出する方法
割り込み優先順位が INTADC より低い割り込み処理中に AD 変換終了フラグ (EOCF) および割り込みラッチ IL15 を確認し、IL15=0 かつ EOCF=1 の条件が成立した場合には、PUSH/POP 操作に注意した上で AD 処理ルーチンを CALL してください。
なおこの際、INTADC より高い優先順位の割り込み要求がセットされている場合は、割り込み優先順位に反して AD 割り込み処理ルーチンを先に実行することになりますので、必要に応じて INTADC より上位の割り込み要求を確認した上で処理を行うことを推奨します。

13.6.2 アナログ入力端子電圧範囲

アナログ入力端子 (AIN0 ~ AIN7) は、VAREF ~ VSS 間でご使用ください。この範囲外の電圧が入力されるとその入力端子の変換値が不定となります。また他のアナログ入力端子の変換値にも影響を与えます。

13.6.3 アナログ入力兼用端子

アナログ入力端子 (AIN0 ~ AIN7) は、入出力ポートと兼用になっています。アナログ入力のいずれかを使用して AD 変換を実行する場合、それ以外のポートの入出力命令は実行しないでください。AD 変換精度が低下する場合があります。またアナログ入力兼用端子以外でも、隣接する端子への入出力によるノイズにより影響を受ける場合がありますので、注意が必要です。

13.6.4 ノイズ対策

アナログ入力端子の内部等価回路は、図 13-5 のようになっています。アナログ入力源の出力インピーダンスが高いほどノイズなどの影響を受けやすくなりますので、信号源の出力インピーダンスは 5 kΩ 以下になるように設計してください。また、コンデンサの外付けを推奨いたします。



図 13-5　アナログ入力等価回路と入力端子処理例

Not Recommended for New Design

Not Recommended for New Design

第 14 章 キーオンウェイクアップ (KWU)

TMP86CP27AFG は、P20($\overline{INT5}$/$\overline{STOP}$) 端子以外に STOP2 ~ STOP5 の 4 つの端子でも STOP モードの解除が可能です。

STOP2 ～ STOP5 の入力で STOP モードを解除する場合、$\overline{STOP}$ 端子の論理に注意が必要です。詳細については、後述の “ 14.2 制御 ” を参照してください。

14.1 構成



図 14-1 キーオンウェイクアップ回路

14.2 制御

STOP2 ～ STOP5 端子は、キーオンウェイクアップ制御レジスタ (STOPCR) によって、端子ごとに STOP モードの解除端子を許可 / 禁止することができます。STOP モードの解除入力に使用する端子はあらかじめ I/O ポートのレジスタにより入力端子状態に設定してください。

キーオンウェイクアップ制御レジスタ

STOPCR	7	6	5	4	3	2	1	0	
(0FAAH)	STOP5	STOP4	STOP3	STOP2					(初期値 : 0000 ****)

STOP5	STOP5 端子による STOP モード解除	0: 禁止 1: 許可	Write only
STOP4	STOP4 端子による STOP モード解除	0: 禁止 1: 許可	Write only
STOP3	STOP3 端子による STOP モード解除	0: 禁止 1: 許可	Write only
STOP2	STOP2 端子による STOP モード解除	0: 禁止 1: 許可	Write only

14.3 機能

STOP モードの起動はシステムレジスタ 1 (SYSCR1) にて行い、解除は STOP モード解除が許可されている STOP2 ～ STOP5 端子のいずれかの端子を “L” レベルにすることにより解除できます (注 1)。

Not Recommended for New Design

また、STOP2 ～ STOP5 端子の状態は、兼用する I/O ポートのレジスタを読み出すことにより確認できますので、STOP モードを起動する前に STOPCR によって許可された端子のレベルが “H” レベルになっていることを確認してください (注 2,3)。

注 1)　STOP モードの解除をエッジ解除モード (SYSCR1<RELM> = “0”) で行う場合、キーオンウェイクアップ制御レジスタ (STOPCR) によって STOP2 ～ STOP5 入力をすべて禁止にするか、入力が許可されている STOP2 ～ STOP5 端子を STOP モード中 “H” レベルに固定してください。

注 2)　レベル解除の場合、$\overline{\text{STOP}}$ 端子および STOP2 ～ STOP5 端子のいずれかが解除のレベルであると STOP モードに入らず、直ちに解除シーケンスに移ります。

注 3)　キーオンウェイクアップ入力とポート入力は入力回路が別系統となりますので、入力電圧のしきい値がそれぞれ異なります。従って STOP モード起動前にポート入力によって確認した値は、キーオンウェイクアップ入力の検出レベルと異なる場合があります。(図 14-2)

注 4)　$\overline{\text{STOP}}$ 端子は、入力を禁止する機能がありませんので、STOP2 ～ STOP5 入力によって STOP モードを解除する場合も、$\overline{\text{STOP}}$ 端子を STOP モード解除用の端子として機能します。

注 5)　キーオンウェイクアップ制御レジスタ (STOPCR) によって入力が許可されているキーオンウェイクアップ端子は、貫通電流が流れますのでアナログ電圧を印加しないでください。

注 6)　STOP2 ～ STOP5 入力によって STOP モードを解除する (“L” レベル) 場合は、STOP モード中 $\overline{\text{STOP}}$ 端子を必ず “L” レベルに固定してください。(図 14-3)



図 14-2　キーオンウェイクアップ入力とポート入力



図 14-3　$\overline{\text{STOP}}$ 端子と STOP2 ～ STOP5 端子の優先順位

表 14-1　STOP モードの解除レベル (エッジ)

端子名	解除レベル (エッジ)	
	SYSCR1<RELM>="1" (注 2)	SYSCR1<RELM>="0"
$\overline{\text{STOP}}$	"H" レベル	立ち上がりエッジ
STOP2	"L" レベル	使用禁止 (注 1)
STOP3	"L" レベル	使用禁止 (注 1)
STOP4	"L" レベル	使用禁止 (注 1)
STOP5	"L" レベル	使用禁止 (注 1)

Not Recommended for New Design

第 15 章 LCD ドライバ

TMP86CP27AFG は、液晶表示器 (LCD) を直接駆動するドライブおよびその制御回路を内蔵しています。LCD との接続端子は、次のとおりです。

1. セグメント出力 40 本 (SEG39 ~ SEG0)
2. コモン出力端子 4 本 (COM3 ~ COM0)

ほかに駆動用電源端子として、C0, C1, V1, V2, V3 端子があります。
直接駆動が可能な LCD は、次の 4 種類です。

1. 1/4 デューティ (1/3 バイアス）LCD 最大 160 画素 (8 セグメント × 20 桁)
2. 1/3 デューティ (1/3 バイアス）LCD 最大 120 画素 (8 セグメント × 15 桁)
3. 1/2 デューティ (1/2 バイアス）LCD 最大 80 画素 (8 セグメント × 10 桁)
4. スタティック LCD 最大 40 画素 (8 セグメント × 5 桁)

15.1 LCD ドライバの構成



図 15-1 LCD ドライバ

注） LCD ドライバは専用のデバイダ回路を内蔵しています。従って開発ツールのデバッガ使用時にブレーク処理を行っても LCD ドライバは出力を停止しません。

Not Recommended for New Design

15.2 LCD ドライバの制御

LCD ドライバの制御は、LCD 制御レジスタ (LCDCR) で行います。LCD ドライバの表示イネーブルは EDSP で制御します。

LCD ドライバ制御レジスタ

LCDCR (0028H)	7	6	5	4	3	2	1	0	
	EDSP	BRES	VFSEL		DUTY		SLF		(初期値 : 0000 0000)

EDSP	LCD 表示制御	0: ブランキング 1: 表示イネーブル				R/W
BRES	昇圧回路の設定	0: 昇圧回路ディゼーブル (外付け分割抵使用) 1: 昇圧回路 イネーブル				
VFSEL	昇圧周波数選択 [Hz]		NORMAL1/2, IDLE/1/2 モード		SLOW1/2, SLEEP0/1/2 モード	
			DV7CK = 0	DV7CK = 1		
		00	$fc/2^{13}$	$fs/2^{5}$	$fs/2^{5}$	
		01	$fc/2^{11}$	$fs/2^{3}$	$fs/2^{3}$	
		10	$fc/2^{10}$	$fs/2^{2}$	$fs/2^{2}$	
		11	$fc/2^{9}$	$fc/2^{9}$	–	
DUTY	LCD 駆動方式の設定	00: 1/4 デューティ (1/3 バイアス) 01: 1/3 デューティ (1/3 バイアス) 10: 1/2 デューティ (1/2 バイアス) 11: スタティック				
SLF	ペース周波数の選択 [Hz]		NORMAL1/2, IDLE/1/2 モード		SLOW1/2, SLEEP0/1/2 モード	
			DV7CK = 0	DV7CK = 1		
		00	$fc/2^{17}$	$fs/2^{9}$	$fs/2^{9}$	
		01	$fc/2^{16}$	$fs/2^{8}$	$fs/2^{8}$	
		10	$fc/2^{15}$	$fc/2^{15}$	–	
		11	$fc/2^{13}$	$fc/2^{13}$	–	

注 1)　昇圧回路の設定 <BRES> = “0” のときは $V_{DD} \geqq V_3 \geqq V_2 \geqq V_1 \geqq V_{SS}$, <BRES>= “1” のときは 5.5[v] $\geqq V_3 \geqq V_{DD}$ を満たす必要があります。これらの条件が適正でない場合、LCD 表示品位に影響を与えるばかりか、ポートに過電流が流れデバイスにダメージを与える可能性があります。

注 2)　昇圧回路がイネーブルの場合、LCD 駆動方式は 1/3 バイアスで使用する必要があります。従って <BRES> が “1” のとき、<DUTY> は “00B”、または “01B” を設定してください。

注 3)　－；設定しないでください。

Not recommended for New Design

15.2.1 LCD 駆動方式

LCD の駆動方式は、LCDCR<DUTY> により、4 種類の選択ができます。駆動方式は、イニシャルプログラムの中で、使用する LCD に合わせて初期化します。



注 1) f_F: フレーム周波数

注 2) V_{LCD3}: LCD 駆動電圧

図 15-2 LCD 駆動波形 (COM - SEG 端子間電位差)

Not Recommended for New Design

15.2.2　フレーム周波数

フレーム周波数 (f_F) は駆動方式とベース周波数により表 15-1 のように設定されます。ベース周波数は、使用する基本クロック周波数 fc および fs に応じて、LCDCR<SLF> により選択します。

表 15-1　フレーム周波数の設定 (高周波クロック)

(a) シングルクロックモード時、またはデュアルクロックモード時の DV7CK = “0” の場合

SLF	ベース周波数 [Hz]	フレーム周波数 [Hz]			
		1/4 デューティ	1/3 デューティ	1/2 デューティ	スタティック
00	$\frac{fc}{2^{17}}$	$\frac{fc}{2^{17}}$	$\frac{4}{3}\bullet\frac{fc}{2^{17}}$	$\frac{4}{2}\bullet\frac{fc}{2^{17}}$	$\frac{fc}{2^{17}}$
	(fc = 16 MHz)	122	163	244	122
	(fc = 8 MHz)	61	81	122	61
01	$\frac{fc}{2^{16}}$	$\frac{fc}{2^{16}}$	$\frac{4}{3}\bullet\frac{fc}{2^{16}}$	$\frac{4}{2}\bullet\frac{fc}{2^{16}}$	$\frac{fc}{2^{16}}$
	(fc = 8 MHz)	122	163	244	122
	(fc = 4 MHz)	61	81	122	61
10	$\frac{fc}{2^{15}}$	$\frac{fc}{2^{15}}$	$\frac{4}{3}\bullet\frac{fc}{2^{15}}$	$\frac{4}{2}\bullet\frac{fc}{2^{15}}$	$\frac{fc}{2^{15}}$
	(fc = 4 MHz)	122	163	244	122
	(fc = 2 MHz)	61	81	122	61
11	$\frac{fc}{2^{13}}$	$\frac{fc}{2^{13}}$	$\frac{4}{3}\bullet\frac{fc}{2^{13}}$	$\frac{4}{2}\bullet\frac{fc}{2^{13}}$	$\frac{fc}{2^{13}}$
	(fc = 1 MHz)	122	163	244	122

注)　fc: 高周波クロック周波数 [Hz]

表 15-2　フレーム周波数の設定 (低周波クロック)

(b) デュアルクロックモード時の DV7CK = “1”、または SYSCK = “1” の場合

SLF	ベース周波数 [Hz]	フレーム周波数 [Hz]			
		1/4 デューティ	1/3 デューティ	1/2 デューティ	スタティック
00	$\frac{fs}{2^{9}}$	$\frac{fs}{2^{9}}$	$\frac{4}{3}\bullet\frac{fs}{2^{9}}$	$\frac{4}{2}\bullet\frac{fs}{2^{9}}$	$\frac{fs}{2^{9}}$
	(fs = 32.768 kHz)	64	85	128	64
01	$\frac{fs}{2^{8}}$	$\frac{fs}{2^{8}}$	$\frac{4}{3}\bullet\frac{fs}{2^{8}}$	$\frac{4}{2}\bullet\frac{fs}{2^{8}}$	$\frac{fs}{2^{8}}$
	(fs = 32.768 kHz)	128	171	256	128

注)　fs: 低周波クロック周波数 [Hz]

Not Recommended for New Design

15.2.3 LCD 駆動電圧

TMP86CP27AFG は、LCD 駆動用電源として、外部より供給される基準電圧を内部の昇圧回路で昇圧 (降圧) したものを使用するか、外部電源を外付け抵抗により分割としたものを使用するかの選択ができます。この選択は LCD 制御レジスタ LCDCR<BRES> で行います。

15.2.3.1 昇圧回路を使用する場合 (LCDCR<BRES>="1" のとき)

昇圧回路使用時は V1 端子に接続された基準電圧を 2 倍、3 倍に昇圧し、セグメント / コモン信号用の出力電圧を発生させます。V2 端子に基準電源が接続された場合は、1/2 倍 (V1) に降圧、3/2 倍 (V3) に昇圧されます。V3 端子に基準電源が接続された場合は、1/3 倍 (V1) に降圧、2/3 倍 (V2) に降圧されます。

また、LCDCR<VFSEL> によって昇圧回路の基準周波数を選択することができます。昇圧周波数を速くするとセグメント / コモンの駆動能力は高くなりますが、その分消費電力が大きくなります。逆に昇圧周波数を遅くするとセグメント / コモンの駆動能力は低くなりますが、消費電力は少なくなります。駆動能力が不足すると LCD 表示が滲むなどの影響が現れますので、使用する LCD パネルに合わせて最適な設定値に調整してください。

昇圧回路の昇圧周波数に対する V3 端子の電流値容量を表 15-3 に示します。

注) 昇圧回路がイネーブルの場合、LCD 駆動方式は 1/3 バイアスで使用する必要があります。従って <BRES> が “1” のとき、<DUTY> は “00B”、または “01B” を設定してください。



a) 基準端子が V1 の場合



b) 基準端子が V2 の場合

Not Recommended for New Design



c) 基準端子が V3 の場合



d) 基準端子が V3 の場合

注 1)　TMP86CP27AFG で LCD の昇圧回路を使用するとき、昇圧回路の電源およびコンデンサは上図のように接続してください。

注 2)　基準電源を V1 端子以外に接続する場合、V1 端子と GND 間にコンデンサを接続してください。

注 3)　上図の接続方法は、従来製品のデータシートから接続例が変更されています。上図の接続方法を使うことによって昇圧特性が向上しますので、新規基板設計の際は上図の接続方法で開発することを推奨します。(従来の接続方法でも LCD 表示に影響はありません)。

図 15-3 昇圧回路使用時の LCD 電源接続例 (LCDCR<BRES>=“1”)

表 15-3 昇圧周波数に対する V3 端子の電流値容量 (Typ.)

VFSEL	昇圧周波数	FC = 16 MHz 時	FC = 8 MHz 時	FC = 4 MHz 時	FC = 32.768 MHz 時
00	$fc/2^{13}$ または $fs/2^{5}$	−37 mV/ μA	−80 mV/ μA	−138 mV/ μA	−76 mV/ μA
01	$fc/2^{11}$ または $fs/2^{3}$	−19 mV/ μA	−24 mV/ μA	−37 mV/ μA	−23 mV/ μA
10	$fc/2^{10}$ または $fs/2^{2}$	−17 mV/ μA	−19 mV/ μA	−24 mV/ μA	−18 mV/ μA
11	$fc/2^{9}$	−16 mV/ μA	−17 mV/ μA	−19 mV/ μA	—

注 1)　電源容量は、1mA あたり降下する電圧の値を示すものです。

注 2)　昇圧周波数はご使用の LCD パネルに合わせて、選択してください。

注 3)　安定した動作を保つため、基準端子 V1 または基準端子 V2 の電流容量値は上記容量の 10 倍以上を推奨します。例えば、昇圧周波数が $fc/2^{9}$(@fc = 8 MHz) のとき、基準端子 V1 の電流容量は、-1.7 mV/ mA 以上を推奨します。

Not Recommended for New Design

15.2.3.2 外付け分割抵抗を使用する場合 (LCDCR<BRES>="0" のとき)

外付け分割抵抗使用時は、外部電源を抵抗で分圧した電圧をそれぞれ V1, V2, V3 に入力しセグメント / コモン信号用の出力電圧を発生させます。

外部抵抗値を小さくするとセグメント / コモンの駆動能力は高くなりますが、その分消費電力が大きくなります。逆に外部抵抗値を大きくするとセグメント / コモンの駆動能力は低くなりますが、消費電力は少なくなります。駆動能力が不足すると LCD 表示が滲むなどの影響が現れますので、使用する LCD パネルに合わせて最適な抵抗値に調整してください。



図 15-4 外部分割抵抗使用時の LCD 電源接続例 (LCDCR<BRES>= “0”)

15.3 LCD 表示動作

15.3.1 表示データの設定

表示データは､DBR内に設けられた表示データ領域(0F80H ~ 0F93H番地の20バイト)に格納します。

表示データ領域に格納された表示データは、ハードウエアにより自動的に読み出され、LCD ドライバへ送出されます。LCD ドライバは、表示データと駆動方式に従い、セグメント信号、コモン信号を発生します。従って、表示パターンの変更は、プログラムで表示データ領域の内容を書き替えることで行えます。

表 15-5 に、表示データ領域と SEG/COM 端子の対応を示します。表示データが “1” のとき点灯し、“0” のとき消灯します。

LCD の駆動方式によって駆動可能な画素数が異なりますので、表示データを格納するために使用する表示データ領域のビット数も異なります。従って、表示データの格納に使用しないビットや、LCD を接続しないアドレスに相当するデータメモリは、通常のユーザー処理データの格納に使用できます (表 15-4 参照)。

注) 表示データ領域の内容は、電源投入時不定になりますのでイニシャライズルーチンで初期設定を行ってください。

Not Recommended for New Design

表 15-4 表示データの格納に使用するビット

駆動方式	ビット 7/3	ビット 6/2	ビット 5/1	ビット 4/0
1/4 デューティ	COM3	COM2	COM1	COM0
1/3 デューティ	–	COM2	COM1	COM0
1/2 デューティ y	–	–	COM1	COM0
スタティック	–	–	–	COM0

注) –: 表示データの格納に使用しないビット

表 15-5 LCD 表示データ領域 (DBR)

アドレス	ビット 7	ビット 6	ビット 5	ビット 4	ビット 3	ビット 2	ビット 1	ビット 0
0F80H	SEG1				SEG0			
0F81H	SEG3				SEG2			
0F82H	SEG5				SEG4			
0F83H	SEG7				SEG6			
0F84H	SEG9				SEG8			
0F85H	SEG11				SEG10			
0F86H	SEG13				SEG12			
0F87H	SEG15				SEG14			
0F88H	SEG17				SEG16			
0F89H	SEG19				SEG18			
0F8AH	SEG21				SEG20			
0F8BH	SEG23				SEG22			
0F8CH	SEG25				SEG24			
0F8DH	SEG27				SEG26			
0F8EH	SEG29				SEG28			
0F8FH	SEG31				SEG30			
0F90H	SEG33				SEG32			
0F91H	SEG35				SEG34			
0F92H	SEG37				SEG36			
0F93H	SEG39				SEG38			
	COM3	COM2	COM1	COM0	COM3	COM2	COM1	COM0

15.3.2 ブランキング

LCDCR<EDSP> を “0” にクリアすることによりブランキングがかかります。ブランキングは、COM/SEG 端子に GND レベルを出力することにより LCD を消灯します。

STOP モードに入ると LCDCR<EDSP> が “0” にクリアされ、自動的にブランキングがかかります。STOP モード復帰後、LCD の再表示を行うには LCDCR<EDSP> を “1” にセットする必要があります。

注) リセット時、セグメント専用端子出力、コモン出力は GND レベルとなりますが、入出力ポート / セグメント兼用端子出力はハイインピーダンス状態となります。従って、外部からのリセット入力が著しく長くなる場合は LCD 表示が滲むなどの影響を及ぼす恐れがあります。

Not Recommended for New Design

15.4 LCD ドライバの制御方法

15.4.1 初期設定

初期設定のフローチャートを、図 15-5 に示します。

（プログラム例）40 セグメント × 4 コモン、1/4 デューティ LCD をフレーム周波数 $fc/2^{16}$ [Hz] 、昇圧周波数 $fc/2^{13}$ [Hz] で動作させる場合。

```
LD      (LCDCR), 01000001B   ; LCD 駆動方法の設定、フレーム周波数の設定、昇圧周波数の設定、
                             昇圧回路イネーブル
LD      (PxLCR), 0FFH        ; PxLCR レジスタの設定 (x; I/O ポート番号 )
 :        :
 :        :                  ; 表示データの初期値設定
LD      (LCDCR), 11000001B   ; 表示イネーブル
```



図 15-5 LCD ドライバの初期設定

15.4.2 表示データの格納

通常、表示データはプログラムメモリ (ROM) に固定データとして用意しておき、ロード命令により、表示データ領域に格納します。

Not Recommended for New Design

（プログラム例）1/4 デューティ LCD を用いて、データメモリの 80H 番地に格納されている BCD データに対応する数字を表示する場合 (COM, SEG 端子と LCD との接続を図 15-6 としたとき) の表示データは、表 15-6 のようになります。

```
        LD      A, (80H)
        ADD     A, TABLE-$-7
        LD      HL, 0F80H
        LD      W, (PC + A)
        LD      (HL), W
        RET
TABLE:  DB      11011111B, 00000110B,
                11100011B, 10100111B,
                00110110B, 10110101B,
                11110101B, 00010111B,
                11110111B, 10110111B
```

注) DB はバイトデータ定義命令



図 15-6 COM, SEG 端子接続例 (1/4 デューティ)

表 15-6 表示データ (1/4 デューティ) の例

数字	表示	表示データ	数字	表示	表示データ
0	0.	11011111	5	5	10110101
1	1	00000110	6	6	11110101
2	2	11100011	7	7	00000111
3	3	10100111	8	8	11110111
4	4	00110110	9	9	10110111

Not Recommended for New Design

Example 2: 1/2 デューティ LCD を用いて、表 15-6 と同様の数字表示を行う場合の表示データの例を表 15-7 に示します。COM 端子および SEG 端子の接続方法は図 15-7 の例を用います。



図 15-7 COM, SEG 端子接続例

表 15-7 表示データ (1/2 デューティ) の例

数字	表示データ		数字	表示データ	
	上位アドレス	下位アドレス		上位アドレス	下位アドレス
0	**01**11	**01**11	5	**11**10	**01**01
1	**00**10	**00**10	6	**11**11	**01**01
2	**10**01	**01**11	7	**01**10	**00**11
3	**10**10	**01**11	8	**11**11	**01**11
4	**11**10	**00**10	9	**11**10	**01**11

注) *: Don’t care

Not Recommended for New Design

15.4.3 駆動出力例



図 15-8 1/4 デューティ (1/3 バイアス) 駆動

Not Recommended for New Design



図 15-9 1/3 デューティ (1/3 バイアス) 駆動

Not Recommended for New Design



図 15-10　1/2 デューティ (1/2 バイアス) 駆動

Not Recommended for New Design



表示データ領域

アドレス

$0F80_H$	***0 ***1
$0F81_H$	***1 ***1
$0F82_H$	***1 ***0
$0F83_H$	***0 ***1

*: Don't care



図 15-11 スタティック駆動

Not Recommended for New Design

Not Recommended for New Design

第 16 章 端子の入出力回路

16.1 制御端子

TMP86CP27AFG の制御端子の入出力回路を示します。

制御端子	入出力	回路	備考
XIN XOUT	入力 出力		高周波発振子接続端子 R_f = 1.2 MΩ (typ.) R_O = 0.5 kΩ (typ.)
XTIN XTOUT	入力 出力		低周波発振子接続端子 R_f = 6 MΩ (typ.) R_O = 220 kΩ (typ.)
$\overline{\text{RESET}}$	入力		ヒステリシス入力 プルアップ抵抗内蔵 R_{IN} = 220 kΩ (typ.) R = 100 Ω (typ.)
TEST	入力		プルダウン抵抗内蔵 R_{IN} = 70 kΩ (typ.) R = 100 Ω (typ.)

注) TMP86PS27 の TEST 端子には、プルダウン抵抗 (R) と保護ダイオード (D_1) は内蔵されていません。MCU モードでは、必ず "L" レベルに固定してください。

Not Recommended for New Design

16.2 入出力ポート

ポート	入出力	入出力回路およびコード	備考
P0	入出力	初期値 "High-Z"　SEG出力 VDD データ出力 禁止 R 端子入力	トライステート出力 ヒステリシス入力 R = 100 Ω (typ.) LCD セグメント出力兼用
P1	入出力	初期値 "High-Z"　SEG出力 VDD データ出力 禁止 R 端子入力	トライステート出力 R = 100 Ω (typ.) LCD セグメント出力兼用
P2	入出力	初期値 "High-Z" VDD データ出力 R 端子入力	シンクオープンドレイン出力 ヒステリシス入力 R = 100 Ω (typ.)
P3	入出力	初期値 "High-Z" VDD Pch 制御 データ出力 R 端子入力	シンクオープンドレイン または C-MOS 出力 ヒステリシス入力 大電流出力 (Nch) R = 100 Ω (typ.)
P4	入出力	初期値 "High-Z" VDD Pch 制御 データ出力 R 端子入力	シンクオープンドレイン または C-MOS 出力 ヒステリシス入力 R = 100 Ω (typ.)

注）P0, P1 ポートは入力電圧の絶対最大定格は –0.3~VDD + 0.3 [V] となります。

Not Recommended for New Design

ポート	入出力	入出力回路およびコード	備考
P5 P7	入出力	初期値 "High-Z" SEG出力 データ出力 端子入力 R	シンクオープンドレイン出力 R = 100 Ω (typ.) LCD セグメント出力兼用
P6	入出力	初期値 "High-Z" AIN VDD データ出力 禁止 端子入力 R	トライステート入出力 ヒステリシス入力 R = 100 Ω (typ.) アナログ入力兼用

注） P5, P7 ポートは入力電圧の絶対最大定格は –0.3~VDD + 0.3 [V] となります。

Not Recommended for New Design

Not Recommended for New Design

第 17 章 電気的特性

17.1 絶対最大定格

絶対最大定格とは、瞬時たりとも超えてはならない規格であり、どの 1 つの項目も超えることができない規格です。絶対最大定格を超えると、破壊や劣化の原因となり、破裂・燃焼による傷害を負うことがあります。従って、必ず絶対最大定格を超えないように、応用機器の設計を行ってください。

(V_{SS} = 0 V)

項目	記号	端子	規格	単位
電源電圧	V_{DD}		−0.3~6.5	V
入力電圧	V_{IN}		−0.3~V_{DD} + 0.3	V
出力電圧	V_{OUT}		−0.3~V_{DD} + 0.3	V
出力電流 (1 端子当たり)	I_{OUT1}	P0, P1, P3, P4, P6 ポート	−1.8	mA
	I_{OUT2}	P0, P1, P2, P4, P5, P6, P7 ポート	3.2	mA
	I_{OUT3}	P3 ポート	30	mA
出力電流 (全端子総計)	ΣI_{OUT1}	P0, P1, P3, P4, P6 ポート	−30	mA
	ΣI_{OUT2}	P0, P1, P2, P4, P5, P6, P7 ポート	60	mA
	ΣI_{OUT3}	P3 ポート	80	mA
消費電力 [Topr = 85°C]	PD		250	mW
はんだ付け温度 (時間)	Tsld		260 (10 s)	°C
保存温度	Tstg		−55~125	°C
動作温度	Topr		−40~85	°C

Not Recommended for New Design

17.2 推奨動作条件

推奨動作条件とは、製品が一定の品質を保って正常に動作するために推奨する使用条件です。推奨動作条件 (電源電圧、動作温度範囲、AC/DC 規定値) から外れる動作条件で使用した場合、誤動作が生じる恐れがあります。従ってご使用の条件に対して、必ず推奨動作条件の範囲を超えないように、応用機器の設計を行ってください。

(V_{SS} = 0 V, Topr = –40~85°C)

項目	記号	端子	条件		Min	Max	単位
電源電圧	V_{DD}		fc = 16 MHz	NORMAL1, 2 モード	4.5	5.5	V
				IDLE0, 1, 2 モード			
			fc = 8 MHz	NORMAL1, 2 モード	2.7		
				IDLE0, 1, 2 モード			
			fs = 32.768 kHz	SLOW1, 2 モード			
				SLEEP0, 1, 2 モード			
			STOP モード		2.0		
高レベル入力電圧	V_{IH1}	ヒステリシス入力を除く	V_{DD} ≧ 4.5 V		V_{DD} × 0.70	V_{DD}	
	V_{IH2}	ヒステリシス入力			V_{DD} × 0.75		
	V_{IH3}		V_{DD} < 4.5 V		V_{DD} × 0.90		
低レベル入力電圧	V_{IL1}	ヒステリシス入力を除く	V_{DD} ≧ 4.5 V		0	V_{DD} × 0.30	
	V_{IL2}	ヒステリシス入力				V_{DD} × 0.25	
	V_{IL3}		V_{DD} < 4.5 V			V_{DD} × 0.10	
クロック周波数	fc	XIN, XOUT	V_{DD} = 4.5 V~5.5 V		1.0	16.0	MHz
			V_{DD} = 2.7 V~5.5 V			8.0	
	fs	XTIN, XTOUT			30.0	34.0	kHz

Not Recommended for New Design

17.3 DC 特性

(V_{SS} = 0 V, Topr = –40~85°C)

項目	記号	端子	条件	Min	Typ.	Max	単位
ヒステリシス電圧	V_{HS}	ヒステリシス入力		–	0.9	–	V
入力電流	I_{IN1}	TEST	V_{DD} = 5.5 V, V_{IN} = 5.5 V/0 V	–	–	±2	μA
	I_{IN2}	シンクオープンドレイン , トライステートポート					
	I_{IN3}	$\overline{RESET}$, $\overline{STOP}$					
入力抵抗	R_{IN1}	TEST プルダウン		–	70	–	kΩ
	R_{IN2}	$\overline{RESET}$ プルアップ		100	220	450	
発振帰還抵抗	Rfx	XIN-XOUT		–	1.2	–	MΩ
	Rfxt	XTIN-XTOUT		–	6	–	
出力リーク電流	I_{LO1}	シンクオープンドレイン	V_{DD} = 5.5 V, V_{OUT} = 5.5 V	–	–	2	μA
	I_{LO2}	トライステートポート	V_{DD} = 5.5 V, V_{OUT} = 5.5 V/0 V	–	–	±2	
高レベル出力電圧	V_{OH}	トライステートポート	V_{DD} = 4.5 V, I_{OH} = –0.7 mA	4.1	–	–	V
低レベル出力電圧	V_{OL}	XOUT, XTOUT, P3 ポートを除く	V_{DD} = 4.5 V, I_{OL} = 1.6 mA	–	–	0.4	
低レベル出力電流	I_{OL1}	XOUT, XTOUT, P3 ポートを除く	V_{DD} = 4.5 V, V_{OL} = 0.4 V	–	1.6	–	mA
	I_{OL2}	大電流 (P3 ポート)	V_{DD} = 4.5 V, V_{OL} = 1.0 V	–	20	–	
NORMAL1, 2 モード時電源電流	I_{DD}		V_{DD} = 5.5 V V_{IN} = 5.3 V/0.2 V fc = 16 MHz fs = 32.768 kHz	–	9.5	12	
IDLE0, 1, 2 モード時電源電流				–	7	8.5	
SLOW1 モード時電源電流			V_{DD} = 3.0 V V_{IN} = 2.8 V/0.2 V fs = 32.768 kHz	–	9	12	μA
SLEEP1 モード時電源電流				–	7	11	
SLEEP0 モード時電源電流				–	5	9	
STOP モード時電源電流			V_{DD} = 5.5 V V_{IN} = 5.3 V/0.2 V	–	0.5	10	

注 1) Typ. 値は、条件に指定なき場合 Topr = 25°C, V_{DD} = 5 V 時の値を示します。

注 2) 入力電流 I_{IN1}, I_{IN3}: プルアップまたはプルダウン抵抗による電流を除きます。

注 3) I_{DD} は、I_{REF} を含みません。

注 4) SLOW2, SLEEP2 モードの各電源電流は、IDLE0, 1, 2 モードと同等です。

Not Recommended for New Design

17.4 AD 変換特性

(V_{SS} = 0.0 V, 4.5 V ≦ V_{DD} ≦ 5.5 V, Topr = –40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
アナログ基準電源電圧	V_{AREF}		A_{VDD} – 1.0	–	A_{VDD}	V
アナログ制御回路電源電圧	A_{VDD}		V_{DD}			
	A_{VSS}		V_{SS}			
アナログ基準電源電圧範囲	ΔV_{AREF}	V_{AREF} – A_{VSS}	3.5	–	V_{DD}	
アナログ入力電圧範囲	V_{AIN}		V_{SS}	–	V_{AREF}	
アナログ基準電圧電源電流	I_{REF}	V_{DD} = A_{VDD} = V_{AREF} = 5.5 V V_{SS} = A_{VSS} = 0.0 V	–	0.6	1.0	mA
非直線性誤差		V_{DD} = A_{VDD} = 5.0 V V_{SS} = A_{VSS} = 0.0 V V_{AREF} = 5.0 V	–	–	±2	LSB
ゼロ誤差			–	–	±2	
フルスケール誤差			–	–	±2	
総合誤差			–	–	±4	

(V_{SS} = 0.0 V, 2.7 V ≦ V_{DD} < 4.5 V, Topr = –40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
アナログ基準電源電圧	V_{AREF}		A_{VDD} – 1.0	–	A_{VDD}	V
アナログ制御回路電源電圧	A_{VDD}		V_{DD}			
	A_{VSS}		V_{SS}			
アナログ基準電源電圧範囲	ΔV_{AREF}	V_{AREF} – A_{VSS}	2.5	–	V_{DD}	
アナログ入力電圧範囲	V_{AIN}		V_{SS}	–	V_{AREF}	
アナログ基準電圧電源電流	I_{REF}	V_{DD} = A_{VDD} = V_{AREF} = 4.5 V V_{SS} = A_{VSS} = 0.0 V	–	0.5	0.8	mA
非直線性誤差		V_{DD} = A_{VDD} = 2.7 V V_{SS} = A_{VSS} = 0.0 V V_{AREF} = 2.7 V	–	–	±2	LSB
ゼロ誤差			–	–	±2	
フルスケール誤差			–	–	±2	
総合誤差			–	–	±4	

注 1)　総合誤差は量子化誤差を除いたすべての誤差を総合した誤差です。
注 2)　変換時間は電源電圧範囲によって推奨値が異なります。変換時間については、レジスタ構成を参照ください。
注 3)　AIN 入力端子への入力電圧は V_{AREF}~V_{SS} 範囲内でご使用ください。範囲外の電圧が入力されると、変換値が不定となり、他のチャネルの変換値にも影響を与えます。
注 4)　アナログ基準電源電圧範囲 : ΔV_{AREF} = V_{AREF} – A_{VSS}
注 5)　AD コンバータを使用しない場合、A_{VDD} 端子は V_{DD} レベルに固定してください。

Not Recommended for New Design

17.5 AC 特性

(V_{SS} = 0 V, V_{DD} = 4.5~5.5 V, Topr = –40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
マシンサイクルタイム	tcy	NORMAL1, 2 モード時	0.25	–	4	μs
		IDLE0, 1, 2 モード時				
		SLOW1, 2 モード時	117.6	–	133.3	
		SLEEP0, 1, 2 モード時				
高レベルクロックパルス幅	t_{WCH}	外部クロック動作 (XIN 入力) fc = 16 MHz 時	–	31.25	–	ns
低レベルクロックパルス幅	t_{WCL}					
高レベルクロックパルス幅	t_{WSH}	外部クロック動作 (XTIN 入力) fs = 32.768 kHz 時	–	15.26	–	μs
低レベルクロックパルス幅	t_{WSL}					

(V_{SS} = 0 V, V_{DD} = 2.7~4.5 V, Topr = –40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
マシンサイクルタイム	tcy	NORMAL1, 2 モード時	0.5	–	4	μs
		IDLE0, 1, 2 モード時				
		SLOW1, 2 モード時	117.6	–	133.3	
		SLEEP0, 1, 2 モード時				
高レベルクロックパルス幅	t_{WCH}	外部クロック動作 (XIN 入力) fc = 8 MHz 時	–	62.5	–	ns
低レベルクロックパルス幅	t_{WCL}					
高レベルクロックパルス幅	t_{WSH}	外部クロック動作 (XTIN 入力) fs = 32.768 kHz 時	–	15.26	–	μs
低レベルクロックパルス幅	t_{WSL}					

Not Recommended for New Design

17.6 推奨発振条件



(1) 高周波発振　　(2) 低周波発振

注 1)　発振の安定には、発振子の位置、負荷容量等を適切にする必要があります。これらは、基板パターンにより大きな影響を受けます。よって安定した発振を得るために、ご使用される基板での評価をされるようお願いいたします。

注 2)　弊社マイクロコントローラの発振子として、(株) 村田製作所のセラミック発振子を推奨します。
詳細につきましては、下記アドレスの同社ホームページをご参照ください。

http://www.murata.co.jp

17.7 取り扱い上のご注意

- 鉛フリー品 (G 付製品）へのはんだ濡れ性についての注意事項
  試験項目
    はんだ付け性
  試験条件
    230°C　5 秒間 1 回 R タイプフラックス使用 (鉛はんだ使用時)
    245°C　5 秒間 1 回 R タイプフラックス使用 (鉛フリーはんだ使用時)
  備考
    フォーミングまでのはんだ付着率 95% を良品とする。
- ブラウン管などの高電界のかかるところで使用する場合は、正常動作を保つためにパッケージを電気的にシールドすることを推奨します。

Not Recommended for New Design

第 18 章 外形寸法

P-QFP80-1420-0.80B Unit: mm



Not Recommended for New Design

Not Recommended
for New Design

あとがき

この資料は TMP86CP27AFG のハードウエア (LSI) を中心にした動作機能および電気的特性を説明した技術資料です。

当社ではソフトウエア開発をより効果的に行うため、多くの開発ツールおよび基本ソフトウエアを用意しております。

これらの開発ツールはマイコンハードウエア (LSI) の発展を見越した仕様になっており、長期に渡って使用することができます。またハードウエア / ソフトウエアともバージョンアップのためのアフターサービスも行っており安心してお使いいただけます。

また、昨今の CMOS LSI の製造技術の発展は目覚しいものがありマイクロコンピュータシステム用 LSI も次々と改良が加えられております。本資料に掲載されている品種も時代とともに改良することがありますのでご使用に当たりましてはご確認の上ご採用いただきますようお願い申し上げます。

当社では優れた MOS 製造技術、特に実績のある CMOS 技術を生かし高速、高集積のパフォーマンスの高いマイクロコンピュータを開発してまいります。

また応用範囲の広がりとともに多様化しているパッケージへのご要望にも応えていく用意も行っております。

今後とも末永く東芝マイクロコンピュータをご利用いただきますようお願い申し上げます。

２００６年８月２９日

Not Recommended for New Design

Not Recommended for New Design

8 ビットマイクロコントローラ

TMP86CP27AFG

発行年月日	２００６年 ８月 ２９日
発行	株式会社東芝セミコンダクター社
編集	東芝 LSI システムサポート株式会社