TOSHIBA

8 ビットマイクロコントローラ

TLCS-870/C シリーズ

TMP86C808DMG

Not Recommended for New Design

株式会社 東芝 セミコンダクター社

● 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることのないように、購入者側の責任において、機器の安全設計を行うことをお願いします。
なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」などでご確認ください。021023_A

● 本資料に掲載されている製品は、一般的電子機器（コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など）に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器（原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置など）にこれらの製品を使用すること（以下“特定用途”という）は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。021023_B

● 本資料に掲載されている製品を、国内外の法令、規則及び命令により製造、使用、販売を禁止されている応用製品に使用することはできません。060106_Q

● 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。021023_C

● 本資料に掲載されている製品のうち外国為替および外国貿易法により、輸出または海外への提供が規制されているものがあります。021023_F

● 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。021023_D

● マイコン製品の信頼性予測については、「品質保証と信頼性 / 取り扱い上のご注意とお願い」の 1.3 項に記載されておりますのでかならずお読みください。030519_S

Not Recommended for New Design

©TOSHIBA CORPORATION 2007
All Rights Reserved

改訂履歴

日付	版	改訂理由
2005/7/20	1	First Release
2005/8/24	2	内容改訂
2005/10/21	3	内容改訂
2005/11/17	4	内容改訂
2005/11/30	5	内容改訂
2006/5/10	6	内容改訂
2006/5/25	7	定期更新、本文変更なし
2006/9/19	8	内容改訂
2007/2/16	9	内容改訂
2007/7/6	10	内容改訂
2008/8/29	11	内容改訂

Not Recommended for New Design

UART ノイズ除去時間設定における注意事項

本製品に搭載されている UART を使用する場合、転送クロック選択 (BRG) により、ノイズ除去時間設定(RXDNC設定)には以下の制約があります。"○"の箇所にて使用し、"－"の箇所は設定しないでください。

なお、転送クロックとしてタイマカウンタ割り込みを使用する場合、転送クロックはタイマカウンタソースクロック [Hz] ÷ TTREG 設定値で計算されます。

BRG 設定	転送クロック [Hz]	RXDNC 設定			
		00 （ノイズ除去なし）	01 （31/fc[s] 未満のパルス除去）	10 （63/fc[s] 未満のパルス除去）	11 （127/fc[s] 未満のパルス除去）
000	fc/13	○	○	○	－
110 （タイマカウンタ割り込みでの転送クロックが右記となる場合）	fc/8	○	－	－	－
	fc/16	○	○	－	－
	fc/32	○	○	○	－
上記以外		○	○	○	○

Not Recommended for New Design

Not Recommended
for New Design

目　次

TMP86C808DMG

1.1　特　長 1
1.2　ピン配置図. 3
1.3　ブロック図. 4
1.4　端子機能 5

第 2 章　動作説明

2.1　CPU コア機能 7
2.1.1　メモリアドレスマップ 7
2.1.2　プログラムメモリ (MaskROM) 7
2.1.3　データメモリ (RAM) 7
2.2　システムクロック制御回路 9
2.2.1　クロックジェネレータ 9
2.2.2　タイミングジェネレータ 10
2.2.2.1　タイミングジェネレータの構成
2.2.2.2　マシンサイクル
2.2.3　動作モードの種類 11
2.2.3.1　シングルクロックモード
2.2.3.2　デュアルクロックモード
2.2.3.3　STOP モード
2.2.3.4　各動作モードの遷移
2.2.4　動作モードの制御 16
2.2.4.1　STOP モード
2.2.4.2　IDLE1/2 モード , SLEEP1/2 モード
2.2.4.3　IDLE0, SLEEP0 モード
2.2.4.4　SLOW モード
2.3　リセット回路. 31
2.3.1　外部リセット入力 31
2.3.2　アドレストラップ リセット 32
2.3.3　ウォッチドッグタイマ リセット 32
2.3.4　システムクロックリセット 32

第 3 章　割り込み制御回路

3.1　割り込みラッチ (IL15 ~ IL2) 33
3.2　割り込み許可レジスタ (EIR). 35
3.2.1　割り込みマスタ許可フラグ (IMF) 35
3.2.2　割り込み個別許可フラグ (EF15 ~ EF4) 35
3.3　割り込み要因の選択 (INTSEL). 38
3.4　割り込み処理. 39
3.4.1　割り込み受け付け処理 39
3.4.2　汎用レジスタ退避 / 復帰処理 40
3.4.2.1　プッシュ / ポップ命令による汎用レジスタの退避 / 復帰
3.4.2.2　転送命令による汎用レジスタの退避 / 復帰
3.4.3　割り込みリターン 41
3.5　ソフトウエア割り込み (INTSW). 43
3.5.1　アドレスエラー検出 43

Not Recommended for New Design

3.5.2 デバッギング 43
3.6 未定義命令割り込み (INTUNDEF) 43
3.7 アドレストラップ割り込み (INTATRAP) 43
3.8 外部割り込み 44

第 4 章 スペシャルファンクションレジスタ

4.1 SFR 47

第 5 章 入出力ポート

5.1 P0 (P07~P00) ポート (大電流) 50
5.2 P1 (P14~P10) ポート 51
5.3 P2 (P22~P20) ポート 52
5.4 P3 (P37~P30) ポート 53

第 6 章 タイムベースタイマ (TBT)

6.1 タイムベースタイマ 55
6.1.1 構成 55
6.1.2 制御 55
6.1.3 機能 56
6.2 デバイダ出力 (DVO) 57
6.2.1 構成 57
6.2.2 制御 57

第 7 章 ウォッチドッグタイマ (WDT)

7.1 ウォッチドッグタイマの構成 59
7.2 ウォッチドッグタイマの制御 59
7.2.1 ウォッチドッグタイマによる暴走検出の方法 59
7.2.2 ウォッチドッグタイマのイネーブル 61
7.2.3 ウォッチドッグタイマのディセーブル 61
7.2.4 ウォッチドッグタイマ割り込み (INTWDT) 62
7.2.5 ウォッチドッグタイマリセット 62
7.3 アドレストラップ 63
7.3.1 内蔵 RAM 領域のアドレストラップ選択 (ATAS) 63
7.3.2 アドレストラップ発生時の動作選択 (ATOUT) 63
7.3.3 アドレストラップ割り込み (INTATRAP) 63
7.3.4 アドレストラップリセット 64

第 8 章 16 ビットタイマカウンタ 1 (TC1)

8.1 構成 65
8.2 制御 66
8.3 機能 68
8.3.1 タイマモード 68
8.3.2 外部トリガタイマモード 70
8.3.3 イベントカウンタモード 72
8.3.4 ウィンドウモード 73

Not Recommended for New Design

8.3.5 パルス幅測定モード 74
8.3.6 プログラマブルパルスジェネレート (PPG) 出力モード 77

第 9 章 8 ビットタイマカウンタ (TC3, TC4)

9.1 構成 81
9.2 制御 82
9.3 機能 88
9.3.1 8 ビットタイマモード (TC3, 4) 88
9.3.2 8 ビットイベントカウンタモード (TC3, 4) 89
9.3.3 8 ビットプログラマブル デバイダ出力 (PDO) モード (TC3, 4) 89
9.3.4 8 ビットパルス幅変調 (PWM) 出力モード (TC3, 4) 92
9.3.5 16 ビットタイマモード (TC3 + 4) 94
9.3.6 16 ビットイベントカウンタモード (TC3 + 4) 95
9.3.7 16 ビットパルス幅変調 (PWM) 出力モード (TC3 + 4) 95
9.3.8 16 ビットプログラマブルパルスジェネレート (PPG) 出力モード (TC3 + 4) 98
9.3.9 ウォーミングアップカウンタモード 100
9.3.9.1 低周波ウォーミングアップカウンタモード
(NORMAL1 → NORMAL2 → SLOW2 → SLOW1)
9.3.9.2 高周波ウォーミングアップカウンタモード
(SLOW1 → SLOW2 → NORMAL2 → NORMAL1)

第 10 章 非同期型シリアルインターフェース (UART)

10.1 構成 103
10.2 制御 104
10.3 転送データフォーマット 106
10.4 転送レート 107
10.5 データのサンプリング方法 107
10.6 STOP ビット長 108
10.7 パリティ 108
10.8 送受信動作 108
10.8.1 データ送信動作 108
10.8.2 データ受信動作 108
10.9 ステータスフラグ 109
10.9.1 パリティエラー 109
10.9.2 フレーミングエラー 109
10.9.3 オーバランエラー 109
10.9.4 受信バッファフル 110
10.9.5 送信バッファエンプティ 110
10.9.6 送信終了フラグ 111

第 11 章 シリアル拡張インタフェース (SEI)

11.1 特長 113
11.2 SEI レジスタ 114
11.2.1 SEI コントロールレジスタ (SECR) 114
11.2.1.1 転送レート
11.2.2 SEI ステータスレジスタ (SESR) 115
11.2.3 SEI データレジスタ (SEDR) 116
11.3 SEI 動作 116
11.3.1 SEI クロックの位相と極性の制御 116
11.3.2 SEI データとクロックのタイミング 116
11.4 SEI 端子機能 117
11.4.1 SCLK 端子 117

Not Recommended for New Design

11.4.2 MISO/MOSI 端子 117
11.4.3 SS 端子 117
11.5 SEI 転送フォーマット 118
11.5.1 CPHA (SECR レジスタのビット 2) = 0 のフォーマット 118
11.5.2 CPHA = 1 のフォーマット 119
11.6 機能説明 120
11.7 割り込み発生 121
11.8 SEI システムエラー 121
11.8.1 ライト衝突エラー 121
11.8.2 オーバフローエラー 121
11.9 バスドライバの保護について 122

第 12 章 8 ビット AD コンバータ

12.1 構成 123
12.2 制御 124
12.3 機能 127
12.3.1 AD コンバータの動作 127
12.3.2 レジスタの設定 127
12.3.3 AD 変換時の STOP/SLOW モード 128
12.3.4 入力電圧と変換結果 129
12.4 AD コンバータの注意事項 130
12.4.1 アナログ入力端子電圧範囲 130
12.4.2 アナログ入力兼用端子 130
12.4.3 ノイズ対策 130

第 13 章 キーオンウェイクアップ (KWU)

13.1 キーオンウェイクアップの構成 131
13.2 制御 132

第 14 章 端子の入出力回路

14.1 制御端子 133
14.2 入出力ポート 134

第 15 章 電気的特性

15.1 絶対最大定格 135
15.2 動作条件 136
15.3 DC 特性 137
15.4 AD 変換特性 138
15.5 SEI 動作条件 (スレーブモード) 138
15.6 AC 特性 139
15.7 推奨発振条件 140
15.8 取り扱い上のご注意 140

第 16 章 外形寸法

Not Recommended for New Design

Not Recommended
for New Design

Not Recommended
for New Design

CMOS 8 ビット マイクロコントローラ

TMP86C808DMG

製品形名	ROM (マスク ROM)	RAM	パッケージ	FLASH 内蔵品	エミュレーション チップ
TMP86C808DMG	8192 バイト	256 バイト	SSOP30-P-56-0.65	TMP86F808DMG	TMP86C908XB

1.1 特　長

- 8 ビットシングルチップマイクロコントローラ : TLCS-870/C シリーズ
  - 最小実行時間 :

    0.25 μs (16 MHz 動作時)

    122 μs (32.768 kHz 動作時)
  - 基本機械命令 : 132 種類 731 命令
- 割り込み要因 17 要因 (外部 : 5, 内部 : 12)
- 入出力ポート (24 端子)

  大電流出力 8 端子 (Typ. 20mA)

- プリスケーラ
  - タイムベースタイマ機能
  - デバイダ出力機能
- ウォッチドッグタイマ
  - 割り込み / 内部リセット発生の選択 (プログラマブル)
- 16 ビットタイマカウンタ :1 チャネル
  - タイマ , イベントカウンタ ,PPG(プログラマブル矩形波) 出力 , パルス幅測定 , 外部トリガタイマ , ウィンドウモード
- 8 ビットタイマカウンタ : 2 チャネル
  - タイマ , イベントカウンタ
  - PDO (Programmable Divider Output) モード
  - PWM (パルス幅変調出力)
  - PPG モード
  - 16 ビットモード (タイマ 2 チャネルを組み合わせて使用)

Not Recommended for New Design

060629TBP

- 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることのないように、購入者側の責任において、機器の安全設計を行うことをお願いします。
  なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」などでご確認ください。021023 _ A
- 本資料に掲載されている製品は、一般的電子機器 (コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など) に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器 (原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置など) にこれらの製品を使用すること (以下 " 特定用途 " という) は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。021023 _ B
- 本資料に掲載されている製品を、国内外の法令、規則および命令により製造、使用、販売を禁止されている応用製品に使用することはできません。060106 _ Q
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。021023 _ C
- 本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されているものです。021023 _ E
- 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。021023 _ D
- マイコン製品の信頼性予測については、「品質保証と信頼性 / 取り扱い上のご注意とお願い」の 1.3 項に記載されておりますので必ずお読みください。030519 _ S

- 8 ビット UART : 1 チャネル
- 8 ビット SEI:1 チャネル

  (MSB/LSB 選択、最大 4 Mbps @ 16 MHz)
- 8 ビット逐次比較方式 AD コンバータ
  - アナログ入力 : 6 チャネル
- キーオンウェイクアップ : 4 チャネル
- クロック発振回路 : 2 回路

  シングル / デュアルクロックモードの選択
- 低消費電力動作 (9 モード)
  - STOP モード : 発振停止 (バッテリー / コンデンサバックアップ)
  - SLOW1 モード : 低周波クロックによる低周波動作 (高周波停止)
  - SLOW2 モード : 低周波クロックによる低周波動作 (高周波発振)
  - IDLE0 モード : CPU 停止。

    周辺ハードウエアのうち、TBT のみ動作 (高周波クロック) 継続し、TBT 設定の基準時間経過により解除。
  - IDLE1 モード : CPU 停止。

    周辺ハードウエアのみ動作 (高周波クロック) 継続し、割り込みで解除 (CPU 再起動)
  - IDLE2 モード : CPU 停止。

    周辺ハードウエアのみ動作 (高周波 / 低周波クロック) 継続し、割り込みで解除
  - SLEEP0 モード : CPU 停止。

    周辺ハードウエアのうち、TBT のみ動作 (低周波クロック) 継続し、TBT 設定の基準時間経過により解除。
  - SLEEP1 モード : CPU 停止。

    周辺ハードウエアのみ動作 (低周波クロック) 継続し、割り込みで解除。
  - SLEEP2 モード : CPU 停止。

    周辺ハードウエアのみ動作 (高周波 / 低周波クロック) 継続し、割り込みで解除。
- 動作電圧 :

  4.5 V~5.5 V @ 16MHz /32.768 kHz

  2.7 V~5.5 V @ 8 MHz /32.768 kHz

Not Recommended for New Design

1.2 ピン配置図



図 1-1 ピン配置図

Not Recommended for New Design

1.3 ブロック図



図 1-2 ブロック図

Not Recommended for New Design

1.4 端子機能

表 1-1 端子機能表（１／２）

端子名	ピン番号	入出力	機能
P07 INT4 TC1	18	IO I I	ポート 07 外部割り込み 4 入力 TC1 端子入力
P06 INT3 $\overline{\text{PPG}}$	17	IO I O	ポート 06 外部割り込み 3 入力 PPG 出力
P05 $\overline{\text{SS}}$	16	IO I	ポート 05 SEI マスタ/スレーブ切り替え入力
P04 MISO	15	IO IO	ポート 04 SEI マスタ入力、スレーブ出力
P03 MOSI	14	IO IO	ポート 03 SEI マスタ出力、スレーブ入力
P02 SCLK	13	IO IO	ポート 02 SEI シリアルクロック入出力端子
P01 RXD	12	IO I	ポート 01 UART データ入力
P00 TXD	11	IO O	ポート 00 UART データ出力
P14	10	IO	ポート 14
P13	22	IO	ポート 13
P12 $\overline{\text{DVO}}$	21	IO O	ポート 12 デバイダ出力
P11 INT1	20	IO I	ポート 11 外部割り込み 1 入力
P10 $\overline{\text{INT0}}$	19	IO I	ポート 10 外部割り込み 0 入力
P22 XTOUT	7	IO O	ポート 22 低周波発振子接続端子
P21 XTIN	6	IO I	ポート 21 低周波発振子接続端子
P20 $\overline{\text{STOP}}$ $\overline{\text{INT5}}$	9	IO I I	ポート 20 STOP モード解除入力 外部割り込み 5 入力
P37 AIN5 STOP5	30	IO I I	ポート 37 アナログ入力 5 ストップ 5
P36 AIN4 STOP4	29	IO I I	ポート 36 アナログ入力 4 ストップ 4
P35 AIN3 STOP3	28	IO I I	ポート 35 アナログ入力 3 ストップ 3

Not Recommended for New Design

表 1-1 端子機能表（２／２）

端子名	ピン番号	入出力	機能
P34 AIN2 STOP2	27	IO I I	ポート 34 アナログ入力 2 ストップ 2
P33 AIN1	26	IO I	ポート 33 アナログ入力 1
P32 AIN0	25	IO I	ポート 32 アナログ入力 0
P31 TC4 $\overline{\text{PDO4/PWM4/PPG4}}$	24	IO I O	ポート 31 TC4 端子入力 PDO4/PWM4/PPG4 出力
P30 TC3 $\overline{\text{PDO3/PWM3}}$	23	IO I O	ポート 30 TC3 端子入力 PDO3/PWM3 出力
XIN	2	I	発振子接続端子
XOUT	3	O	発振子接続端子
$\overline{\text{RESET}}$	8	I	リセット入力
TEST	4	I	出荷試験用端子。“L”レベルに固定してください。
VDD	5	I	電源端子
VSS	1	I	GND 端子

Not Recommended for New Design

第 2 章　動作説明

2.1　CPU コア機能

CPU コアは CPU、システムクロック制御回路、割込み制御回路から構成されます。

本章では CPU コア、プログラムメモリ、データメモリおよびリセット回路について説明します。

2.1.1　メモリアドレスマップ

TMP86C808DMG のメモリは、MaskROM, RAM, SFR (スペシャルファンクションレジスタ) で構成され、それらは 1 つの 64K バイトアドレス空間上にマッピングされています。

図 2-1 に TMP86C808DMG のメモリアドレスマップを示します。



図 2-1 メモリアドレスマップ

2.1.2　プログラムメモリ (MaskROM)

TMP86C808DMG は 8192 バイト (アドレス E000H~FFFFH) のプログラムメモリ (MaskROM) を内蔵しています。

2.1.3　データメモリ (RAM)

TMP86C808DMG は、256 バイト (アドレス 0040H~013FH) の RAM を内蔵しています。内蔵 RAM の領域中、アドレス (0040H~00FFH) はダイレクト領域となっており、この領域に対しては実行時間を短縮した命令による処理が可能です。

データメモリの内容は、電源投入時不定になりますので、イニシャライズルーチンで初期設定を行ってください。

Not Recommended for New Design

（プログラム例）TMP86C808DMG の RAM クリア

```
            LD      HL, 0040H       ; スタートアドレスの設定
            LD      A, H            ; 初期化データ (00H) の設定
            LD      BC,00FFH        ; バイト数 (–1) の設定
SRAMCLR:    LD      (HL), A
            INC     HL
            DEC     BC
            JRS     F, SRAMCLR
```

Not Recommended for New Design

2.2 システムクロック制御回路

システムクロック制御回路は、クロックジェネレータ , タイミングジェネレータおよび動作モード制御回路から構成されています。



図 2-2 システムクロック制御回路

2.2.1 クロックジェネレータ

クロック ジェネレータは、CPU コアおよび周辺ハードウエアに供給されるシステムクロックの基準となる基本クロックを発生する回路です。高周波クロック用と低周波クロック用の 2 つの発振回路を内蔵しており、動作モード制御回路で低周波クロックによる低速動作に切り替えて消費電力の低減を図ることもできます。

高周波クロック (周波数 fc), 低周波クロック (周波数 fs) は、それぞれ XIN, XOUT 端子 , XTIN, XTOUT 端子に発振子を接続することにより容易に得られます。また、外部発振器からのクロックを入力することもできます。この場合、XIN, XTIN 端子からクロックを入力し、XOUT, XTOUT 端子は開放しておきます。



図 2-3 発振子の接続例

注) 基本クロックを外部にて直接モニタする機能はハードウエア的には用意されていませんが、割り込み禁止状態 , ウォッチドッグタイマのディセーブル状態でプログラムによってポートに一定周波数のパルス (例えばクロック出力) を出力させ、これをモニタすることにより調節を行うことができます。発振周波数の調整が必要なシステムでは、あらかじめ調整用プログラムを作成しておく必要があります。

Not Recommended for New Design

2.2.2　タイミングジェネレータ

タイミングジェネレータは、基本クロック (fc または fs) から CPU コアおよび周辺ハードウエアに供給する各種システムクロックを発生する回路です。タイミングジェネレータの機能は、次のとおりです。

1. メインシステムクロック生成
2. デバイダ出力 ($\overline{DVO}$) パルス生成
3. タイムベースタイマのソースクロック生成
4. ウォッチドッグタイマのソースクロック生成
5. タイマカウンタなどの内部ソースクロック生成
6. STOP モード解除時のウォーミングアップクロック生成

2.2.2.1　タイミングジェネレータの構成

タイミングジェネレータは、2 段のプリスケーラ、21 段のデバイダ、メインシステムクロック切り替え回路およびマシンサイクルカウンタから構成されています。

デバイダの 7 段目への入力クロックは SYSCR2<SYSCK>、TBTCR<DV7CK> の設定 により図 2-4 のようになります。なお、リセット時および STOP モード起動 / 解除時プリスケーラおよびデバイダは “0” にクリアされます。

注)　TBTCR<DV7CK> は、タイミングジェネレータ制御レジスタ (TBTCR) のビット 4 (DV7CK) を指しています。以降の文章中ではレジスタの各機能ビットをこのように表記します。



図 2-4 タイミングジェネレータの構成

Not Recommended for New Design

タイミングジェネレータ制御レジスタ

TBTCR (0036H)	7	6	5	4	3	2	1	0	
	(DVOEN)	(DVOCK)		DV7CK	(TBTEN)	(TBTCK)			(初期値 : 0000 0000)

DV7CK	デバイダ 7 段目への 入力クロックの選択	0: fc/2^8[Hz] 1: fs	R/W

注 1) シングルクロックモード時は、DV7CK を “1” にセットしないでください。

注 2) 低周波クロックの発振安定前に DV7CK を “1” にセットしないでください。

注 3) fc: 高周波クロック [Hz], fs: 低周波クロック [Hz], ∗: Don’t care

注 4) SLOW1/2, SLEEP1/2 モード時は、DV7CK の設定にかかわらず、デバイダ 7 段目には fs が入力されます。

注 5) NORMAL1/2 モードから STOP モードを起動した場合、STOP モード解除後のウォーミングアップ中は DV7CK の設定にかかわらずデバイダ 7 段目にはデバイダ 6 段目の出力が入力されます。

2.2.2.2 マシンサイクル

命令の実行および内蔵ハードウエアの動作は、システムクロックに同期して行われます。

命令実行の最小単位を、『マシンサイクル』と呼びます。TLCS-870/C シリーズの命令には、1 マシンサイクルで実行される 1 サイクル命令から最長 10 マシンサイクルを要する 10 サイクル命令までの 10 種類があります。

マシンサイクルは、4 ステート (S0~S3) で構成され、各ステートは 1 メインシステムクロックで構成されます。



図 2-5 マシンサイクル

2.2.3 動作モードの種類

動作モード制御回路は、高周波クロック用 , 低周波クロック用の各発振回路の発振 / 停止 および メインシステムクロックの切り替えを行います。動作モードは、シングルクロックモードとデュアルクロックモード及び STOP モードに大別され、各動作モードの制御はシステム制御レジスタ (SYSCR1, SYSCR2) で行います。図 2-6 に動作モード遷移図を示します。

2.2.3.1 シングルクロックモード

シングルクロックモードは、高周波クロック用発振回路のみ使用する動作モードで、低周波クロック用端子の P21 (XTIN), P22 (XTOUT) は、通常の入出力ポートとして使用することができます。メインシステムクロックは、高周波クロックから生成されますので、シングルクロックモードにおけるマシンサイクルタイムは 4/fc [s] となります。

Not Recommended for New Design

（1） NORMAL1 モード

CPU コアおよび周辺ハードウエアを高周波クロックで動作させるモードです。リセット解除後は、NORMAL1 モードになります。

（2） IDLE1 モード

CPU およびウォッチドッグタイマを停止し、周辺ハードウエアを高周波クロックで動作させるモードです。IDLE1 モードの起動は、システム制御レジスタ SYSCR2 <IDLE> を “1” にセットすることで行います。周辺ハードウエアからの割り込みまたは外部割り込みにより解除され、NORMAL1 モードに復帰します。IMF (割り込みマスタ許可フラグ) が “1” (割り込み許可状態) の時は、割り込み処理が行われたあと、通常の動作に戻ります。IMF が “0” (割り込み禁止状態) の時は、IDLE1 モードを起動した命令の次の命令から実行再開します。

（3） IDLE0 モード

発振回路と TBT を除き、コアおよび周辺回路を停止させるモードです。NORMAL1 モード時にシステム制御レジスタ SYSCR2<TGHALT> を “1” にセットすることにより起動します。IDLE0 モードを起動すると、CPU が停止しタイミングジェネレータは TBT 以外の周辺回路へのクロック供給を停止します。その後、TBTCR<TBTCK> によって設定されたソースクロックの立ち下がりエッジを検出するとタイミングジェネレータは全周辺回路へのクロック供給を開始します。

IDLE0 モードを解除すると、CPU は動作を再開し、NORMAL1 モードに復帰します。
なお、IDLE0 モードは、TBTCR<TBTEN> の設定に関係なく起動 / 復帰し IMF = “1”, EF6 (TBT の割り込み個別許可フラグ) = “1”, TBTCR<TBTEN> = “1” のときは割り込み処理が行われます。

TBTCR<TBTEN> = “1” の状態で IDLE0 モードを起動すると、NORMAL モードに復帰後、INTTBT 割り込みラッチがセットされます。

2.2.3.2　デュアルクロックモード

デュアルクロックモードは、高周波、低周波用の 2 つの発振回路を使用する動作モードで、P21 (XTIN), P22 (XTOUT) を低周波クロック用端子として使用します (デュアルクロックモード時、これらの端子は入出力ポートとして使用することはできません)。メインシステムクロックは、NORMAL2, IDLE2 モード時、高周波クロックから生成され、SLOW1, 2, SLEEP1, 2 モード時、低周波クロックから生成されています。従って、マシンサイクルタイムは、NORMAL2, IDLE2 モード時 4/fc [s]，SLOW, SLEEP モード時 4/fs [s] (122 μs @ fs = 32.768 kHz) となります。

TLCS-870/C シリーズは、リセット中シングルクロックモードとなります。デュアルクロックモードで使用する場合は、プログラムの先頭で低周波クロックを発振させてください。

（1） NORMAL2 モード

CPU コアを高周波クロックで動作させるモードで、周辺ハードウエアは高周波 / 低周波の両クロックで動作します。

（2） SLOW2 モード

高周波クロックの発振を動作させながら、CPU コアを低周波クロックで動作させるモードです。NORMAL2 から SLOW2 への切り替え，SLOW2 から NORMAL2 への切り替えは、SYSCR2<SYSCK> で行います。SLOW2 モード時、XTEN を “0” にクリアしないでください。

Not Recommended for New Design

（3） SLOW1 モード

高周波クロックの発振を停止させ、CPU コア , 周辺ハードウエアを低周波クロックで動作させるモードで消費電力を低減できます。
SLOW1 モードと SLOW2 モードの間の変更は SYSCR2<XEN> で行います。SLOW1, SLEEP1 モード時、デバイダの初段から 6 段目までの出力は停止します。

（4） IDLE2 モード

CPU およびウォッチドッグタイマを停止し、周辺ハードウエアを高周波 / 低周波の両クロックで動作させるモードです。IDLE2 モードの起動 / 解除方法は、IDLE1 モードと同じです。解除後、NORMAL2 モードに戻ります。

（5） SLEEP1 モード

CPU およびウォッチドッグタイマを停止し、周辺ハードウエアを低周波クロックで動作させるモードです。SLEEP1 モードの起動 / 解除方法は、IDLE1 モードと同じです。解除後、SLOW1 モードに戻ります。なお、高周波クロックは発振しておりません。SLOW1, SLEEP1 時、デバイダの初段から 6 段目までの出力は停止します。

（6） SLEEP2 モード

SLOW2 モードに対応する IDLE モードです。高周波クロックが動作することを除き、SLEEP1 モードと同一の状態です。

（7） SLEEP0 モード

発振回路と TBT を除き、コアおよび周辺回路を停止させるモードです。SLOW1 モード時に SYSCR2<TGHALT> を “1” にセットすることにより起動します。SLEEP0 モードを起動すると、CPU が停止しタイミングジェネレータは TBT 以外へのクロック供給を停止します。その後、TBTCR<TBTCK> によって設定されたソースクロックの立ち下がりエッジを検出すると、タイミングジェネレータは全周辺回路へのクロック供給を開始します。
SLEEP0 モードを解除すると、CPU は動作を再開し、SLOW1 モードに復帰します。
なお、SLEEP0 モードは、TBTCR<TBTEN> の設定に関係なく起動 / 復帰し、IMF = “1”, EF6 (TBT の割り込み許可フラグ) = “1”, TBTCR<TBTEN> = “1” のときは割り込み処理が行われます。
TBTCR<TBTEN> = “1” の状態で SLEEP0 モードを起動すると、SLOW1 モードに復帰後、INTTBT 割り込みラッチがセットされます。

2.2.3.3 STOP モード

発振回路を含めシステムの動作をすべて停止し、停止直前の内部状態を低消費電力で保持するモードです。

STOP モードの起動は、システム制御レジスタ 1 で行います。解除は、$\overline{\text{STOP}}$ 端子入力で行い、ウォーミングアップ時間経過後、STOP モード起動時のモードに戻り、STOP モードを起動した命令の次の命令から実行再開します。

Not Recommended for New Design

2.2.3.4　各動作モードの遷移



注 1)　NORMAL1, NORMAL2 モードを総称して NORMAL モード、SLOW1, SLOW2 モードを SLOW モード、IDLE0, IDLE1, IDLE2 モードを IDLE モード、SLEEP0, SLEEP1, SLEEP2 モードを SLEEP モードと呼びます。

注 2)　TBTCR<TBTCK> によって選択されたソースクロックの立ち下がりエッジによって解除。

図 2-6　動作モード状態遷移図

Not Recommended for New Design

表 2-1 動作モードと各部の状態

<table>
<tr><th colspan="2" rowspan="2">動作モード</th><th colspan="2">発振回路</th><th rowspan="2">CPU コア</th><th rowspan="2">TBT</th><th rowspan="2">その他
周辺回路</th><th rowspan="2">マシンサイクルタイム</th></tr>
<tr><th>高周波</th><th>低周波</th></tr>
<tr><td rowspan="5">シングルクロック</td><td>RESET</td><td rowspan="4">発振</td><td rowspan="5">停止</td><td>リセット</td><td>リセット</td><td>リセット</td><td rowspan="4">4/fc [s]</td></tr>
<tr><td>NORMAL1</td><td>動作</td><td rowspan="3">動作</td><td rowspan="2">動作</td></tr>
<tr><td>IDLE1</td><td rowspan="3">停止</td></tr>
<tr><td>IDLE0</td><td rowspan="2">停止</td></tr>
<tr><td>STOP</td><td>停止</td><td>停止</td><td>—</td></tr>
<tr><td rowspan="8">デュアルクロック</td><td>NORMAL2</td><td rowspan="4">発振</td><td rowspan="6">発振</td><td>高周波動作</td><td rowspan="7">動作</td><td rowspan="7">動作</td><td>4/fc [s]</td></tr>
<tr><td>IDLE2</td><td>停止</td><td rowspan="6">4/fs [s]</td></tr>
<tr><td>SLOW2</td><td>低周波動作</td></tr>
<tr><td>SLEEP2</td><td>停止</td></tr>
<tr><td>SLOW1</td><td rowspan="4">停止</td><td>低周波動作</td></tr>
<tr><td>SLEEP1</td><td rowspan="3">停止</td></tr>
<tr><td>SLEEP0</td><td rowspan="2">停止</td></tr>
<tr><td>STOP</td><td>停止</td><td>停止</td><td>—</td></tr>
</table>

Not Recommended for New Design

2.2.4　動作モードの制御

システム制御レジスタ 1

	7	6	5	4	3	2	1	0	
SYSCR1 (0038H)	STOP	RELM	RETM	OUTEN	WUT				(初期値 : 0000 00**)

STOP	STOP モードの起動	0: CPU コア，周辺ハードウエア動作 1: CPU コア，周辺ハードウエア停止 (STOP モード起動)			R/W
RELM	STOP モードの解除方法の選択	0: エッジ解除モード ($\overline{\text{STOP}}$ 端子入力の立ち上がりエッジで解除) 1: レベル解除モード ($\overline{\text{STOP}}$ 端子入力の “H” レベルで解除)			R/W
RETM	STOP モード解除後の動作モードの選択	0: NORMAL1/2 モードへ戻る 1: SLOW1 モードへ戻る			R/W
OUTEN	STOP モード時のポート出力状態の選択	0: ハイインピーダンス 1: 出力保持			R/W
WUT	STOP モード解除時のウォーミングアップ時間 単位 : [s]		NORMAL1/2 モードへ戻る場合	SLOW1 モードへ戻る場合	R/W
		00	3×2^{16}/fc	3×2^{13}/fs	
		01	2^{16}/fc	2^{13}/fs	
		10	3×2^{14}/fc	3×2^{6}/fs	
		11	2^{14}/fc	2^{6}/fs	

注 1)　RETM は、NORMAL モードから STOP モードを起動する場合は必ず “0” にしてください。SLOW モードから STOP モードを起動する場合は必ず “1” にしてください。

注 2)　STOP モードを $\overline{\text{RESET}}$ 端子入力で解除した場合は、RETM の値にかかわらず NORMAL1 モードに戻ります。

注 3)　fc ; 高周波クロック [Hz], fs ; 低周波クロック [Hz], *; Don’t care

注 4)　SYSCR1 のビット 1, 0 は、リードすると不定値が読み出されます。

注 5)　OUTEN = “0” の指定で STOP モードを起動すると、内部入力は “0” に固定されますので、立ち下がりエッジの外部割り込みがセットされる恐れがあります。

注 6)　キーオンウェイクアップ入力を使用する場合は、RELM を “1” に設定してください。

注 7)　$\overline{\text{STOP}}$ 端子入力の立ち上がりエッジで解除する設定のときは、STOP5 ～ STOP2 で解除する設定 (STOPCR) にはしないでください。

注 8)　P20 端子は $\overline{\text{STOP}}$ 端子と兼用のため、STOP モードを起動すると OUTEN の状態にかかわらず、出力は Hi-z 状態となります。

注 9)　ウォーミングアップタイムは使用する発振子の特性に合わせて選択してください。

Not Recommended for New Design

システム制御レジスタ 2

	7	6	5	4	3	2	1	0	
SYSCR2 (0039H)	XEN	XTEN	SYSCK	IDLE		TGHALT			(初期値 : 1000 ∗0∗∗)

XEN	高周波発振器の制御	0: 発振停止 1: 発振継続または発振開始	R/W
XTEN	低周波発振器の制御	0: 発振停止 1: 発振継続または発振開始	
SYSCK	システムクロックの 選択 (write)/ モニタ (read)	0: 高周波クロック (NORMAL1/NORMAL2/IDLE1/IDLE2) 1: 低周波クロック (SLOW/SLEEP)	
IDLE	CPU,WDT 制御 (IDLE1/2, SLEEP1/2 モード)	0: CPU, WDT 動作 1: CPU, WDT 停止 (IDLE1/2, SLEEP1/2 モード起動)	R/W
TGHALT	TG 制御 (IDLE0, SLEEP0 モード)	0: TG から全周辺回路へのクロック供給動作 1: TG から TBT を除く周辺回路へのクロック供給停止 (IDLE0, SLEEP0 モード起動)	R/W

注 1) XEN, XTEN をともに “0” にクリアした場合、SYSCK = “0” で XEN を “0” にクリアした場合、および SYSCK = “1” で XTEN を “0” にクリアした場合、リセットがかかります。

注 2) WDT; ウォッチドッグタイマ , TG; タイミングジェネレータ , ∗ ; Don’t care

注 3) SYSCR2 のビット 3, 1, 0 は、リードすると不定値が読み出されます。

注 4) IDLE と TGHALT は、同時に “1” に設定しないでください。

注 5) IDLE0/SLEEP0 モードは、TBTCR<TBTCK> によって選択された非同期の内部ソースクロックによって NORMAL1/SLOW1 モードに復帰しますので、モード起動から復帰までの時間は、TBTCR<TBTCK> の時間よりも短くなります。

注 6) IDLE1/2, SLEEP1/2 モード解除時、IDLE は自動的に “0” にクリアされます。

注 7) IDLE0, SLEEP0 モード解除時、TGHALT は自動的に “0” にクリアされます。

注 8) TGHALT を “1” に設定するときは、事前に周辺機能の動作を停止してから行ってください。周辺機能の動作が停止されない場合、IDLE0 または SLEEP0 モードが復帰した直後に周辺機能の割り込みラッチがセットされることがあります。

Not Recommended for New Design

2.2.4.1　STOP モード

STOP モードは、システム制御レジスタ 1 (SYSCR1) と $\overline{\text{STOP}}$ 端子入力および STOP5 ～ STOP2 によって制御されます。$\overline{\text{STOP}}$ 端子は、P20 ポートならびに $\overline{\text{INT5}}$ (外部割り込み入力 5) 端子と兼用です。STOP モードは、SYSCR1<STOP> を “1” にセットすることにより起動され、STOP モード中、次の状態を保持しています。

1. 高周波 , 低周波とも発振を停止し、内部の動作をすべて停止します。
2. データメモリ , レジスタ , プログラムステータスワード , ポートの出力ラッチなどは STOP モードに入る直前の状態を保持します。
3. タイミングジェネレータのプリスケーラおよびデバイダを “0” にクリアします。
4. プログラムカウンタは、STOP モードを起動する命令 (例えば、[SET (SYSCR1) . 7]) の 2 つ先の命令のアドレスを保持します。

STOP モードには、レベル解除モードとエッジ解除モードがあり、それらは SYSCR1<RELM> で選択します。エッジ解除モードの場合には、STOP5 ～ STOP2 を使用禁止に設定してください。

注 1)　なお、$\overline{\text{STOP}}$ 端子はキーオンウェイクアップ入力端子とは異なり入力を禁止する機能がありませんので、STOP モードを使用する場合は、必ず STOP 解除用の端子として使用してください。

注 2)　STOP 期間中 (STOP モード起動からウォーミングアップ終了までの期間)、外部割り込み端子の信号の変化により割り込みラッチが “1” にセットされ、STOP モード解除後直ちに割り込みを受け付ける場合があります。従って、STOP モードの起動は、割り込みを禁止してから行ってください。また STOP モード解除後に割り込みを許可する場合、あらかじめ不要な割り込みラッチをクリアしてください。

（1）　レベル解除モード (RELM = “1” のとき)

$\overline{\text{STOP}}$ 端子への “H” レベル入力または STOP5 ～ STOP2 (STOPCR でビットごとに設定可能) 端子への “H” または “L” エッジ入力により STOP 動作を解除するモードで、メイン電源遮断時のコンデンサ バックアップや長時間のバッテリーバックアップなどに使用します。

$\overline{\text{STOP}}$端子入力が “H”レベルの状態でSTOP動作の起動を指示する命令を実行しても、STOP動作に入らず、直ちに解除シーケンス (ウォーミングアップ) に移ります。従って、レベル解除モードで STOP 動作を起動する場合、$\overline{\text{STOP}}$ 端子入力が “L” レベルであることをプログラム上で認識する必要があります。この認識を行うには、次の方法があります。

1. ポートの状態をテストする方法
2. INT5 割り込みによる方法 ($\overline{\text{INT5}}$ 端子入力の立ち下がりエッジで割り込みを発生します)

（プログラム例 1）　P20 ポートをテストして NORMAL モードから STOP モードを起動

```
            LD      (SYSCR1), 01010000B     ; レベル解除モードにセットアップ
SSTOPH:     TEST    (P2PRD) . 0             ; STOP 端子入力が “L” レベルになるまでウエイト
            JRS     F, SSTOPH
            DI                              ; IMF←0
            SET     (SYSCR1) . 7            ; STOP モードを起動
```

Not Recommended for New Design

（プログラム例 2） INT5 割り込みにより、NORMAL モードから STOP モードを起動

```
PINT5:    TEST    (P2PRD) . 0          ; ノイズ 除去のため P20 ポート入力が
          JRS     F, SINT5             ; "H" レベルなら STOP モードを起動しない。
          LD      (SYSCR1), 01010000B  ; レベル解除モードにセットアップ
          DI                           ; IMF←0
          SET     (SYSCR1) . 7         ; STOP モードを起動
SINT5:    RETI
```



図 2-7 レベル解除モード

注 1) ウォーミングアップ開始後、再び STOP 端子入力が "L" レベルになっても STOP モードには戻りません。

注 2) エッジ解除モードにセットアップ後にレベル解除モードに戻した場合は、STOP 端子入力の立ち上がりエッジが検出されるまではモードは切り替わりません。

（2） エッジ解除モード (RELM = "0" のとき)

STOP 端子入力の立ち上がりエッジで STOP 動作を解除するモードです。比較的短時間のプログラム処理を一定周期で繰り返す応用などに使用し、この一定周期の信号 (例えば、低消費電力の発振源からのクロック) を STOP 端子に入力します。エッジ解除モードの場合、STOP 端子入力が "H" レベルにあっても STOP 動作に入ります。なお、STOP5 ～ STOP2 端子入力は、キーオンウェイクアップ制御レジスタ (STOPCR) によってすべて禁止に設定してください。

（プログラム例）NORMAL モードから STOP モードを起動

```
          DI                           ; IMF←0
          LD      (SYSCR1) , 10010000B ; エッジ解除モードに設定して起動
```



図 2-8 エッジ解除モード

Not Recommended for New Design

STOP モードの解除は、次のシーケンスで行われます。

1. 発振が開始されます。デュアルクロックモードの場合、NORMAL2 へ戻るときは、高周波 / 低周波発振器の両方が発振し、SLOW に戻るときは低周波発振器のみ発振します。シングルクロックモードの場合は、高周波発振器のみ発振します。
2. 発振が安定するのに必要な時間の確保のため、ウォーミングアップを行います。ウォーミングアップ中、内部動作は停止したままです。ウォーミングアップ時間は、発振器の特性に合わせて SYSCR1<WUT> で 4 種類選択できます。
3. ウォーミングアップ時間経過後、STOP モードを起動した命令の次の命令から通常の動作が再開されます。

注 1)　STOP モードを解除すると、タイミングジェネレータのプリスケーラおよびデバイダは "0" にクリアされた状態から始まります。

注 2)　STOP モードは、$\overline{\text{RESET}}$ 端子を “L” レベル にすることによっても解除され、直ちに通常のリセット動作を行います。

注 3)　低い保持電圧で STOP モードの解除を行う場合には、次の注意が必要です。
STOP モードの解除に先立ち、電源電圧を動作電圧に上げる必要があります。その際、$\overline{\text{RESET}}$ 端子も “H” レベルにあり、電源電圧とともに上昇します。この場合、外部に時定数回路などが付加されているときには、$\overline{\text{RESET}}$ 端子入力の電圧上昇は電源電圧の上昇よりも立ち上がりが遅くなります。このとき、$\overline{\text{RESET}}$ 端子の入力電圧レベルが、“H” レベルに保持され続けないと、“L” レベルとして検出されリセット動作を行う恐れがあります。

表 2-2 ウォーミングアップ時間 (例 : fc = 16.0 MHz, fs = 32.768 kHz 時)

WUT	ウォーミングアップ時間 [ms]	
	NORMAL モードへ戻る場合	SLOW モードに戻る場合
00	12.288	750
01	4.096	250
10	3.072	5.85
11	1.024	1.95

注 1)　ウォーミングアップ時間は、基本クロックをデバイダにて分周して得ていますので、STOP モードの解除時に発振周波数にゆらぎがある場合は、ウォーミングアップ時間は誤差を含むことになります。従って、ウォーミングアップ時間は、概略値としてとらえる必要があります。

Not Recommended for New Design



図 2-9 STOP モードの起動 / 解除

Not Recommended for New Design

2.2.4.2　IDLE1/2 モード , SLEEP1/2 モード

IDLE1/2 モード , SLEEP1/2 モードは、システム制御レジスタ 2 (SYSCR2) とマスカブル割り込みによって制御されます。IDLE1/2 モード , SLEEP1/2 モード中、次の状態を保持しています。

1. CPU およびウォッチドッグタイマは動作を停止します。周辺ハードウエアは動作を継続します。
2. データメモリ , レジスタ , プログラムステータスワード , ポートの出力ラッチなどは、IDLE1/2 モード , SLEEP1/2 モードに入る直前の状態を保持します。
3. プログラムカウンタは、IDLE1/2 モード , SLEEP1/2 モードを起動する命令の 2 つ先の命令のアドレスを保持します。



図 2-10 IDLE1/2 モード , SLEEP1/2 モード

Not Recommended for New Design

- IDLE1/2, SLEEP1/2 モードの起動

  割り込みマスタ許可フラグ (IMF) を “0” に設定した後、IDLE1/2, SLEEP1/2 モードを解除する割り込み個別許可フラグ (EF) を “1” に設定します。

  IDLE1/2, SLEEP1/2 モードを起動するには、SYSCR2<IDLE> を “1” に設定します。

- IDLE1/2, SLEEP1/2 モードの解除

  IDLE1/2, SLEEP1/2 モードには、ノーマル解除モードと割り込み解除モードがあり、それぞれの選択は割り込みマスタ許可フラグ (IMF) によって行います。IDLE1/2, SLEEP1/2 モードが解除されると、SYSCR2<IDLE> は自動的に “0” にクリアされ、起動したモードに復帰します。

  なお、IDLE1/2, SLEEP1/2 モードは $\overline{\text{RESET}}$ 端子を “L” レベルにすることによっても解除されます。この場合、リセット解除後は NORMAL1 モードが起動します。

（1） ノーマル解除モード (IMF= “0” のとき)

割り込み個別許可フラグ (EF) で許可された割り込み要因により、IDLE1/2, SLEEP1/2 モードが解除され、IDLE1/2, SLEEP1/2 モードを起動した命令の次の命令から実行を再開します。通常、解除に使用した割り込み要因の割り込みラッチ (IL) はロード命令で “0” にクリアする必要があります。

（2） 割り込み解除モード (IMF= “1” のとき)

割り込み個別許可フラグ (EF) で許可された割り込み要因により IDLE1/2, SLEEP1/2 モードが解除され、割り込み処理に入ります。割り込み処理後、IDLE1/2, SLEEP1/2 モードを起動した命令の次の命令に戻ります。

注） IDLE1/2, SLEEP1/2 モード起動直前にウォッチドッグタイマ割り込みが発生した場合、IDLE1/2, SLEEP1/2 モードは起動されずウォッチドッグタイマ割り込み処理が行われます。

Not Recommended for New Design



Not Recommended for New Design

図 2-11　IDLE1/2, SLEEP1/2 モードの起動 / 解除

2.2.4.3 IDLE0, SLEEP0 モード

IDLE0, SLEEP0 モードは、システム制御レジスタ 2 (SYSCR2) とタイムベースタイマによって制御されます。IDLE0, SLEEP0 モード中、次の状態を保持しています。

- タイミングジェネレータは、タイムベースタイマを除く周辺回路へのクロック供給を停止します。
- データメモリ，レジスタ，プログラムステータスワード，ポートの出力ラッチなどは、IDLE0, SLEEP0 モードに入る直前の状態を保持します。
- プログラムカウンタは、IDLE0, SLEEP0 モードを起動する命令の 2 つ先の命令のアドレスを保持します。

注） IDLE0 または SLEEP0 モードを起動する場合は、周辺機能を停止状態 (ディセーブル状態) に設定してから、IDLE0, SLEEP0 モードを起動してください。



図 2-12 IDLE0, SLEEP0 モード

Not Recommended for New Design

- IDLE0, SLEEP0 モードの起動

  タイマカウンタ等の周辺機能を停止状態（ディセーブル状態）に設定します。

  IDLE0, SLEEP0 モードを起動するには、SYSCR2<TGHALT> を “1” に設定します。

- IDLE0, SLEEP0 モードの解除

  IDLE0, SLEEP0 モードには、ノーマル解除モードと割り込み解除モードがあり、それぞれの選択は割り込みマスタ許可フラグ (IMF) 、タイムベースタイマの割り込み個別許可フラグ (EF6) および TBTCR<TBTEN> によって行います。IDLE0, SLEEP0 モードが解除されると、SYSCR2<TGHALT> は自動的に “0” にクリアされ、起動したモードに復帰します。またこのとき、TBTCR<TBTEN> が “1” にセットされていると INTTBT の割り込みラッチがセットされます。

  なお、IDLE0, SLEEP0 モードは $\overline{\text{RESET}}$ 端子を “L” レベルにすることによっても解除されます。この場合、リセット解除後は NORMAL1 モードが起動します。

注) IDLE0, SLEEP0 モードは、TBTCR<TBTEN> の設定に関係なく起動 / 復帰します。

(1) ノーマル解除モード (IMF ・EF6 ・TBTCR<TBTEN> = “0” のとき)

TBTCR<TBTCK> によって設定されたソースクロックの立ち下がりエッジを検出すると、IDLE0, SLEEP0 モードは解除されます。IDLE0, SLEEP0 モードが解除されると、それらのモードを起動した命令の次の命令から処理を再開します。

なお、TBTCR<TBTEN> が “1” の時は、タイムベースタイマ割り込みラッチがセットされます。

(2) 割り込み解除モード (IMF ・EF6 ・TBTCR<TBTEN> = “1” のとき)

TBTCR<TBTCK> によって設定されたソースクロックの立ち下がりエッジを検出すると、IDLE0, SLEEP0 モードが解除された後、INTTBT の割り込み処理が行われます。

注 1)　IDLE0, SLEEP0 モードは、TBTCR<TBTCK> によって選択された非同期の内部ソースクロックによって NORMAL1, SLOW1 に復帰しますので、モード起動から復帰までの時間は TBTCR<TBTCK> の時間よりも短くなります。

注 2)　IDLE0, SLEEP0 モード起動直前にウォッチドッグタイマ割り込みが発生した場合、IDLE0, SLEEP0 モードは起動されずウォッチドッグタイマ割り込み処理が行われます。

Not Recommended for New Design



図 2-13 IDLE0, SLEEP0 モードの起動 / 解除

Not Recommended for New Design

2.2.4.4　SLOW モード

SLOW モードは、システム制御レジスタ 2 (SYSCR2) によって制御されます。

（1） NORMAL2 モードから SLOW モードへの切り替え

まず、SYSCR2<SYSCK> に “1” を書き込み、システムクロックを低周波クロックに切り替えます。次に、SYSCR2<XEN> を “0” にクリアして高周波発振器を停止します。

注） NORMAL2 モードへ早く戻るために高周波クロックの発振を継続させることも可能です。ただし、SLOW モードから STOP モードを起動する場合は、必ず高周波クロックを停止してください。

なお、低周波クロックが安定に発振していない場合は、安定発振するまで待ってから上記操作を行ってください。低周波クロックの安定発振を確認するのに、タイマカウンタ (TC4, TC3) を使用すると便利です。

（プログラム例 1）　NORMAL2 モードから SLOW1 モードへの切り替え

```
                                        ; SYSCR2<SYSCK>←1
        SET     (SYSCR2) . 5            ; ( システムクロックを低周波に切り替え
                                        ; (SLOW2 モードに ))
        CLR     (SYSCR2) . 7            ; SYSCR2<XEN>←0( 高周波クロック停止 )
```

（プログラム例 2）　TC4, TC3 で低周波クロックの安定発振の確認後、SLOW1 モードへ切り替え

```
                SET     (SYSCR2). 6     ; SYSCR2<XTEN>←1
                                        ; ( 低周波クロック発振開始 )
                LD      (TC3CR), 43H    ; TC4, 3 のモードをセット
                LD      (TC4CR), 05H    ; ウォーミングアップカウントモードに設定
                LDW     (TTREG3),  8000H ; ウォーミングアップ時間をセット
                                        ; ( 発振子の特性で時間を決定します )
                DI                      ; IMF←0
                SET     (EIRH). 3       ; INTTC4 の割り込みを許可
                EI                      ; IMF←1
                SET     (TC4CR). 3      ; TC4, 3 スタート
                ¦
PINTTC4:        CLR     (TC4CR). 3      ; TC4, 3 ストップ
                                        ; SYSCR2<SYSCK>←1
                SET     (SYSCR2). 5     ; ( システムクロックを低周波に切り替え )
                CLR     (SYSCR2). 7     ; SYSCR2<XEN>←0( 高周波クロック停止 )
                RETI
                ¦
VINTTC4:        DW      PINTTC4         ; INTTC4 ベクタテーブル
```

Not Recommended for New Design

（2） SLOW1 モードから NORMAL2 モードへの切り替え

まず、SYSCR2<XEN> を “1” にセットして高周波クロックを発振させます。発振の安定時間 (ウォーミングアップ) をタイマカウンタ (TC4, TC3) によって確保したあと、SYSCR2<SYSCK> を “0” にクリアしてシステムクロックを高周波に切り替えます。SLOW モードは $\overline{\text{RESET}}$ 端子を “L” レベルにすることによっても解除され、直ちに通常のリセット動作を行います。リセット解除後は NORMAL1 モードになります。

注） SYSCK を “0” にクリア後、低周波クロックと高周波クロックの同期をとっている期間は低周波クロックで命令の実行を継続しています



（プログラム例）TC4, TC3 で SLOW1 モードから NORMAL2 モードへの切り替え
(fc = 16 MHz, ウォーミングアップ時間 = 4.0 ms)

```
            SET     (SYSCR2) . 7      ; SYSCR2<XEN>←1
                                      ;( 高周波クロック発振開始 )
            LD      (TC3CR), 63H      ; TC4, 3 のモードをセット
            LD      (TC4CR), 05H      ; ウォーミングアップカウンタモード , ソースクロック : fc)
            LD      (TTREG4), 0F8H    ; ウォーミングアップ時間をセット
                                      ; ( 周波数と発振子の特性で時間を決定します )
            DI                        ; IMF←0
            SET     (EIRH). 3         ; INTTC4 割り込みを許可
            EI                        ; IMF←1
            SET     (TC4CR). 3        ; TC4, 3 スタート
              ¦
PINTTC4     CLR     (TC4CR). 3        ; TC4, 3 ストップ
            CLR     (SYSCR2). 5       ; SYSCR2<SYSCK>←0
                                      ; ( システムクロックを高周波に切り替え )
            RETI
              ¦
VINTTC4:    DW      PINTTC4           ; INTTC4 ベクタテーブル
```

Not Recommended for New Design



図 2-14 SLOW ↔ NORMAL2 モード切り替え

Not Recommended for New Design

2.3 リセット回路

TMP86C808DMG には外部リセット入力、アドレストラップ リセット、ウォッチドッグタイマ リセット、システムクロック リセットの 4 種類のリセット発生手段があります。

このうちアドレストラップリセット、ウォッチドッグタイマリセット、システムクロックリセットは、内部要因リセットで、これらのリセット要求を検出すると、最大 24/fc [s] の期間リセット状態となります。

電源投入時、内部要因リセット回路 (ウォッチドッグタイマリセット , アドレストラップリセット、システムクロックリセット) は初期化されませんので電源投入時に最大 24/fc [s] (1.5 µs @ 16.0 MHz) の期間リセット状態となる場合があります。

表 2-3 にリセット動作による内蔵ハードウエアの初期化を示します。

表 2-3 リセット動作による内蔵ハードウエアの初期化

内蔵ハードウェア	初期値	内蔵ハードウエア	初期値
プログラムカウンタ (PC)	(FFFEH)	タイミング ジェネレータのプリスケーラおよびデバイダ	0
スタックポインタ (SP)	初期化されません		
汎用レジスタ (W, A, B, C, D, E, H, L, IX, IY)	初期化されません		
ジャンプ ステータスフラグ (JF)	初期化されません	ウォッチドッグ タイマ	イネーブル
ゼロフラグ (ZF)	初期化されません	入出力ポートの出力ラッチ	各入出力ポートの説明箇所を参照
キャリーフラグ (CF)	初期化されません		
ハーフキャリーフラグ (HF)	初期化されません		
サインフラグ (SF)	初期化されません		
オーバフローフラグ (VF)	初期化されません		
割り込みマスタ許可フラグ (IMF)	0		
割り込み個別許可フラグ (EF)	0	制御レジスタ	各制御レジスタの説明箇所を参照
割り込みラッチ (IL)	0		
		RAM	初期化されません

2.3.1 外部リセット入力

$\overline{\text{RESET}}$ 端子はプルアップ抵抗付きのヒステリシス入力となっており、電源電圧が動作電圧範囲内にあり、発振が安定している条件のもとで最小 3 マシンサイクル (12/fc [s]) 以上の間 $\overline{\text{RESET}}$ 端子を “L” レベルに保つと、リセットがかかり内部状態が初期化されます。

$\overline{\text{RESET}}$ 端子入力が “H” レベルに立ち上がるとリセット動作は解除され、アドレス FFFE~FFFFH に格納されたベクタアドレスからプログラムの実行を開始します。

Not Recommended for New Design



図 2-15 リセット回路

2.3.2　アドレストラップ リセット

CPU がノイズなどの原因により暴走して内蔵 RAM (WDTCR1<ATAS> = “1” 時), SFR 領域から命令をフェッチしようとするとリセット信号が発生します。リセット時間は、最大 24/fc [s](1.5 μs @ 16.0 MHz) です。

注) アドレストラップはリセットと割り込みの選択が可能です。また、アドレストラップの領域を選択することが可能です。



注 1)　a は内蔵 RAM (WDTCR1<ATAS> = “1” 時)、SFR 領域内のアドレスです。
注 2)　リセット解除処理は、リセットベクタ r の読み出しと r 番地の命令のフェッチ / デコードが行われます。

図 2-16 アドレストラップリセット

2.3.3　ウォッチドッグタイマ リセット

『ウォッチドッグタイマ』を参照してください。

2.3.4　システムクロックリセット

以下のいずれかの条件が成立した場合、CPU がデッドロック状態に陥るのを防ぐため、自動的にシステムクロックリセットが発生します。(発振は、継続します)

- SYSCR2<XEN>, SYSCR2<XTEN> を共に “0” にクリアした場合
- SYSCR2<SYSCK> = “0” のとき、SYSCR2<XEN> を “0” にクリアした場合
- SYSCR2<SYSCK> = “1” のとき、SYSCR2<XTEN> を “0” にクリアした場合

リセット時間は、最大 24/fc [s](1.5 μs @ 16.0 MHz) です。

Not Recommended for New Design

第 3 章　割り込み制御回路

TMP86C808DMG には、リセットを除き合計 17 種類の割り込み要因 (うち、1 要因はマルチプレクス) があり、優先順位付きの多重割り込みが可能です。内部要因のうち 4 種はノンマスカブル割り込みで、そのほかはすべてマスカブル割り込みです。

割り込み要因には、それぞれ割り込み要求を保持する割り込みラッチ (IL) が用意され、また、独立したベクタになっています。割り込みラッチは、割り込み要求の発生により “1” にセットされ、CPU に割り込みの受け付けを要求します。割り込みの受け付けは、割り込みマスタ許可フラグ (IMF) と各割り込み要因の個別許可フラグ (EF) によって、プログラムで選択し許可 / 禁止できます。なお、複数の割り込みが同時に発生した場合は、ハードウエアで定められた優先順位の高いものから受け付けられます。ただし、ノンマスカブル割り込みに優先順位はありません。

割り込み要因		許可条件	割り込みラッチ	ベクタアドレス	優先順位
内部 / 外部	(リセット)	ノンマスカブル	–	FFFE	1
内部	INTSW (ソフトウエア割込み)	ノンマスカブル	–	FFFC	2
内部	INTUNDEF (未定義命令実行割り込み)	ノンマスカブル	–	FFFC	2
内部	INTATRAP (アドレストラップ割り込み)	ノンマスカブル	IL2	FFFA	2
内部	INTWDT (ウォッチドッグタイマ割り込み)	ノンマスカブル	IL3	FFF8	2
外部	$\overline{\text{INT0}}$	IMF・EF4 = 1, INT0EN = 1	IL4	FFF6	5
外部	INT1	IMF・EF5 = 1	IL5	FFF4	6
内部	INTTBT	IMF・EF6 = 1	IL6	FFF2	7
内部	INTTC1	IMF・EF7 = 1	IL7	FFF0	8
内部	INTRXD	IMF・EF8 = 1	IL8	FFEE	9
内部	INTTXD	IMF・EF9 = 1	IL9	FFEC	10
内部	INTTC3	IMF・EF10 = 1	IL10	FFEA	11
内部	INTTC4	IMF・EF11 = 1, IL11ER = 0	IL11	FFE8	12
外部	INT3	IMF・EF11 = 1, IL11ER = 1			
内部	INTADC	IMF・EF12 = 1	IL12	FFE6	13
内部	INTSEI1	IMF・EF13 = 1	IL13	FFE4	14
外部	INT4	IMF・EF14 = 1	IL14	FFE2	15
外部	$\overline{\text{INT5}}$	IMF・EF15 = 1	IL15	FFE0	16

注 1)　割り込みソースを共有している割り込み要因は、INTSEL レジスタ (「 “ 3.3 割り込み要因の選択 (INTSEL) ”」) で設定します。

注 2)　アドレストラップ割り込み (INTATRAP) を使用するには WDTCR1<ATOUT> を "0" に設定してください (リセット解除後は " リセット要求 " に設定されています)。詳しくは「アドレストラップ」の章を参照してください。

注 3)　ウォッチドッグタイマ割り込み (INTWDT) を使用するには WDTCR1<WDTOUT> を "0" に設定してください (リセット解除後は " リセット要求 " に設定されています)。詳しくは「ウォッチドッグタイマ」の章を参照してください。

3.1　割り込みラッチ (IL15 ~ IL2)

割り込みラッチは、ソフトウエア割り込みと未定義命令実行割り込みを除いて各要因ごとに設けられており、割り込み要求の発生により “1” にセットされます。割り込み受け付けが許可されていると、CPU に割り込みの受け付けを要求します。割り込みが受け付けられた直後に割り込みラッチは “0” にクリアされます。リセット時、割り込みラッチはすべて “0” に初期化されます。

割り込みラッチは、SFR 内の 003CH, 003DH 番地に割り付けられており、命令によって個別にクリアすることができます。ただし、IL2, IL3 については命令でクリアしないでください。プログラムで割り込み要求をクリアするときにはロード命令を使用して、IL2, IL3 には “1” を書き込むようにします。ビット操作命令や演算命令などのリードモディファイライト命令は、命令実行中に発生した割り込み要求がクリアされることがあるので使用しないでください。

Not Recommended for New Design

また、割り込みラッチの内容を読み出すことができますので、割り込み要求のソフトウエアによるテストも可能です。ただし、割り込みラッチを命令で直接セットすることはできません。

注) メインプログラム中で、割り込み個別許可フラグ (EF) や割り込みラッチ (IL) を操作する場合は、事前にマスタ許可フラグ (IMF) を "0" にクリアにしてから行ってください (DI 命令による割り込みの禁止)。EF や IL を操作した後は、必要に応じて IMF を "1" にセットしてください (EI 命令による割り込みの許可)。
割り込みサービスプログラムでは、IMF は自動的に "0" になりますので、通常割り込みサービスプログラムの中で IMF を "0" にクリアする必要はありません。ただし、割り込みサービスプログラムの中で多重割り込みを使用する場合は、IMF を "1" にセットする前に EF および IL を設定してください。

(プログラム例 1)　割り込みラッチのクリア

```
DI                                      ; IMF ← 0
LDW     (ILL), 1110100000111111B        ; IL12, IL10~IL6 ← 0
EI                                      ; IMF ← 1
```

(プログラム例 2)　割り込みラッチの読み出し

```
LD      WA, (ILL)                       ; W ← ILH, A ← ILL
```

(プログラム例 3)　割り込みラッチのテスト

```
TEST    (ILL). 7                        ; IL7 = 1 ならジャンプ
JR      F, SSET
```

Not Recommended for New Design

3.2 割り込み許可レジスタ (EIR)

ノンマスカブル割り込み (ソフトウエア割り込み、未定義命令割り込み、アドレストラップ割り込みとウォッチドッグタイマ割り込み) を除く割り込み要因に対して受け付けの許可/禁止を行うレジスタです。ノンマスカブル割り込みは、割り込み許可レジスタの内容にかかわらず受け付けられます。

割り込み許可レジスタは、割り込みマスタ許可フラグ (IMF) と割り込み個別許可フラグ (EF) で構成されています。割り込み許可レジスタは、SFR 内の 003AH, 003BH 番地に割り付けられており、命令でリード / ライト (ビット操作命令などの リードモディファイライトも含む) できます。

3.2.1 割り込みマスタ許可フラグ (IMF)

マスカブル割り込み全体に対して受け付けの許可 / 禁止の制御を行うフラグです。“0” にクリアされていると、すべてのマスカブル割り込みの受け付けは禁止状態であり、“1” にセットされていると、割り込み個別許可フラグで指定された割り込み受け付けが許可状態です。

割り込みが受け付けられると割り込みマスタ許可フラグはスタックに一時退避された後 “0” にクリアされ、そのあとのマスカブル割り込みの受け付けを一時的に禁止します。割り込みサービスプログラムを実行後、割り込みリターン命令 [RETI]/[RETN] によりスタックから読み出された値がセットされ割り込み受け付け前の状態に戻ります。

割り込みマスタ許可フラグは、EIRL (SFR 内の 003AH 番地) のビット 0 に割り付けられており、命令で リード / ライト できます。通常、割り込みマスタ許可フラグのセット / クリアは、[EI]/[DI] 命令で行います。なお、リセット時、割り込みマスタ許可フラグは “0” に初期化されます。

3.2.2 割り込み個別許可フラグ (EF15 ~ EF4)

各マスカブル割り込み要因に対し、個々に割り込み受け付けの許可 / 禁止の指定を行うフラグです。割り込み個別許可フラグの該当ビットが “1” なら割り込み受け付けを許可し、“0” なら禁止します。

なお、リセット時、割り込み個別許可フラグは "0" に初期化されます。個別許可フラグが "1" にセットされるまでマスカブル割り込みは受け付けられません。

注) メインプログラム中で、割り込み個別許可フラグ (EF) や割り込みラッチ (IL) を操作する場合は、事前にマスタ許可フラグ (IMF) を "0" にクリアにしてから行ってください (DI 命令による割り込みの禁止)。EF や IL を操作した後は、必要に応じて IMF を "1" にセットしてください (EI 命令による割り込みの許可)。
割り込みサービスプログラムでは、IMF は自動的に "0" になりますので、通常割り込みサービスプログラムの中で IMF を "0" にクリアする必要はありません。ただし、割り込みサービスプログラムの中で多重割り込みを使用する場合は、IMF を "1" にセットする前に EF および IL を設定してください。

(プログラム例 1)　割り込みの個別許可と IMF のセット

```
DI                                      ; IMF ← 0
LDW        (EIRL),  1110100010100000B   ; EF15~EF13,  EF11,  EF7,  EF5 ← 1
  :                                     ; 注 ) IMF はセットしない
  :
EI                                      ; IMF ← 1
```

(プログラム例 2)　コンパイラ記述例

```
unsigned  int  _ io (3AH)  EIRL;        /* 3AH は EIRL のアドレス */
_ DI ( );
EIRL=10100000B;
  :
_ EI ( );
```

No Recommended for New Design

Not Recommended for New Design

割り込みラッチ

(初期値 : 00000000 000000**)

ILH,ILL (003DH, 003CH)	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	IL15	IL14	IL13	IL12	IL11	IL10	IL9	IL8	IL7	IL6	IL5	IL4	IL3	IL2		
	ILH (003DH)								ILL (003CH)							

		RD 時	WR 時	
IL15~IL2	割り込みラッチ	0: 割り込み要求なし 1: 割り込み要求あり	0: 割り込み要求のクリア (注) 1: セットは不可	R/W

注 1) IL7~IL4 のいずれかをクリアする場合、IL2, IL3 には必ず “1” を書き込んでください。

注 2) メインプログラム中で、割り込み個別許可フラグ (EF) や割り込みラッチ (IL) を操作する場合は、事前にマスタ許可フラグ (IMF) を "0" にクリアにしてから行ってください (DI 命令による割り込みの禁止)。EF や IL を操作した後は、必要に応じて IMF を "1" にセットしてください (EI 命令による割り込みの許可)。
割り込みサービスプログラムでは、IMF は自動的に "0" になりますので、通常割り込みサービスプログラムの中で IMF を "0" にクリアする必要はありません。ただし、割り込みサービスプログラムの中で多重割り込みを使用する場合は、IMF を "1" にセットする前に EF および IL を設定してください。

注 3) IL はビット操作などのリードモディファイライト命令でクリアしないでください。

割り込み許可レジスタ

(初期値 : 00000000 0000***0)

EIRH,EIRL (003BH, 003AH)	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	EF15	EF14	EF13	EF12	EF11	EF10	EF9	EF8	EF7	EF6	EF5	EF4				IMF
	EIRH (003BH)								EIRL (003AH)							

EF15~EF4	割り込み個別許可フラグ (ビットごとに指定)	0: 各マスカブル割り込みの受け付け禁止 1: 各マスカブル割り込みの受け付け許可	R/W
IMF	割り込みマスタ許可フラグ	0: 各マスカブル割り込み全体の受け付け禁止 1: 各マスカブル割り込み全体の受け付け許可	

注 1) *: Don’t care

注 2) 割り込み許可フラグ (EF15~4) と同時に IMF を “1” にセットしないでください。

注 3) メインプログラム中で、割り込み個別許可フラグ (EF) や割り込みラッチ (IL) を操作する場合は、事前にマスタ許可フラグ (IMF) を "0" にクリアにしてから行ってください (DI 命令による割り込みの禁止)。EF や IL を操作した後は、必要に応じて IMF を "1" にセットしてください (EI 命令による割り込みの許可)。
割り込みサービスプログラムでは、IMF は自動的に "0" になりますので、通常割り込みサービスプログラムの中で IMF を "0" にクリアする必要はありません。ただし、割り込みサービスプログラムの中で多重割り込みを使用する場合は、IMF を "1" にセットする前に EF および IL を設定してください。

Not Recommended for New Design

3.3　割り込み要因の選択 (INTSEL)

割り込みソースをほかの割り込み要因と共有する割り込み要因は、INTSEL レジスタで選択された場合に限り割り込みラッチをイネーブルにすることができます。割り込みコントローラは INTSEL レジスタで選択されていないときに発生する割り込み要求を保持しません。このため、割り込み要因が発生する前に INTSEL レジスタを適切に設定する必要があります。

1. INTTC4 と INT3 は優先順位 12 の割り込みソースを共有します。

割り込み要因セレクタ

INTSEL (003EH)	7	6	5	4	3	2	1	0	
	—	—	—	IL11ER	—	—	—	—	(初期値 : ***0 ****)

IL11ER	INTTC4, INT3 の選択	0: INTTC4 1: INT3	R/W

注) INTSEL レジスタの bit5 は必ず "0" を書き込んでください。

Not Recommended for New Design

3.4 割り込み処理

割り込み要求は、割り込みが受け付けられるか、リセット動作または命令によって、割り込みラッチが “0” にクリアされるまで保持されます。割り込み受け付け処理は、実行中の命令が終了したあと、8 マシンサイクル (2 µs @16 MHz) を要して実行されます。割り込みサービスタスクは、割り込みリターン命令 [RETI] (マスカブル割り込みの場合)/[RETN] (ノンマスカブル割り込みの場合) を実行して終了します。図 1-1 に割り込み受け付け処理タイミングを示します。

3.4.1 割り込み受け付け処理

割り込み受け付け処理は、次の動作を自動的に行います。

1. 割り込みマスタ許可フラグ (IMF) を “0” にクリアし、そのあとのマスカブル割り込みの受け付けを一時的に禁止します。
2. 受け付けた割り込み要因の割り込みラッチを “0” にクリアします。
3. プログラムカウンタ (PC) プログラム ステータス ワード (PSW) および割り込み受け付け前の IMF の内容をスタックに退避 します (PSW + IMF, PCH, PCL の順にプッシュダウンされます) 。スタックポインタ (SP) は 3 回デクリメントされます。
4. 割り込み要因に応じたベクタテーブルアドレスから割り込みサービスプログラムのエントリーアドレス (割り込みベクタ) を読み出し、プログラムカウンタにセットします。
5. 割り込みサービスプログラムのエントリーアドレスに格納されている命令の実行に移ります。

注) PSW の内容がスタックに退避される際、同時に IMF の状態も退避されます。



注 1) a; 戻り番地 b; エントリーアドレス c; RETI 命令が格納されているアドレス

注 2) 割り込みラッチがセットされてから割り込み受け付け処理が開始されるまでの時間は、割り込み許可状態のとき最大 38/fc [s] または 38/fs [s] (10 サイクル命令実行時の第一マシンサイクルで割り込みラッチがセットされたときに当たります) となります。

図 3-1 割り込み受け付け処理 / 割り込みリターン命令タイミングチャート

例 : INTTBT の受け付け処理におけるベクタテーブルアドレスと割り込みサービスプログラムのエントリーアドレスの対応

Not Recommended for New Design



図 3-2 ベクタテーブルアドレスとエントリーアドレス

割り込みサービス中に、その割り込み要因よりレベルの高いマスカブル割り込みが発生しても、割り込みマスタ許可フラグが “1” にセットさせるまで受け付けられません。従って、多重割り込みを行う場合は、割り込みサービスプログラムの中で、割り込みマスタ許可フラグを “1” にセットします。その際、割り込み個別許可フラグにより、受け付けてよい割り込み要因を選択的に許可します。過重なネスティングを防ぐため、現在受け付けている割り込みの割り込み個別許可フラグは、割り込みマスタ許可フラグを “1” にセットする前にクリアしてください。また、ノンマスカブル割り込みは、割り込み要求の間隔より割り込み処理時間が短くなるようにしてください。

3.4.2　汎用レジスタ退避 / 復帰処理

割り込み受け付け処理で、プログラムカウンタとプログラムステータスワードは自動的にスタックに退避されますが、アキュムレータやそのほかのレジスタは自動的には退避されません。これらのレジスタ類の退避処理が必要な場合は、プログラムで行います。また、多重割り込みを行う場合、退避用のデータメモリ領域が重ならないようにする必要があります。
汎用レジスタの退避には、次の 2 つの方法があります。

3.4.2.1　プッシュ / ポップ命令による汎用レジスタの退避 / 復帰

特定のレジスタのみ退避する場合や同一の割り込み要因の多重化の場合には、プッシュ / ポップ命令により汎用レジスタの退避 / 復帰を行います。

（プログラム例）プッシュ / ポップによるレジスタの退避 / 復帰

```
PINTxx    PUSH    WA    ; WA レジスタペアをスタックに退避
          [割り込み処理]
          POP     WA    ; WA レジスタペアをスタックから復帰
          RETI          ; リターン
```



図 3-3 プッシュ / ポップ命令による汎用レジスタの退避 / 復帰処理

Not Recommended for New Design

3.4.2.2 転送命令による汎用レジスタの退避 / 復帰

多重割り込みを行わない割り込み処理において、特定のレジスタのみ退避する場合は、データメモリとの転送命令により汎用レジスタの退避 / 復帰を行います。

（プログラム例）データメモリとの転送命令によるレジスタの退避 / 復帰

```
PINTxx:   LD        (GSAVA), A      ; A レジスタの退避
          割り込み処理
          LD        A, (GSAVA)      ; A レジスタの復帰
          RETI                      ; リターン
```



図 3-4 割り込み処理における汎用レジスタの退避 / 復帰処理

3.4.3 割り込みリターン

割り込みリターン命令は、次の動作を行います。

[RETI] / [RETN] 割り込みリターン
①プログラムカウンタ、プログラムステータスワードおよび IMF の内容をスタックからそれぞれリストアします。 ②スタックポインタを 3 回インクリメントします。

ただし、アドレストラップ割り込みからのリターンは、割り込み受け付け処理直後にスタックされる PCL、PCH の値を、割り込みサービスプログラムの先頭で、プログラム実行を再開するアドレスに書き替える必要があります。

注） これらを書き替えないままリターン命令 [RETN] を実行した場合、アドレストラップ領域に復帰し、再度アドレストラップ割り込みが発生します。
割り込みリターン後の PCL, PCH となる値は、割り込み受け付け処理後はそれぞれ (SP + 1), (SP + 2) のアドレスに格納されています。

Not Recommended for New Design

（プログラム例 1）　アドレストラップ割り込みサービスプログラムからのリターン

```
PINTxx    POP     WA                  ; スタックポインタを 2 つ戻す
          LD      WA, RetrunAddress   ; WA レジスタに再開アドレスを代入する
          PUSH    WA                  ; スタックにプッシュダウンする
          [割り込み処理]
          RETN                        ; ノンマスカブル割り込みリターン命令
```

（プログラム例 2）　リターンしない場合 (割り込み受け付け前の PSW および IMF の値を破棄する場合)

```
PINTxx    INC     SP                  ; スタックポインタを 3 つ戻す
          INC     SP
          INC     SP
          [割り込み処理]
          LD      EIRL, data          ; IMF を "1" にセット、または "0" にクリア
          JP      RestartAddress      ; 復帰アドレスへジャンプ
```

割り込み要求は、実行中の命令の最終サイクルでサンプリングされます。従って、割り込みリターン命令の実行直後から次の割り込み処理を行うことができます。

注 1)　アドレストラップ割り込みが発生し、割り込みサービスプログラムでリターン命令 [RETN] を使用しない場合 (例 2 のような場合)、割り込みサービスプログラムで、スタックポインタの値を、アドレストラップ発生時の値にインクリメントすることを推奨します (3 回インクリメントする)。

注 2)　割り込み処理時間が、割り込み要求の間隔よりも長いと、割り込みサービスタスクの実行のみ行われ、メインタスクの実行が行われなくなります。

Not Recommended for New Design

3.5 ソフトウエア割り込み (INTSW)

SWI 命令を実行することにより、ソフトウエア割り込みが発生し、ただちに割り込み処理に入ります (最優先割り込み)。

SWI 命令は、次に示すアドレスエラー検出またはデバッギング以外には使用しないでください。

3.5.1 アドレスエラー検出

シングルチップモードのとき、CPU が何らかの原因 (ノイズなど) により、メモリの存在しないアドレスから命令フェッチを行った場合、FFH が読み込まれます。コード FFH は、SWI 命令ですのでソフトウエア割り込みが発生し、これによりアドレスエラーの検出ができます。また、プログラムメモリの不使用領域をすべて FFH で埋めておくことで、アドレスエラー検出範囲がよりいっそう広がります。なお、RAM, SFR 領域に対する命令フェッチのときは、アドレス トラップ リセット、もしくは設定によりアドレストラップ割り込みが発生します。

3.5.2 デバッギング

SWI 命令をソフトウエアブレークポイント設定アドレスに置くことによって、デバッギング効率を高めることができます。

3.6 未定義命令割り込み (INTUNDEF)

命令セットで定義されていない命令をフェッチし、実行しようとした場合は、INTUNDEF が発生し、割り込み処理に入ります。INTUNDEF はほかのノンマスカブル割り込み処理中でも受け付けられ、現在の処理を中断、即、INTUNDEF 割り込み処理に入ります。

注) 未定義命令割り込み (INTUNDEF) は、ソフトウエア割り込みと同じ割り込みベクタアドレスへジャンプします。

3.7 アドレストラップ割り込み (INTATRAP)

命令が置かれている以外の領域 (アドレストラップ領域) から命令をフェッチした場合、リセット出力または割り込み信号 (INTATRAP) 出力を行います。アドレストラップ割り込みが発生すると、割り込みラッチ (IL2) がセットされ、割り込み処理に入ります。INTATRAP はほかのノンマスカブル割り込み処理中でも受け付けられ、現在の処理を中断、即、INTATRAP 割り込み処理に入ります。

注) アドレストラップ時の動作設定 (リセット出力 / 割り込み信号出力) は、ウォッチドッグタイマ制御レジスタで設定します。

Not Recommended for New Design

3.8　外部割り込み

TMP86C808DMG には、5 本の外部割り込み入力があり、すべてデジタルノイズ除去回路付き (一定時間未満のパルス入力をノイズとして除去します) となっています。

また、INT1,INT3,INT4 端子は、エッジ選択が可能です。なお、$\overline{\text{INT0}}$/P10 端子は、外部割り込み入力端子として使用するか入出力ポートとして使用するかの選択ができます。リセット時は、入力ポートとなります。

エッジの選択 , ノイズ除去の制御 および $\overline{\text{INT0}}$/P10 端子の機能選択は、外部割り込み制御レジスタで行います。

要因	端子名	許可条件	エッジ (レベル)	デジタルノイズ除去回路
INT0	$\overline{\text{INT0}}$	IMF・EF4・INT0EN=1	立ち下がりエッジ	2/fc [s] 未満のパルスはノイズとして除去されます。7/fc [s] 以上は確実に信号とみなされます。SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。
INT1	INT1	IMF・EF5 = 1	立ち下がりエッジ または 立ち上がりエッジ	15/fc または 63/fc [s] 未満のパルスはノイズとして除去されます。49/fc または 193/fc [s] 以上は確実に信号とみなされます。 SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。
INT3	INT3	IMF・EF11 = 1 及び IL11ER=1	立ち下がりエッジ、立ち上がりエッジ、立ち上がりエッジまたは立ち下がりエッジ、"H" レベル	7/fc [s] 未満のパルスはノイズとして除去されます。25/fc [s] 以上は確実に信号とみなされます。SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。
INT4	INT4	IMF・EF14 = 1	立ち下がりエッジ、立ち上がりエッジ、立ち上がりエッジまたは立ち下がりエッジ、"H" レベル	7/fc [s] 未満のパルスはノイズとして除去されます。25/fc [s] 以上は確実に信号とみなされます。SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。
INT5	$\overline{\text{INT5}}$	IMF・EF15 = 1	立ち下がりエッジ	2/fc [s] 未満のパルスはノイズとして除去されます。7/fc [s] 以上は確実に信号とみなされます。SLOW/SLEEP モード時は、1/fs [s] 未満はノイズとして除去され、3.5/fs [s] 以上は確実に信号とみなされます。

注 1)　NORMAL1, 2 または IDLE1, 2 モード時、ノイズのない信号が外部割り込み端子に入力された場合、入力信号のエッジから割り込みラッチがセットされるまでの最大時間は、確実に信号とみなされる時間 + 6/fc[s] です。

注 2)　INT0EN = “0” のとき、$\overline{\text{INT0}}$ 端子入力の立ち下がりエッジが検出されても割り込みラッチ IL4 はセットされません。

注 3)　兼用の端子を出力ポートとして使用し、データが変化したり入出力の切り替えを行った場合、擬似的に割り込み要求信号が発生しますので、割り込み許可フラグの禁止などの処理が必要です。

Not Recommended for New Design

外部割り込み制御レジスタ

EINTCR	7	6	5	4	3	2	1	0	
(0037H)	INT1NC	INT0EN	INT3ES		INT4ES		INT1ES		(初期値 : 0000 000*)

INT1NC	INT1 のノイズ除去時間の選択	0: 63/fc[s] 未満のパルスはノイズとして除去 1: 15/fc[s] 未満のパルスはノイズとして除去	R/W
INT0EN	P10/INT0 の機能選択	0: P10 入出力ポート 1: $\overline{\text{INT0}}$ 端子 (P10 ポートは入力モードにしてください)	R/W
INT4ES	INT4 のエッジ (レベル) 選択	00: 立ち上がりエッジで割り込み要求発生 01: 立ち下がりエッジで割り込み要求発生 10: 立ち上がりまたは立ち下がりエッジで割り込み要求発生 11: "H" レベルで割り込み要求発生	R/W
INT3 ES	INT3 のエッジ選択	00: 立ち上がりエッジで割り込み要求発生 01: 立ち下がりエッジで割り込み要求発生 10: 立ち上がりまたは立ち下がりエッジで割り込み要求発生 11: "H" レベルで割り込み要求発生	R/W
INT1 ES	INT1 のエッジ選択	0: 立ち上がりエッジで割り込み要求発生 1: 立ち下がりエッジで割り込み要求発生	R/W

注 1) fc; 高周波クロック [Hz] *; Don't care

注 2) システムクロックを高周波と低周波の間で切り替えるとき、または外部割り込み制御レジスタ (EINTCR) を書き替えるときは、切り替えの前後でノイズキャンセラが正常に動作しない場合がありますので、割り込み許可レジスタ (EIR) によって外部割り込みを禁止しておくことを推奨します。

注 3) INT1NC を切り替えた場合、最大 2^6/fc の期間ノイズキャンセル時間が切り替わらない事があります。

注 4) INT3 端子の状態が "H" レベルの状態でリセットが解除された場合、INT3 のエッジ選択 (INT3ES) を「"H" レベルで割り込み要求発生」に切り替えても INT3 割り込み要求は発生しません。この場合、INT3 割り込み要求を発生させるには、INT3 端子に一度立ち上がりエッジを入力する必要があります。

注 5) INT4 端子の状態が "H" レベルの状態でリセットが解除された場合、INT4 のエッジ選択 (INT4ES) を「"H" レベルで割り込み要求発生」に切り替えても INT4 割り込み要求は発生しません。この場合、INT4 割り込み要求を発生させるには、INT4 端子に一度立ち上がりエッジを入力する必要があります。

Not Recommended for New Design

Not Recommended for New Design

第 4 章　スペシャルファンクションレジスタ

TMP86C808DMG は、メモリマップ I/O 方式で、周辺ハードウエアのデータ制御 / 転送はすべてスペシャル ファンクション レジスタ (SFR) を通して行われます。SFR は、0000H~003FH にマッピングされています。

本章では、TMP86C808DMG の SFR の一覧を示します。

4.1　SFR

アドレス	リード	ライト
0000H	P0DR	
0001H	P1DR	
0002H	P2DR	
0003H	P3DR	
0004H	Reserved	
0005H	Reserved	
0006H	Reserved	
0007H	Reserved	
0008H	Reserved	
0009H	P1CR	
000AH	P3CR	
000BH	P0OUTCR	
000CH	P0PRD	-
000DH	P2PRD	-
000EH	ADCCR1	
000FH	ADCCR2	
0010H	TC1DRAL	
0011H	TC1DRAH	
0012H	TC1DRBL	
0013H	TC1DRBH	
0014H	TC1CR	
0015H	Reserved	
0016H	Reserved	
0017H	Reserved	
0018H	Reserved	
0019H	Reserved	
001AH	TC3CR	
001BH	TC4CR	
001CH	TTREG3	
001DH	TTREG4	
001EH	PWREG3	
001FH	PWREG4	
0020H	ADCDR1	-
0021H	ADCDR2	-
0022H	Reserved	
0023H	Reserved	
0024H	Reserved	
0025H	UARTSR	UARTCR1
0026H	-	UARTCR2

Not Recommended for New Design

アドレス	リード	ライト
0027H	RDBUF	TDBUF
0028H		-
0029H		
002AH		
002BH	Reserved	
002CH	Reserved	
002DH	Reserved	
002EH	Reserved	
002FH	Reserved	
0030H	Reserved	
0031H	-	STOPCR
0032H	Reserved	
0033H	Reserved	
0034H	-	WDTCR1
0035H	-	WDTCR2
0036H	TBTCR	
0037H	EINTCR	
0038H	SYSCR1	
0039H	SYSCR2	
003AH	EIRL	
003BH	EIRH	
003CH	ILL	
003DH	ILH	
003EH	INTSEL	
003FH	PSW	

注 1)　Reserved の番地はプログラムでアクセスしないでください。

注 2)　ー ; アクセスできません。

注 3)　書き込み専用レジスタおよび割り込みラッチに対して、リードモディファイライト命令 (SET, CLR などのビット操作命令や AND, OR などの演算命令など) による操作はできません。

Not Recommended for New Design

第 5 章　入出力ポート

TMP86C808DMG は、4 ポート 24 端子の入出力ポートを内蔵しています。

1. P0 ポート ;

   8 ビット入出力ポート (外部割り込み入力 , タイマカウンタ入出力 , シリアルインタフェース入出力と兼用)

2. P1 ポート ;

   5 ビット入出力ポート (外部割り込み入力 , デバイダ出力と兼用)

3. P2 ポート ;

   3 ビット入出力ポート (外部割り込み入力 , STOP モード解除信号入力 , 低周波発振器接続端子と兼用)

4. P3 ポート ;

   8 ビット入出力ポート (アナログ入力 , STOP モード解除信号入力およびタイマカウンタ入出力兼用)

すべての出力ポートは、ラッチを内蔵していますので、出力データはラッチにより保持されます。すべての入力ポートにはラッチがありません。外部から入力データを読み取るまでは外部でデータを保持しておくか、複数回読み取ってから処理することが望まれます。図 5-1 に入出力タイミングを示します。

入出力ポートから外部データを読み込むタイミングは、命令実行におけるリードサイクルの S1 ステートです。外部からはこのタイミングを認識できません。チャタリングなどの過渡的な入力データはプログラムで対処する必要があります。入出力ポートへデータを出力するタイミングは、命令実行におけるライトサイクルの S2 ステートです。



注) 命令によってリード / ライトサイクルの位置が異なります。

図 5-1 入出力タイミング (例)

Not Recommended for New Design

5.1　P0 (P07~P00) ポート (大電流)

P0 ポートは 8 ビットの入出力ポートで、外部割り込み入力、SEI シリアルインタフェース入出力、UART および 16 ビットタイマカウンタの入出力と兼用です。入力ポートまたは、外部割り込み入力、SEI シリアルインタフェース入出力、UART 入出力として用いる場合は、出力ラッチを “1” にセットします。出力ポートとして使用する場合は、P0 ポートには出力ラッチデータ (P0DR) が出力されます。リセット時、出力ラッチ (P0DR) は “1” に、プッシュプル制御 (P0OUTCR) は “0” に初期化されます。

P0 ポートは P0OUTCR により出力回路を Nch オープンドレイン出力、プッシュプル出力に選択することができます。

入力ポートとして使用する場合は P0DR を “1” にセットした後、P0OUTCR の対応するビットを “0” に設定します。

P0 ポートはデータ入力のレジスタが独立しています。出力ラッチの状態を読み込む場合は、P0DR レジスタを、端子の状態を読み込む場合は P0PRD レジスタをそれぞれ読み出してください。



図 5-2　P0 ポート

	7	6	5	4	3	2	1	0	
P0DR (0000H) R/W	P07 TC1 INT4	P06 INT3 $\overline{\text{PPG}}$	P05 $\overline{\text{SS}}$	P04 MISO	P03 MOSI	P02 SCLK	P01 RxD	P00 TxD	(初期値 : 1111 1111)
	7	6	5	4	3	2	1	0	
P0PRD (000CH) Read only	P07	P06	P05	P04	P03	P02	P01	P00	

P0OUTCR (000BH)	P0OUTCR	P0 ポートの入出力制御 (ビットごとに指定)	0: Nch オープンドレイン出力 1: プッシュプル出力	R/W

Not Recommended for New Design

5.2 P1 (P14~P10) ポート

P1 ポートは 1 ビット単位で入出力の指定ができる 5 ビットの入出力ポートです。入出力の指定は、P1 ポート入出力制御レジスタ (P1CR) によって行います。リセット時、P1CR は “0” に初期化され、P1 ポートは入力モードとなります。また、P1 ポート出力ラッチは “0” に初期化されます。

P1 ポートは外部割り込み入力、デバイダ出力と兼用です。P1 ポートを機能ピンとして使用する場合、入力ピンは入力モードに設定します。出力ピンはあらかじめ出力ラッチを “1” にセットし、出力モードに設定します。

なお､P11端子は外部割り込み入力です (出力ポートとして使用すると立ち上がりまたは立ち下がりエッジで割り込みラッチがセットされます)。P10 端子は、外部割り込み制御レジスタ (INT0EN) により入出力ポートとして使用するか外部割り込み入力として使用するかの選択ができます。リセット時、P10 端子は入力ポートとなります。



図 5-3 P1 ポート

	7	6	5	4	3	2	1	0	
P1DR (0001H) R/W				P14	P13	P12 $\overline{\text{DVO}}$	P11 INT1	P10 $\overline{\text{INT0}}$	(初期値 : ***0 0000)
P1CR (0009H)									(初期値 : ***0 0000)

P1CR	P1 ポートの入出力制御 (ビットごとに指定)	0: 入力モード 1: 出力モード	R/W

Not Recommended for New Design

5.3　P2 (P22~P20) ポート

P2 ポートは 3 ビットの入出力ポートで、外部割り込み入力、STOP 解除信号入力、低周波発振子接続端子と兼用です。入力ポートまたは、機能端子として用いる場合は、出力ラッチを “1” にセットします。出力ラッチはリセット時 “1” に初期化されます。デュアルクロックモードで動作させる場合は、P21 (XTIN), P22 (XTOUT) 端子に低周波発振子 (32.768 kHz) を接続します。シングルクロックモードで動作させる場合、P21, P22 端子は通常の入出力ポートとして使用できます。P20 端子は外部割り込み入力、STOP 解除信号入力、入力ポートとして使用されることを推奨します (出力ポートとして使用すると立ち下がりエッジで割り込みラッチがセットされます)。

P2 ポートはデータ入力のレジスタが独立しています。出力ラッチの状態を読み込む場合は、P2DR レジスタを、端子の状態を読み込む場合は、P2PRD レジスタをそれぞれ読み出してください。P2 ポートに対して P2DR, P2PRD のリード命令を実行した場合、ビット 7~3 は不定値が読み込まれます。



図 5-4 P2 ポート



注) P20 端子は STOP 端子と兼用のため、STOP モードに入ると OUTEN の状態にかかわらず、出力は High-Z 状態となります。

Not Recommended for New Design

5.4 P3 (P37~P30) ポート

P3 ポートは、1 ビット単位で入出力の指定ができる 8 ビットの入出力ポートで、アナログ入力 , キーオンウェイクアップ入力および 8 ビットタイマカウンタ入出力と兼用です。入出力の指定は、P3 ポート入出力制御レジスタ (P3CR) と ADCCR1<AINDS> によって行います。リセット時は、P3CR と P3DR は “0” にクリアされ、AINDS は “1” にセットされますので、P37~P30 は入力ポートとなります。

入力ポートとして使用する場合には、P3CR を “0” にするとともに、AINDS = 1 にすることにより可能となります。アナログ入力として使用する場合には、P3DR, P3CR の値にかかわらず ADCCR1<SAIN > で選択された端子は AINDS = 0 にすることでアナログ入力となります。出力ポートとして使用する場合には、P3CR を “1” にすることでそのビットは出力モードになり P3DR (出力ラッチデータ) が出力されます。AD コンバータを使用しているとき P3 ポートに対して、入力命令を実行するとアナログ入力を選択している端子は P3DR の値 が読み込まれ、アナログ入力を選択していない端子は、端子のレベルにより、“1” または “0” が読み込まれます。なお、出力命令を実行してもアナログ入力を選択している端子にはラッチデータは出力されません。

アナログ入力として使用しない P3 ポートは、入出力ポートとして使用できますが、AD 変換中は精度を保つ意味で出力命令は行わないようにしてください。また、アナログ入力と近接するポートに AD 変換中、変化の激しい信号を入力しないようにしてください。



a) P32~P37端子等価図

b) P30, P31端子等価図

図 5-5 P3 ポート

Not Recommended for New Design

	7	6	5	4	3	2	1	0	
P3DR (0003H) R/W	P37 AIN5 STOP5	P36 AIN4 STOP4	P35 AIN3 STOP3	P34 AIN2 STOP2	P33 AIN1	P32 AIN0	P31 TC4 $\overline{\text{PDO4}}$ $\overline{\text{PWM4}}$ $\overline{\text{PPG4}}$	P30 TC3 $\overline{\text{PDO3}}$ $\overline{\text{PWM3}}$	(初期値 : 0000 0000)
P3CR (000AH)	7	6	5	4	3	2	1	0	
									(初期値 : 0000 0000)

P3CR	P3 ポートの出力制御 (ビットごとに指定)	0: 入力モード 1: 出力モード	R/W

<P3 ポート入出力 >

	アナログ入力モード	入力モード	出力モード
P3CR	0		1
AINDS	0	1	
P3DR	0	*	

注 1)　キーオンウェイクアップ入力 (STOP2~5) として使用する場合は、P3CR の対応するビットを “0” に設定してください。

注 2)　P30, P31 ヒステリシス入力、P34~P37 はキーオンウェイクアップ時のみヒステリシス入力となります。

注 3)　入力モードに設定されているポートは端子入力の状態を読み込みますので、入力 / 出力モードを混在させて使用する場合、入力モードに設定されているポートの出力ラッチの内容はビット操作命令の実行により書き替わることがあります。

Not Recommended for New Design

第 6 章　タイムベースタイマ (TBT)

タイムベースタイマは、キースキャンやダイナミック表示処理などの基準時間生成用タイマで一定周期ごとにタイムベースタイマ割り込み (INTTBT) を発生することが可能です。

6.1　タイムベースタイマ

6.1.1　構成



図 6-1 タイムベースタイマの構成

6.1.2　制御

タイムベースタイマは、タイムベースタイマ制御レジスタ (TBTCR) で制御されます。

タイムベースタイマ制御レジスタ

	7	6	5	4	3	2	1	0	
TBTCR (0036H)	(DVOEN)	(DVOCK)		(DV7CK)	TBTEN	TBTCK			(初期値 : 0000 0000)

TBTEN	タイムベースタイマ の 許可 / 禁止	0: ディセーブル 1: イネーブル				
TBTCK	タイムベースタイマ割り込み周波数の選択 単位 : [Hz]		NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	R/W
			DV7CK = 0	DV7CK = 1		
		000	fc/2^23	fs/2^15	fs/2^15	
		001	fc/2^21	fs/2^13	fs/2^13	
		010	fc/2^16	fs/2^8	–	
		011	fc/2^14	fs/2^6	–	
		100	fc/2^13	fs/2^5	–	
		101	fc/2^12	fs/2^4	–	
		110	fc/2^11	fs/2^3	–	
		111	fc/2^9	fs/2	–	

注 1)　fc; 高周波クロック [Hz], fs; 低周波クロック [Hz], *; Don't care

Not Recommended for New Design

注 2)　割り込み周波数 (TBTCK) の変更は、タイムベースタイマがディセーブルの状態 (TBTEN="0") で行ってください（イネーブル状態からディセーブルに設定する際も割り込み周波数の設定を変更しないでください）。なお、割り込み周波数の選択とイネーブルを同時に設定することは可能です。

（プログラム例）タイムベースタイマ割り込み周波数を $fc/2^{16}$ [Hz] にセットし、割り込みを許可します。

```
LD      (TBTCR) , 00000010B      ; TBTCK ← 010
LD      (TBTCR) , 00001010B      ; TBTEN ← 1
DI
SET     (EIRL) . 6
```

表 6-1 タイムベースタイマ割り込み周波数 (例 : fc = 16.0 MHz, fs = 32.768 kHz 時)

TBTCK	タイムベースタイマ割り込み周波数 [Hz]		
	NORMAL1/2, IDLE1/2 モード	NORMAL1/2, IDLE1/2 モード	SLOW1/2, SLEEP1/2 モード
	DV7CK = 0	DV7CK = 1	
000	1.91	1	1
001	7.63	4	4
010	244.14	128	–
011	976.56	512	–
100	1953.13	1024	–
101	3906.25	2048	–
110	7812.5	4096	–
111	31250	16384	–

6.1.3　機能

タイムベースタイマ割り込みは、タイムベースタイマをイネーブルにした後、ソースクロック (タイミングジェネレータのデバイダ出力を TBTCK で選択) の最初の立ち下がりから発生します。

なお、デバイダはプログラムでクリアされませんので、最初の割り込みに限り設定した割り込み周期よりも早く割り込みが発生することがあります (図 6-2 参照)。



図 6-2 タイムベースタイマ割り込み

Not Recommended for New Design

6.2 デバイダ出力 ($\overline{\text{DVO}}$)

タイミングジェネレータのデバイダによってデューティ約 50% のパルスを出力することができ、圧電ブザーなどの駆動に利用できます。デバイダ出力は、$\overline{\text{DVO}}$ 端子から出力されます。

6.2.1 構成



(a) デバイダ出力回路の構成　　(b) デバイダ出力タイミングチャート

図 6-3 デバイダ出力

6.2.2 制御

デバイダ出力は、タイムベースタイマ制御レジスタで制御されます。

タイムベースタイマ制御レジスタ

	7	6	5	4	3	2	1	0	
TBTCR (0036H)	DVOEN	DVOCK		(DV7CK)	(TBTEN)	(TBTCK)			(初期値 : 0000 0000)

DVOEN	デバイダ出力の許可 / 禁止	0: ディセーブル 1: イネーブル				R/W
DVOCK	デバイダ出力 ($\overline{\text{DVO}}$ 端子) の周波数選択 単位 : [Hz]		NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	R/W
			DV7CK = 0	DV7CK = 1		
		00	fc/2^13	fs/2^5	fs/2^5	
		01	fc/2^12	fs/2^4	fs/2^4	
		10	fc/2^11	fs/2^3	fs/2^3	
		11	fc/2^10	fs/2^2	fs/2^2	

注) デバイダ出力の周波数選択 (DVOCK) の変更は、デバイダ出力が禁止の状態 (DVOEN="0") で行ってください。許可状態 (DVOEN="1") から禁止状態 (DVOEN="0") に設定する際もデバイダ出力周波数の設定を変更しないでください)。

Not Recommended for New Design

（プログラム例）1.95 kHz のパルスを出力 (fc = 16.0 MHz)

```
        ポートを設定
LD      (TBTCR) , 00000000B        ; DVOCK ← "00"
LD      (TBTCR) , 10000000B        ; DVOEN ← "1"
```

表 6-2 デバイダ出力の周波数 (例 : fc = 16.0 MHz, fs = 32.768 kHz 時)

DVOCK	デバイダ出力の周波数 [Hz]		
	NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード
	DV7CK = 0	DV7CK = 1	
00	1.953 k	1.024 k	1.024 k
01	3.906 k	2.048 k	2.048 k
10	7.813 k	4.096 k	4.096 k
11	15.625 k	8.192 k	8.192 k

Not Recommended for New Design

第 7 章　ウォッチドッグタイマ (WDT)

ウォッチドッグタイマは、ノイズなどの原因による誤動作（暴走）やデッドロック状態を速やかに検出し、正常な状態に戻すことを目的としたフェイルセーフ機能です。

ウォッチドッグタイマによる暴走検出信号は、「リセット要求」または「割り込み要求」のいずれかをプログラムで選択することができます。ただし、選択は 1 回限りです。リセット解除時は、「リセット要求」に初期化されます。

なお、ウォッチドッグタイマを暴走検出用として使用しない場合、一定周期ごとに割り込みを発生するタイマとして利用できます。

注 ） 外乱ノイズなどの影響によってはウォッチドッグタイマが完全な機能を果たせない場合がありますので、機器設計時には十分な考慮が必要です。

7.1　ウォッチドッグタイマの構成



図 7-1 ウォッチドッグタイマの構成

7.2　ウォッチドッグタイマの制御

ウォッチドッグタイマは、ウォッチドックタイマ制御レジスタ (WDTCR1、WDTCR2) によって制御されます。なおウォッチドックタイマはリセット解除後、自動的にイネーブルになります。

7.2.1　ウォッチドッグタイマによる暴走検出の方法

CPU の暴走検出を行うには、次のようにします。

1. 検出時間の設定 , 出力の選択および 2 進カウンタのクリア
2. 設定した検出時間以内ごとに 2 進カウンタのクリアを繰り返し行います。

Not Recommended for New Design

もし、何らかの原因で暴走またはデッドロック状態に陥り、2 進カウンタのクリアが行われない場合、2 進カウンタのオーバフローでウォッチドッグタイマ出力がアクティブになります。このとき WDTCR1<WDTOUT> = “1” なら、リセット要求が発生し内蔵ハードウエアをリセットします。また、WDTCR1<WDTOUT> = “0” なら、ウォッチドッグタイマ割り込み (INTWDT) を発生します。

なお、STOP モード (ウォーミングアップ中を含む) または IDLE/SLEEP モード中ウォッチドッグタイマは、一時的にカウントアップ停止し、STOP/IDLE/SLEEP モード解除後、自動的に再起動 (カウントアップ継続) します。

注) ウォッチドッグタイマは内部デバイダと 2 段の 2 進カウンタによって構成されており、クリアコード (4EH) を書き込んだ場合、2 進カウンタはクリアされますが、内部デバイダはクリアされません。従って 2 進カウンタのオーバフロー時間は、WDTCR2 レジスタにクリアコード (4EH) を書き込むタイミングによって、最短で WDTCR1<WDTT> の設定時間の 3/4 となる場合がありますので、これより短い周期でクリアコードを書き込んでください。

(プログラム例) ウォッチドッグタイマ検出時間を 2^{21}/fc [s] に設定し、暴走検出リセットを行う。

```
                LD      (WDTCR2), 4EH          ; 2 進カウンタのクリア
                LD      (WDTCR1), 00001101B    ; WDTT ← 10, WDTOUT ← 1
                LD      (WDTCR2), 4EH          ; 2 進カウンタのクリア
WDT 検出         :                              ; WDTT 変更直前直後は必ずクリア ; します )
時間 3/4 以内    :
                LD      (WDTCR2), 4EH          ; 2 進カウンタのクリア
WDT 検出         :
時間 3/4 以内
                LD      (WDTCR2), 4EH          ; 2 進カウンタのクリア
```

ウォッチドッグタイマ制御レジスタ

WDTCR1 (0034H)	7	6	5	4	3	2	1	0	
	—	—	(ATAS)	(ATOUT)	WDTEN	WDTT		WDTOUT	(初期値 : **11 1001)

WDTEN	ウォッチドッグタイマの許可 / 禁止	0: 禁止 (WDTCR2 にディセーブルコードを書き込む必要あり 1: 許可				Write only
WDTT	ウォッチドッグタイマ検出時間の設定 単位 : [s]		NORMAL1/2 モード		SLOW1/2 モード	Write only
			DV7CK = 0	DV7CK = 1		
		00	2^{25}/fc	2^{17}/fs	2^{17}/fs	
		01	2^{23}/fc	2^{15}/fs	2^{15}fs	
		10	2^{21}fc	2^{13}/fs	2^{13}fs	
		11	2^{19}/fc	2^{11}/fs	2^{11}/fs	
WDTOUT	ウォッチドッグタイマ出力の選択	0: 割り込み要求 1: リセット要求				Write only

注 1)　WDTOUT を “0” にクリア後は、プログラムで “1” に再セットできません。

注 2)　fc; 高周波クロック [Hz]　fs; 低周波クロック [Hz]　*; Don’t care

注 3)　WDTCR1 は書き込み専用レジスタですので、ビット操作などのリードモディファイライト命令ではアクセスできません。読み出すと不定値が読み込まれるためです。

注 4)　STOP モード起動時は、STOP モードに入る直前にウォッチドッグタイマを禁止するか、カウンタをクリアしてください。また、カウンタをクリアした場合、STOP モード解除直後に再度カウンタをクリアしてください。

注 5)　WDTEN を “1” から “0” に切り替える場合は、誤動作の原因となる場合がありますので「7.2.3 -- ウォッチドッグタイマのディセーブル」に従ってレジスタを設定してください。

Not Recommended for New Design

ウォッチドッグタイマ制御レジスタ 2

WDTCR2 (0035H)	7	6	5	4	3	2	1	0	(初期値 : **** ****)

WDTCR2	ウォッチドッグタイマの制御コード書き込み	4EH:	ウォッチドッグタイマの 2 進カウンタのクリア (クリアコード)	Write only
		B1H:	ウォッチドッグタイマのディセーブル (ディセーブルコード)	
		D2H	アドレストラップ領域選択有効	
		その他	無効	

注 1) ディセーブルコードは、WDTCR1<WDTEN> = “0” のとき以外は書き込み無効です。

注 2) *; Don’t care

注 3) ウォッチドッグタイマの 2 進カウンタのクリアは割り込みタスクで行わないでください。

注 4) クリアコード (4EH) は WDTCR1<WDTT> の設定時間の 3/4 以内に書き込んでください。

7.2.2 ウォッチドッグタイマのイネーブル

ウォッチドッグタイマは、WDTCR1<WDTEN> を “1” にセットするとイネーブルになります。リセット時、WDTCR1<WDTEN> は “1” に初期化されますので、リセット解除後は自動的にイネーブルになります。

7.2.3 ウォッチドッグタイマのディセーブル

ウォッチドッグタイマをディセーブルにするには、以下の順序でレジスタを設定してください。以下の順序以外の方法でレジスタを設定すると、マイコンが誤動作する場合があります。

1. 割り込みマスタ許可フラグ (IMF) を “0” に設定します。
2. WDTCR2 にクリアコード (4EH) を設定します。
3. WDTCR1<WDTEN> を “0” に設定します。
4. WDTCR2 にディセーブルコード (B1H) を設定します。

注) ウォッチドッグタイマのディセーブル中は、ウォッチドッグタイマの 2 進カウンタはクリアされています。

(プログラム例) ウォッチドッグタイマのディセーブル

```
DI                          ; IMF ← 0
LD      (WDTCR2) , 04EH     ; 2 進カウンタのクリア
LDW     (WDTCR1) , 0B101H   ; WDTEN ← 0, WDTCR2 ← ディセーブルコード
```

表 7-1 ウォッチドッグタイマ検出時間 (例 : fc = 16.0 MHz, fs = 32.768 kHz 時)

WDTT	ウォッチドッグタイマ検出時間 [S]		
	NORMAL1/2 モード		SLOW モード
	DV7CK = 0	DV7CK = 1	
00	2.097	4	4
01	524.288 m	1	1
10	131.072 m	250 m	250 m
11	32.768 m	62.5 m	62.5 m

Not Recommended for New Design

7.2.4　ウォッチドッグタイマ割り込み (INTWDT)

WDTCR1<WDTOUT> が“0”のときに 2 進カウンタがオーバフローすると、ウォッチドッグタイマ割り込み要求 (INTWDT) が発生します。

ウォッチドッグタイマ割り込みはノンマスカブル割り込みですので、割り込みマスタ許可フラグ (IMF) の設定に関係なくかならず 割り込みは受け付けられます。

また、他の割り込み (ウォッチドッグタイマ割り込みを含む) を受付け中にウォッチドッグタイマ割り込みが発生した場合、先の割り込み処理は保留され、直ちにウォッチドッグタイマ割り込み処理が実行されます。従って RETN 命令が実行されないままウォッチドッグタイマ割り込みが連続して発生すると、過重なネスティングによりマイコンが誤動作する場合があります。

なお、ウォッチドッグタイマ割り込みを使用する場合は、WDTCR1<WDTOUT> を設定する前にスタックポインタを設定してください。

（プログラム例）ウォッチドッグタイマ割り込みの設定例

```
LD      SP, 013FH              ; SP の設定
LD      (WDTCR1) , 00001000B   ; WDTOUT ← 0
```

7.2.5　ウォッチドッグタイマリセット

WDTCR1<WDTOUT> が“1”のときに 2 進カウンタがオーバフローすると、ウォッチドッグタイマのリセット要求が発生します。ウォッチドッグタイマのリセット要求が発生すると、内蔵ハードウエアはリセットされます。リセット時間は、最大 24/fc [s] (1.5 μs @ fc = 16.0 MHz) です。

注) SLOW1 モードでウォッチドッグタイマリセットが発生した場合、高周波クロックが発振を再開するためリセット時間は 最大で 24/fc (高周波クロック) となります。ただし、高周波クロックの発振開始時に発振周波数にゆらぎがある場合は、リセット時間は誤差を含むことになり、概略値としてとらえてください。



図 7-2 ウォッチドッグタイマ割り込み / リセット

Not Recommended for New Design

7.3 アドレストラップ

ウォッチドッグタイマ制御レジスタ 1, 2 は、アドレストラップ時の制御用レジスタと兼用となっています。

ウォッチドッグタイマ制御レジスタ 1

WDTCR1 (0034H)

7	6	5	4	3	2	1	0	
—	—	ATAS	ATOUT	(WDTEN)	(WDTT)		(WDTOUT)	(初期値 : **11 1001)

ATAS	内蔵 RAM 領域のアドレストラップ選択	0: 1:	アドレストラップ発生しない アドレストラップ発生する (ATAS の設定後 WDTCR2 に制御コード “D2H” 書き込む必要あり)	Write only
ATOUT	アドレストラップ発生時の動作選択	0: 1:	割り込み要求 リセット要求	

ウォッチドッグタイマ制御レジスタ 2

WDTCR2 (0035H)

7	6	5	4	3	2	1	0	
								(初期値 : **** ****)

WDTCR2	ウォッチドッグタイマの制御コード書き込み 兼 アドレストラップ領域選択の制御コード書き込み	D2H: 4EH: B1H: その他 :	アドレストラップ領域選択有効 (ATRAP 設定コード) ウォッチドッグタイマの 2 進カウンタのクリア (クリアコード) ウォッチドッグタイマのディセーブル (WDT ディセーブルコード) 無効	Write only

7.3.1 内蔵 RAM 領域のアドレストラップ選択 (ATAS)

内蔵 RAM 領域は、WDTCR1<ATAS> によってアドレストラップする / しないを選択することができます。内蔵 RAM 領域で命令を実行する場合、WDTCR1<ATAS> を “0” に設定します。WDTCR1<ATAS> の設定は、WDTCR1 の設定後、WDTCR2 に “D2H” を書き込むことで有効となります。

SFR 領域内で命令を実行すると、WDTCR1<ATAS> の設定にかかわらず無条件にアドレストラップが発生します。

7.3.2 アドレストラップ発生時の動作選択 (ATOUT)

アドレストラップ発生時は、WDTCR1<ATOUT> によって「割り込み要求」か、「リセット要求」のいずれかを選択することができます。

7.3.3 アドレストラップ割り込み (INTATRAP)

WDTCR1<ATOUT> が “0” の期間、CPU がノイズなどの原因により暴走して内蔵 RAM (WDTCR1 <ATAS> = “1” 時のみ) または SFR 領域から命令をフェッチしようとするとアドレストラップ割り込み要求 (INTATRAP) が発生します。

アドレストラップ割り込みはノンマスカブル割り込みですので、割り込みマスタ許可フラグ (IMF) の設定に関係なくかならず 割り込みは受け付けられます。

Not Recommended for New Design

また、他の割り込み (アドレストラップ割り込みを含む) を受付け中にアドレストラップ割り込みが発生した場合、先の割り込み処理は保留され、直ちにアドレストラップ割り込み処理が実行されます。従って RETN 命令が実行されないままアドレストラップ割り込みが連続して発生すると、過重なネスティングによりマイコンが誤動作する場合があります。

なお、アドレストラップ割り込みを使用する場合は、事前にスタックポインタを設定してください。

7.3.4　アドレストラップリセット

WDTCR1<ATOUT> が“1”の期間、CPU がノイズなどの原因により暴走して内蔵 RAM (WDTCR1 <ATAS> = “1” 時のみ) または SFR 領域から命令をフェッチしようとするとアドレストラップリセット要求が発生します。

アドレストラップのリセット要求が発生すると、内蔵ハードウエアはリセットされます。リセット時間は、最大 24/fc [s] (1.5 μs @ fc = 16.0 MHz) です。

注)　SLOW1 モードでアドレストラップリセットが発生した場合、高周波クロックが発振を再開するためリセット時間は 最大で 24/fc (高周波クロック) となります。ただし、高周波クロックの発振開始時に発振周波数にゆらぎがある場合は、リセット時間は誤差を含むことになり、概略値としてとらえてください。

Not Recommended for New Design

第 8 章　16 ビットタイマカウンタ 1 (TC1)

8.1　構成



図 8-1 タイマカウンタ 1 (TC1)

Not Recommended for New Design

8.2　制御

タイマカウンタ 1 は、タイマカウンタ 1 制御レジスタ (TC1CR) と 2 本の 16 ビットタイマレジスタ (TC1DRA/TC1DRB) で制御されます。

タイマレジスタ

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
TC1DRA (0011H, 0010H)	TC1DRAH (0011H)								TC1DRAL (0010H)							
	(初期値 : 1111 1111 1111 1111)								Read/Write							
TC1DRB (0013H, 0012H)	TC1DRBH (0013H)								TC1DRBL (0012H)							
	(初期値 : 1111 1111 1111 1111)								Read/Write (PPG 出力モード時のみ Write 可)							

タイマカウンタ 1 制御レジスタ

	7	6	5	4	3	2	1	0	
TC1CR (0014H)	TFF1	ACAP1 MCAP1 METT1 MPPG1	TC1S		TC1CK		TC1M		Read/Write (初期値 : 0000 0000)

TFF1	タイマ F/F1 制御	0: クリア	1: セット						R/W
ACAP1	自動キャプチャ制御	0: 自動キャプチャディセーブル	1: 自動キャプチャイネーブル						R/W
MCAP1	パルス幅測定モード制御	0: 両エッジキャプチャ	1: 片エッジキャプチャ						
METT1	外部トリガタイマモード制御	0: トリガスタート	1: トリガスタート & ストップ						
MPPG1	PPG 出力制御	0: 連続	1: 単発						
TC1S	タイマカウンタ 1 のスタート制御		タイマ	外部	イベント	ウィンドウ	パルス	PPG	R/W
		00: ストップ & カウンタクリア	○	○	○	○	○	○	
		01: コマンドスタート	○	–	–	–	–	○	
		10: 立ち上がりエッジスタート (外部トリガ / パルス / PPG) 立ち上がりエッジカウント (イベント) 正論理カウント (ウィンドウ)	–	○	○	○	○	○	
		11: 立ち下がりエッジスタート (外部トリガ / パルス / PPG) 立ち下がりエッジカウント (イベント) 負論理カウント (ウィンドウ)	–	○	○	○	○	○	
TC1CK	タイマカウンタ 1 のソースクロックの選択 単位 : [Hz]		NORMAL1/2, IDLE1/2 モード				デバイダ	SLOW, SLEEP モード	R/W
			DV7CK = 0	DV7CK = 1					
		00	$fc/2^{11}$	$fs/2^3$			DV9	$fs/2^3$	
		01	$fc/2^7$	$fc/2^7$			DV5	–	
		10	$fc/2^3$	$fc/2^3$			DV1	–	
		11	外部クロック (TC1 端子入力)						
TC1M	タイマカウンタ 1 の動作モードの選択	00: タイマ / 外部トリガタイマ / イベントカウンタモード 01: ウィンドウモード 10: パルス幅測定モード 11: PPG (プログラマブルパルスジェネレート) 出力モード							R/W

注 1)　fc: 高周波クロック [Hz]、fs: 低周波クロック [Hz]

注 2)　タイマレジスタはシフトレジスタ (2 段) 構成で、タイマレジスタの設定値は上位データ (TC1DRAH,TC1DRBH) へ書き込んだ後、次のソースクロックの立ち上がりで有効となります。従ってタイマレジスタは、下位バイト、上位バイトの順で連続して書き込んでください (16 ビットアクセス命令による書き込みを推奨します)。下位データ (TC1DRAL, TC1DRBL) のみ書き込みを行っても設定は有効になりません。

Not Recommended for New Design

注 3) モード , ソースクロック、PPG 出力制御 , タイマ F/F1 制御は、停止 (TC1S = 00) 状態で設定してください。また、タイマ F/F1 制御は、PPG モードに設定変更後の最初のタイマスタートまでに設定してください。

注 4) 自動キャプチャは、タイマ、イベントカウンタ、ウィンドウモードでのみ使用可能です。

注 5) タイマレジスタへの設定値は、次の条件を満たす必要があります。
TC1DRA > TC1DRB > 1 (PPG 出力モード)、TC1DRA > 1 (PPG 出力モード以外)

注 6) PPG 出力モード以外の動作モードでは TFF1 を "0" に設定してください。

注 7) TC1DRB は、TC1M を PPG 出力モードに変更した後に設定してください。

注 8) STOP モードを起動するとスタート制御 (TC1S) は自動的に “00” にクリアされ、タイマは停止します。STOP モード解除後、タイマカウンタを使用する場合は、TC1S を再設定してください。

注 9) 自動キャプチャ機能はタイマ動作状態で使用してください。タイマ停止時および自動キャプチャディセーブル時のキャプチャ値 (TC1DRB レジスタ値) は不定となります。キャプチャ値の読み出しはキャプチャイネーブル状態で行ってください。

注 10) キャプチャ値の取り込みはタイマカウンタのソースクロックで行われますので、キャプチャ値の読み出しは自動キャプチャイネーブルからソースクロック 1 周期以上の時間が経過した後に行ってください。

Not Recommended for New Design

8.3　機能

タイマカウンタ 1 には、タイマ , 外部トリガタイマ , イベントカウンタ , ウィンドウ , パルス幅測定 , プログラマブルパルスジェネレート出力の 6 つの動作モードがあります。

8.3.1　タイマモード

タイマモードは、内部クロックでカウントアップするモードです。アップカウンタの値とタイマレジスタ 1A (TC1DRA) の 設定値が一致すると INTTC1 割り込み要求が発生し､アップカウンタがクリアされます。アップカウンタのクリア後もカウントアップを継続します。なお、TC1CR<ACAP1> を “1” にセットすることで、そのときのアップカウンタの内容をタイマレジスタ 1B (TC1DRB) に取り込むことができます (自動キャプチャ機能)。自動キャプチャ機能はタイマ動作状態で使用してください。タイマ停止時および自動キャプチャディセーブル時のキャプチャ値 (TC1DRB レジスタ値) は不定となります。キャプチャ値読み出しはキャプチャイネーブル状態で行ってください。またキャプチャ値の取り込みはタイマカウンタのソースクロックで行われますので、キャプチャ値の読み出しは自動キャプチャイネーブルからソースクロック 1 周期以上の時間が経過した後に行ってください。

表 8-1 タイマカウンタ 1 の内部ソースクロック (例 : fc = 16 MHz, fs = 32.768 kHz 時)

TC1CK	NORMAL1/2, IDLE1/2 モード				SLOW, SLEEP モード	
	DV7CK = 0		DV7CK = 1			
	分解能 [μs]	最大設定時間 [s]	分解能 [μs]	最大設定時間 [s]	分解能 [μs]	最大設定時間 [s]
00	128	8.39	244.14	16.0	244.14	16.0
01	8.0	0.524	8.0	0.524	–	–
10	0.5	32.77 m	0.5	32.77 m	–	–

(プログラム例 1)　ソースクロック $fc/2^{11}$ [Hz] でタイマモードにセットし、1 [s] 後に割り込みを発生させる。(fc = 16 MHz, TBTCR<DV7CK> = “0” 時)

```
LDW     (TC1DRA), 1E84H      ; タイマレジスタの設定 (1 s ÷ 2^11/fc = 1E84H)
DI                           ; IMF= “0”
SET     (EIRL). 7            ; INTTC1 割り込みを許可
EI                           ; IMF= “1”
LD      (TC1CR), 00000000B   ; ソースクロック , モード選択
LD      (TC1CR), 00010000B   ; TC1 スタート
```

(プログラム例 2)　自動キャプチャ

```
LD      (TC1CR), 01010000B   ; ACAP1 ← 1
:       :                    :
LD      WA, (TC1DRB)         ; キャプチャ値の読み出し
```

注)　キャプチャ値の取り込みはタイマカウンタのソースクロックで行われますので、キャプチャ値の読み出しは自動キャプチャイネーブルからソースクロック 1 周期以上の時間が経過した後に行ってください。

Not Recommended for New Design



図 8-2 タイマモードタイミングチャート

Not Recommended for New Design

8.3.2　外部トリガタイマモード

外部トリガタイマモードは、TC1 端子の入力パルスをトリガにしてカウントをスタートし、内部クロックでカウントアップするモードです。カウントスタート用のトリガのエッジは、TC1CR<TC1S> によって、立ち上がりエッジ、または立ち下がりエッジのいずれかを選択することができます。

- TC1CR<METT1> が “1”(トリガスタート & ストップ) の場合

  タイマスタート後、アップカウンタの値と TC1DRA の設定値が一致すると、アップカウンタはクリアされて停止し、INTTC1 割り込み要求が発生します。

  ただしアップカウンタの値と TC1DRA の設定値が一致する前に、カウントスタート用のトリガのエッジと逆方向のエッジを検出するとアップカウンタはクリアされて停止しますが、INTTC1 割り込み要求は発生しません。従ってこのモードを使用すると、一定以上のパルス幅が入力されたことを割り込みで検出することができます。

  なお、アップカウンタが停止した後、カウントスタート用のトリガのエッジを検出するとカウントアップを再開します。

- TC1CR<METT1> が “0”(トリガスタート) の場合

  タイマスタート後、アップカウンタの値と TC1DRA の設定値が一致すると、アップカウンタはクリアされて停止し、INTTC1 割り込み要求が発生します。

  カウントスタート用のトリガのエッジと逆方向のエッジは意味を持ちません。

  アップカウンタの値と TC1DRA の設定値が一致する前に、次のカウントスタート用のトリガのエッジを入力しても無視されます。

なお、TC1 端子入力にはノイズ除去回路が付いていますので、NORMAL1/2 または IDLE1/2 モード時 4/fc [s] 以下のパルスは、ノイズとして除去されます。確実にエッジ検出が行われるためには、12/fc [s] 以上のパルス幅が必要です。また、SLOW1/2、または SLEEP1/2 モード時、ノイズ除去回路はオフしますが 1 マシンサイクル以上のパルス幅が必要です。

(プログラム例 1)　TC1 端子入力の立ち上がりエッジから 1ms 後に割り込みを発生させる。
(fc = 16 MHz 時)

```
LDW     (TC1DRA), 007DH      ; 1ms ÷ 2^7/fc = 7DH
DI                           ; IMF= “0”
SET     (EIRL). 7            ; INTTC1 割り込み許可
EI                           ; IMF= “1”
LD      (TC1CR), 00000100B   ; ソースクロック , モード選択
LD      (TC1CR), 00100100B   ; TC1 外部トリガスタート , METT1 = 0
```

Not Recommended for New Design

（プログラム例 2） TC1 端子に “L” レベル幅 4 ms 以上のパルスが入力されたら割り込みを発生させる。(fc = 16 MHz 時)

```
LDW     (TC1DRA), 01F4H     ; 4 ms ÷ 2^7/fc = 1F4H
DI                          ; IMF= “0”
SET     (EIRL). 7           ; INTTC1 割り込み許可
EI                          ; IMF= “1”
LD      (TC1CR), 00000100B  ; ソースクロック , モード選択
LD      (TC1CR), 01110100B  ; TC1 外部トリガスタート , METT1 = 1
```



(a) トリガスタート (METT1 = 0)



注) m < n

(b) トリガスタート&ストップ (METT1 = 1)

図 8-3 外部トリガタイマモードタイミングチャート

Not Recommended for New Design

8.3.3　イベントカウンタモード

イベントカウンタモードは、TC1 端子の入力パルスのエッジでカウントアップするモードです。カウントアップのエッジは、TC1CR<TC1S> によって、立ち上がりエッジ、または立ち下がりエッジのいずれかを選択することができます。

アップカウンタの値と TC1DRA の設定値が一致すると INTTC1 割り込み要求が発生し、アップカウンタはクリアされます。アップカウンタのクリア後も TC1 端子入力のエッジごとにカウントアップを継続します。なお、一致検出は選択されたエッジとは逆側のエッジにて行われますので、INTTC1 割り込み要求は、アップカウンタと TC1DRA が同値になった後、選択されたエッジと逆側のエッジで発生します。

TC1 端子への最小入力パルス幅は、“H”, “L” レベルともに 2 マシンサイクル以上のパルス幅が必要です。

また、TC1CR<ACAP1> を “1” にセットすることにより、カウンタの内容を TC1DRB に取り込むことができます (自動キャプチャ機能)。自動キャプチャ機能はタイマ動作状態で使用してください。タイマ停止時および自動キャプチャディセーブル時のキャプチャ値 (TC1DRB レジスタ値) は不定となります。キャプチャ値読み出しはキャプチャイネーブル状態で行ってください。またキャプチャ値の取り込みはタイマカウンタのソースクロックで行われますので、キャプチャ値の読み出しは自動キャプチャイネーブルからソースクロック 1 周期以上の時間が経過した後に行ってください。



図 8-4 イベントカウンタモード タイミングチャート

表 8-2 タイマカウンタ 1 端子への入力パルス幅

	最小パルス幅 [s]	
	NORMAL1/2, IDLE1/2 モード	SLOW1/2, SLEEP1/2 モード
“H” 幅	2^3/fc	2^3/fs
“L” 幅	2^3/fc	2^3/fs

Not Recommended for New Design

8.3.4 ウィンドウモード

ウィンドウモードは、TC1 端子入力 (ウィンドウパルス) と内部ソースクロックとの論理積パルスの立ち上がりエッジでカウントアップするタイマモードです。ウィンドウパルスは、TC1CR<TC1S> によって正論理 (H レベルの期間カウントアップ) または負論理 (L レベルの期間カウントアップ) の選択をで行うことができます。

アップカウンタの値と TC1DRA の設定値が一致すると INTTC1 割り込み要求が発生し、アップカウンタはクリアされます。

なお、ウィンドウパルスは、TC1CR<TC1CK> で設定した内部クロックよりも十分遅い周波数を入力してください。



図 8-5 ウィンドウモード タイミングチャート

Not Recommended for New Design

8.3.5　パルス幅測定モード

パルス幅測定モードは、TC1 端子の入力パルスをトリガにしてカウントをスタートし、入力パルス幅を内部クロックで測定するモードです。カウントスタート用のトリガのエッジは、TC1CR<TC1S> によって、立ち上がりエッジ、または立ち下がりエッジのいずれかを選択することができます。またキャプチャを行うエッジは、TC1CR<MCAP1> によって、片エッジまたは両エッジのいずれかを選択することができます。

- TC1CR<MCAP1>=“1”(片エッジキャプチャ) の場合

  H レベルまたは L レベルのいずれか一方の入力パルス幅を測定することができます。H レベルの入力パルス幅を測定する場合は TC1CR<TC1S> を立ち上がりエッジに、L レベルの入力パルス幅を測定する場合はTC1CR<TC1S>を立ち下がりエッジに設定してください。

  タイマスタート後、カウントスタート用のトリガのエッジと逆方向のエッジを検出すると、アップカウンタの内容を TC1DRB に取り込み、INTTC1 割り込み要求を発生します。このときアップカウンタはクリアされます。その後カウントスタート用のトリガのエッジを検出するとアップカウンタはカウントアップを再開します。

- TC1CR<MCAP1>=“0”(両エッジキャプチャ) の場合

  H レベルと周期、または L レベルと周期のいずれかの入力パルス幅を測定することができます。H レベルと周期を測定する場合は TC1CR<TC1S> を立ち上がりエッジに、L レベルと周期を測定する場合は TC1CR<TC1S> を立ち下がりエッジに設定してください。

  タイマスタート後、カウントスタート用のトリガのエッジと逆方向のエッジを検出すると、アップカウンタの内容を TC1DRB に取り込み、INTTC1 割り込み要求を発生します。アップカウンタはカウントアップを継続し、その後カウントスタート用のトリガのエッジを検出すると、アップカウンタの内容を TC1DRB に取り込み、INTTC1 割り込み要求を発生します。このときアップカウンタはクリアされた後、カウントアップを継続します。

注 1)　キャプチャ値は、次のトリガエッジが検出されるまでに TC1DRB から必ず読み出してください。読み出しを行わない場合、キャプチャ値は不定となります。このとき TC1DRB は、16 ビットアクセス命令による読み出しを推奨します。

注 2)　片エッジキャプチャ時、キャプチャ後のカウンタは次のエッジを検出するまで “1” で停止するため、2 回目のキャプチャ値は、スタート直後のキャプチャ値よりも “1” 大きくなります。

注 3)　タイマスタート後の最初のキャプチャ値は不定となりますので、タイマスタート後の 1 回目のキャプチャ値は読み捨ててください。

Not recommended for New Design

（プログラム例）デューティの測定。(分解能 fc/2^7 [Hz] 時)

```
            CLR     (INTTC1SW). 0       ; INTTC1 のサービススイッチの初期設定 (INTTC1SW):
                                          INTTC1 ごとに反転するように設定したアドレス
            LD      (TC1CR), 00000110B  ; TC1 のモード , ソースクロックを設定
            DI                          ; IMF= “0”
            SET     (EIRL). 7           ; INTTC1 割り込みを許可。
            EI                          ; IMF= “1”
            LD      (TC1CR), 00100110B  ; MCAP1 = 0 で TC1 を外部トリガスタート。
            :
PINTTC1:    CPL     (INTTC1SW). 0       ; INTTC1 割り込み , INTTC1 のサービススイッチの
                                          反転 / テスト
            JRS     F, SINTTC1
            LD      A, (TC1DRBL)        ; TC1DRB の読み出し (“H” レベルパルス幅 )
            LD      W,(TC1DRBH)
            LD      (HPULSE), WA        ; “H” レベルパルス幅を RAM に格納
            RETI
SINTTC1:    LD      A, (TC1DRBL)        ; TC1DRB の読み出し ( 周期 )
            LD      W,(TC1DRBH)
            LD      (WIDTH), WA         ; 周期を RAM に格納
            :
            RETI                        ; デューティ計算
            :
VINTTC1:    DW      PINTTC1             ; INTTC1 割り込みベクタ設定
```



Not Recommended for New Design



(a) 片エッジキャプチャ (MCAP1 = "1")



(b) 両エッジキャプチャ (MCAP1 = "0")

図 8-6 パルス幅測定モード

Not Recommended for New Design

8.3.6 プログラマブルパルスジェネレート (PPG) 出力モード

PPG 出力モードは、内部クロックのカウントによって任意のデューティパルスを出力するモードです。タイマのスタートは、TC1CR<TC1S> によって TC1 端子の入力パルスのエッジ、またはコマンドスタートを選択することができます。また TC1CR<MPPG1> によって PPG を連続して出力するか単発で出力するかを選択することができます。

- TC1CR<MPPG1>="0"(連続) の場合

  タイマスタート後、アップカウンタの値と TC1DRB の設定値が一致すると $\overline{\text{PPG}}$ 端子のレベル が反転し、INTTC1 割り込み要求が発生します。アップカウンタは、その後もカウントアップを継続し、アップカウンタの値と TC1DRA の設定値が一致すると $\overline{\text{PPG}}$ 端子のレベル が反転し、INTTC1 割り込み要求が発生します。このときアップカウンタはクリアされ、カウント動作および PPG 出力を継続します。

  なお、PPG 出力中に TC1S を “00” に設定すると、$\overline{\text{PPG}}$ 端子は停止直前のレベルを保持します。

- TC1CR<MPPG1>="1"(単発) の場合

  タイマスタート後、アップカウンタの値と TC1DRB の設定値が一致すると $\overline{\text{PPG}}$ 端子のレベル が反転し、INTTC1 割り込み要求が発生します。アップカウンタは、その後もカウントアップを継続し、アップカウンタの値と TC1DRA の設定値が一致すると $\overline{\text{PPG}}$ 端子のレベル が反転し、INTTC1 割り込み要求が発生します。このとき TC1CR<TC1S> は自動的に “00” にクリアされ、タイマは停止します。PPG 出力はタイマが停止したときのレベルを保持します。

タイマスタート時、$\overline{\text{PPG}}$ 端子は TC1CR<TFF1> によって出力レベルを設定することができますので、正論理 / 負論理いずれのパルスも出力することが可能です。なお、$\overline{\text{PPG}}$ 端子は、タイマ F/F1 出力の反転レベルが出力されますので、PPG 端子を H レベルに設定する場合は TC1CR<TFF1> を "0" に、L レベルに設定する場合は TC1CR<TFF1> を "1" に設定してください。リセット時、タイマ F/F1 は "0" に初期化されます。

注 1) タイマ動作中に TC1DRA、TC1DRB を変更する場合、カウンタのカウント値より十分大きな値を設定してください。タイマ動作中にカウンタのカウント値よりも小さな値をタイマレジスタに設定すると、設定値と異なるパルスが出力されることがあります。

注 2) TC1CR<TFF1> はタイマ動作中に変更しないでください。TC1CR<TFF1> は、初期設定時 (リセット後) のみ正しく設定できます。PPG 出力中にタイマを停止したとき、停止直前の PPG 出力レベルがタイマスタート時の PPG 出力レベルと逆相の場合、それ以降 TC1CR<TFF1> は正しく設定することができなくなります (このとき TC1CR<TFF1> を設定すると、タイマ F/F1 には設定値の逆相レベルが設定されます)。従ってタイマ停止後、PPG 出力を確実に任意のレベルにするにはタイマ F/F1 を初期化する必要があります。初期化するには TC1CR<TC1M> を一度タイマモードに変更し (タイマモードをスタートさせる必要はありません)、再度 PPG 出力モードに設定してください。このとき、同時に TC1CR<TFF1> を設定してください。

注 3) PPG 出力モード時、タイマレジスタへの設定値は以下の条件を満たす必要があります。
TC1DRA > TC1DRB

注 4) TC1DRB は、TC1M を PPG 出力モードに変更した後に設定してください。

Not Recommended for New Design

（プログラム例）“H” レベル 800 μs, “L” レベル 200 μs のパルスを出力。(fc = 16 MHz 時)

```
                ポートを設定する
LD              (TC1CR), 10000111B      ; PPG 出力モードに設定 , ソースクロック選択
LDW             (TC1DRA), 007DH         ; 周期の設定 (1 ms ÷ 2^7/fc μs = 007DH)
LDW             (TC1DRB), 0019H         ; “L” レベルパルス幅の設定 (200 μs ÷ 2^7/fc = 0019H)
LD              (TC1CR), 10010111B      ; タイマスタート
```

（プログラム例）PPG 出力を停止後、PPG 端子を H レベルに設定し PPG 出力を再度スタート (fc = 16 MHz 時)

```
                ポートを設定する
LD              (TC1CR), 10000111B      ; PPG 出力モードに設定 , ソースクロック選択
LDW             (TC1DRA), 007DH         ; 周期の設定 (1 ms ÷ 2^7/fc μs = 007DH)
LDW             (TC1DRB), 0019H         ; “L” レベルパルス幅の設定 (200 μs ÷ 2^7/fc = 0019H)
LD              (TC1CR), 10010111B      ; タイマスタート
:               :
LD              (TC1CR), 10000111B      ; タイマストップ
LD              (TC1CR), 10000100B      ; タイマモードに設定
LD              (TC1CR), 00000111B      ; PPG 出力モード、TFF1=0 に設定
LD              (TC1CR), 00010111B      ; タイマスタート
```



図 8-7　$\overline{\text{PPG}}$ 出力

Not Recommended for New Design



図 8-8 PPG 出力モード タイミングチャート

Not Recommended for New Design

Not Recommended for New Design

第 9 章　8 ビットタイマカウンタ (TC3, TC4)

9.1　構成



図 9-1 8 ビットタイマカウンタ 3, 4

Not Recommended for New Design

9.2　制御

タイマカウンタ3は、タイマカウンタ3制御レジスタ (TC3CR) と2本の8ビットタイマレジスタ (TTREG3, PWREG3) で制御されます。

タイマカウンタ 3 のタイマレジスタ

TTREG3 (001CH) R/W	7	6	5	4	3	2	1	0	(初期値 : 1111 1111)

PWREG3 (001EH) R/W	7	6	5	4	3	2	1	0	(初期値 : 1111 1111)

注 1)　タイマ動作中は、タイマレジスタ (TTREG3) の設定値を変更しないでください。

注 2)　8/16 ビット PWM モード以外の動作モードでは、タイマ動作中にタイマレジスタ (PWREG3) の設定値を変更しないでください。

タイマカウンタ 3 制御レジスタ

TC3CR (001AH)	7	6	5	4	3	2	1	0	(初期値 : 0000 0000)
	TFF3	TC3CK			TC3S	TC3M			

TFF3	タイマ F/F3 の制御	0:　クリア 1:　セット			R/W
TC3CK	動作クロック選択 [Hz]		NORMAL1/2, IDLE1/2 モード	SLOW1/2 SLEEP1/2 モード	R/W
			DV7CK = 0	DV7CK = 1	
		000	$fc/2^{11}$	$fs/2^3$	$fs/2^3$
		001	$fc/2^7$	$fc/2^7$	—
		010	$fc/2^5$	$fc/2^5$	—
		011	$fc/2^3$	$fc/2^3$	—
		100	fs	fs	fs
		101	fc/2	fc/2	—
		110	fc	fc	fc (注 8)
		111	TC3 端子入力		
TC3S	タイマスタート制御	0:　動作停止 & カウンタクリア 1:　動作開始			R/W
TC3M	動作モード選択	000:　8 ビットタイマ / イベントカウンタモード 001:　8 ビットプログラマブルデバイダ出力 (PDO) モード 010:　8 ビットパルス幅変調出力 (PWM) モード 011:　16 ビットモード (各モード選択は TC4M にて設定してください) 1**:　Reserved			R/W

注 1)　fc; 高周波クロック [Hz]　fs; 低周波クロック [Hz]

注 2)　タイマ動作中は、TC3M, TC3CK, TFF3 の設定を変更しないでください。

注 3)　タイマを動作停止 (TC3S = "1" → "0") するときは、TC3M, TC3CK, TFF3 の設定を変更しないでください。
ただしタイマを動作開始 (TC3S = "0" → "1") するときは、TC3M, TC3CK, TFF3 の設定を変更することができます。

注 4)　16 ビットモードで使用する場合、動作モードの設定は TC4CR<TC4M> にて行い、TC3M は "011" に固定してください。

注 5)　16 ビットモードで使用する場合、ソースクロックの選択は TC3CK にて行い、タイマスタート制御、タイマ F/F の制御については TC4CR<TC4S>、TC4CR<TFF4> にて設定してください。

注 6)　動作クロックの選択は、タイマの動作モードにより制限があります。詳しくは表 9-1, 表 9-2 を参照してください。

Not Recommended for New Design

注 7)　タイマレジスタの設定値は、タイマの動作モードにより制限があります。詳しくは表 9-3 を参照してください。
注 8)　SLOW, SLEEP モード時の動作クロック fc は、高周波ウォーミングアップモードとしてのみ使用できます。

Not Recommended for New Design

タイマカウンタ4は、タイマカウンタ4制御レジスタ (TC4CR) と2本の8ビットタイマレジスタ (TTREG4, PWREG4) で制御されます。

タイマカウンタ 4 のタイマレジスタ

TTREG4 (001DH) R/W	7	6	5	4	3	2	1	0	(初期値 : 1111 1111)

PWREG4 (001FH) R/W	7	6	5	4	3	2	1	0	(初期値 : 1111 1111)

注 1)　タイマ動作中は、タイマレジスタ (TTREG4) の設定値を変更しないでください。

注 2)　8/16 ビット PWM モード以外の動作モードでは、タイマ動作中にタイマレジスタ (PWREG4) の設定値を変更しないでください。

タイマカウンタ 4 制御レジスタ

TC4CR (001BH)	7	6	5	4	3	2	1	0	(初期値 : 0000 0000)
	TFF4	TC4CK			TC4S	TC4M			

TFF4	タイマ F/F4 の制御	0: クリア 1: セット			R/W
TC4CK	動作クロック選択 [Hz]		NORMAL1/2, IDLE1/2 モード	SLOW1/2 SLEEP1/2 モード	R/W
			DV7CK = 0	DV7CK = 1	
		000	$fc/2^{11}$	$fs/2^3$	$fs/2^3$
		001	$fc/2^7$	$fc/2^7$	—
		010	$fc/2^5$	$fc/2^5$	—
		011	$fc/2^3$	$fc/2^3$	—
		100	fs	fs	fs
		101	fc/2	fc/2	—
		110	fc	fc	—
		111	TC4 端子入力		
TC4S	タイマスタート制御	0: 動作停止 & カウンタクリア 1: 動作開始			R/W
TC4M	動作モード選択	000: 8 ビットタイマ / イベントカウンタモード 001: 8 ビットプログラマブルデバイダ出力 (PDO) モード 010: 8 ビットパルス幅変調出力 (PWM) モード 011: Reserved 100: 16 ビットタイマ / イベントカウンタモード 101: ウォーミングアップカウンタモード 110: 16 ビットパルス幅変調出力 (PWM) モード 111: 16 ビット PPG モード			R/W

注 1)　fc; 高周波クロック [Hz]　fs; 低周波クロック [Hz]

注 2)　タイマ動作中は、TC4M, TC4CK, TFF4 の設定を変更しないでください。

注 3)　タイマを動作停止 (TC4S = "1" → "0") するときは、TC4M, TC4CK, TFF4 の設定を変更しないでください。
ただしタイマを動作開始 (TC4S = "0" → "1") するときは、TC4M, TC4CK, TFF4 の設定を変更することができます。

注 4)　TC4M = 1** のとき (16 ビットモードの上位側のとき) は、TC4CK の設定に関係なく、ソースクロックは TC3 オーバフロー信号になります。

注 5)　16 ビットモードで使用する場合、動作モードの選択は TC4M にて行います。そのとき、TC3CR<TC3M> は必ず "011" に設定してください。

Not Recommended for New Design

注 6) 16 ビットモードで使用する場合、ソースクロックの選択は TC3CR<TC3CK> にて行い、タイマスタート制御、タイマ F/F の制御については TC4S、TFF4 にて設定してください。

注 7) 動作クロックの選択は、タイマの動作モードにより制限があります。詳しくは表 9-1, 表 9-2 を参照してください .

注 8) タイマレジスタの設定値は、タイマの動作モードにより制限があります。詳しくは表 9-3 を参照してください。

Not Recommended for New Design

表 9-1 動作モードと使用できるソースクロック (NORMLAL1/2, IDLE1/2 モード時)

動作モード	$fc/2^{11}$ or $fs/2^3$	$fc/2^7$	$fc/2^5$	$fc/2^3$	fs	fc/2	fc	TC3 端子入力	TC4 端子入力
8 ビットタイマ	○	○	○	○	–	–	–	–	–
8 ビットイベントカウンタ	–	–	–	–	–	–	–	○	○
8 ビット PDO	○	○	○	○	–	–	–	–	–
8 ビット PWM	○	○	○	○	○	○	○	–	–
16 ビットタイマ	○	○	○	○	–	–	–	–	–
16 ビットイベントカウンタ	–	–	–	–	–	–	–	○	–
ウォーミングアップカウンタ	–	–	–	–	○	–	–	–	–
16 ビット PWM	○	○	○	○	○	○	○	○	–
16 ビット PPG	○	○	○	○	–	–	–	○	–

注 1)　16 ビット動作 (16 ビットタイマ / イベントカウンタ、ウォーミングアップカウンタ、16 ビット PWM、16 ビット PPG) のソースクロックは下位ビット側 (TC3CK) にて設定してください。

表 9-2 動作モードと使用できるソースクロック (SLOW1/2,SLEEP1/2 モード時)

動作モード	$fc/2^{11}$ or $fs/2^3$	$fc/2^7$	$fc/2^5$	$fc/2^3$	fs	fc/2	fc	TC3 端子入力	TC4 端子入力
8 ビットタイマ	○	–	–	–	–	–	–	–	–
8 ビットイベントカウンタ	–	–	–	–	–	–	–	○	○
8 ビット PDO	○	–	–	–	–	–	–	–	–
8 ビット PWM	○	–	–	–	○	–	–	–	–
16 ビットタイマ	○	–	–	–	–	–	–	–	–
16 ビットイベントカウンタ	–	–	–	–	–	–	–	○	–
ウォーミングアップカウンタ	–	–	–	–	–	–	○	–	–
16 ビット PWM	○	–	–	–	○	–	–	○	–
16 ビット PPG	○	–	–	–	–	–	–	○	–

注 1)　16 ビット動作 (16 ビットタイマ / イベントカウンタ、ウォーミングアップカウンタ、16 ビット PWM、16 ビット PPG) のソースクロックは下位ビット側 (TC3CK) にて設定してください。

表 9-3 比較用レジスタへの設定値に関する制約事項

動作モード	レジスタへの設定値
8 ビットタイマ / イベントカウンタ	1 ≦ (TTREGn) ≦ 255
8 ビット PDO	1 ≦ (TTREGn) ≦ 255
8 ビット PWM	2 ≦ (PWREGn) ≦ 254
16 ビットタイマ / イベントカウンタ	1 ≦ (TTREG4, 3) ≦ 65535
ウォーミングアップカウンタ	256 ≦ (TTREG4, 3) ≦ 65535
16 ビット PWM	2 ≦ (PWREG4, 3) ≦ 65534
16 ビット PPG	1 ≦ (PWREG4, 3) < (TTREG4, 3) ≦ 65535 かつ (PWREG4, 3) + 1 < (TTREG4, 3)

Not Recommended for New Design

注） n = 3~4

Not Recommended for New Design

9.3　機能

タイマカウンタ 3, 4 にはそれぞれ、8 ビットタイマモード、8 ビットイベントカウンタモード、8 ビットプログラマブルデバイダ出力 (PDO) モード、8 ビットパルス幅変調出力 (PWM) モードがあります。また、タイマカウンタ 3, 4 (TC3, 4) を 1 つの 16 ビットタイマとして動作させる事も可能です。16 ビットタイマとしての動作には、16 ビットタイマモード、16 ビットイベントカウンタモード、ウォーミングアップカウンタモード、16 ビットパルス幅変調出力 (PWM) モード、16 ビットプログラマブルパルスジェネレート出力 (PPG) モードがあります。

9.3.1　8 ビットタイマモード (TC3, 4)

このモードは内部クロックでカウントアップするモードです。アップカウンタの値とタイマレジスタ j (TTREGj) 設定値が一致すると INTTCj 割り込み要求が発生し、アップカウンタがクリアされます。カウンタクリア後もカウントアップを継続します。

注 1)　タイマモード時は、TCjCR<TFFj> を “0” に固定してください。固定されない場合は、$\overline{\text{PDOj}}$/$\overline{\text{PWMj}}$/$\overline{\text{PPGj}}$ 端子からパルスが出力されることがあります。

注 2)　タイマモード時は、タイマ動作中に TTREGj の設定値を変更しないでください。タイマモード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGi を書き替えると想定している動作を得られない場合があります。

注 3)　j = 3, 4

表 9-4 タイマカウンタ 3, 4 のソースクロック (内部クロック)

ソースクロック			分解能		最大設定時間	
NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	fc = 16 MHz 時	fs = 32.768 kHz 時	fc = 16 MHz 時	fs = 32.768 kHz 時
DV7CK = 0	DV7CK = 1					
$fc/2^{11}$ [Hz]	$fs/2^3$ [Hz]	$fs/2^3$ [Hz]	128 μs	244.14 μs	32.6 ms	62.3 ms
$fc/2^7$	$fc/2^7$	—	8 μs	—	2.0 ms	—
$fc/2^5$	$fc/2^5$	—	2 μs	—	510 μs	—
$fc/2^3$	$fc/2^3$	—	500 ns	—	127.5 μs	—

(プログラム例) ソースクロック $fc/2^7$[Hz] でタイマモードにセットし、80 μs 後に割り込みを発生させる
(タイマカウンタ 4、fc = 16.0 MHz 時)

```
LD      (TTREG4), 0AH          ; タイマレジスタの設定 (80 μs ÷ 2^7/fc = 0AH)
DI
SET     (EIRH). 3              ; INTTC4 割り込みを許可
EI
LD      (TC4CR), 00010000B     ; 動作クロックを fc/2^7 ,8 ビットタイマモードに設定
LD      (TC4CR), 00011000B     ;TC4 スタート
```

Not Recommended for New Design



図 9-2 8 ビットタイマモードタイミングチャート (TC4 の場合)

9.3.2 8 ビットイベントカウンタモード (TC3, 4)

このモードは TCj 端子入力の立ち下がりエッジでカウントアップするモードです。アップカウンタの値と TTREGj 設定値が一致すると INTTCj 割り込み要求が発生し、アップカウンタがクリアされます。カウンタクリア後も TCj 端子入力の立ち下がりエッジごとにカウントアップします。TCj 端子への最小入力パルス幅は、“H”, “L” レベルともに 2 マシンサイクルです。したがって、最大印加周波数は、NORMAL1, 2 または IDLE1, 2 モード時で $fc/2^4$ [Hz]、SLOW1, 2 または SLEEP1, 2 モード時で $fs/2^4$ [Hz] となります。

注 1) イベントカウンタモード時は、TCjCR<TFFj> を “0” に固定してください。固定されない場合は、$\overline{PDOj}$/$\overline{PWMj}$/$\overline{PPGj}$ 端子からパルスが出力されることがあります。

注 2) イベントカウンタモード時は、タイマ動作中に TTREGj の設定値を変更しないでください。イベントカウンタモード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGj を書き替えると想定している動作を得られない場合があります。

注 3) j = 3, 4



図 9-3 8 ビットイベントカウンタモードタイミングチャート (TC4 の場合)

9.3.3 8 ビットプログラマブル デバイダ出力 (PDO) モード (TC3, 4)

このモードは $\overline{PDOj}$ 端子からデューティ 50% のパルスを出力するモードです。

内部クロックでカウントアップし、TTREGj との一致ごとにタイマ F/Fj 値を反転しアップカウンタをクリアします。このとき INTTCj 割り込み要求が発生します。$\overline{PDOj}$ 端子からはタイマ F/Fj 値の反転レベルが出力されます。なお、タイマ F/Fj 値は TCjCR<TFFj> によって任意の値を設定することができます。リセット時、タイマ F/Fj 値は “0” に初期化されます。

Not Recommended for New Design

プログラマブルデバイダ出力を行う場合は、I/O ポートの出力ラッチを“1”にセットしてください。

（プログラム例）TC4 を使用し、1024 Hz のパルスを出力 (fc = 16.0 MHz)

```
        ポートを設定
LD      (TTREG4),  3DH          ; 1/1024 ÷ 2^7/fc ÷ 2 = 3DH
LD      (TC4CR),   00010001B    ; 動作クロックを fc/2^7, 8 ビット PDO モードに設定
LD      (TC4CR),  00011001B     ; TC4 スタート
```

注 1)　プログラマブルデバイダ出力モード時は、タイマ動作中に TTREGj の設定値を変更しないでください。プログラマブルデバイダ出力モード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGj を書き替えると想定している動作を得られない場合があります。

注 2)　PDO 出力中にタイマを停止すると、$\overline{\text{PDOj}}$ 端子はタイマ停止時の出力状態を保持します。出力状態を任意のレベルに変更するには、タイマ停止後に TCjCR<TFFj> の操作を行ってください。ただし、タイマ停止と同時に TCjCR<TFFj> の設定を変更しないでください。
例 : タイマカウンタ停止時に $\overline{\text{PDOj}}$ 端子を“H”レベルに固定する。
CLR (TCjCR).3; タイマ停止
CLR (TCjCR).7; $\overline{\text{PDOj}}$ 端子を“H”レベルに設定

注 3)　j = 3, 4

Not Recommended for New Design



図 9-4 8 ビット PDO モードタイミングチャート (TC4 の場合)

Not Recommended for New Design

9.3.4　8 ビットパルス幅変調 (PWM) 出力モード (TC3, 4)

このモードは分解能 8 ビットの PWM 出力を行うモードです。内部クロックでカウントアップし、アップカウンタの値と PWREGj 設定値が一致するとタイマ F/Fj 値を反転します。カウンタはさらにカウントアップし、オーバフローでタイマ F/Fj 値を再び反転し、カウンタをクリアします。このとき INTTCj 割り込み要求が発生します。

タイマ F/Fj は、TCjCR<TFFj> によって初期値を設定することができますので、正論理 / 負論理いずれのパルスも出力可能です 。リセット時、タイマ F/Fj は “0” にクリアされます。

($\overline{\text{PWMj}}$ 端子からはタイマ F/Fj 値の反転レベルが出力されます)

PWM モード中の PWREGj は、シフトレジスタとの 2 段構成となっていますので、タイマ動作中に PWREGj の設定値を変更することが可能です。タイマ動作中、PWREGj への設定値は INTTCj 割り込み要求によってシフトし反映されます。ただしタイマ停止時は、PWREGj にデータを設定した直後にシフトされます。

PWM 出力中、PWREGj に対してリード命令を実行すると PWREGj の設定値ではなく、シフトレジスタの値が読み込まれます。従って PWREGj を設定してから INTTCj 割り込み要求までの間は、前回の PWREGj 設定値が読み込まれます。

PWM 出力を行う端子は、I/O ポートの出力ラッチを “1” にセットしてください。

注 1)　PWM モード時、タイマレジスタ PWREGj への書き込みは、INTTCj 割り込み要求発生直後 (通常は INTTCj 割り込みサービスルーチン内) に行ってください。タイマレジスタ PWREGj への書き込みと INTTCj 割り込み要求のタイミングが重なった場合、書き込み途中の不安定な値がシフト動作されるため、次の INTTCj 割り込み要求までの間、設定値と異なるパルスが出力されることがあります。

注 2)　PWM 出力中にタイマを停止すると、$\overline{\text{PWMj}}$ 端子はタイマ停止時の出力状態を保持します。出力状態を任意のレベルに変更するには、タイマ停止後に TCjCR<TFFj> の操作を行ってください。ただし、タイマ停止と同時に TCjCR<TFFj> の設定を変更しないでください。
例 : タイマカウンタ停止時に $\overline{\text{PWMj}}$ 端子を “H” レベルに固定する。
CLR (TCjCR).3; タイマ停止
CLR (TCjCR).7; $\overline{\text{PWMj}}$ 出力を “H” レベルに設定

注 3)　PWM 出力中、STOP モードを起動する場合は、タイマを停止してから STOP モードを起動してください。タイマを停止せずに STOP モードを起動し、さらにソースクロックとして fc, fc/2 または fs が選択されている場合は、STOP 解除後のウォーミングアップ中に $\overline{\text{PWMj}}$ 端子からパルスが出力されます。

注 4)　j = 3, 4

表 9-5 PWM 出力モード

ソースクロック			分解能		繰り返し周期	
NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	fc = 16 MHz 時	fs = 32.768 kHz 時	fc = 16 MHz 時	fs = 32.768 kHz 時
DV7CK = 0	DV7CK = 1					
$fc/2^{11}$ [Hz]	$fs/2^3$ [Hz]	$fs/2^3$ [Hz]	128 μs	244.14 μs	32.8 ms	62.5 ms
$fc/2^7$	$fc/2^7$	–	8 μs	–	2.05 ms	–
$fc/2^5$	$fc/2^5$	–	2 μs	–	512 μs	–
$fc/2^3$	$fc/2^3$	–	500ns	–	128 μs	–
fs	fs	fs	30.5 μs	30.5 μs	7.81 ms	7.81 ms
fc/2	fc/2	–	125 ns	–	32 μs	–
fc	fc	–	62.5 ns	–	16 μs	–

Not Recommended for New Design



図 9-5 8 ビット PWM 出力モードタイミングチャート (TC4 の場合)

Not Recommended for New Design

9.3.5　16 ビットタイマモード (TC3 + 4)

このモードは内部クロックでカウントアップするモードです。

タイマカウンタ 3 と 4 をそれぞれカスケード接続することにより、16 ビットタイマモードとして使用することができます。

TC4CR<TC4S> によりタイマスタート後、アップカウンタの値とタイマレジスタ (TTREG3, TTREG4) 設定値が一致すると INTTC4 割り込み要求が発生し、アップカウンタがクリアされます。カウンタクリア後もカウントアップは継続されます。タイマレジスタは、必ず下位側 (TTREG3) 、上位側 (TTREG4) の順に設定してください (タイマレジスタの下位側 (上位側) だけの変更はできません) 。

注 1)　タイマモード時は、TCjCR<TFFj> を “0” に固定してください。固定されない場合は、$\overline{\text{PDOj}}$/$\overline{\text{PWMj}}$/$\overline{\text{PPGj}}$ 端子からパルスが出力されることがあります。

注 2)　タイマモード時は、タイマ動作中に TTREGj の設定値を変更しないでください。タイマモード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGj を書き替えると想定している動作を得られない場合があります。

注 3)　j = 3, 4

表 9-6 16 ビットタイマモードのソースクロック

ソースクロック			分解能		繰り返し周期	
NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	fc = 16 MHz 時	fs = 32.768 kHz 時	fc = 16 MHz 時	fs = 32.768 kHz 時
DV7CK = 0	DV7CK = 1					
$fc/2^{11}$	$fs/2^3$	$fs/2^3$	128 μs	244.14 μs	8.39 s	16s
$fc/2^7$	$fc/2^7$	–	8 μs	–	524.3 ms	–
$fc/2^5$	$fc/2^5$	–	2 μs	–	131.1 ms	–
$fc/2^3$	$fc/2^3$	–	500 ns	–	32.8 ms	–

(プログラム例) ソースクロック $fc/2^7$ [Hz] でタイマモードにセットし、300 ms 後に割り込みを発生させる (fc = 16.0 MHz 時)

```
LDW     (TTREG3), 927CH     ; タイマレジスタの設定 (300 ms ÷ 2^7/fc = 927CH)
DI
SET     (EIRH). 3           ; INTTC4 割り込みを許可
EI
LD      (TC3CR), 13H        ; 動作クロックを fc/2^7、16 ビットタイマモード
                            ; ( 下位側 ) に設定
LD      (TC4CR), 04H        ; 16 ビットタイマモード ( 上位側 ) に設定
LD      (TC4CR), 0CH        ; タイマスタート
```

Not Recommended for New Design



図 9-6 16 ビットタイマモードタイミングチャート (TC3 + TC4 の場合)

9.3.6 16 ビットイベントカウンタモード (TC3 + 4)

このモードは TC3 端子の立ち下がりエッジでカウントアップするモードです 。

タイマカウンタ 3 と 4 とをカスケード接続することにより、16 ビットイベントカウンタモードとして使用することができます。

TC4CR<TC4S> によりタイマスタート後、アップカウンタの値とタイマレジスタ (TTREG3, TTREG4) の 設定値が一致すると INTTC4 割り込み要求が発生し、カウンタがクリアされます。カウンタクリア後も TC3 端子入力の立ち下がりエッジごとにカウントアップは継続されます。

TC3 端子への最小入力パルス幅は、“H”, “L” レベルともに 2 マシンサイクルです。従って、最大印加周波数は NORMAL1 または IDLE1 モード時で fc/ 2^4[Hz]、SLOW1, 2 または SLEEP1, 2 モード時で fs/2^4 [Hz] となります。

タイマレジスタは、必ず下位側 (TTREG3) 、上位側 (TTREG4) の順に設定してください (タイマレジスタの下位側 (上位側) だけの変更はできません) 。

注 1) イベントカウンタモード時は、TCjCR<TFFj> を “0” に固定してください。固定されない場合は、$\overline{\text{PDOj}}$/$\overline{\text{PWMj}}$/$\overline{\text{PPGj}}$ 端子からパルスが出力されることがあります。

注 2) イベントカウンタモード時は、タイマ動作中に TTREGj の設定値を変更しないでください。イベントカウンタモード時、TTREGj はシフトレジスタ構成となりませんので、TTREGj への設定値は書き替え直後に反映されます。従ってタイマ動作中に TTREGj を書き替えると想定している動作を得られない場合があります。

注 3) j = 3, 4

9.3.7 16 ビットパルス幅変調 (PWM) 出力モード (TC3 + 4)

このモードは分解能 16 ビットの PWM 出力を行うモードです。タイマカウンタ 3 と 4 をカスケード接続することにより、16 ビット PWM モードとして使用することができます。

内部クロックまたは外部クロックでカウントアップし、アップカウンタの値とタイマレジスタ (PWREG3, PWREG4) 設定値が一致するとタイマ F/F4 を反転します。カウンタはさらにカウントアップし、オーバフローでタイマ F/F4 を再び反転し、カウンタをクリアします。なお、このとき INTTC4 割り込みが発生します。

TC3 端子への最小入力パルス幅は、“H”、“L” レベルともに 2 マシンサイクルです。従って、最大印加周波数は NORMAL1 または IDLE1 モード時で fc/ 2^4[Hz]、SLOW1, 2 または SLEEP1, 2 モード時で fs/2^4 [Hz] となります。

Not Recommended for New Design

タイマ F/F4 は、TC4CR<TFF4> によって初期値を設定することができますので、正論理 / 負論理いずれのパルスも出力可能です 。リセット時、タイマ F/F4 は “0” にクリアされます。

($\overline{\text{PWM}}$4 端子からはタイマ F/F4 値の反転レベルが出力されます)

PWM モード中の PWREG4, 3 は、シフトレジスタとの 2 段構成となっていますので、タイマ動作中に PWREG4, 3 の設定値を変更することが可能です。タイマ動作中、PWREG4, 3 への設定値は INTTC4 割り込み要求によってシフトし反映されます。ただしタイマ停止時は、PWREG4, 3 にデータを設定した直後にシフトされます。PWREG4, 3 の書き替えを行うときは、必ず下位側 (PWREG3)、上位側 (PWREG4) の順に設定してください (タイマレジスタの下位側 (上位側) だけの変更はできません)。

PWM 出力中、PWREG4, 3 に対してリード命令を実行すると PWREG4, 3 の設定値ではなく、シフトレジスタの値が読み込まれます。従って PWREG4, 3 を設定してから INTTC4 割り込み要求までの間は、前回の PWREG4, 3 設定値が読み込まれます。

PWM 出力を行う場合は、I/O ポートの出力ラッチを “1” にセットしてください。

注 1)　PWM モード時、タイマレジスタ PWREG4, 3 への書き込みは、INTTC4 割り込み要求発生直後 (通常は INTTC4 割り込みサービスルーチン内) に行ってください。タイマレジスタ PWREG4, 3 への書き込みと INTTC4 割り込み要求のタイミングが重なった場合、書き込み途中の不安定な値がシフト動作されるため、次の INTTC4 割り込み要求までの間、設定値と異なるパルスが出力されることがあります。

注 2)　PWM 出力中にタイマを停止すると、$\overline{\text{PWM}}$4 端子はタイマ停止時の出力状態を保持します。出力状態を任意のレベルに変更するには、タイマ停止後に TC4CR<TFF4> の操作を行ってください (タイマ停止と同時に TC4CR<TFF4> の設定を変更しないでください)。
例 : タイマカウンタ停止時に $\overline{\text{PWM}}$4 端子を “H” レベルに固定する。
CLR (TC4CR).3 ; タイマ停止
CLR (TC4CR).7 ; $\overline{\text{PWM}}$4 端子を “H” レベルに設定

注 3)　STOP モードを起動する場合は、事前にタイマカウンタを停止してください。PWM 出力中に STOP モードを起動すると、STOP モード解除後のウォーミングアップ中に $\overline{\text{PWM}}$4 端子からパルスが出力されます (ソースクロックとして fc, fc/2 または fs を選択した場合)。

表 9-7 16 ビット PWM 出力モード

ソースクロック			分解能		繰り返し周期	
NORMAL1/2, IDLE1/2 モード		SLOW1/2, SLEEP1/2 モード	fc = 16 MHz 時	fs = 32.768 kHz 時	fc = 16 MHz 時	fs = 32.768 kHz 時
DV7CK = 0	DV7CK = 1					
$fc/2^{11}$	$fs/2^3$ [Hz]	$fs/2^3$ [Hz]	128 μs	244.14 μs	8.39 s	16 s
$fc/2^7$	$fc/2^7$	–	8 μs	–	524.3 ms	–
$fc/2^5$	$fc/2^5$	–	2 μs	–	131.1 ms	–
$fc/2^3$	$fc/2^3$	–	500ns	–	32.8 ms	–
fs	fs	fs	30.5 μs	30.5 μs	2 s	2 s
fc/2	fc/2	–	125 ns	–	8.2 ms	–
fc	fc	–	62.5 ns	–	4.1 ms	–

(プログラム例) 周期 32.768 ms、“H” レベル幅 1 ms のパルスを出力する
(fc = 16.0 MHz 時)

```
                ポートを設定する
LDW     (PWREG3), 07D0H     ; パルス幅の設定
LD      (TC3CR), 33H        ; 動作クロックを fc/2^3、16 ビット PWM モード ( 下位側 )
                            ; に設定
LD      (TC4CR), 056H       ; TFF4 初期値 “0”、16 ビット PWM モード ( 上位側 )
                            ; に設定
LD      (TC4CR), 05EH       ; タイマスタート
```

Not Recommended for New Design



図 9-7 16 ビット PWM モードタイミングチャート (TC3 + TC4 の場合)

Not Recommended for New Design

9.3.8　16 ビットプログラマブルパルスジェネレート (PPG) 出力モード (TC3 + 4)

このモードは分解能 16 ビットの PPG 出力を行うモードです。

タイマカウンタ 3 と 4 をカスケード接続することにより、16 ビット PPG モードとして使用することができます。

内部クロックまたは外部クロックでカウントアップし、アップカウンタの値とタイマレジスタ (PWREG3, PWREG4) の設定値が一致するとタイマ F/F4 を反転します。カウンタはさらにカウントアップし、タイマレジスタ (TTREG3, TTREG4) 設定との一致でタイマ F/F4 を再び反転し、カウンタをクリアします。なお、このとき INTTC4 割り込み要求が発生します。

TC3 端子への最小入力パルス幅は、“H”、“L” レベルともに 2 マシンサイクルです。従って、最大印加周波数は NORMAL1 または IDLE1 モード時で fc/ 2^4[Hz]、SLOW1, 2 または SLEEP1, 2 モード時で fs/2^4 [Hz] となります。

タイマ F/F4 は、TC4CR<TFF4> によって初期値を設定することができますので、正論理 / 負論理いずれのパルスも出力可能です 。リセット時、タイマ F/F4 は “0” にクリアされます。

($\overline{\text{PPG}}$4 端子からはタイマ F/F4 値の反転レベルが出力されます)

なお、タイマレジスタは、必ず下位側、上位側の順 (TTREG3 → TTREG4、PWREG3 → PWREG4) に設定してください (タイマレジスタの下位側 (上位側) だけの変更はできません) 。

PPG 出力を行う場合は、I/O ポートの出力ラッチを “1” にセットしてください。

(プログラム例) 周期 16.385 ms、“H” レベル幅 1 ms のパルスを出力する (fc = 16.0 MHz 時)

```
                ポートを設定する
LDW     (PWREG3), 07D0H         ; パルス幅の設定
LDW     (TTREG3), 8002H         ; 周期の設定
LD      (TC3CR), 33H            ; 動作クロックを fc/2^3、16 ビット PPG モード
                                ; ( 下位側 ) に設定
LD      (TC4CR), 057H           ; TFF4 初期値 “0”、16 ビット PPG モード
                                ; ( 上位側 ) に設定
LD      (TC4CR), 05FH           ; タイマスタート
```

注 1)　プログラマブルパルスジェネレートモード時は、タイマ動作中に PWREGi, TTREGi の設定値を変更しないでください。プログラマブルパルスジェネレートモード時、PWREGi, TTREGi はシフトレジスタ構成となりませんので、PWREGi, TTREGi への設定値は書き替え直後に反映されます。従ってタイマ動作中に PWREGi, TTREGi を書き替えると想定している動作を得られない場合があります。

注 2)　PPG 出力中にタイマを停止すると、$\overline{\text{PPG}}$4 端子はタイマ停止時の出力状態を保持します。出力状態を任意のレベルに変更するには、タイマ停止後に TC4CR<TFF4> の操作を行ってください。タイマ停止と同時に TC4CR<TFF4> の設定を変更しないでください。

例 : タイマカウンタ停止時に $\overline{\text{PPG}}$4 端子を “H” レベルに固定する。

```
CLR  (TC4CR).3; タイマ停止
CLR  (TC4CR).7; PPG4 端子を “H” レベルに設定
```

注 3)　i = 3, 4

Not Recommended for New Design



図 9-8 16 ビット PPG モードタイミングチャート (TC3 + TC4 の場合)

Not Recommended for New Design

9.3.9　ウォーミングアップカウンタモード

システムクロックを高周波と低周波の間で切り替えるときに発振器が安定して動作するまでのウォーミングアップ時間を確保するモードです。タイマカウンタ 3 と 4 をカスケード接続し 16 ビットモードとして使用します。ウォーミングアップカウンタモードは、高周波から低周波に切り替えるときと、低周波から高周波に切り替えるときの 2 つのモードがあります。

注 1)　ウォーミングアップカウンタモード時は、TCiCR<TFFi> を“0”に固定してください。固定されない場合は、PDOi/PWMi/PPGi 端子からパルスが出力されることがあります。

注 2)　ウォーミングアップカウンタモード時は、タイマレジスタ TTREG4, 3 の下位 8 ビットは一致検出の対象外となり、上位 8 ビットのみの一致検出となります。

注 3)　i = 3, 4

9.3.9.1　低周波ウォーミングアップカウンタモード (NORMAL1 → NORMAL2 → SLOW2 → SLOW1)

低周波クロック fs が停止状態から安定して発振するまでのウォーミングアップ時間を確保するモードです。タイマをスタートさせる前に、SYSCR2<XTEN> を“1”に設定し低周波クロックを発振させます。TC4CR<TC4S> によりタイマスタート後、カウンタ値とタイマレジスタ (TTREG4, 3) 設定との一致で INTTC4 割り込み要求が発生し、カウンタがクリアされます。INTTC4 割り込みサービスルーチン内でタイマを停止した後、SYSCR2<SYSCK> を“1”に設定し、システムクロックを高周波から低周波に切り替えます。その後、SYSCR2<XEN> を“0”に設定し、高周波クロックを停止します。

表 9-8 低周波ウォーミングアップカウンタモードの設定時間 (fs = 32.768 kHz 時)

最小設定時間 (TTREG4, 3 = 0100H)	最大設定時間 (TTREG4, 3 = FF00H)
7.81 ms	1.99 s

（プログラム例）TC4, 3 で低周波クロックの安定した発振を確認後、SLOW1 モードへ切り替え

```
            SET     (SYSCR2).6      ; SYSCR2<XTEN> ← “1”
            LD      (TC3CR), 43H    ; TFF3 = “0”, ソースクロック fs, 16 ビットモードに設定
            LD      (TC4CR), 05H    ; TFF4 = “0”, ウォーミングアップカウンタモードに設定
            LD      (TTREG3), 8000H ; ウォーミングアップ時間をセット
                                    ; ( 発振器の特性で時間を決定します )
            DI                      ; IMF ← “0”
            SET     (EIRH). 3       ; INTTC4 割り込みを許可
            EI                      ; IMF ← “1”
            SET     (TC4CR).3       ; TC4, 3 スタート
              :       :
PINTTC4:    CLR     (TC4CR).3       ; TC4, 3 ストップ
            SET     (SYSCR2).5      ; SYSCR2<SYSCK> ← “1”
                                    ; ( システムクロックを低周波に切り替え )
            CLR     (SYSCR2).7      ; SYSCR2<XEN> ← “0”( 高周波クロック停止 )
            RETI
              :       :
VINTTC4:    DW      PINTTC4         ; INTTC4 ベクタテーブル
```

Not Recommended for New Design

9.3.9.2 高周波ウォーミングアップカウンタモード (SLOW1 → SLOW2 → NORMAL2 → NORMAL1)

高周波クロック fc が停止状態から安定して発振するまでのウォーミングアップ時間を確保するモードです。タイマをスタートさせる前に、SYSCR2<XEN> を“1”に設定し高周波クロックを発振させます。TC4CR<TC4S> によりタイマスタート後、カウンタ値とタイマレジスタ (TTREG4, 3) 設定との一致で INTTC4 割り込み要求が発生し、カウンタがクリアされます。INTTC4 割り込みサービスルーチン内でタイマを停止した後、SYSCR2<SYSCK> を“0”に設定し、システムクロックを低周波から高周波に切り替えます。その後、SYSCR2<XTEN> を“0”に設定し、低周波クロックを停止します。

表 9-9 高周波ウォーミングアップカウンタモードの設定時間

最小設定時間 (TTREG4, 3 = 0100H)	最大設定時間 (TTREG4, 3 = FF00H)
16 μs	4.08 ms

（プログラム例）TC4, 3 で高周波クロックの安定した発振を確認後、NORMAL1 モードへ切り替え

```
            SET     (SYSCR2).7      ; SYSCR2<XEN> ← “1”
            LD      (TC3CR), 63H    ; TFF3 = “0”，ソースクロック fc,
                                    ; 16 ビットモードに設定
            LD      (TC4CR), 05H    ; TFF4 = “0”，ウォーミングアップカウンタモード
                                    ; に設定
            LD      (TTREG3), 0F800H ; ウォーミングアップ時間をセット
                                    ;( 発振器の特性で時間を決定します )
            DI                      ; IMF ← “0”
            SET     (EIRH). 3       ; INTTC4 割り込みを許可
            EI                      ; IMF ← “1”
            SET     (TC4CR).3       ; TC4, 3 スタート
            :       :
PINTTC4:    CLR     (TC4CR).3       ; TC4, 3 ストップ
            CLR     (SYSCR2).5      ; SYSCR2<SYSCK> ← “0”
                                    ;( システムクロックを高周波に切り替え )
            CLR     (SYSCR2).6      ; SYSCR2<XTEN> ← “0”
                                    ;( 低周波クロック停止 )
            RETI
            :       :
VINTTC4:    DW      PINTTC4         ; INTTC4 ベクタテーブル
```

Not Recommended for New Design

Not Recommended for New Design

第 10 章 非同期型シリアルインターフェース (UART)

10.1 構成



図 10-1 UART (非同期型シリアルインタフェース)

Not Recommended for New Design

10.2 制御

UART は、UART 制御レジスタ 1, 2 (UARTCR1, UARTCR2) で制御されます。また UART ステータスレジスタ (UARTSR) により動作状態のモニタができます。

UART 制御レジスタ 1

UARTCR1 (0025H)

7	6	5	4	3	2	1	0
TXE	RXE	STBT	EVEN	PE	BRG		

(初期値 : 0000 0000)

TXE	送信動作	0:　ディセーブル 1:　イネーブル	Write only
RXE	受信動作	0:　ディセーブル 1:　イネーブル	
STBT	送信ストップビット長	0:　1 ビット 1:　2 ビット	
EVEN	偶数パリティ	0:　奇数パリティ 1:　偶数パリティ	
PE	パリティ付加	0:　パリティなし 1:　パリティ付加	
BRG	転送クロック選択	000:　fc/13 [Hz] 001:　fc/26 010:　fc/52 011:　fc/104 100:　fc/208 101:　fc/416 110:　TC3 使用 (INTTC3 を入力) 111:　fc/96	

注 1)　TXE, RXE ビットを "0" に設定して動作を禁止させる場合、送信もしくは受信動作が完了されたときに有効となります。送信データが送信データバッファに格納されている場合は、そのデータの送出は行わず、そのあと送信許可に設定されても新たにデータを書き込むまで送信動作は行われません。

注 2)　転送クロックとパリティは送受信共通です。

注 3)　BRG の書き替えは、RXE = "0" かつ TXE = "0" のときに行ってください。

UART 制御レジスタ 2

UARTCR2 (0026H)

7	6	5	4	3	2	1	0
					RXDNC	STOPBR	

(初期値 : **** *000)

RXDNC	RXD 入力のノイズ除去時間の選択	00:　ノイズ除去なし (ヒステリシス入力) 01:　31/fc[s] 未満のパルスはノイズとして除去 10:　63/fc[s] 未満のパルスはノイズとして除去 11:　127/fc[s] 未満のパルスはノイズとして除去	Write only
STOPBR	受信ストップビット長	0:　1 ビット 1:　2 ビット	

注)　RXDNC が "01" の場合 96/fc、"10" の場合 192/fc、"11" の場合 384/fc[s] 以上は確実に信号とみなされます。

Not Recommended for New Design

UART ステータスレジスタ

UARTSR (0025H)

7	6	5	4	3	2	1	0
PERR	FERR	OERR	RBFL	TEND	TBEP		

(初期値 : 0000 11**)

PERR	パリティエラーフラグ	0: パリティエラーなし 1: パリティエラー発生	Read only
FERR	フレーミングエラーフラグ	0: フレーミングエラーなし 1: フレーミングエラー発生	
OERR	オーバランエラーフラグ	0: オーバランエラーなし 1: オーバランエラー発生	
RBFL	受信バッファフルフラグ	0: 受信バッファエンプティ 1: 受信バッファフル	
TEND	送信終了フラグ	0: 送信中 1: 送信終了	
TBEP	送信バッファエンプティフラグ	0: 送信バッファフル (送信データ書き込み済み) 1: 送信バッファエンプティ	

注) TBEP は、送信割り込み発生後、自動的に "1" にセットされます

UART 受信データバッファ

RDBUF (0027H)

7	6	5	4	3	2	1	0

Read only

(初期値 : 0000 0000)

UART 送信データバッファ

TDBUF (0027H)

7	6	5	4	3	2	1	0

Write only

(初期値 : 0000 0000)

Not Recommended for New Design

10.3 転送データフォーマット

UART で転送されるデータには、スタートビット 1 ビット (“L” レベル) とストップビット (“H” レベル、UARTCR1<STBT> でビット長の選択可)、パリティ UARTCR1<PE> でパリティ有無の選択可、UARTCR1<EVEN> で偶数 / 奇数パリティ選択可) が付加されます。以下に転送データフォーマットを示します。



図 10-2 転送データフォーマット



図 10-3 転送データフォーマット変更時の注意

注) 送信データフォーマットの切り替えは、初期設定時以外は図 10-3 の状態遷移にて送信動作を実施し、切り替えを行ってください。

Not Recommended for New Design

10.4 転送レート

UART の転送レート (ボーレート) は UARTCR1<BRG> により設定されます。以下に転送レートの例を示します。

表 10-1 転送レート (例)

BRG	ソースクロック		
	16 MHz	8 MHz	4 MHz
000	76800 [baud]	38400 [baud]	19200 [baud]
001	38400	19200	9600
010	19200	9600	4800
011	9600	4800	2400
100	4800	2400	1200
101	2400	1200	600

UART の転送レートとして TC3 使用を選択したとき (つまり UARTCR1<BRG> = “110” に設定したとき) 転送クロックおよび転送レートは

転送クロック [Hz] = TC3 ソースクロック [Hz] ÷ TTREG3 設定値

転送レート [baud] = 転送クロック [Hz] ÷ 16

となります。

10.5 データのサンプリング方法

UART のレシーバは、RXD 端子入力にスタートビットが見つかるまで UARTCR1<BRG> で選択したクロックで入力のサンプリングを行います。RT クロックの開始は、RXD 端子の “L” レベルを検出し始まります。スタートビットが見つかるとスタートビット , データビット , ストップビット , パリティビットは、以下に示すように 1 レシーバクロック (RT1 クロック) の間隔 (RT0 はビットが始まると予想される位置) で RT7, RT8, RT9 の位置で 3 回サンプリングし、多数決判定 (3 回のサンプリングのうち 2 回または 3 回) で決定しビットのデータとします。



図 10-4 データのサンプリング方法

Not Recommended for New Design

10.6 STOP ビット長

UARTCR1<STBT> で送信ストップビット長 (1 ビット /2 ビット) の選択ができます。

10.7 パリティ

UARTCR1<PE> でパリティ付加の有無を、UARTCR1<EVEN> でパリティの種類 (奇数 / 偶数) を設定します。

10.8 送受信動作

10.8.1 データ送信動作

UARTCR1<TXE> を“1”にセットします。UARTSR を読み出し TBEP = “1” を確認後、TDBUF (送信データバッファ) にデータを書き込みます。書き込みを行うと UARTSR<TBEP> は “0” にクリアされデータが送信シフトレジスタに転送された後、TXD 端子より順次出力されます。このとき出力されるデータにはスタートビット 1 ビットと UARTCR1<STBT> で指定した数のストップビットおよびパリティビット (パリティありの場合) が付加されます。データ転送ボーレートは UARTCR1<BRG> で選択します。データの送信が始まると送信バッファエンプティフラグ UARTSR<TBEP> は“1”にセットされ、INTTXD 割り込みが発生します。

UARTCR1<TXE> が“0”の間および UARTCR1<TXE> に“1”を書き込んでから TDBUF に送信データが書き込まれるまでの間、TXD 端子は“H”レベルに固定されます。

送信を行う場合、UARTSR を読み出してから TDBUF にデータを書き込んでください。読み出さないと、UARTSR<TBEP> が“0”にクリアされず送信が開始されません。

10.8.2 データ受信動作

UARTCR1<RXE> を “1” にセットします。その後、RXD 端子からデータを受信すると、RDBUF (受信データバッファ) に受信データが転送されます。このとき、送られてくるデータにはスタートビットとストップビットおよびパリティビット (パリティありの場合) が付加されています。ストップビットが受信されるとデータだけが取り出され RDBUF (受信データバッファ) に転送された後、受信バッファフルフラグ UARTSR<RBFL> がセットされ、INTRXD 割り込みが発生します。データ転送ボーレートは UARTCR1<BRG> で選択します。

データが受信されたときに、オーバランエラーが発生すると、RDBUF (受信データバッファ) へのデータ転送は行われず破棄されます。ただし、RDBUF 内のデータは影響を受けません。

注) UARTCR1<RXE> ビットを “0” に設定して受信動作を停止させる場合、受信動作が完了したときに有効となります。ただし、この受信データにおいてフレーミングエラーが発生した場合、受信動作停止が有効とならない場合がありますので、フレーミングエラー発生時は、必ず再受信を実施してください。

Not Recommended for New Design

10.9 ステータスフラグ

10.9.1 パリティエラー

受信データのデータビットから計算したパリティが、受信されたパリティビットと異なっているときパリティエラーフラグ UARTSR<PERR> が“1”にセットされます。UARTSR を読み出した後、RDBUF を読み出すと UARTSR<PERR> は“0”にクリアされます。



図 10-5 パリティエラーの発生

10.9.2 フレーミングエラー

受信データの STOP ビットとして“0”がサンプリングされたときフレーミングエラーフラグ UARTSR<FERR> が“1”にセットされます。UARTSR を読み出した後、RDBUF を読み出すと UARTSR<FERR> は“0”にクリアされます。



図 10-6 フレーミングエラーの発生

10.9.3 オーバランエラー

RDBUF に読み出していないデータが格納されている状態で、次のデータの受信が全ビット終了するとオーバランエラーフラグ UARTSR<OERR> が“1”にセットされます。この場合、受信データは破棄され受信データバッファ内のデータは影響を受けません。UARTSR を読み出した後、RDBUF を読み出すと UARTSR<OERR> は“0”にクリアされます。

Not Recommended for New Design



図 10-7 オーバランエラーの発生

注) オーバランエラーフラグ UARTSR<OERR> がクリアされるまで、受信動作は停止します。

10.9.4 受信バッファフル

受信データを RDBUF に取り込むと UARTSR<RBFL> が“1”にセットされます。UARTSR を読み出した後、RDBUF からデータを読み出すと UARTSR<RBFL> は“0”にクリアされます。



図 10-8 受信バッファフルの発生

注) 上記、UARTSR の読み出しから RDBUF を読み出す間にオーバランエラーフラグ UARTSR<OERR> がセットされた場合、RDBUF 読み出しだけではエラーフラグがクリアされません。再度 UARTSR を読み込み、エラーの確認を行ってください。

10.9.5 送信バッファエンプティ

TDBUF にデータが存在しないとき、つまり TDBUF のデータが送信シフトレジスタに転送され送信が開始されるとき UARTSR<TBEP> が“1”にセットされます。UARTSR を読み出した後、TDBUF にデータを書き込むと UARTSR<TBEP> は“0”にクリアされます。

Not Recommended for New Design



図 10-9 送信バッファエンプティの発生

10.9.6 送信終了フラグ

送信が終了し、TDBUF 内に待機中のデータがないとき (UARTSR<TBEP>=“1”のとき) UARTSR<TEND> が“1”にセットされます。TDBUF にデータを書き込んだ後、送信が開始されると UARTSR<TEND> は“0”にクリアされます。



図 10-10 送信終了フラグと送信バッファエンプティの発生

Not Recommended for New Design

Not Recommended for New Design

第 11 章 シリアル拡張インタフェース (SEI)

TMP86C808DMGは全2重同期通信プロトコル方式であるSEI (シリアル拡張インタフェース) を1チャネル内蔵しています。

SEI は SCLK, MOSI, MISO, $\overline{SS}$ 端子をとおして外部デバイスと接続されます。SCLK は P02, MOSI は P03, MISO は P04, $\overline{SS}$ は P05 と兼用で SCLK, MOSI, MISO, $\overline{SS}$ 端子として使用する場合、各端子の出力ラッチを "1" にセットします。

11.1 特長

- マスタはデータ転送中のみシフトクロックを出力
- クロックの極性と位相がプログラマブル
- データ長 8 ビット
- MSB/LSB ファースト選択可能
- SEI のプログラマブルなデータとクロックタイミングは、ほとんどの同期式シリアル周辺デバイスと接続可能 : " 11.5 SEI 転送フォーマット " 参照
- 転送レートは次の 4 種類から設定可能 : マスタのみ
  4 Mbps/2 Mbps/1 Mbps/250 kbps (16 MHz 動作時)
- エラー検出回路が以下の機能をサポート

  1. ライト衝突検出 : 転送中にシフトレジスタにライトしたとき
  2. オーバフロー検出 : 転送終了フラグがセットされた状態で、新しいデータを受信したとき (スレーブのみ)

注) モードフォルト検出機能はサポートしません。モードフォルト検出の許可 / 禁止ビットである SECR レジスタの MODE ビット (SECR<MODE>) は必ず "1" にセットしてモードフォルト検出を禁止してください。



Not Recommended for New Design

11.2 SEI レジスタ

SEI 設定のために、SEI コントロールレジスタ SECR, SEI ステータスレジスタ SESR, SEI データレジスタ SEDR を使います。

11.2.1 SEI コントロールレジスタ (SECR)

SECR (002AH)	7	6	5	4	3	2	1	0	
	MODE	SEE	BOS	MSTR	CPOL	CPHA	SER		(初期値 : 0000 0100)

リードモディファイライトはできません

MODE	モードフォルト検出 (注 1)	0: モードフォルト検出を許可 1: モードフォルト検出を禁止 マスタモード時のみ有効でスレーブモード時は無効です。 (注) <MODE> ビットは必ず “1” に設定して、 モードフォルト検出を禁止してください。	R/W
SEE	SEI 動作 (注 2)	0: SEI 動作を禁止 1: SEI 動作を許可	
BOS	ビット順選択	0: SEDR レジスタの MSB (ビット 7) が最初に送信されます 1: SEDR レジスタの LSB (ビット 0) が最初に送信されます	
MSTR	モード選択 (注 3)	0: SEI をスレーブに設定 1: SEI をマスタに設定	
CPOL	クロック極性	0: アクティブ “H” レベルのクロックを選択。 SCLK はアイドル時 “L” レベルです 1: アクティブ “L” レベルのクロックを選択。 SCLK はアイドル時 “H” レベルです	
CPHA	クロック位相	クロック位相選択。詳しくは 11.5 「SEI 転送フォーマット」をご参照ください	
SER	SEI 転送レート選択	0: 4 分周 01: 8 分周 10: 16 分周 11: 64 分周	

注 1)　モードフォルト検出を許可した場合、MODF フラグ (SESR<MODF>) がセットされると割り込みパルスを発生します。

注 2)　SEI 動作を禁止する場合は、転送が終了してから行ってください。
SEI を使用する場合、兼用となる汎用ポートのコントロールレジスタ（例：P0 ポートでは P0OUTCR と P0DR）をあらかじめ SEI 機能に設定する必要があります。
なお、SEI をマスタとして使用する場合は、SECR<SEE> ビットを “1” (SEI 動作許可) にしたあとで SEDR に送信データをセットすることにより送 / 受信が開始されます。

注 3)　マスタ / スレーブの設定は、SEI 動作を許可する前に行ってください (SECR<MSTR> ビットの設定をしたあとで SECR<SEE> ビットを “1” に設定する必要があります)。

11.2.1.1 転送レート

（1） マスタモード (転送レート = $\frac{\text{fc}}{\text{内部クロック分周比}}$ (bps))

下の表は、SEI がマスタとして動作中の SER ビットと転送ビットノートの関係を例を挙げて示したものです。

Not Recommended for New Design

表 11-1 SEI 転送レート

SER	SEI 内部クロック分周比	fc = 16 MHz 時のレート
00	4	4 Mbps
01	8	2 Mbps
10	16	1 Mbps
11	64	250 kbps

（2） スレーブモード

SEI がスレーブとして動作しているときは、シリアルクロックはマスタから入力され SER ビットの設定は無効です。

最大転送レートは fc/4 です。

注） マスタ側のシリアルクロック速度と fc の関係に注意してください。
15.625 kbps ≦ 転送レート ≦ fc/4 bps (計算式)

例) 15.625 kbps ≦ 転送レート ≦ 4 Mbps (fc = 16 MHz @ V_{DD} = 4.5~5.5 V)
15.625 kbps ≦ 転送レート ≦ 2 Mbps (fc = 8 MHz @ V_{DD} = 2.7~5.5 V)

11.2.2 SEI ステータスレジスタ (SESR)

SESR (0028H)

7	6	5	4	3	2	1	0
SEF	WCOL	SOVF	–				

(初期値 : 0000 ****)

SEF	転送完了フラグ (注 1)	0: 転送中 1: 転送完了	Read only
WCOL	ライト衝突エラーフラグ (注 2)	0: ライト衝突エラーなし 1: ライト衝突エラー発生	
SOVF	オーバフローエラーフラグ (スレーブ) (注 3)	0: オーバフロー発生なし 1: オーバフロー発生	

注 1) SESR<SEF> フラグは転送が完了すると自動的にセットされます。セットされた SESR<SEF> フラグは SESR レジスタをリードし、SEDR レジスタをアクセスすると自動的にクリアされます。

注 2) SESR<WCOL> フラグは、転送実行中に SEDR レジスタにライトすると、自動的にセットされます。
転送中のライトは無効になります。セットされた SESR<WCOL> フラグは SESR レジスタをリードし、SEDR レジスタをアクセスすると自動的にクリアされます。
なお、SESR<WCOL> フラグのセットでは割り込みは発生しません。

注 3) マスタモード :
このビットは機能しませんが、リードした場合のデータは “0” です。
スレーブモード :
SEF フラグがセットされているときに次のデータを受信完了すると、自動的に SESR<SOVF> フラグがセットされます。セットされている SESR<SOVF> フラグは、SESR レジスタをリードし SEDR レジスタをアクセスすると、自動的にクリアされます。また、SESR<SOVF> フラグは、マスタモードに切り替えることによってもクリアされます。
なお、SESR<SOVF> フラグのセットによる割り込みは発生しません。

Not Recommended for New Design

11.2.3 SEI データレジスタ (SEDR)

SEI データレジスタ (SEDR) は、データ送信 / 受信に使用します。SEI がマスタに設定されているときデータ転送はこの SEDR レジスタへのライトにより開始されます。いったん転送を開始した後、マスタデバイスが SEDR レジスタにライトする場合は、必ず割り込みまたはポーリングで SEF (SESR<SEF>) がセットされたことを確認してからライトしてください。

SEDR (0029H)	7	6	5	4	3	2	1	0	R/W
	SED7	SED6	SED5	SED4	SED3	SED2	SED1	SED0	(初期値 : 0000 0000)

11.3 SEI 動作

SEI 転送中は、データの送信 (シリアルシフトアウト) / 受信 (シリアルシフトイン) が同時に行われます。SEI クロック (SCLK) は 2 本のシリアルデータライン (MOSI/MISO) 上の情報をシフトしたりサンプリングするための同期を取ります。スレーブセレクトライン ($\overline{SS}$) は、スレーブデバイスを個別に選択します。選択されないスレーブデバイスは、SEI バスを使用することができません。

11.3.1 SEI クロックの位相と極性の制御

SEI クロックは、CPHA と CPOL の 2 ビット (SECR<CPHA,CPOL>) を使って 4 通りの組み合わせの中から、ソフトウエアで位相と極性を選択することができます。
クロックの極性は CPOL で設定され、アクティブ “H” かアクティブ “L” のクロックを選択します。

クロックの位相は CPHA で設定します。クロックの位相と極性は、マスタデバイスと通信するスレーブデバイスとで同じにしなければなりません。

表 11-2 クロックの位相と極性

CPHA	SEI コントロールレジスタ (SECR 002AH): ビット 2
CPOL	SEI コントロールレジスタ (SECR 002AH): ビット 3

11.3.2 SEI データとクロックのタイミング

SEI のプログラマブルなデータとクロックのタイミングおよびデータは、ほとんどの同期式シリアル周辺デバイスと接続可能です。後述の “ 11.5 SEI 転送フォーマット ” を参照してください。

Not Recommended for New Design

11.4 SEI 端子機能

SEI 転送に関連する 4 本の入出力端子があります。各端子の機能は、SEI デバイスのモード (マスタ / スレーブ) に依存します。

すべての SEI デバイスの SCLK 端子 , MOSI 端子 , MISO 端子が相互接続されます。

11.4.1 SCLK 端子

SCLK 端子は、SEI がマスタに設定されているときは出力に、スレーブに設定されているときは入力になります。

SEI がマスタに設定されているときは、SCLK 端子から外部にシリアルクロックを出力する状態となり、マスタが転送を開始すると、8 サイクルのクロックが自動的に SCLK 端子上に出力されます。

SEI がスレーブに設定されているとき、SCLK 端子は入力となります。

マスタとスレーブ間のデータ転送のときは、マスタから出力されるシリアルクロックによって同期を取ります。

スレーブデバイスはスレーブセレクト端子 $\overline{SS}$ が H なら SCLK 信号を無視します。

マスタとスレーブの両デバイスとも、SCLK 信号の立ち上がりまたは立ち下がりエッジでシフトされその反対のエッジでサンプリングします。エッジの極性は、SEI 転送プロトコルによって決まります。

注） スレーブデバイスの SCLK 入力にノイズが入ると誤動作の原因になります。

11.4.2 MISO/MOSI 端子

MISO 端子および MOSI 端子は、シリアルデータの送信 / 受信で使用します。

マスタまたはスレーブ時における各端子の状態は以下のとおりです。

表 11-3 MISO/MOSI 端子の状態

	MISO	MOSI
マスタ	入力	出力
スレーブ	出力	入力

また、SCLK 端子、MOSI 端子および MISO 端子は兼用となるポートの入出力制御レジスタ（例：P0 ポートでは P0OUTCR) でオープンドレインに設定することもできます。

スレーブデバイスの MISO 端子は、SECR<SEE> ビットが "1"（SEI 動作許可）に設定されると出力状態になります。アクティブではないスレーブデバイスの MISO 端子をハイインピーダンス状態にするには、SECR<SEE> ビットを "0" にクリアしてください。

11.4.3 $\overline{SS}$ 端子

$\overline{SS}$ 端子は SEI スレーブの送受信イネーブルに使われます。スレーブの $\overline{SS}$ 端子がアクティブでないとき (H レベル)、スレーブデバイスは SCLK クロックを無視し、スレーブの $\overline{SS}$ 端子がアクティブ (L レベル) のときは、スレーブ動作をします。

Not Recommended for New Design

11.5 SEI 転送フォーマット

転送フォーマットは、CPHA と CPOL (SECR<CPHA,CPOL>) で設定します。CPHA により 2 つの異なる転送プロトコルを切り替えることができます。

11.5.1 CPHA (SECR レジスタのビット 2) = 0 のフォーマット

図 11-1 に CPHA = 0 の転送フォーマットを示します。



図 11-1 CPHA = 0 の転送フォーマット

表 11-4 CPHA = 0 のときの CPOL との関係

	非通信状態時 (アイドル時) の SCLK レベル	データシフト	データサンプリング
CPOL = 0	"L" レベル	転送クロックの立ち下がりエッジ	転送クロックの立ち上がりエッジ
CPOL = 1	"H" レベル	転送クロックの立ち上がりエッジ	転送クロックの立ち下がりエッジ

- マスタモードでは、新しいデータを SEDR レジスタにライトすることにより転送が開始されます。
  このとき、新しいデータはシフトクロックが動作を開始する半クロック前に MOSI 端子上で切り替わります。BOS (SECR<BOS>) にて、データが MSB からシフトアウトされるか、LSB からシフトアウトされるかを設定します。最後のシフトサイクルの後、SEF フラグ (SESR<SEF>) がセットされます。
- スレーブモードでは、$\overline{SS}$ 端子が "L" レベルのとき SEDR レジスタへのライトは禁止です。この期間にライトするとライト衝突が発生し、WCOL フラグ (SESR<WCOL>) がセットされます。
  従って、転送が終了し SEF フラグがセットされたとき、次のデータが SEDR (SEI データレジスタ) にライトされる前に $\overline{SS}$ 端子が再び "H" レベルになることを確認してから SEDR にデータをライトしてください。

注) スレーブモード時に、SEF がセットされ、かつ $\overline{SS}$ 端子が "L" レベルのときに次のデータを書き込まないでください。

Not Recommended for New Design

11.5.2 CPHA = 1 のフォーマット

図 11-2 に CPHA = 1 の転送フォーマットを示します。



図 11-2 CPHA = 1 の転送フォーマット

表 11-5 CPHA = 1 のときの CPOL との関係

	非通信状態時 (アイドル時) の SCLK レベル	データシフト	データサンプリング
CPOL = 0	"L" レベル	転送クロックの立ち上がりエッジ	転送クロックの立ち下がりエッジ
CPOL = 1	"H" レベル	転送クロックの立ち下がりエッジ	転送クロックの立ち上がりエッジ

- マスタモードでは、新しいデータを SEDR レジスタにライトすることにより転送が開始されます。
  新しいデータはシフトクロックの最初のエッジで MOSI 端子上で切り替わります。BOS (SECR<BOS>) にて、データが MSB からシフトアウトされるか、LSB からシフトアウトされるかを設定します。
- スレーブモードでは、CPHA = 0 のフォーマットと違い、SEDR (SEI データレジスタ) へのライトは $\overline{SS}$ 端子が "L" レベルまたは "H" レベルでも可能です。
  マスタ / スレーブ両モードとも、最後のシフトサイクルの後、SEF フラグ (SESR<SEF>) がセットされます。
  データ転送実行中に SEDR レジスタにライトすると、ライト衝突が発生します。
  従って、SEF フラグがセットされた後、SEDR に新しいデータを書き込んでください。

Not Recommended for New Design

11.6 機能説明

図 11-3 に SEI のマスタとスレーブの接続を示します。

マスタデバイスのデータをマスタデバイスの MOSI 端子からスレーブデバイスの MOSI 端子に送信するとスレーブデバイスの MISO 端子からマスタデバイスの MISO 端子にスレーブデバイスのデータが送り返されます。これは全 2 重通信でデータ出力とデータ入力が同じクロック信号で同期されることを意味しており転送後、8 ビットシフトレジスタの送信データは受信データに置き替えられます。



図 11-3 SEI におけるマスタとスレーブの接続

Not Recommended for New Design

11.7 割り込み発生

TMP86C808DMG の SEI 割り込み処理は、SEI 割り込みチャネル 1(INTSEI1) を使います。SESR レジスタの SEF フラグが 0 から 1 に変化すると割り込みパルスを発生します。

表 11-6 SEI 割り込み

SEI 割り込みチャネル 1 (INTSEI1)	SEF で割り込みパルス発生

11.8 SEI システムエラー

2 つのシステムエラーが SEI デバイスにより検出されます。1 番目のタイプのエラーは、ライト衝突で、転送実行中に SEDR レジスタにデータをライトすると発生します。2 番目のエラーは、オーバフローエラーで、SEI システムがスレーブに設定され、前のデータバイトをリードする前に、新しいデータバイトのシフトインが完了した場合に発生します。

11.8.1 ライト衝突エラー

ライト衝突は、転送実行中に SEDR レジスタにライトすると発生します。SEDR レジスタは送信方向はダブルバッファ構成ではないため、転送前の SEDR レジスタへライトすると直接 SEI シフトレジスタにライトされます。従って、転送実行中に SEDR レジスタにライトした場合、ライト衝突エラーが発生します。

データの転送は中断されることがないため、ライト衝突エラーの原因となったライトデータはシフトレジスタにはライトされません。マスタが転送をいつ開始するかはスレーブではコントロールできないため、ライト衝突は通常スレーブ側のエラーとなります。

マスタはいつ転送を実行するかの権限を持っているため、マスタ側でライト衝突エラーを発生することはありませんが、SEI デバイスはマスタもスレーブもライト衝突エラーを検出する機能を持っています。

転送されたデータをスレーブが処理するより早くマスタがデータをシフトするとき、スレーブ側はライト衝突発生しやすくなります。これは、マスタがすでに次のバイトのシフトサイクルを開始した後、スレーブが新しい値を SEDR レジスタに転送したときに起こります。この場合、ライト衝突が発生します。

11.8.2 オーバフローエラー

SEI バス上の転送ビットレートはマスタによって決定されます。高速なビットレートでは、スレーブがマスタの転送に追従できなくなるという問題が生じやすくなります。これは、スレーブがデータを処理するよりも早くマスタからデータがシフトされることを意味します。SEI デバイスでは、SOVF フラグ (SESR<SOVF>) でデータがオーバフローしたことを検出します。

SOVF フラグは以下の場合にセットされます。

- SEI モジュールがスレーブに設定されている場合。
- 新しいデータバイトを受信完了したとき、古いデータバイトがまだリードされていない。

SOVF フラグがセットされたとき、SEDR レジスタは新しいデータバイトで上書きされます。

注） 通信の処理ルーチンと、通信速度を十分考慮してご使用ください。

Not Recommended for New Design

11.9 バスドライバの保護について

- バスドライバの衝突によるラッチアップから保護する方法の 1 つにオープンドレインオプションの使用があります。これは SEI 端子の C-MOS 出力をオープンドレインタイプに切り替えるもので、SCLK 端子 , MOSI 端子 , MISO 端子を各端子機能に対応するポート入出力制御レジスタのビットでそれぞれ個々にオープンドレインに設定することができます。その場合、外付けにプルアップ抵抗を付けてください。
- CMOS 出力でご使用になる場合は、ドライバの衝突からデバイスを保護するために、抵抗を介してバスに接続することをお奨めいたします。
  ただし、実動作に影響しないような抵抗値を選択してください。(例 : 1Ω~ 数 kΩ 程度)

Not Recommended for New Design

第 12 章 8 ビット AD コンバータ

TMP86C808DMG は、8 ビット分解能の逐次比較方式 AD コンバータを内蔵しています。

12.1 構成

8 ビット AD コンバータの回路構成を図 12-1 に示します。

制御レジスタ ADCCR1, ADCCR2, 変換値レジスタ ADCDR1, ADCDR2 と DA コンバータ、サンプルホールド回路、コンパレータ、逐次比較回路などで構成されています。



図 12-1 8 ビット AD コンバータ

Not Recommended for New Design

12.2 制御

AD コンバータは、次の 4 つのレジスタで構成されています。

1. AD コンバータ制御レジスタ 1 (ADCCR1)

   AD 変換を行うアナログチャネルの選択および動作モードの選択と AD コンバータの開始を制御するレジスタです。

2. AD コンバータ制御レジスタ 2 (ADCCR2)

   AD 変換時間の選択と、DA コンバータ (ラダー抵抗) の接続を制御するレジスタです。

3. AD 変換値レジスタ 1 (ADCDR1)

   AD コンバータによって変換されたデジタル値を格納するレジスタです。

4. AD 変換値レジスタ 2 (ADCDR2)

   AD コンバータの動作状態をモニタするレジスタです。

AD コンバータ制御レジスタ 1

ADCCR1 (000EH)

7	6	5	4	3	2	1	0
ADRS	"0"	"1"	AINDS	SAIN			

(初期値 : 0001 0000)

ADRS	AD 変換開始	0: — 1: AD 変換開始	R/W
AINDS	アナログ入力制御	0: アナログ入力イネーブル 1: アナログ入力ディセーブル	
SAIN	アナログ入力チャネル選択	0000: AIN0 0001: AIN1 0010: AIN2 0011: AIN3 0100: AIN4 0101: AIN5 0110: Reserved 0111: Reserved 1000: Reserved 1001: Reserved 1010: Reserved 1011: Reserved 1100: Reserved 1101: Reserved 1110: Reserved 1111: Reserved	

注 1)　アナログ入力チャネルの選択は AD 変換停止状態 (ADCDR2<ADBF> = "0") で行ってください。

注 2)　アナログ入力チャネルをすべてディゼーブルにする場合は、AINDS を "1" に設定してください。

注 3)　アナログ入力は入出力ポートと兼用になっていますが、精度を保つ意味で AD 変換中はポート出力命令を実行しないでください。またアナログ入力と近接する入出力ポートには AD 変換中、変化の激しい信号を入力しないようにしてください。

注 4)　ADRS は、AD 変換開始後、自動的に "0" にクリアされます。

注 5)　AD 変換中に ADRS の再設定は行わないでください。ADRS の再設定は、ADCDR2<EOCF> にて変換が終了したことを確認後、あるいは割り込み信号 (INTADC) 発生後 (割り込み処理ルーチンなど) に行ってください。

注 6)　STOP または SLOW/SLEEP モードを起動すると、AD コンバータ制御レジスタ 1 (ADCCR1) はすべて初期化されるとともに書込みができなくなります。再び AD コンバータを使用する場合は、NORMAL1 または NORMAL2 モードへ復帰後、ADCCR1 を再設定してください。

注 7)　ADCCR1 のビット 5 は "1" に、ビット 6 は "0" をかならず設定してください。

Not Recommended for New Design

AD コンバータ制御レジスタ 2

ADCCR2 (000FH)	7	6	5	4	3	2	1	0	
			IREFON	"1"	ACK			"0"	(初期値 : **0* 0000)

IREFON	DA コンバータ (ラダー抵抗) の接続時間	0: AD 変換中のみ接続 1: 常時接続	R/W
ACK	AD 変換時間選択 (変換時間例は下記表を参照してください)	000: 39/fc 001: Reserved 010: 78/fc 011: 156/fc 100: 312/fc 101: 624/fc 110: 1248/fc 111: Reserved	R/W

注 1) ADCCR2 のビット 4 には "1"、ビット 0 には "0" を必ず書き込んでください。

注 2) ADCCR2 に対しリード命令を実行すると、ビット 7,6 は不定値が読み込まれます。

注 3) STOP または SLOW/SLEEP モードを起動すると、AD コンバータ制御レジスタ 2 (ADCCR2) はすべて初期化されるとともに書込みができなくなります。再び AD コンバータを使用する場合は、NORMAL1 または NORMAL2 モードへ復帰後、ADCCR2 を再設定してください。

表 12-1 ACK 設定と周波数別の変換時間

条件 ACK	変換時間	16MHz	8MHz	4 MHz	2 MHz	10 MHz	5 MHz	2.5 MHz
000	39/fc	—	—	—	19.5 μs	—	—	15.6 μs
001	Reserved							
010	78/fc	—	—	19.5 μs	39.0 μs	—	15.6 μs	31.2 μs
011	156/fc	—	19.5 μs	39.0 μs	78.0 μs	15.6 μs	31.2 μs	62.4 μs
100	312/fc	19.5 μs	39.0 μs	78.0 μs	156.0 μs	31.2 μs	62.4 μs	124.8 μs
101	624/fc	39.0 μs	78.0 μs	156.0 μs	—	62.4 μs	124.8 μs	—
110	1248/fc	78.0 μs	156.0 μs	—	—	124.8 μs	—	—
111	Reserved							

注 1) 上記表内 "—" 部分の設定は行わないでください。fc: 高周波発振周波数

注 2) 変換時間は、電源電圧 (VDD) によって以下の時間以上を確保するように設定してください。

- VDD = 4.5 ~ 5.5 V 時　15.6 μs 以上
- VDD = 2.7 ~ 5.5 V 時　31.2 μs 以上

AD 変換値レジスタ 1

ADCDR1 (0020H)	7	6	5	4	3	2	1	0	
	AD07	AD06	AD05	AD04	AD03	AD02	AD01	AD00	(初期値 : 0000 0000)

AD 変換値レジスタ 2

ADCDR2 (0021H)	7	6	5	4	3	2	1	0	
			EOCF	ADBF					(初期値 : **00 ****)

Not Recommended for New Design

EOCF	AD 変換終了フラグ	0:　変換前または変換中 1:　変換終了	Read only
ADBF	AD 変換 BUSY フラグ	0:　AD 変換停止中 1:　変換実行中	

注 1)　EOCF は、AD 変換値レジスタ 1 (ADCDR1) をリードすると "0" にクリアされます。従って ADCDR2 は ADCDR1 よりも先に読み出してください。

注 2)　ADBF は AD 変換開始により "1" にセットされ、AD 変換動作が終了すると "0" にクリアされます。また、STOP, SLOW モード を起動するときにもクリアされます。

注 3)　ADCDR2 に対しリード命令を実行すると、ビット 7, 6, 3~0 は不定値が読み込まれます。

Not Recommended for New Design

12.3 機能

12.3.1 AD コンバータの動作

ADCCR1<ADRS> を“1”に設定することにより ADCCR1<SAIN> で指定されたアナログ入力端子の電圧の AD 変換を開始します。

AD 変換終了後、変換結果を AD 変換値レジスタ (ADCDR1) に格納し、ADCDR2<EOCF> に“1”をセットするとともに INTADC 割り込み要求 を発生します。

ADCCR1<ADRS> は AD 変換を開始後、自動的にクリアされます。AD 変換中に ADCCR1<ADRS> の再設定 (再スタート) は行わないでください。ADCCR1<ADRS> の再設定は ADCDR2<EOCF> によって変換が終了したことを確認後、あるいは INTADC 割り込み要求の発生後 (割り込みルーチンなど) に行ってください。



図 12-2 AD コンバータの動作

12.3.2 レジスタの設定

1. AD コンバータ制御レジスタ 1 (ADCCR1) を以下のように設定してください。
   - AD 入力チャネル選択 (SAIN) により AD 変換するチャネルを選択してください。
   - アナログ入力制御 (AINDS) をアナログ入力イネーブルに指定してください。
2. AD コンバータ制御レジスタ 2 (ADCCR2) を以下のように設定してください。
   - AD 変換時間 (ACK) により AD 変換時間を設定してください。変換時間の設定については、AD コンバータ制御レジスタ 2 を参照してください。
   - DA コンバータの制御 (IREFON) を選択してください。
3. 上記 1. と 2. を設定後、AD コンバータ制御レジスタ 1 (ADCCR1) の AD 変換開始 (ADRS) を“1”に設定してください。
4. AD 変換が完了すると、AD 変換値レジスタ 2 (ADCDR2) の AD 変換終了フラグ (EOCF) が“1”にセットされ、AD 変換結果が AD 変換値レジスタ 1 (ADCDR1) に格納されます。また、このとき INTADC 割り込み要求が発生します。

Not Recommended for New Design

5. AD 変換値レジスタ 1 (ADCDR1) から変換結果を読み出すと EOCF は“0”にクリアされます。ただし、AD 変換値レジスタ 1 (ADCDR1) を読み出す前に再変換を行った場合は、EOCF は“0”にクリアされますが、変換結果は次の変換終了まで前回の結果を保持します。

（プログラム例）変換時間 19.5 μs @ 16 MHz およびアナログ入力チャネル AIN3 端子を選択後、AD 変換を 1 回行います。EOCF を確認して変換値を読み出し、RAM の 009FH 番地に 8 ビットのデータを格納します。

```
        : ( ポートの設定 )   :                          ; AD コンバータのレジスタを設定する前にポート
        :                    :                           レジスタを適切に設定してください。
        :                    :                           ( 詳細は I/O ポートの章を参照してください )
        LD                   (ADCCR1) ,  00100011B      ; AIN3 を選択
        LD                   (ADCCR2) ,  11011000B      ; 変換時間 (312/fc), 動作モードを選択
        :                    :
        SET                  (ADCCR1) .  7              ; ADRS = 1 (AD 変換開始 )
SLOOP :  TEST                (ADCDR2) .  5              ; EOCF = 1 ?
        JRS                  T, SLOOP
        :
        LD                   A, (ADCDR1)                ; 変換結果の読み出し
        LD                   (9FH), A
```

12.3.3 AD 変換時の STOP/SLOW モード

AD 変換中に強制的に STOP または SLOW モードを起動すると AD 変換は中断され、AD コンバータは初期化されます (ADCCR1, ADCCR2 は初期値に初期化されます)。また、変換結果は不定となります (前回までの変換結果もクリアされますので、変換結果は STOP または SLOW モードをを起動する前に読み出してください)。また STOP または SLOW モードから復帰した際は、AD 変換は自動的に再開しませんので、必要に応じて再度 AD 変換を開始してください。なお、アナログ基準電源は自動的に切断されるため、アナログ基準電源への電流の流れ込みはありません。

Not Recommended for New Design

12.3.4 入力電圧と変換結果

アナログ入力電圧と AD 変換された 8 ビットデジタル値は図 12-3 のように対応します。



図 12-3　アナログ入力電圧と AD 変換値 (typ.) の関係

Not Recommended for New Design

12.4 AD コンバータの注意事項

12.4.1 アナログ入力端子電圧範囲

アナログ入力端子 (AIN0 ~ AIN5) は、VDD ~ VSS 間でご使用ください。この範囲外の電圧が入力されるとその入力端子の変換値が不定となります。また他のアナログ入力端子の変換値にも影響を与えます。

12.4.2 アナログ入力兼用端子

アナログ入力端子 (AIN0 ~ AIN5) は、入出力ポートと兼用になっています。アナログ入力のいずれかを使用して AD 変換を実行する場合、それ以外のポートの入出力命令は実行しないでください。AD 変換精度が低下する場合があります。またアナログ入力兼用端子以外でも、隣接する端子への入出力によるノイズにより影響を受ける場合がありますので、注意が必要です。

12.4.3 ノイズ対策

アナログ入力端子の内部等価回路は、図 12-4 ようになっています。アナログ入力源の出力インピーダンスが高いほどノイズなどの影響を受けやすくなりますので、信号源の出力インピーダンスは 5 kΩ 以下になるように設計してください。また、コンデンサの外付けを推奨いたします。



図 12-4　アナログ入力等価回路と入力端子処理例

Not Recommended for New Design

第 13 章 キーオンウェイクアップ (KWU)

TMP86C808DMG では、P20 ($\overline{INT5}$/$\overline{STOP}$) 端子以外に P34~P37 の 4 つの端子でもストップモードの解除が可能です。

ポートの入力でストップモードを解除する場合、P20 端子の論理に注意が必要です。詳細については、後述の “ 13.2 制御 ” にて説明しておりますので参照してください。

13.1 キーオンウェイクアップの構成



図 13-1 キーオンウェイクアップ回路



*： STOPモード解除後、ノーマルモードに移行するまでにウォーミングアップ時間が必要です。
詳しくは、「動作モードの制御」を参照してください。

図 13-2 STOP 解除動作例

Not Recommended for New Design

13.2 制御

P34~P37 (STOP2~STOP5) 端子は、キーオンウェイクアップ制御レジスタ (STOPCR) で、端子ごとの動作禁止 / 許可が設定できます。STOP モードの解除入力に使用する端子はあらかじめ P3 ポート入出力レジスタ (P3CR)、P3 ポート出力ラッチ (P3DR)、AD 制御レジスタ (ADCCR1) の各レジスタの設定により入力端子状態にする必要があります。

ストップモードの起動は、システム制御レジスタ (SYSCR1) にて行い、解除はストップモード解除が許可されている STOP2~5 端子のいずれかの端子のエッジ検出（立ち上がりまたは立ち下がりのエッジ検出）で解除できます。

（注）キーオンウェイクアップ機能を使用する場合、ストップモード解除方法の選択 RELM は、レベルモードを選択 (SYSCR1 のビット 6 を “1”) してください。

P20 端子は $\overline{\text{INT5}}$ と $\overline{\text{STOP}}$ 入力が兼用されておりますが、ストップモードの解除には、回路構成図のように $\overline{\text{STOP}}$ 端子と STOP2~5 端子の構成となっておりますので、$\overline{\text{STOP}}$ 端子をメインに使用してください。

注 1)　STOP 端子でのエッジ解除の場合には
(1)STOP2~5 入力すべてを禁止する。
(2)STOP2~5 を “H” または “L” レベル固定する。
(1),(2) のどちらかにしなければなりません。

注 2)　キーオンウェイクアップ (STOP2~5 端子）で解除する場合には $\overline{\text{STOP}}$ 端子を “L” レベル固定し、STOP2~5 端子には “H” または “L” レベルを入力しなければなりません。これは $\overline{\text{STOP}}$ 端子入力と STOP2~5 端子が OR 回路で除去信号を作っており、お互いの論理に影響されるためです。

キーオンウェイクアップ制御レジスタ

STOPCR	7	6	5	4	3	2	1	0	
(0031H)	STOP5	STOP4	STOP3	STOP2					(初期値 : 0000 ****)

STOP2	P34 (STOP2) 端子によるストップモード解除	0:　禁止 1:　許可	Write only
STOP3	P35 (STOP3) 端子によるストップモード解除	0:　禁止 1:　許可	
STOP4	P36 (STOP4) 端子によるストップモード解除	0:　禁止 1:　許可	
STOP5	P37 (STOP5) 端子によるストップモード解除	0:　禁止 1:　許可	

＜ STOP モードの解除例＞
STOP モードからの解除は以下の状態で解除されます。

	P20($\overline{\text{STOP}}$)	P3x
P3x(STOP2~5) を使用して STOP モードから解除する場合	レベル検出モード : L エッジ検出モード : 使用禁止	エッジ検出 立ち上がりまたは立ち下がりのエッジ
P20($\overline{\text{STOP}}$) を使用して STOP モードから解除する場合	レベル検出モード : H エッジ検出モード : 立ち上がりエッジ	STOPCR : 禁止

注)　STOP 命令実行後、3 命令サイクル内の STOP 解除は認識されません。

Not Recommended for New Design

第 14 章 端子の入出力回路

14.1 制御端子

TMP86C808DMG の制御端子の入出力回路を示します。

制御端子	入出力	回路	備考
XIN XOUT	入力 出力		高周波発振子接続端子 R_f = 1.2 MΩ (typ.) R_O = 0.5 kΩ (typ.)
XTIN XTOUT	入力 出力		低周波発振子接続端子 R_f = 6 MΩ (typ.) R_O = 220 kΩ (typ.)
$\overline{\text{RESET}}$	入力		ヒステリシス入力 プルアップ抵抗内蔵 R_{IN} = 220 kΩ (typ.) R = 100 Ω (typ.)
TEST	入力		プルダウン抵抗内蔵 R_{IN} = 70 kΩ (typ.) R = 100 Ω (typ.)

注） TMP86P808 の TEST 端子には、プルダウン抵抗 (R_{IN}) と VDD 側の保護ダイオード (D1) は内蔵されていません。
MCU モードでは必ず L レベルに固定してください。

Not Recommended for New Design

14.2 入出力ポート

ポート	入出力	入出力回路	備考
P0	入出力	初期値 "High-Z" Pch 制御 データ出力 出力ラッチ入力 High-Z 制御 端子入力 VDD R	シンクオープンドレイン または プッシュプル出力 ヒステリシス入力 大電流出力 (Nch) (プログラマブルポートオプション) R = 100 Ω (typ.)
P1	入出力	初期値 "High-Z" データ出力 禁止 端子入力 VDD R	トライステート入出力 ヒステリシス入力 R = 100 Ω (typ.)
P2	入出力	初期値 "High-Z" データ出力 出力ラッチ入力 端子入力 VDD R	シンクオープンドレイン出力 ヒステリシス入力 R = 100 Ω (typ.)
P3	入出力	初期値 "High-Z" データ出力 禁止 端子入力 VDD R	トライステート入出力 ヒステリシス入力 R = 100 Ω (typ.)

注) 入力モードに設定されている端子入力の状態を読み込みますので、入力 / 出力モードを混在させて使用する場合、入力モードに設定されているポートの出力ラッチの内容は、ビット操作命令の実行により書き替わることがあります。

Not Recommended for New Design

第 15 章 電気的特性

15.1 絶対最大定格

絶対最大定格とは、瞬時たりとも超えてはならない規格であり、どの 1 つの項目も超えることができない規格です。絶対最大定格を超えると、破壊や劣化の原因となり、破裂・燃焼による傷害を負うことがあります。従って、必ず絶対最大定格を超えないように、応用機器の設計を行ってください。

(V_{SS} = 0 V)

項目	記号	端子	規格	単位
電源電圧	V_{DD}		−0.3~6.5	V
入力電圧	V_{IN}		−0.3~V_{DD} + 0.3	V
出力電圧	V_{OUT}		−0.3~V_{DD} + 0.3	V
出力電流 (1 端子当たり)	I_{OUT1}	P0, P1, P3 ポート	−1.8	mA
	I_{OUT2}	P1, P2, P3 ポート	3.2	mA
	I_{OUT3}	P0 ポート	30	mA
出力電流 (全端子総計)	ΣI_{OUT1}	P0, P1, P3 ポート	−30	mA
	ΣI_{OUT2}	P1, P2, P3 ポート	60	mA
	ΣI_{OUT3}	P0 ポート	80	mA
消費電力 [Topr = 85°C]	PD	SSOP	145	mW
はんだ付け温度 (時間)	Tsld		260 (10 s)	°C
保存温度	Tstg		−55~150	°C
動作温度	Topr		−40~85	°C

Not Recommended for New Design

15.2 動作条件

動作条件とは、製品が一定の品質を保って正常に動作するための使用条件です。動作条件 (電源電圧、動作温度範囲、AC/DC 規定値) から外れる動作条件で使用した場合、誤動作が生じる恐れがあります。従ってご使用の条件に対して、必ず動作条件の範囲を超えないように応用機器の設計を行ってください。

(V_{SS} = 0 V, Topr = –40~85°C)

項目	記号	端子	条件		Min	Max	単位
電源電圧	V_{DD}		fc = 16 MHz	NORMAL1, 2 モード	4.5	5.5	V
				IDLE0, 1, 2 モード			
			fc = 8 MHz	NORMAL1, 2 モード	2.7		
				IDLE0, 1, 2 モード			
			fs = 32.768 kHz	SLOW1, 2 モード			
				SLEEP0, 1, 2 モード			
				STOP モード			
高レベル入力電圧	V_{IH1}	ヒステリシス入力を除く	V_{DD} ≧ 4.5 V		V_{DD} × 0.70	V_{DD}	
	V_{IH2}	ヒステリシス入力			V_{DD} × 0.75		
	V_{IH3}		V_{DD} < 4.5 V		V_{DD} × 0.90		
低レベル入力電圧	V_{IL1}	ヒステリシス入力を除く	V_{DD} ≧ 4.5 V		0	V_{DD} × 0.30	
	V_{IL2}	ヒステリシス入力				V_{DD} × 0.25	
	V_{IL3}		V_{DD} < 4.5 V			V_{DD} × 0.10	
クロック周波数	fc	XIN, XOUT	V_{DD} = 2.7 V~5.5 V		1.0	8.0	MHz
			V_{DD} = 4.5 V~5.5 V			16.0	
	fs	XTIN, XTOUT	V_{DD} = 2.7 V~5.5 V		30.0	34.0	kHz

Not Recommended for New Design

15.3 DC 特性

(V_{SS} = 0 V, Topr = –40~85°C)

項目	記号	端子	条件	Min	Typ.	Max	単位
ヒステリシス電圧	V_{HS}	ヒステリシス入力		–	0.9	–	V
入力電流	I_{IN1}	TEST	V_{DD} = 5.5 V, V_{IN} = 5.5 V/0 V	–	–	±2	μA
	I_{IN2}	シンクオープンドレイン，トライステートポート					
	I_{IN3}	$\overline{RESET}$, $\overline{STOP}$					
入力抵抗	R_{IN1}	TEST プルダウン		–	70	–	kΩ
	R_{IN2}	$\overline{RESET}$ プルアップ		100	220	450	
出力リーク電流	I_{LO}	シンクオープンドレイン，トライステートポート	V_{DD} = 5.5 V, V_{OUT} = 5.5 V/0 V	–	–	±2	μA
高レベル出力電圧	V_{OH}	P0, P1, P3 ポート	V_{DD} = 4.5 V, I_{OH} = –0.7 mA	4.1	–	–	V
低レベル出力電圧	V_{OL}	P1, P2, P3 ポート	V_{DD} = 4.5 V, I_{OL} = 1.6 mA	–	–	0.4	
低レベル出力電流	I_{OL}	大電流 (P0 ポート)	V_{DD} = 4.5 V, V_{OL} = 1.0 V	–	20	–	mA
NORMAL1, 2 モード時電源電流	I_{DD}		V_{DD} = 5.5 V V_{IN} = 5.3/0.2 V fc = 16.0 MHz fs = 32.768 kHz	–	7.5	9.0	
IDLE0, 1, 2 モード時電源電流				–	5.5	6.5	
SLOW1 モード時電源電流			V_{DD} = 3.0 V V_{IN} = 2.8 V/0.2 V fs = 32.768 kHz	–	14.0	25.0	μA
SLEEP1 モード時電源電流				–	7.0	15.0	
SLEEP0 モード時電源電流				–	6.0	15.0	
STOP モード時電源電流			V_{DD} = 5.5 V V_{IN} = 5.3 V/0.2 V	–	0.5	10.0	

注 1) Typ. 値は、条件に指定なき場合 Topr = 25°C, V_{DD} = 5 V 時の値を示します。

注 2) 入力電流 I_{IN1}, I_{IN3}: プルアップまたはプルダウン抵抗による電流を除きます。

注 3) I_{DD} は、I_{REF} を含みません。

注 4) SLOW2, SLEEP2 モードの各電源電流は、IDLE0, 1, 2 モードと同等です。

Not Recommended for New Design

15.4 AD 変換特性

(V_{SS} = 0.0 V, 4.5 V ≦ V_{DD} ≦ 5.5 V, Topr = –40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
アナログ入力電圧範囲	V_{AIN}		V_{SS}	–	V_{DD}	V
アナログ基準電圧電源電流	I_{REF}	V_{DD} = 5.5 V V_{SS} = 0.0 V	–	0.6	1.0	mA
非直線性誤差		V_{DD} = 5.0 V, V_{SS} = 0.0 V	–	–	±1	LSB
ゼロ誤差			–	–	±1	
フルスケール誤差			–	–	±1	
総合誤差			–	–	±2	

(V_{SS} = 0.0 V, 2.7 V ≦ V_{DD} < 4.5 V, Topr = –40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
アナログ入力電圧範囲	V_{AIN}		V_{SS}	–	V_{DD}	V
アナログ基準電圧電源電流	I_{REF}	V_{DD} = 4.5 V V_{SS} = 0.0 V	–	0.5	0.8	mA
非直線性誤差		V_{DD} = 2.7 V, V_{SS} = 0.0 V	–	–	±1	LSB
ゼロ誤差			–	–	±1	
フルスケール誤差			–	–	±1	
総合誤差			–	–	±2	

注 1)　総合誤差は量子化誤差を除いたすべての誤差を総合した誤差です。
注 2)　変換時間は電源電圧範囲によって推奨値が異なります。変換時間については、レジスタ構成の章を参照ください。
注 3)　AIN 入力端子への入力電圧は V_{DD}~V_{SS} 範囲内でご使用ください。範囲外の電圧が入力されると、変換値が不定となり、他のチャネルの変換値にも影響を与えます。
注 4)　I_{REF} の該当端子は V_{DD} であり、V_{DD} に流れ込む電流は電源電流 I_{DD} + I_{REF} になります。

15.5 SEI 動作条件 (スレーブモード)

(V_{SS} = 0.0 V, 2.7 V ≦ V_{DD} ≦ 5.5 V, Topr = –40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
転送レート			15.625 k	–	fc/4	bps

Not Recommended for New Design

15.6 AC 特性

(V_{SS} = 0 V, V_{DD} = 4.5~5.5 V, Topr = –40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
マシンサイクルタイム	tcy	NORMAL1, 2 モード時	0.25	–	4	μs
		IDLE0, 1, 2 モード時				
		SLOW1, 2 モード時	117.6	–	133.3	
		SLEEP0, 1, 2 モード時				
高レベルクロックパルス幅	t_{WCH}	外部クロック動作 (XIN 入力) fc = 16 MHz 時	25	–	–	ns
低レベルクロックパルス幅	t_{WCL}					
高レベルクロックパルス幅	t_{WSH}	外部クロック動作 (XTIN 入力) fs = 32.768 kHz 時	14.7	–	–	μs
低レベルクロックパルス幅	t_{WSL}					

(V_{SS} = 0 V, V_{DD} = 2.7~4.5 V, Topr = –40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
マシンサイクルタイム	tcy	NORMAL1, 2 モード時	0.5	–	4	μs
		IDLE0, 1, 2 モード時				
		SLOW1, 2 モード時	117.6	–	133.3	
		SLEEP0, 1, 2 モード時				
高レベルクロックパルス幅	t_{WCH}	外部クロック動作 (XIN 入力) fc = 8 MHz 時	50	–	–	ns
低レベルクロックパルス幅	t_{WCL}					
高レベルクロックパルス幅	t_{WSH}	外部クロック動作 (XTIN 入力) fs = 32.768 kHz 時	14.7	–	–	μs
低レベルクロックパルス幅	t_{WSL}					

Not Recommended for New Design

15.7 推奨発振条件



(1) 高周波発振　　(2) 低周波発振

注 1)　発振の安定には、発振子の位置、負荷容量等を適切にする必要があります。これらは、基板パターンにより大きな影響を受けます。よって安定した発振を得るために、ご使用される基板での評価をされるようお願い致します。

注 2)　弊社マイクロコントローラの発振子として、(株) 村田製作所のセラミック発振子を推奨します。
詳細につきましては、下記アドレスの同社ホームページをご参照ください。
http://www.murata.co.jp

15.8 取り扱い上のご注意

- 鉛フリー品 (G 付製品）へのはんだ濡れ性についての注意事項
  試験項目
    はんだ付け性
  試験条件
    230°C　5 秒間 1 回 R タイプフラックス使用 (鉛はんだ使用時)
    245°C　5 秒間 1 回 R タイプフラックス使用 (鉛フリーはんだ使用時)
  備考
    フォーミングまでのはんだ付着率 95% を良品とする。
- ブラウン管などの高電界のかかるところで使用する場合は、正常動作を保つためにパッケージを電気的にシールドすることを推奨します。

Not Recommended for New Design

第 16 章 外形寸法

SSOP30-P-56-0.65 Rev 02

Unit: mm



Not Recommended for New Design

Not Recommended for New Design

あとがき

この資料は TMP86C808DMG のハードウエア (LSI) を中心にした動作機能および電気的特性を説明した技術資料です。

当社ではソフトウエア開発をより効果的に行うため、多くの開発ツールおよび基本ソフトウエアを用意しております。

これらの開発ツールはマイコンハードウエア (LSI) の発展を見越した仕様になっており、長期に渡って使用することができます。またハードウエア / ソフトウエアともバージョンアップのためのアフターサービスも行っており安心してお使いいただけます。

また、昨今の CMOS LSI の製造技術の発展は目覚しいものがありマイクロコンピュータシステム用 LSI も次々と改良が加えられております。本資料に掲載されている品種も時代とともに改良することがありますのでご使用に当たりましてはご確認の上ご採用いただきますようお願い申し上げます。

当社では優れた MOS 製造技術、特に実績のある CMOS 技術を生かし高速、高集積のパフォーマンスの高いマイクロコンピュータを開発してまいります。

また応用範囲の広がりとともに多様化しているパッケージへのご要望にも応えていく用意も行っております。

今後とも末永く東芝マイクロコンピュータをご利用いただきますようお願い申し上げます。

２００７年 7月 6日

Not Recommended for New Design

Not Recommended for New Design

8 ビットマイクロコントローラ

TMP86C808DMG

発行年月日	２００７年 ７月 ６日
発行	株式会社東芝セミコンダクター社
編集	東芝 LSI システムサポート株式会社