## **TOSHIBA**



株式会社 東芝 セミコンダクター社

# はじめに

この度は弊社 32 ビットマイクロコントローラ TLCS-900/H1 シリーズ、TMP92CM27 をご利用いただき、誠にありがとうございます。

本LSIをご利用になる前に、「使用上の注意、制限事項」の章を参照されますことをお願い致します。



#### CMOS 32 ビット マイクロコントローラ

#### TMP92CM27FG

### 1. 概要と特長

TMP92CM27 は、東芝オリジナル CPU TLCS-900/H1 をコアに採用し、高速にデータ処理を必要と する各種組み込み用制御機器向けに開発した、高機能32ビットマイクロコントローラです。

TMP92CM27FG は 144 ピンフラットパッケージ製品です。

TMP92CM27 の特長は次のとおりです。

- (1) オリジナル高速 32 ビット CPU (TLCS-900/H1 CPU 使用)
  - TLCS-900, TLCS-900/L, TLCS-900/H, TLCS-900/L1 と命令コード完全互換
  - 16M バイトのリニアアドレス空間
  - 汎用レジスタ&レジスタバンク方式

マイクロDMA :8チャネル (250nS/4 バイト@40MHz)

(2) 最小命令実行時間 : 50nS(@40MHz)

: 32K バイト(32 ビット 1 クロックアクセス、 (3) 内蔵RAM プログラム実行可能)

内蔵ROM :なし

(4) 外部メモリ拡張

• 16M バイト(プログラム、データエリア)まで拡張可能

外部データバス 8/16 ビット幅共存可能

・・・・ダイナミックデータバスサイジング

セパレートバス システム

(5) メモリコントローラ

チップセレクト出力

(6) 8ビットタイマ

(7) 16 ビットタイマ

: 6 チャネル

:8 チャネル

6 チャネル

030519TBP1

- マイコン製品の信頼性予測については、「品質保証と信頼性 / 取り扱い上のご注意とお願い」の 1.3 項に記載されておりますので必 ずお読みください。
- ●当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることのないように、購入者側の責任におい

- 使用いただく場合は、半導体製品の誤作動や改障により、生命・身体・財産か受害されることのないように、内の自身の具はにあいて、機器の安全設計を行うことをお願いします。
  なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」などでご確認ください。
  ■本資料に掲載されている製品は、一般的電子機器(コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など)に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器(原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置など)にこれらの製品を使用すること(以下"特定用途"という)は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。
  ■本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されているものです。
- ■本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されているものです。 ■本資料に掲載されている技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社および第三者の知 的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 本資料に掲載されている製品を、国内外の法令、規則および命令により製造、販売を禁止されている応用製品に使用することはで きません。
- 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。



Purchase of TOSHIBA I<sup>2</sup>C components conveys a license under the Philips I<sup>2</sup>C Patent Rights to use these components in an I<sup>2</sup>C system, Provided that the system conforms to the I<sup>2</sup>C Standard Specification as defined by Philips.

> 92CM27 - 1 2005-04-12

(8) パターンジェネレータ : 2 チャネル

(9) 汎用シリアルインタフェース : 4 チャネル

● UART/同期両モード対応 : 4 チャネル

• IrDA ver1.0 (115.2kbps) 対応モード選択可能 : 1 チャネル

(10) シリアルバスインタフェース : 2 チャネル

I<sup>2</sup>Cバスモード

クロック同期モード

(11) 高速シリアルインタフェース(同期式) : 2 チャネル

(12) SDRAMコントローラ : 1 チャネル

• 16Mおよび 64Mbit の SDR (Single-data-rate) SDRAM に対応

● データ RAM としてだけでなく、SDRAM から直接プログラムの動作が可能

(13) 10ビットADコンバータ

: 12 チャネル

(14) 8ビットDAコンバータ

2 チャネル

(15) ウォッチドッグタイマ

(16) キーオンウェイクアップ: 8 チャネル (HALT 解除機能のみ。キー入力割込みはありません)

(17) 割り込み機能:71 本

• CPU 9本…… ソフトウエア割り込み命令、未定義命令実行違反

● 内部 49 本…… 7 レベルの優先順位の設定が可能。

兼用されている割り込み要因 (INTTA5/INT8,INTTA7/INT9,

INTTB30/INTTB31,INTTB40/INTTB41,INTTB50/INTTB51)があります。

詳細は、3.4章を参照ねがいます。

 外部 13本(INTO~INTB, NMI)····· INTO~INTB は 7 レベルの優先順位の設定が可能で、 エッジまたはレベル割り込みの選択が可能です。

- (18) バス開放機能(BUSRQ, BUSAK)
- (19) 入出力ポート: 83 端子
- (20) スタンバイ機能

3 種類の HALT モード ······IDLE2(プログラマブル), IDLE1, STOP

- (21) クロック制御機能
  - クロック逓倍回路 (PLL) を内蔵
  - クロックギア機能: 高周波クロック fc~fc/16 まで切り替え可能
- (22) 動作電圧
  - $Vcc = 3.0 \sim 3.6 \text{ V}$  (fc max = 40 MHz)
- (23) パッケージ
  - 144 ピン QFP : P-LQFP144-1616-0.40C

92CM27 **-** 2 2005-04-12

TOSHIBA TMP92CM27




図 1.1 TMP92CM27 ブロック図

TOSHIBA TMP92CM27

## 2. ピン配置とピン機能

TMP92CM27のピン配置図および入出カピンの名称と概略機能を示します。

### 2.1 ピン配置図




図 2.1.1 ピン配置図 (144 ピン LQFP)

92CM27-4 2005-04-12

## 2.2 ピン名称と機能

入出力ピンの名称と機能は次のとおりです。

表 2.2.1 ピン名称と機能(1/5)

ピン名称	ピン数	入出力	機能
D0 ~ D7	8	入出力	データ(下位): データバス D0~D7
P10 ~ P17	8	入出力	ポート 1: ビット単位で入出力の設定可能な入出力ポート
D8 ~ D15		入出力	データ(上位): データバス D8~D15
A0 ~ A7	8	出力	アドレス: アドレスバス A0~A7
A8 ~ A15	8	出力	アドレス: アドレスバス A8~A15
P60 ~ P67	8	入出力	ポート 6: 入出力ポート
A16 ~ A23		出力	アドレス: アドレスバス A16~A23
RD	1	出力	リード: 外部メモリをリードするためのストローブ信号(プルアップ抵抗付き)
P71	1	入出力	ポート 71: 入出カポート(シュミット入力,プルアップ抵抗付き)
WRLL		出力	ライト: D0~D7 端子のデータをライトするためのストローブ信号
P72	1	入出力	ポート 72: 入出カポート(シュミット入力,プルアップ抵抗付き)
WRLU		出力	上位ライト: D8~D15 端子のデータをライトするためのストローブ信号
P73	1	入出力	ポート 73: 入出カポート (シュミット入力)
R/W		出力	リード/ライト: 1 はリード,ダミーサイクルを、0 はライトサイクルを表す
P74	1	入出力	ポート 74: 入出カポート(シュミット入力,プルアップ抵抗付き)
SRWR		出力	SRAM 用ライトイネーブル:データ書き込み用ストロ→ブ信号
P75	1	入出力	ポート 75: 入出力ポート(シュミット入力、プルアップ抵抗付き)
SRLLB		出力	D0~D7 端子の SRAM 用データイネーブル
P76	1	入出力	ポート 76: 入出カポート(シュミット入力,プルアップ抵抗付き)
SRLUB		出力	D8~D15 端子の SRAM 用データイネーブル
P77	1	入出力	ポート 77: 入出力ポート(シュミット入力)
WAIT		入力	ウェイト: バスウェイトの要求入力端子
P80	1	出力	ポート 80: 出力ポート
CS0		出力	チップセレクト 0: アドレスが指定したアドレス領域内なら"0"を出力
P81	1	出力(//	ポート 81: 出力ポート
CS1		出力	チップセレクト 1: アドレスが指定したアドレス領域内なら"0"を出力
P82	1//	出力	ポート 82: 出力ポート
CS2		出力	チップセレクト 2: アドレスが指定したアドレス領域内なら"0"を出力
P83	1	出力	ポート 83: 出力ポート
CS3	^ ^	出力	チップセレクト 3: アドレスが指定したアドレス領域内なら"0"を出力
SDCS		出力	SDRAM チップセレクト: アドレスが SDRAM アドレス領域内なら "0" を出力
P84	) 	<i>/</i> / 出力	ポート 84: 出力ポート
CS4		出力	チップセレクト 4: アドレスが指定したアドレス領域内なら"0"を出力
P85	1)	出力	ポート 85: 出力ポート
CS5		(出力 ((	チップセレクト 5: アドレスが指定したアドレス領域内なら"0"を出力
WDTOUT		出力〉	ウォッチドッグタイマ出力
P86	1	入出力	ポート 86: 入出力ポート(シュミット入力)
BUSRQ		入力	バスリクエスト: 外部メモリバスをハイインピーダンスにすることを要求する
			端子(外付け DMAC 用)
P87	1	入出力	ポート 87: 入出カポート(シュミット入力)
BUSAK		出力	バスアクノリッジ: BUSRQ を受けて外部メモリバス端子が、ハイインピーダンス
			になったことを示す端子(外付け DMAC 用)

### 表 2.2.2 ピン名称と機能(2/5)

P90       1       出力       ポート 90: 出力ポート         SDWE       出力       SDRAM 用ライトイネーブル         P91       1       出力       ポート 91: 出力ポート         SDRAS       出力       SDRAM 用ロウアドレスストローブ	
P91 1 出力 ポート 91: 出力ポート	l
P91 1 出力 ポート 91: 出力ポート	
GBITATE TO THE TOTAL THE TOTAL TO THE TOTAL THE TOTAL TO	
P92 1 出力 ポート 92: 出力ポート	
950.10	
P93	
SDLLDQM   出力   D0~D7 端子の SDRAM 用データイネーブル	
P94   1   出力   ポート 94: 出力ポート   1   出力   ポート 94: 出力ポート   1   1   1   1   1   1   1   1   1	
SDLUDQM 出力 D8~D15 端子の SDRAM 用データイネーブル	
P95 1 出力 ポート 95: 出力ポート	
SDCKE 出力 SDRAM用クロックイネーブル	
P96   1   出力   ポート 96: 出力ポート	
SDCLK 出力 SDRAM用クロック	$\rightarrow$
PA0       1       入出力       ポート A0: 入出力ポート (シュミット入力)	
RXD0         入力         シリアル受信データ 0	
PA1       1       入出力       ポート A1: 入出力ポート (シュミット入力)	
TXD0 出力 シリアル送信データ 0: プログラムによりオープンドレイン出力可能	
PA2       1       入出力       ポート A2: 入出力ポート (シュミット入力)	
SCLK0 入出力 シリアルクロック入出力 0	
CTS0   入力   シリアルデータ送信可能 0 (Clear To Send)	
PA3 1 入出力 ポート A3: 入出力ポート(シュミット入力)	
RXD1         入力         シリアル受信データ 1	
PA4 1 入出力 ポート A4:入出力ポート(シュミット入力)	
TXD1 出力 シリアル送信データ 1: プログラムによりオープンドレイン出力可能	
PA5       1       入出力       ポート A5: 入出力ポート (シュミット入力)	
SCLK1 入出力 シリアルクロック入出力 1	
CTS1 入力 シリアルデータ送信可能 1 (Clear To Send)	
PC0 1 入出力 ポート C0: 入出力ポート (シュミット入力)	
SOO 出力 シリアルバスインターフェース 0 の SIO モード時のデータ送信端子	
SDA0   入出力 / シリアルバスインターフェース 0 の I <sup>2</sup> C モード時のデータ送受信端子	
プログラムによりオープンドレイン出力可能	
PC1 1 入出力 ポート C1: 入出力ポート (シュミット入力)	
SIO   入力   シリアルバスインターフェース 0 の SIO モード時のデータ受信端子	
SCLO 入出力 シリアルバスインターフェース 0 の I <sup>2</sup> C モード時のクロック入出力端子	
プログラムによりオープンドレイン出力可能	
PC2 1 入出力 ポート C2: 入出力ポート (シュミット入力)	
SCKO 入出力 シリアルバスインターフェース 0 の SIO モード時のクロック入出力端子	
PC3 1 入出力 ポート C3: 入出力ポート (シュミット入力)	
SO1   出力   シリアルバスインターフェース 1 の SIO モード時のデータ送信端子	
SDA1   入出力   シリアルバスインターフェース 1 の I <sup>2</sup> C モード時のデータ送受信端子	
プログラムによりオープンドレイン出力可能	
PC4 1 入出力 ポート C4: 入出力ポート(シュミット入力)	
SI1	
SCL1 入出力 シリアルバスインターフェース 1 の I <sup>2</sup> C モード時のクロック入出力端子	
プログラムによりオープンドレイン出力可能	
PC5 1 入出力 ポート C5: 入出力ポート(シュミット入力)	
	<u>.</u>

### 表 2.2.3 ピン名称と機能(3/5)


ピン名称	ピン数	入出力	機能
PD0	1	入出力	ポート D0: 入出力ポート
HSSI0		入力	高速シリアル受信データ 0
PD1	1	入出力	ポート D1: 入出力ポート(シュミット入力)
HSSO0		出力	高速シリアル送信データ 0
PD2	1	入出力	ポート D2: 入出力ポート(シュミット入力)
HSCLK0		出力	高速シリアルクロック出力 0
PD3	1	入出力	ポート D3: 入出力ポート(シュミット入力)
RXD2		入力	シリアル受信データ 2
PD4	1	入出力	ポート D4: 入出力ポート(シュミット入力)
TXD2		出力	シリアル送信データ 2: プログラムによりオープンドレイン出力可能
PD5	1	入出力	ポート D5: 入出カポート(シュミット入力)
SCLK2		入出力	シリアルクロック入出力 2
CTS2		入力	シリアルデータ送信可能 2 (Clear To Send)
PF0	1	入出力	ポート F0: 入出力ポート(シュミット入力)
TAOIN		入力	8bit タイマ 0 入力: 8bit タイマ TMRA0 の入力端子
INT0		入力	割り込み要求端子 0:レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
			端子
PF1	1	入出力	ポート F1: 入出力ポート(シュミット久力)
TA1OUT		出力	8bit タイマ 1 出力: 8bit タイマ TMRA0 または TMRA1 の出力端子
PF2	1	入出力	ポート F2: 入出力ポート(シュミット入力)
TA2IN		入力	8bit タイマ 2 入力: 8bit タイマ TMRA2 の入力端子
INT1		入力	割り込み要求端子 1: レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
			端子
PF3	1	入出力	ポート F3; 入出力ポート(シュミット入力)
TA3OUT		出力	8bit タイマ 3 出力: 8bit タイマ TMRA2 または TMRA3 の出力端子
PF4	1	入出力	ポート F4: 入出力ポート(シュミット入力)
TA4IN		入力	8bit タイマ 4入力: 8bit タイマ TMRA4の入力端子
INT2		入力	割り込み要求端子 2:レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
		7 111 4	端子
PF5	1	入出力	ポートF5: 入出力ポート(シュミット入力)
TA5OUT	4	出力 入出力	8bit タイマ 5 出力: 8bit タイマ TMRA4 または TMRA5 の出力端子
PF6 TA6IN	1	入力	ポート F6: 入出カポート(シュミット入力) 8bit タイマ 6 入力: 8bit タイマ TMRA6 の入力端子
INT3		入力	- 割り込み要求端子 3: レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
INTS			端子
PJ0	1	入出力	ポート JO: 入出力ポート(シュミット入力)
TB0OUT0	'	出力	16bit タイマ 0 出力 0: 16bit タイマ TMRB0 の出力端子
PJ1	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	入出力	ポート J1: 入出力ポート(シュミット入力)
TB0OUT1	7/	/ 出力	16bit タイマ 0 出力 1: 16bit タイマ TMRB0 の出力端子
PJ2		入出力	ポート J2: 入出力ポート(シュミット入力)
TB1OUT0		出力	16bit タイマ 1 出力 0: 16bit タイマ TMRB1 の出力端子
PJ3		入出力(	ポート J3: 入出力ポート(シュミット入力)
TB1OUT1		出力。	16bit タイマ 1 出力 1: 16bit タイマ TMRB1 の出力端子
PJ4	· 1	入出力	ポート J4: 入出力ポート(シュミット入力)
TB2OUT0		出力	、16bit タイマ 2 出力 0: 16bit タイマ TMRB2 の出力端子
TB4OUT0		出力	16bit タイマ 4 出力 0: 16bit タイマ TMRB4 の出力端子
PJ5	1	入出力	ポート J5: 入出力ポート(シュミット入力)
TB2OUT1		出力	16bit タイマ 2 出力 1: 16bit タイマ TMRB2 の出力端子
TB4OUT1		出力	16bit タイマ 4 出力 1: 16bit タイマ TMRB4 の出力端子
PJ6	1	入出力	ポート J6: 入出力ポート(シュミット入力)
TB3OUT0		出力	16bit タイマ 3 出力 0: 16bit タイマ TMRB3 の出力端子
TB5OUT0		出力	16bit タイマ 5 出力 0: 16bit タイマ TMRB5 の出力端子
PJ7	1	入出力	ポート J7: 入出力ポート(シュミット入力)
TB3OUT1		出力	16bit タイマ 3 出力 1: 16bit タイマ TMRB3 の出力端子
TB5OUT1		出力	16bit タイマ 5 出力 1: 16bit タイマ TMRB5 の出力端子

### 表 2.2.4 ピン名称と機能(4/5)

ピン名称	ピン数	入出力	機能
PK0	1	入力	ポート KO: 入力専用ポート(シュミット入力)
TB0IN0		入力	16bit タイマ 0 入力 0: 16bit タイマ TMRB0 のカウント/キャプチャトリガ入力端子
INT4		入力	割り込み要求端子 4: レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
			端子
PK1	1	入力	ポート K1: 入力専用ポート(シュミット入力)
TB0IN1		入力	16bit タイマ 0 入力 1: 16bit タイマ TMRB0 のカウント/キャプチャトリガ入力端子
INT5		入力	割り込み要求端子 5: レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
			端子
PK2	1	入力	ポート K2: 入力専用ポート(シュミット入力)
TB1IN0		入力	16bit タイマ 1 入力 0: 16bit タイマ TMRB1 のカウント/キャプチャトリガ入力端子
INT6		入力	割り込み要求端子 6: レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
			端子
PK3	1	入力	ポート K3: 入力専用ポート(シュミット入力)
TB1IN1		入力	16bit タイマ 1 入力 1: 16bit タイマ TMRB1 のカウント/キャプチャトリガ入力端子
INT7		入力	割り込み要求端子 7: レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
			端子
PK4	1	入力	ポート K4: 入力専用ポート(シュミット入力)
TB2IN0	·	入力	16bit タイマ 2 入力 0: 16bit タイマ TMRB2 のカウント/キャプチャトリガ入力端子
INT8		入力	割り込み要求端子8:レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
		, , , ,	端子
PK5	1	入力	ポート K5: 入力専用ポート(シュミット入力)
TB2IN1	·	入力	16bit タイマ 2 入力 1: 16bit タイマ TMRB2 のカウント/キャプチャトリガ入力端子
INT9		入力	割り込み要求端子9:レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
		, , , ,	端子
PK6	1	入力	ポート K6: 入力専用ポート(シュミット入力)
TB3IN0		入力	16bit タイマ 3 入力 0: 16bit タイマ TMRB3 のカウント/キャプチャトリガ入力端子
INTA		入力	割り込み要求端子 A: レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
		, , , ,	端子
PK7	1	入力	ポート K7: 入力専用ポート(シュミット入力)
TB3IN1		入力	16bit タイマ 3 入力 1: 16bit タイマ TMRB3 のカウント/キャプチャトリガ入力端子
INTB		入力	割り込み要求端子 B: レベル/立ち上がり/立ち下がりエッジを選択可能な割り込み要求
		(0)	端子
PL0	1 /	入出力	ポート LO: 入出力ポート(シュミット入力)
PG00		出力	パターンジェネレータ出力 00
RXD3		<b>人</b> 力	シリアル受信データ3
PL1	1	入出力	ポート L1: 入出力ポート(シュミット入力)
PG01		出力	パターンジェネレータ出力 01
TXD3	$\wedge \wedge$	出力	シリアル送信データ 3: プログラムによりオープンドレイン出力可能
PL2	\.\\	人入出力	ポート L2: 入出カポート(シュミット入力)
PG02	~ \	出力	パターンジェネレータ出力 02
SCLK3		入出力	シリアルクロック入出力 3
CTS3		入力	シリアルデータ送信可能 3 (Clear To Send)
PL3	1	入出力	ポート L3: 入出カポート(シュミット入力)
PG03		出力〉	パターンジェネレータ出力 03
TA7OUT		出力	8bit タイマ 7 出力: 8bit タイマ TMRA6 または TMRA7 の出力端子
PL4	1	入出力	ポート L4: 入出力ポート
PG10		出力	パターンジェネレータ出力 10
HSSI1		入力	高速シリアル受信データ 1
PL5	1	入出力	ポート L5: 入出力ポート(シュミット入力)
PG11		出力	パターンジェネレータ出力 11
HSSO1		出力	高速シリアル送信データ 1
PL6	1	入出力	ポート L6: 入出力ポート(シュミット入力)
PG12		出力	パターンジェネレータ出力 12
HSCLK1		出力	高速シリアルクロック出力 1
PL7	1	入出力	ポート L7: 入出力ポート(シュミット入力)
PG13		出力	パターンジェネレータ出力 13

表 2.2.5 ピン名称と機能(5/5)

ピン名称	ピン数	入出力	機能
PM0 ~ PM7	8	入力	ポート M: 入力専用ポート(シュミット入力)
ANO ~ AN7			アナログ入力 0~7: AD コンバータ用アナログ入力端子
KI0 ~ KI7			キー入力 0~7: キーオンウェイクアップ 0~7 用入力端子
PN0 ~ PN3	4	入力	ポート N: 入力専用ポート(シュミット入力)
AN8 ~ AN11			アナログ入力 8~11: AD コンバータ用アナログ入力端子
ADTRG			ADトリガ: ADコンバータの外部スタート要求端子(PN3と兼用)
NMI	1	入力	ノンマスカブル割り込み要求端子:立ち下がりエッジの割り込み要求端子です。プログ
			ラムにより、立ち上がりエッジでも割り込み要求可能となります。(シュミット入力)
DAOUT0	1	出力	DA 出力 0: DA コンバータ 0 のアナログ電圧出力端子です
DAOUT1	1	出力	DA 出力 1: DA コンバータ 1 のアナログ電圧出力端子です
AM0, AM1	2	入力	動作モード:
			AM1="0",AM0="1" 固定 外部 16-ビットバススタート
			AM1="1",AM0="0" 固定 外部 8-ビットバススタート
			AM1="1",AM0="1" 固定 設定禁止
			AM1="0",AM0="0" 固定 設定禁止
X1 / X2	2	入出力	高周波発振子接続端子
RESET	1	入力	リセット: TMP92CM27 を初期化します。(シュミット入力、プルアップ抵抗付)
AVCC / VREFH	1	入力	AD コンバータ電源端子(AVCC)と AD コンバータ用基準電源(VREFH)共用端子
AVSS / VREFL	1	入力	AD コンバータ電源端子(AVSS(0V))と AD コンバータ用基準電源(VREFL)共用端子
DAVCC /	1	入力	DA コンバータ電源端子(DAVCC)と DA コンバータ用基準電源(DAREF)共用端子
DAREF			
DAVSS	1	入力	DA コンバータ電源端子(DAVSS(0V) )
DVCC	4	-	電源端子(全 DVCC 端子を電源に接続してください)
DVSS	4	-	GND 端子 (全 DVSS 端子を GND(0 V)に接続してください)



TOSHIBA TMP92CM27

## 3. 動作説明

ここでは、TMP92CM27の機能、および基本動作についてブロックごとに説明します。

### 3.1 CPU

TMP92CM27 は高性能な高速 32 ビットの CPU(TLCS-900/H1 CPU)が内蔵されています。

### 3.1.1 CPU の概要

「TLCS-900/H1 CPU」は「TLCS-900/L1 CPU」をベースに、より高速処理を可能にするために、内部のデータバス幅を 32 ビットに拡張した高速・高性能な CPU です。

「TLCS-900/H1 CPU」の概要を、表 3.1.1に示します。

表 3.1.1 TMP92CM27 の概要

項目	TMP92CM27			
CPU アドレスバス幅	24 ビット			
CPU データバス幅	( / / 32 ビット )			
内部動作周波数	最大 20MHz			
最小バスサイクル	1-クロックアクセス(50ns@20MHz)			
内蔵 RAM	32-bit 1-クロックアクセス			
内蔵 I/O	8-bit, CGEAR, INTC, PORT, MEMC,			
	2-クロック TMRA, TMRB, PG, SIO, SBI,			
	アクセス SDRAMC, ADC, DAC, WDT			
	16-bit, HSIO			
	2-クロック			
	アクセス			
外部 メモリ	8/16-bit 2-クロック アクセス			
(SRAM等)	(ウェイト挿入可能)			
外部メモリ	16-bit 1-クロック アクセス			
(SDRAM)				
最小命令実行サイクル	1-クロック(50ns@20MHz)			
条件付分岐命令	2-クロック(100ns@20MHz)			
命令キューバッファ	12-バイト			
命令セット	TLCS-900/L1 命令コード			
	互換(但し、LDX 命令なし)			
CPU ₹− ド	マキシマムモードのみ			
マイクロ DMA	8-チャネル			

#### 3.1.2 リセット動作

TMP92CM27 にリセットをかけるには、電源電圧が動作範囲内であり、かつ、内部発振器の発振が安定した状態で、少なくとも 20 システムクロック (16μs @ 40MHz)、RESET 入力端子を "Low" レベルにして下さい。

リセットでPLLは停止しPLL出力は非選択となり、クロックギアは1/16にセットされます。 よってシステムクロックは 1.25MHz (fc=40MHz) で動作します。

リセットが受け付けられると、CPUは下記の動作を行います。

• プログラムカウンタ "PC"を、メモリ FFFF00H 番地~FFFF02H 番地に格納されているリセットベクタに従い以下に示すようにセットします。

PC(7:0) ← FFFF00H 番地のデータ

PC(15:8) ← FFFF01H 番地のデータ

PC(23:16) ← FFFF02H 番地のデータ

- スタックポインタ XSP を 00000000H にセット
- ステータスレジスタ SR のビット<IFF0 ~ IFF2>を"111"にセット (割り込みレベルのマスク・レジスタをレベル7にセット)
- ステータスレジスタ SR のビット<RFP0,RFP1>を"00"にクリア (レジスタバンク 0 にセット)

リセットが解除されると、セットされたプログラムカウンタ "PC"に従い、命令のフェッチと実行を開始します。なお、上記以外の CPU 内部のレジスタは変化しません。

またリセットが受け付けられると、内蔵 I/O および入出力ポートおよびその他の端子は、下記に示すように初期化されます。

- 内蔵 1/O のレジスタを初期化 (初期値は、第5章「特殊レジスター覧表」を参照して下さい。)
- 入出力ポートを汎用入力ポートあるいは出力ポートにセット

RESET入力端子が"High"になり、リセット解除されると、直ちに内部のリセットが解除されます。パワーオンリセットを採用する場合、電源供給が安定するまでは、メモリコントローラ制御信号が不安定であるため、接続されている外部メモリのバックアップデータが書き換えられる可能性があります。

図 3.1.1に TMP92CM27 のリセットタイミング動作例を示します。




図 3.1.1 リセットタイミング動作例

## 3.1.3 AMO および AM1 の設定

AM1 および AM0 端子の設定は

表 3.1.2のようになります。

表 3.1.2 動作モード セットアップ

		( )	1
動作モード	ŧ	ード設定入力端	<b>7</b>
3017 2 1	/RESET	(AM1	AM0
16-ビット外部バススタート (マルチ 16 モード)		0	1
8-ビット外部バススタ (マルチ 8 モード)		1	0
設定禁止		1	1
(設定禁止)		0	0

**TOSHIBA** 

### 3.2 メモリマップ

図 3.2.1は TMP92CM27 のメモリマップ図です。





図 3.2.1 メモリマップ

- 注1) エミュレータを使用する場合、16M バイト空間の任意の 64K バイトは、エミュレータ制御のために使用されるので、この空間を使用することができません。また、この空間にアクセスすると、WR 信号とRD 信号が動作します。外部メモリ使用の際は注意してください。
- 注2) 最後の 16 バイトの空間(FFFFFOH~FFFFFFH 番地)は、内部エリア空間として予約されているため、使用することができません。

## 3.3 クロック機能およびスタンバイ機能

TMP92CM27 は(1)クロックギア、(2)クロック逓倍回路 (PLL)、(3) スタンバイ制御、 (4)ノイズ 低減回路などの機能を内蔵しています。これらの機能は低電力かつ低ノイズのシステムになっています。

この章は下記に示すような構成になっています。




- 3.3.2 SFR 説明
- 3.3.3 システムクロック制御
- 3.3.4 クロック逓倍回路(PLL)
- 3.3.5 ノイズ低減回路
- 3.3.6 スタンバイ制御



クロックの動作モードとしては、シングルクロックモード (X1、X2 端子のみ) とデュアルクロックモード (X1、 X2 端子と PLL)の 2 モードがあります。

図 3.3.1に動作モード別状態遷移図を示します。



\*注)


- ・ PLL 使用の NORMAL モードから NORMAL モードに切り替える場合、次の設定に従ってください。
  - 1) CPU クロックの切り替え (PLLCR0<FCSEL> <- "0")
  - 2) PLL 回路を停止 (PLLCR1<PLLON><-"0")
- PLL 使用の NORMAL モードから STOP モードへの直接切り替えは出来ません。
   必ず一度 NORMAL モードに設定してから STOP モードに切り替えてください。

図 3.3.1 動作モード別状態遷移図

X1、X2 端子より入力されるクロック周波数を fosch、SYSCR1<GEAR2:0>で選択されたクロックを ffph、ffphを2分周したクロック周波数をシステムクロック fsysと定義します。また、この fsysの1周期を1ステートと定義します。



### 3.3.1 システムクロック系統ブロック図




### 3.3.2 SFR 説明

						r			
		7	6	5	4	3	2	1	0
SYSCR0	bit Symbol						_		
(10E0H)	Read/write						R/W (		
	リセット後						0		
							"0"をライト		
							して下さい	(( ))	
		7	6	5	4	3	2	1	0
	bit Symbol					7	GEAR2	GEAR1	GEAR0
	Read/write						7//	R/W	
	リセット後							0	0
							高周波のギア		
SYSCR1							000: fc		
(10E1H)						7(	001: fc/2	^(	
	+68¢ 42+.						010: fc/4 011: fc/8		
	機能						100: fc/16	4	
						(	101: (予約)	(())	
							110: (予約)	1	$(\cap)$
							111: (予約)	7//7	
		7	6	5	4	3	2 ((		0
	bit Symbol	-		WUPTM1	WUPTM0	HALTM1	HALTM0	XX	DRVE
	Read/write	R/W		RW	RW	R/W	RW.		R/W
	リセット後	0		1	(0)	1	(4/)		0
		"0"をライト		ウォームアッ	プタイマ	HALT ₹- F		/	1:
SYSCR2		して下さい		00: 予約		00: 予約			STOP モード
(10E2H)	機能			01: 28/入力周	皮数	01: STOP €-	1 1		中も端子を
				10:2 <sup>14</sup> 11:2 <sup>16</sup>		10: IDLE1 ₹	. / /		ドライブし
				11(2		11: IDLE2 モ	_^/_		ます

注 1) SYSCR0<br/>bit7>は、"1"がリードされます。

注 2) SYSCR0<bit6:3><bit1:0>,SYSCR1<bit7:3>,SYSCR2<bit6><bit1>は、"0"がリードされます。



		7	6	5	4	3	2	1	0		
EMCCR0	シンボル	PROTECT					EXTIN	DRVOSCH			
(10E3H)	Read/Write	R					R/W	R/W			
	リセット後	0					0	1			
		プロテクト					1: fc 外部	fc 発振器			
	機能	フラグ					クロック	ドライブ能力			
	75党 月已	0: OFF						1: Normal			
		1: ON						0: Weak			
EMCCR1	シンボル	\ (7/\lambda									
(10E4H)	Read/Write										
	リセット後		下記 1ST-№	1ST-KEY,2 <sup>ND</sup> -KEY の書込みによりプロテクト ON/OFF 切り替わり							
	機能		1 <sup>s</sup>	T-KEY: EMC	CR1=5AH,EI	MCCR2=A5H	Ⅎを連続ライ	<b>'</b>			
EMCCR2	Bit symbol		2ND-KEY: EMCCR1=A5H,EMCCR2=5AH を連続ライト								
(10E5H)	Read/Write										
	リセット後						_ ~				
	機能					(0)	$\Diamond$				

- 注 1) EMCCR0<bit0>は、"1"がリードされます。
- 注 2) EMCCR0<bit6:3>は、"0"がリードされます。
- 注 3) STOP モードから、発振を開始するときなど、発振停止から発振を再起動する場合は、 (EMCCR0)<DRVOSCH> を"1"に設定してください。

図 3.3.4 システムクロック関係 SFR



									_
		7	6	5	4	3	2	1	0
PLLCR0	bit symbol		FCSEL	LUPFG					
(10E8H)	Read/Write		R/W	R			/		
	リセット後		0	0			/		
			fc クロック選	ロックアップ					
			択	タイマ					
	機能		0 : f оsсн	状態フラグ				( ) \	
	12010		1:fpll	0 : not end					
				1 : end			((///	$\langle \rangle$	
								//	

- 注 1) PLLCR0<LUPFG>の論理は 900/L1 の DFM と異なるので注意してください。
- 注 2) PLLCR0<bit7>,<bit4:0>は、"0"がリードされます。

	_							$\sim$	
		7	6	5	4	3	2		0
	bit symbol	PLLON				THA	/	£	) {
PLLCR1	Read/Write	R/W			/ /	X	>/ /	¥	
(10E9H)	リセット後	0			4			H	<i>*************************************</i>
	機能	Control on/off 0: Off 1: On				\ \ \			
		I. OII		/	$\sim$		101		

注 1) PLLCR1<bit6:0>は、"0"がリードされます。

図 3.3.5 PLL 関係 SFR



#### 3.3.3 システムクロック制御部

システムクロック制御部は、CPU コアおよび内蔵 I/O へ供給されるシステムクロック (fsys) を生成する回路です。 高速発振回路と PLL(クロック逓倍回路)から出力される fc クロックを入 力として、SYSCR1<GEAR2:0>で高速クロックのギアを 1、2、4、8、16 段 (fc、fc/2、fc/4、 fc/8、fc/16) に切り替え、消費電力の低減を図ることができます。

リセットにより、シングルクロックモードになり <GEAR2:0> = "100" に初期化されますの でシステムクロック f<sub>SYS</sub> は fc/32 ( = fc/16 × 1/2) となります。例えば、X1、X2 端子に 40 MHz の発振子を接続していると、リセットによりfsysは1.25 MHzとなります。

#### (1) クロックギアコントローラ

クロックギア選択レジスタ SYSCR1<GEAR2:0> によりfipH を fc、fc/2、fc/4、fc/8、 fc/16のいずれかに設定できます。クロックギアを使用して作PHを切り替えることにより、 消費電力の低減が図れます。

下記に、クロックギアの切り替え例を示します。

#### (設定例)

高速クロックのギア切り替え

SYSCR1 FQU 10F1H

> ΙD (SYSCR1),XXXXX001B (DUMMY),00H

システムクロック fsys を fc/2 へ切り替え

ダミー命令

X: don't care

LD

### (高速クロックギア切り替え時の注意点)

クロックギアの切り替えは、設定例のように SYSCR1<GEAR2:0>レジスタへ値を書き込むこと により実行されますが、書き込んだ後、すぐには切り替らず数クロックの実行時間が必要となりま す。よって、クロックギア切り替え命令の次の命令は、切り替え前のクロックギアで実行する場合 があります。クロックギア切り替え命令の次の命令から切り替え後のクロックで実行すべき場合は、 下記例のようなダミーの命令 (ライトサイクルが実行される命令) を挿入してください。

SYSCR1 EQU 10E1H

> LD (SYSCR1),XXXXX010B

fSYS を fc/4 へ切り替え

ダミー命令

LD (DUMMY).00H 切り替え後のクロックギア

で実行すべき命令



### 3.3.4 クロック逓倍回路 (PLL)

PLL は  $f_{OSCH}$  の 4 倍となる、 $f_{PLL}$ クロック信号を出力します。これにより発振器の周波数は低く、内部クロックは高速にすることが可能です。

リセットにより PLL は停止状態に初期化されますので PLL を使用する場合は PLLCRO、PLLCR1 レジスタへの設定が必要です。

この回路は発振器のように動作許可後に安定させる時間を必要とし、それをロックアップタイムといいます。この時間を確認するために 16 段のバイナリカウンタがあります。ロックアップタイムは fosch = 10MHz の場合で約 1.6ms です。

(注-1) PLL 用入力周波数の制限

PLL 用の入力周波数の限界(高速発振器)は次のとおりです。 f<sub>OSCH</sub> = 6~10MHz (Vcc = 3.0~3.6V)

(注-2) PLLCR0<LUPFG>

PLLCR0<LUPFG>の論理は900/L1の DFM とは異なります。

ロックアップ終了の判断は注意してください。

以下は PLL スタートと PLL ストップの設定例です

### (設定例-1) PLL スタート

PLLCR0 EQU 10E8H
PLLCR1 EQU 10E9H

LD (PLLCR1),1XXXXXXXXB

PLL 動作とロックアップスタートをイネーブル

LUP: BIT 5,(PLLCR0)
JR Z,LUP

LD (PLLCR0), X1XXXXXXB

ー ロックアップの終了を検出 10 MHz から 40 MHz に切り替え

X: Don't care

<PLLON>

<FCSEL>

PLL 出力: f<sub>PLL</sub>

ロックアップタイマ

<LUPFG>

ロックアップ中

ロックアップ後

10MHz から40 MHzに切り替え

システムクロック fsys

PLL動作とロックアップ スタート

ロックアップ終了

TOSHIBA TMP92CM27

### (設定例-2) PLL ストップ

PLLCR0 EQU 10E8H PLLCR1 EQU 10E9H

LD (PLLCR0),X0XXXXXXB ; 40 MHz から 10 MHz に切り替え

LD (PLLCR1),0XXXXXXXB ; PLL.停止

X: Don't care

<FCSEL>

<PLLON>

PLL 出力: f<sub>PLL</sub>

システムクロックfSYS 🔨

40MHz から10 MHzに切り替え PLL動作の停止

#### PLL の使用制限

1. PLL 使用中に PLL の動作を停止する場合、次の設定に従ってください。

LD (PLLCRO),00H ; クロック f<sub>PLL</sub> を f<sub>OSCH</sub>に切り替えてください。

LD (PLLCR1),00H ; PLLを停止させてください。

設定例は以下のとおりです。

(1) 切り替え/停止のコントロール

(OK) PLL 使用モード (f<sub>PLL</sub>)→STOP モードに設定 →高速発振器動作モード (f<sub>OSCH</sub>)→ PLL 停止 Halt(高速発振器停止)

LD (SYSCR2),0X--01X-B ; STOP モードを設定

(このコマンドは PLL 使用前に実行可能です)

LD (PLLCR0),X0-XXXXXB ;システムクロック f<sub>PLL</sub> を f<sub>OSCH</sub>に切り替え LD (PLLCR1).0XXXXXXXB : PLL 停止

LD (PLLCR1),0XXXXXXXB ; PLL 停止 HALT ; STOP モードに切り替え

(NG) PLL 使用モード (f<sub>PLL</sub>)→STOP モードに設定→ ホールト(高速発振器停止)

LD (SYSCR2),0X--01X-B ; STOP モードは設定

(このコマンドは PLL 使用前に実行可能です。)

HALT ; STOP モードに切り替え

### 3.3.5 ノイズ低減回路


EMI (不要輻射ノイズ) の低減、EMS (耐ノイズ対策) の強化を目的として、以下のような特長を実現する回路を内蔵しています。

- (1) 高速発振器のドライブ能力低減
- (2) 高速発振器のシングルドライブ化
- (3) SFR プロテクトレジスタによる暴走対策 これらは、EMCCR0、EMCCR1、EMCCR2 レジスタによる設定が必要です。 以下に(1)~(3)について説明します。

#### (1) 高速発振器のドライブ能力低減

(目 的)

外部に発振子を接続する場合に、発振器から出力される発振ノイズの抑制、発振器の低消費電力化。



(設定方法)


EMCCR0<DRVOSCH>に '0' をライトすることにより発振器のドライブ能力は低減します。リセットにより、<DRVOSCH>は '1' に初期化されますので、電源投入時はノーマルのドライブ能力で発振開始します。

(注 1) この機能(EMCCR0<DRVOSCH>="0")は、f<sub>osch</sub> = 6 ~ 10MHz の状態で使用可能になります。

### (2) 高速発振器のシングルドライブ化

### (目 的)

外部に発振器を接続する場合に、ツインドライブの不要化、X2 端子解放時にノイズ混入による誤動作防止。



EMCCR0<EXTIN>に'1'をライトすることにより、発振回路は発振禁止となり、バッファとして機能を開始します。X2端子は'1'を出力状態となります。

リセットにより、<EXTIN>は'0'に初期化されます。



92CM27-25 2005-04-12

(3) SFR プロテクトレジスタによる暴走対策

(目的)

ノイズ混入などによるプログラムの暴走時の対策。

暴走時の対策プログラムがクロックの停止、メモリ制御レジスタ (メモリコントローラ) の変更などによりフェッチ不可能な状態になることを防止するため、プロテクトをかける と特定の SFR をライト動作禁止にします。

また、INTPO割込みにより暴走時のエラー処理を容易にします

#### 特定の SFR 一覧

1. メモリコントローラ

B0CSL/H、B1CSL/H、B2CSL/H、B3CSL/H、B4CSL/H、B5CSL/H、BEXCSL/H MSAR0、MSAR1、MSAR2、MSAR3、MSAR4、MSAR5、 MAMR0、MAMR1、MAMR2、MAMR3、MAMR4、MAMR5、PMEMCR

- 2. クロックギア SYSCR0、SYSCR1、SYSCR2、EMCCR0
- 3. PLL PLLCR0、PLLCR1

### (動作説明)

EMCCR1 と EMCCR2 レジスタに 2 重の鍵を設定する事によりプロテクト(特定の SFR へのライト動作)の実行、解除が可能となります。


(2重の鍵)

1st-KEY : EMCCR2 に 5AH、EMCCR2 に A5H を連続ライト

2nd-KEY : EMCCR2 に A5H、EMCCR2 に 5AH を連続ライト

プロテクトの状態は、EMCCRO<PROTECT>をリードすることにより確認できます。 リセットにより、プロテクト OFE 状態となります。

また、プロテクト ON 状態にて特定の SFR へのライト動作が実行された場合に INTPO 割込みを出力します。これにより暴走時のエラー処理を容易にします。



### 3.3.6 スタンバイ制御部

## (1) HALTモード

HALT 命令を実行すると、SYSCR2 <HALTM1:0>の設定により、IDLE2、IDLE1、STOPのいずれかのホールトモードになります。

IDLE2、IDLE1、STOPモードの特長は、次のとおりです。

① IDLE2 : CPUのみ停止するモードです。

内蔵 I/O は、SFR の中に IDLE2 モード時の動作/停止設定レジスタを 1 ビット持ち IDLE2 モードでの動作設定が可能です。

表 3.3.1に IDLE2 設定レジスタの表を示します。

表 3.3.1 IDLE2 モードでの内蔵 I/O 設定レジスタ

内部 I/O	SFR ()
TMRA01	TA01RUN <i2ta01></i2ta01>
TMRA23	TA23RUN <i2ta23></i2ta23>
TMRA45	TA45RUN <i2ta45></i2ta45>
TMRA67	TA67RUN<12TA67>
TMRB0	TB0RUN <i2tb0></i2tb0>
TMRB1	TB1RUN <i2tb1></i2tb1>
TMRB2	TB2RUN <i2tb2></i2tb2>
TMRB3	TB3RUN <i2tb3></i2tb3>
TMRB4	TB4RUN <i2tb4></i2tb4>
TMRB5	TB5RUN <i2tb5></i2tb5>
SIOO	SC0MOD1<12S0>
SIO1	SC1MOD1 <i2s1></i2s1>
SIO2	SC2MOD1< 2S2>
SIO3	SC3MOD1 <i2s3></i2s3>
SBI0	SBI0BR0 <i2sbi0></i2sbi0>
SBI1	SBI1BR0 <i2sbi1></i2sbi1>
A/D converter	ADMOD1 <i2ad></i2ad>
WDT	WDMOD <i2wdt></i2wdt>

② IDLE1: 内部発振器のみ動作します。

③ STOP: すべての内部回路が停止します。



ホールト状態での各ブロックの動作を表 3.3.3に示します。

	表 3 3 3	1/0 ホール	ト状能での各	・ブロックの動作
--	---------	---------	--------	----------

ホールトモード		IDLE2	IDLE1	STOP		
SYSCR2 <haltm1 0="" to=""></haltm1>		11	10	01		
	CPU	1	亭止			
	1/0 ポート	"HALT"命令実行時の状態を保持	表 3.3.8 参照			
	TMRA、TMRB			))~		
Block	SIO,SBI	動作するブロックをプログラマブル				
	A/D コンバータ	に選択可能	停止			
	WDT					
	SDRAMC,		1711			
	割り込みコントローラ,	動作				
	HSIO,	30/1F				
	PG(注)	<		M /		

- (注意 1) IDLE2 モードで PG を動作させる場合、トリガとして選択するブロック(TMRA または TMRB)の IDLE2 モード時の動作を許可に設定する必要があります。
- (注意 2) D/A コンバータの各ホールトモードにおける状態は、"ホールト"命令実行前に DA0CNT0/DAC1CNT0 レジスタにて設定してください。
  - (2) ホールト状態からの解除

ホールト状態からの解除は、割り込み要求、または、リセットにより行うことができます。使用できるホールト解除ソースは、CPUのステータスレジスタ SR に割り付けられている割り込みマスクレジスタ <IFF2:0> の状態と、ホールトモードの組み合わせにより決まります。詳細を表 3.3.6ホールト解除ソースとホールト解除の動作に示します。

• 割り込み要求による解除

割り込み要求によるホールト状態からの解除動作は、割り込み許可状態により異なります。 "ホールト" 命令実行前に設定されている割り込み要求レベルが割り込みマスクレジスタの値以上であれば、ホールト解除後、その要因による割り込み処理を行い、 "ホールト"命令の次の命令から処理をスタートします。割り込み要求レベルが割り込みマスクレジスタの値より小さい場合はホールト解除を行いません (ノンマスカブル割り込みでは、マスクレジスタの値に関係なくホールト解除後、割り込み処理を行います)。

ただし、INTO~INT7割り込みに限り、割り込み要求レベルが割り込みマスクレジスタの値より小さい場合でも、ホールト状態からの解除を行うことができます。この場合、割り込み処理は行わず "ホールト" 命令の次の命令から処理をスタートします (割り込み要求フラグは "1" を保持します)。

リセットによる解除

リセットにより、すべてのホールト状態からの解除を行うことができます。

ただし STOP モードの解除では、発振器動作が安定するための十分なリセット時間 (表 3.3.8ウォーミングアップ時間の設定例 (STOP モード解除時)を参照) が必要です。

リセットによる解除では、内蔵 RAM のデータはホールト状態に入る直前の状態を保持できますが、その他の設定は初期化されます。(割り込みによる解除では、ホールト状態に入る直前の状態を保持します)

表 3.3.6


#### ホールト解除ソースとホールト解除の動作

割り込み受付状態		割り込み許可		割り込み禁止				
		(割り込み	レベル) ≥ (됨	割り込みマ	(割り込み	レベル) < (語	割り込みマ	
				スク)			スク)	
ホールト モード		IDLE2	IDLE1	STOP	IDLE2	IDLE1	STOP	
		NMI	0	0	⊚ <sup>*1</sup>	Ĺ	=	=
		INTWDT	0	×	×		_	-
市		INT0~3 (注 1)	0	0	*1 ©	0	)>0	0*1
		INT4~7 (PORT) (注 1) (注 3)	0	0	*1 <b>©</b>	Q Q	0	O <sup>*1</sup>
		INT4~7 (TMRB0~1) (注 3)	0	×	×	(/×\	×	×
İ	割	INT8~B (PORT) (注 1) (注 3)	0	×	×	(x)	×	×
ルト解除ソース	IJ	INT8~B (TMRB2~3) (注 3)	0	×	×	×	×	×
	込	INTTA0~7	0	×	×	) \( \sigma \times \)	×	×
	H	INTTB00~51、INTTBOX	0	×	X	×	×	×
		INTRX0~3、INTTX0~3	0	×	( x	×	X	×
		INTAD	0	×	×	×	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	×
		INTSBI0~1	0	×	>_ x>	×	< x>	×
		INTHSC0~1	0	x\\/	))×	>× ((	))	×
		KI(キーオンウェイクアップ)(注 2)	0	0	/o*1	0	76011	0*1
		RESET		7( //	LSI を初期	化します。		

- ◎: ホールト解除後、割り込み処理を開始します。
- 〇: ホールト解除後、ホールト命令の次の番地から処理を開始します。
- ×:ホールト解除に使うことができません。
- -: ノンマスカブル割り込みの優先順位レベル (割り込み要求レベル) は最優先の "7" に固定されているため、この組み合わせはありません。
- \*1: ウォーミングアップ時間経過後にホールト解除を行います。
  - 注 1: 割り込み許可状態において、レベルモードの INTO~B 割り込みによるホールト解除を行う場合、割り込み処理が開始されるまで "H" レベルを保持してください。それ以前で "L" レベルにした場合は、正しい割り込み処理を開始できません。
  - 注 2: キーオンウェイクアップは、割り込みの機能はありません。
  - 注 3: INT4~INTB のホールト解除の動作は、ポート設定により INTn 入力に設定した場合は (PORT)の動作に、16 ビットタイマ入力に設定した場合は(TMRB)の動作になります。
  - 注 4: 割り込み要因が兼用されている割り込みを使用する場合は、INTSEL レジスタを設定して ださい。詳細は"3.3.4割り込みコントローラ(3)割り込み制御"を参照ねがいます。

#### (IDLE1 モードの解除例)

IDLE1 モードのホールト状態をエッジモードの INTO 割り込みにより解除する場合。



#### (3) 各モードの動作

#### ① IDLE2 モード

IDLE2 モードでは、各内蔵 I/O の SFR 中にある IDLE2 設定レジスタで指定した内蔵 I/O のみ動作し、CPU の命令実行動作は停止します。

IDLE2 モードの割り込みによるホールト解除のタイミング例を図 3.3.6に示します。




図 3.3.6 割り込みによるホールト解除のタイミング例 (IDLE2 モード時)

### ② IDLE1 **モード**

IDLE1 モードでは、内部発振器のみ動作し、システムクロックは停止します。

ホールト状態での、割り込み要求のサンプリングは、システムクロックと非同期に行われますが、解除(動作の再開)は同期して行われます。

IDLE1 モードの割り込みによるホールト解除のタイミング例を図 3.3.7に示します。




図 3.3.7 割り込みによるホールト解除のタイミング例 (IDLE1 モード時)

#### ③ STOP <del>+</del>− F

STOPモードでは、内部発振器も含めて、すべての内部回路が停止します。

STOP モードを解除する場合は、内部発振器の安定化のため、ウォーミングアップ用カウンタによるウォーミングアップ時間経過後に、システムクロックの出力を開始します。図 3.3.8に割り込みによる STOP モードホールト状態の解除のタイミング例を示します。




図 3.3.8 割り込みによるホールト解除のタイミング例 (STOP モード時)

表 3.3.8

ウォーミングアップ時間の設定例 (STOP モード解除時)

		@f <sub>OSCH</sub> =16 MHz		
SYSCR2 <wuptm1、0></wuptm1、0>				
01 (28)	10 (2 <sup>14</sup> )	11 (2 <sup>16</sup> )		
16 us	1.024 ms	4.096 ms		

### 3.4 割り込み

TLCS-900/H1 の割り込みは、CPU の割り込みマスクレジスタ <IFF2:0> (ステータスレジスタの 12~14 ビット)と割り込みコントローラによって制御されます。

TMP92CM27の割り込み要因には、下記に示す合計 71 本があります。

CPUによって生成される割り込み:9本

- ソフトウェア割り込み:8本
- 未定義命令実行違反割り込み: 1 本

内部割り込み: 49本

- 内蔵 I/O 割り込み: 41 本
- マイクロ DMA 転送終了割り込み: 8 本

外部割り込み: 13本

外部端子の割り込み (INTO ~ INTB, NMI)

割り込み要因毎に、個別の割り込みベクタ番号(固定)が割り当てられており、マスカブル割り込みのそれぞれに、7レベルの優先順位(可変)を割り付ける事が出来ます。ノンマスカブル割り込みの優先順位は、最優先の"7"に固定されています。

割り込みが発生すると、割り込みコントローラは、その割り込み要因の優先順位を CPU に送ります。 同時に複数の割り込みが発生した場合は、最も高い優先順位値(最高はメンマスカブル割り込みの"7")を CPUに送ります。

CPU は、その送られてきた優先順位値と、CPU の割り込みマスクレジスタ(IFF2:0)の値を比較し、送られてきた優先順位値が、割り込みマスクレジスタの値以上であれば、その割り込みを受け付けます。割り込みマスクレジスタ(IFF2:0)の値は EI 命令(EI num…IFF<2:0>の内容が num になります。)を使用して、書き換えることが出来ます。例えば、"EI 3"とプログラムすると、割り込みコントローラに設定された、優先順位値 3 以上のマスカブル割り込みと、ノンマスカブル割り込みが受け付け可能となります。また、DI 命令(IFF<2:0>が 7 になります。)は動作的には"EI 7"と同じですが、マスカブル割り込みの優先順位値が 0~6 であるため、マスカブル割り込みの受け付け禁止用として使用されます。なお、EI 命令は実行後直ちに有効となります。

TLCS-900/H1の割り込みには、上記汎用割り込み処理モードに加えて、「マイクロ DMA」処理モードがあります。マイクロ DMA は、CPU が自動的にデータの転送(1/2/4 バイト)を行うモードです。内部/外部メモリおよび内蔵 I/O に対するデータ転送を、高速に行うことが出来ます。さらに、TMP92CM27 には、このマイクロ DMA 要求を割り込み要因から与えられる以外に、ソフトウエアから要求を発行する"ソフトスタート機能"があります。

図 3.4.1 に割り込み処理全体のフローを示します。

TOSHIBA TMP92CM27




図 3.4.1割り込み処理全体のフロー

#### 3.4.1 汎用割り込み処理

CPU が割り込みを受け付けると、下記の動作をします。ただしソフトウェア割り込みと未定義命令実行違反割り込みが CPU で生成される場合、CPU は 1 と 3 をスキップし、2、4、5 のみを実行します。

- 1. CPU は、割り込みコントローラから、割り込みベクタをリードします。割り込みコントローラは、同一レベルに設定された割り込みが同時に発生した場合、デフォルトプライオリティ(固定:ベクタ値が小さいほど優先順位が高い)にしたがって割り込みベクタを発生し、その割り込み要求をクリアします。
- 2. CPU は、プログラムカウンタ「PC」とステータスレジスタ「SR」を、スタック領域 (XSP が示す領域)へ PUSH します。
- 3. CPUの割り込みマスクレジスタ<IFF2~0>の値を、受け付けた割り込みレベルより"1" だけ高い値にセットします。ただし、値が"7"の時は、インクリメントせず"7"をセットします。
- 4. 割り込みネスティングカウンタ INTNEST を、+1 カウントアップします。
- 5. CPUは、「FFFF00H+割り込みベクタ」番地のデータで示される番地へジャンプし、割り込み処理ルーチンを開始します。

割り込み処理が終了し、メインルーチンに戻る時は、通常「RETI」命令で行います。この 命令を実行すると、スタックからプログラムカウンタ PC とステータスレジスタ SR の内容 をリストアし、割り込みネスティングカウンタ INTNEST を一1 します。

ノンマスカブル割り込みは、プログラムによって割り込み受け付けを禁止する事ができません。一方、マスカブル割り込みは、プログラムによって割り込みの許可/禁止が選択できるとともに、各割り込みソース毎に優先順位を設定する事が出来ます(0か7の割り込みレベルの設定は割り込み要求が無効になります)。CPUは、CPU自身が持つ割り込みマスクレジスタ<IFF2~0>の値以上の、優先順位値を持つ割り込み要求があると、割り込みを受け付けます。そして、CPUのマスクレジスタ<IFF2~0>に、受け付けた優先順位に"1"を加えた値をセットします。

したがって、割り込み処理中に、現在実行している割り込みよりも高いレベルの割り込みが発生した場合には、その割り込み要求を受け付け、割り込み処理のネスティング状態になります。

なお、CPU が割り込みを受け付け、前記 1 ~ 5 までの処理をしている間に発生した別の割り込み要求は、その割り込み処理ルーチンの先頭命令が実行された直後にサンプリングされます。先頭命令を DI 命令にすると、マスカブル割り込みのネスティングを禁止する事ができます。

リセット後、CPU のマスクレジスタ<IFF2~0>は、"111"に初期化されているため、マスカブル割り込み禁止状態になっています。

TMP92CM27では、メモリ FFFF00H~FFFFFH 番地(256 バイト)が、割り込みベクタ領域に割り当てられています。表 3.4.1に割り込みテーブルを示します。

表 3.4.1 TMP92CM27 の割り込みベクタとマイクロ DMA スタートベクタ

			S 1 . L 14	5 t . t . 4 pm	
デフォル	タイプ	割り込み要因とマイクロ DMA 要求要因	ベクタ値	ベクタ参照	マイクロ
トプライ				アドレス	DMA
オリティ					スタート
					ベクタ
1		リセットまたは [SWI0] 命令	0000H	FFFF00H	
2		[SWI1] 命令	0004H	FFFF04H	
3		 未定命令義実行違反 または[SWI2] 命令	0008H	FFFF08H	
4		[SWI3] 命令	000CH	FFFF0CH	
5	ノン	[SWI4] 命令	0010H	FFFF10H	
6	マスカブル	[SWI5] 命令	0014H	FFFF14H	
7		[SWI6] 命令	0014H	FFFF18H	
8		[SWI7] 命令	001CH	FFFF1CH	
9		NMI: NMI端子入力			
			0020H	FFFF20H	
10		INTWD: ウォッチドッグタイマ	0024H	FFFF24H	
-		マイクロ DMA (注 1)	+ >>	- 4	<u> </u>
11		INTO: INTO 端子 入力	0028H	FFFF28H	0AH (注 1)
12		INT1: INT1 端子 入力	002CH	FFFF2CH	0BH (注 1)
13		INT2: INT2 端子 入力	0030H	FFFF30H	0CH(注1)
14		INT3: INT3 端子 入力	0034H	FFFF34H	0DH (注1)
15		INT4: INT4 端子 入力	0038H	FFFF38H	0EH (注 1)
16		INT5: INT5 端子 入力	003CH	FFFF3CH	0FH (注 1)
17		INT6: INT6 端子 入力	0040H	FFFF40H	10H (注 1)
18		INT7: INT7 端子 入力	0044H 7/	FFFF44H	11H (注 1)
19		INTTA0: 8-ビットタイマ 0	0048H	FFFF48H	12H
20		INTTA1: 8-ビットタイマ 1	004CH	FFFF4CH	13H
21		INTTA2: 8-ビットタイマ 2	0050H	FFFF50H	14H
22		INTTA3: 8-ビットタイマ 3	0054H	FFFF54H	15H
23		INTTA4: 8-ビットタイマ 4	0058H	FFFF58H	16H
20		INTTA5: 8-ビットタイマ 5	003011	11113011	17H (注 1)
24		INT8: INT8 端子 入力	005CH	FFFF5CH	(注 2)
25		INTTA6: 8-ビットタイマ 6	0060H	FFFF60H	18H
20		INTTAZ: 8-ビットタイマ 7	000011	11110011	19H (注 1)
26		INT9:INT9 端子 入力	0064H	FFFF64H	(注 2)
27		INTRX0: シリアル 受信 (チャネル 0)	0068H	FFFF68H	1AH (注 1)
28		INTIXO: シリアル 送信 (チャネル 0)	006CH	FFFF6CH	1BH
		INTRX1: シリアル 受信 (チャネル 1)			1CH (注1)
29		INTTX1: シリアル 送信 (チャネル 1)	0070H	FFFF70H	
30			0074H	FFFF74H	1DH
31	7	NTRX2: シリアル 受信 (チャネル2)	0078H	FFFF78H	1EH (注 1)
32	· ·	INTIX2: シリアル 送信 (チャネル 2)	007CH	FFFF7CH	1FH
33		INTRX3: シリアル 受信 (チャネル 3)	H0800	FFFF80H	20H (注 1)
34 <		NTTX3: シリアル 送信 (チャネル 3)	0084H	FFFF84H	21H
35		INTSBI0: SBI0 I2CBUS 転送終了	0088H	FFFF88H	22H
36		INTSBI1: SBI1 I2CBUS 転送終了	008CH	FFFF8CH	23H
37		INTA: INTA 端子 入力	0090H	FFFF90H	24H
38		INTHSC0: 高速シリアル(チャネル 0)	0094H	FFFF94H	25H
39	~	INTB: INTB 端子 入力	0098H	FFFF98H	26H
40		INTHSC1: 高速シリアル(チャネル 1)	009CH	FFFF9CH	27H
41		INTTB00: 16-ビットタイマ 0	00A0H	FFFFA0H	28H
42		INTTB01: 16-ビットタイマ 0	00A4H	FFFFA4H	29H
43	]	INTTB10: 16-ビットタイマ 1	00A8H	FFFFA8H	2AH
44		INTTB11: 16-ビットタイマ 1	00ACH	FFFFACH	2BH
45		INTTB20: 16-ビットタイマ 2	00B0H	FFFFB0H	2CH
46		INTTB21: 16-ビットタイマ 2	00B4H	FFFFB4H	2DH
40	ı İ		UUD4II	11 <sup>-</sup> ГГD <del>4</del> П	בטוו


INTTB40: 16-ビットタイマ 4 INTTB41: 16-ビットタイマ 4 INTTB41: 16-ビットタイマ 5 INTTB50: 16-ビットタイマ 5 INTTB51: 16-ビットタイマ 5 INTTBOX: 16-ビットタイマオーバフロー 以下のいずれかのオーバフロー割り込みで割込みが発生します。 INTTBOF0: 16-ビットタイマ 0(オーバフロー)						
INTTB40: 16-ピットタイマ 4	47			00B8H	FFFFB8H	2EH (注 2)
INTTB50: 16-ビットタイマ 5   INTTB51: 16-ビットタイマ 5   INTTB51: 16-ビットタイマ 5   INTTBOX: 16-ビットタイマオーバフロー 以下のいずれかのオーバフロー割り込みで割込みが発生します。 INTTBOF0: 16-ビットタイマ 1(オーバフロー) INTTBOF1: 16-ビットタイマ 2(オーバフロー) INTTBOF2: 16-ビットタイマ 3(オーバフロー) INTTBOF3: 16-ビットタイマ 3(オーバフロー) INTTBOF3: 16-ビットタイマ 3(オーバフロー) INTTBOF3: 16-ビットタイマ 3(オーバフロー) INTTBOF5: 16-ビットタイマ 4(オーバフロー) INTTBOF5: 16-ビットタイマ 5(オーバフロー) INTTBOF5: 16-ビットタイマ 5(オーバフロー) INTTC1: マイクロ DMA 終了 (チャネル 0) O0DOH FFFFCCH 33H INTTC1: マイクロ DMA 終了 (チャネル 1) O0D4H FFFFD0H 34H INTTC1: マイクロ DMA 終了 (チャネル 2) O0D8H FFFFD0H 35H INTTC3: マイクロ DMA 終了 (チャネル 3) O0DCH FFFFD0H 37H INTTC4: マイクロ DMA 終了 (チャネル 3) O0DCH FFFFD0H 37H INTTC4: マイクロ DMA 終了 (チャネル 4) O0E0H FFFFEDH 38H INTTC5: マイクロ DMA 終了 (チャネル 5) O0E4H FFFFEDH 39H INTTC5: マイクロ DMA 終了 (チャネル 6) O0E8H FFFFEBH 3AH INTTC7: マイクロ DMA 終了 (チャネル 6) O0E8H FFFFEBH 3AH INTTC7: マイクロ DMA 終了 (チャネル 6) O0E0H FFFFECH 3BH O0F0H FFFFECH 3BH INTTC7: マイクロ DMA 終了 (チャネル 7) O0ECH FFFFECH 3BH O0F0H FFFFECH 3BH INTTC7: マイクロ DMA 終了 (チャネル 7) O0ECH FFFFECH 3BH O0F0H FFFFECH 3BH INTTC7: マイクロ DMA 終了 (チャネル 7) O0ECH FFFFECH 3BH O0F0H FFFFECH 3BH INTTC7: マイクロ DMA 終了 (チャネル 7) O0ECH FFFFECH 3BH O0F0H FFFFECH 3BH INTTC7: マイクロ DMA 終了 (チャネル 7) O0ECH FFFFECH 3BH O0F0H FFFFECH 3BH INTTC7: マイクロ DMA 終了 (チャネル 7) O0ECH FFFFECH 3BH	48		INTTB40: 16-ビットタイマ 4	00BCH	FFFFBCH	2FH (注 2)
INTTB51: 16-ビットタイマ 5	_					` ,
INTTBOX: 16-ビットタイマオーバフロー 以下のいずれかのオーバフロー割り込みで割込みが発生します。   INTTBOF1: 16-ビットタイマ 0(オーバフロー)   INTTBOF1: 16-ビットタイマ 1(オーバフロー)   INTTBOF3: 16-ビットタイマ 3(オーバフロー)   INTTBOF3: 16-ビットタイマ 3(オーバフロー)   INTTBOF3: 16-ビットタイマ 3(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTAD: AD 変換終了	49			00C0H	FFFFC0H	30H (注 2)
以下のいずれかのオーバフロー割り込みで割込みが発生します。   INTTBOF0: 16-ビットタイマ 0(オーバフロー)   INTTBOF1: 16-ビットタイマ 1(オーバフロー)   INTTBOF2: 16-ビットタイマ 2(オーバフロー)   INTTBOF3: 16-ビットタイマ 4(オーバフロー)   INTTBOF4: 16-ビットタイマ 4(オーバフロー)   INTTBOF5: 16-ビットタイマ 4(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTTO: マイクロ DMA 終了 (チャネル 0)   OODOH   FFFFCCH 33H   INTTC0: マイクロ DMA 終了 (チャネル 1)   OODOH   FFFFDOH 35H   INTTC1: マイクロ DMA 終了 (チャネル 1)   OODOH   FFFFDOH 35H   INTTC2: マイクロ DMA 終了 (チャネル 2)   OODOH   FFFFDOH 37H   INTTC3: マイクロ DMA 終了 (チャネル 3)   OODCH   FFFFDOH 37H   INTTC4: マイクロ DMA 終了 (チャネル 4)   OOEOH   FFFFEOH 38H   INTTC5: マイクロ DMA 終了 (チャネル 5)   OOE4H   FFFFEOH 39H   INTTC6: マイクロ DMA 終了 (チャネル 6)   OOE8H   FFFFEOH 39H   INTTC6: マイクロ DMA 終了 (チャネル 6)   OOE8H   FFFFEOH 3BH 3AH   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH 5BH 3AH   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH 5BH 3AH   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH 5BH 3AH 5BH 5BH 5BH 5BH 5BH 5BH 5BH 5BH 5BH 5B						
が発生します。			· · · · · · · ·			
INTTBOF0: 16-ビットタイマ 0(オーバフロー)   INTTBOF1: 16-ビットタイマ 1(オーバフロー)   INTTBOF1: 16-ビットタイマ 2(オーバフロー)   INTTBOF2: 16-ビットタイマ 3(オーバフロー)   INTTBOF3: 16-ビットタイマ 3(オーバフロー)   INTTBOF4: 16-ビットタイマ 4(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTTDOF5: 16-ビットタイマ 5(オーバフロー)   INTTO: AD 変換終了						
INTTBOF1: 16-ビットタイマ 1(オーバフロー)   INTTBOF2: 16-ビットタイマ 2(オーバフロー)   INTTBOF3: 16-ビットタイマ 3(オーバフロー)   INTTBOF3: 16-ビットタイマ 4(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTTOI: マイクロ DMA 終了 (チャネル 0)   OODOH   FFFFCCH   33H   INTTC1: マイクロ DMA 終了 (チャネル 1)   OODOH   FFFFDOH   35H   INTTC2: マイクロ DMA 終了 (チャネル 1)   OODOH   FFFFDOH   35H   INTTC3: マイクロ DMA 終了 (チャネル 2)   OODOH   FFFFDOH   37H   INTTC4: マイクロ DMA 終了 (チャネル 3)   OODCH   FFFFDOH   37H   INTTC5: マイクロ DMA 終了 (チャネル 4)   OOEOH   FFFFEOH   38H   INTTC5: マイクロ DMA 終了 (チャネル 5)   OOE4H   FFFFEOH   39H   INTTC6: マイクロ DMA 終了 (チャネル 6)   OOE8H   FFFFEOH   39H   INTTC7: マイクロ DMA 終了 (チャネル 6)   OOECH   FFFFEOH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   - (予約)   Inttc7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   - (予約)   Inttc7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   - (予約)   Inttc7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   - (予約)   Inttc7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   - (予約)   Inttc7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   - (予約)   Inttc7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   - (下FFFFOH				(( ))		
INTTBOF2: 16-ビットタイマ 2(オーバフロー)   INTTBOF3: 16-ビットタイマ 3(オーバフロー)   INTTBOF4: 16-ビットタイマ 4(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTAD: AD 変換終了   INTPO: Protect 0 (特定の SFR へのライト)   OOCCH   FFFFCCH   33H   INTTCO: マイクロ DMA 終了 (チャネル 0)   OODOH   FFFFDOH   34H   INTTC1: マイクロ DMA 終了 (チャネル 1)   OODOH   FFFFDOH   35H   INTTC2: マイクロ DMA 終了 (チャネル 2)   OODOH   FFFFDOH   36H   INTTC3: マイクロ DMA 終了 (チャネル 2)   OODOH   FFFFDOH   37H   INTTC4: マイクロ DMA 終了 (チャネル 3)   OODCH   FFFFDOH   37H   INTTC5: マイクロ DMA 終了 (チャネル 4)   OOEOH   FFFFEOH   38H   INTTC5: マイクロ DMA 終了 (チャネル 5)   OOE4H   FFFFEH   39H   INTTC6: マイクロ DMA 終了 (チャネル 6)   OOE3H   FFFFEH   39H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA ※ (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA ※ (チャネル 7)   OOECH   FFFFECH   38H   INTTC7: マイクロ DMA ※ (チャネル 7)   OOECH   FFFFECH   INTTC7: マイクロ DMA ※ (チャネル 7)			INTTBOF0: 16-ビットタイマ 0(オーバフロー)			
INTTBOF3: 16-ビットタイマ 3(オーバフロー)   INTTBOF4: 16-ビットタイマ 4(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTAD: AD 変換終了   INTAD: AD 変換終了   INTPO: Protect 0 (特定の SFR へのライト)   OOCCH   FFFFCCH   33H   INTTCO: マイクロ DMA 終了 (チャネル 0)   OODOH   FFFFDOH   34H   INTTC1: マイクロ DMA 終了 (チャネル 1)   OODOH   FFFFDOH   35H   INTTC2: マイクロ DMA 終了 (チャネル 2)   OODOH   FFFFDOH   36H   INTTC3: マイクロ DMA 終了 (チャネル 3)   OODCH   FFFFDCH   37H   INTTC4: マイクロ DMA 終了 (チャネル 4)   OOEOH   FFFFEOH   38H   INTTC5: マイクロ DMA 終了 (チャネル 5)   OOE4H   FFFFEOH   39H   INTTC6: マイクロ DMA 終了 (チャネル 6)   OOE8H   FFFFEOH   39H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   38H   INTTC7: マイクロ DMA 終了 (チャネル 7)   OOECH   FFFFEOH   -	50		INTTBOF1: 16-ビットタイマ 1(オーバフロー)	00C4H ((	FFFFC4H	31H (注 3)
INTTBOF4: 16-ビットタイマ 4(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTAD: AD 変換終了   INTPO: Protect 0 (特定の SFR へのライト)   00CCH   FFFFCCH   33H   INTCO: マイクロ DMA 終了 (チャネル 0)   00D0H   FFFFD0H   34H   INTTC1: マイクロ DMA 終了 (チャネル 1)   00D4H   FFFFD4H   35H   INTC2: マイクロ DMA 終了 (チャネル 2)   00D8H   FFFFD8H   36H   INTC3: マイクロ DMA 終了 (チャネル 3)   00DCH   FFFFDCH   37H   INTC4: マイクロ DMA 終了 (チャネル 4)   00E0H   FFFFE0H   38H   INTC5: マイクロ DMA 終了 (チャネル 5)   00E4H   FFFFE4H   39H   INTC6: マイクロ DMA 終了 (チャネル 6)   00E8H   FFFFE8H   3AH   INTC7: マイクロ DMA 終了 (チャネル 7)   00ECH   FFFFECH   3BH   00F0H   FFFFFOH   - 100F0H   100F0H			INTTBOF2: 16-ビットタイマ 2(オーバフロー)			
INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTAD: AD 変換終了   INTAD: AD 変換終了   INTAD: AD 変換終了   INTPO: Protect 0 (特定の SFR へのライト)   O0CCH   FFFFCCH   33H   INTTCO: マイクロ DMA 終了 (チャネル 0)   O0D0H   FFFFD0H   34H   INTTC1: マイクロ DMA 終了 (チャネル 1)   O0D4H   FFFFD4H   35H   INTTC2: マイクロ DMA 終了 (チャネル 2)   O0D8H   FFFFD8H   36H   INTTC3: マイクロ DMA 終了 (チャネル 3)   O0DCH   FFFFDCH   37H   INTTC4: マイクロ DMA 終了 (チャネル 4)   O0E0H   FFFFE0H   38H   INTTC5: マイクロ DMA 終了 (チャネル 5)   O0E4H   FFFFE4H   39H   INTTC6: マイクロ DMA 終了 (チャネル 6)   O0E8H   FFFFE8H   3AH   INTTC7: マイクロ DMA 終了 (チャネル 7)   O0ECH   FFFFECH   3BH   Cラ約)   Cラ約)   Cラがり		INTTBOF3: 16-ビットタイマ 3(オーバフロー)				
INTTBOF5: 16-ビットタイマ 5(オーバフロー)   INTAD: AD 変換終了   INTAD: AD 変換終了   INTAD: AD 変換終了   INTPO: Protect 0 (特定の SFR へのライト)   O0CCH   FFFFCCH   33H   INTTCO: マイクロ DMA 終了 (チャネル 0)   O0D0H   FFFFD0H   34H   INTTC1: マイクロ DMA 終了 (チャネル 1)   O0D4H   FFFFD4H   35H   INTTC2: マイクロ DMA 終了 (チャネル 2)   O0D8H   FFFFD8H   36H   INTTC3: マイクロ DMA 終了 (チャネル 3)   O0DCH   FFFFDCH   37H   INTTC4: マイクロ DMA 終了 (チャネル 4)   O0E0H   FFFFE0H   38H   INTTC5: マイクロ DMA 終了 (チャネル 5)   O0E4H   FFFFE4H   39H   INTTC6: マイクロ DMA 終了 (チャネル 6)   O0E8H   FFFFE8H   3AH   INTTC7: マイクロ DMA 終了 (チャネル 7)   O0ECH   FFFFECH   3BH   Cラ約)   Cラ約)   Cラがり		INTTBOF4: 16-ビットタイマ 4(オーバフロー)				
INTPO: Protect 0 (特定の SFR へのライト)		マスカブル				
INTTC0: マイクロ DMA 終了 (チャネル 0)	51		INTAD: AD 変換終了	00C8H	FFFFC8H	32H
INTTC1: マイクロ DMA 終了 (チャネル 1)	52		INTP0: Protect 0 (特定の SFR へのライト)	00CCH	FFFFCCH	33H
INTTC2: マイクロ DMA 終了 (チャネル 2)	53		INTTC0: マイクロ DMA 終了 (チャネル 0)	00D0H	FFFFD0H	34H
INTTC3: マイクロ DMA 終了 (チャネル3)	54		INTTC1: マイクロ DMA 終了 (チャネル 1)	00D4H	FFFFD4H	35H
57     INTTC4: マイクロ DMA 終了 (チャネル4)     00E0H     FFFFE0H     38H       58     INTTC5: マイクロ DMA 終了 (チャネル5)     00E4H     FFFFE4H     39H       59     INTTC6: マイクロ DMA 終了 (チャネル6)     00E8H     FFFFE8H     3AH       60     INTTC7: マイクロ DMA 終了 (チャネル7)     00ECH     FFFFECH     3BH       -     00F0H     FFFFF0H     -       to     (予約)     :     to	55		INTTC2: マイクロ DMA 終了 (チャネル 2)	00D8H	FFFFD8H	36H
58     INTTC5: マイクロ DMA 終了 (チャネルち)     00E4H     FFEFE4H     39H       59     INTTC6: マイクロ DMA 終了 (チャネル6)     00E8H     FFFFE8H     3AH       60     INTTC7: マイクロ DMA 終了 (チャネル7)     00ECH     FFFFECH     3BH       -     (予約)     :     :     to	56		INTTC3: マイクロ DMA 終了 (チャネル 3)	00DCH	FFFFDCH	37H
59       INTTC6: マイクロ DMA 終了 (チャネル 6)       00E8H FFFFE8H 3AH         60       INTTC7: マイクロ DMA 終了 (チャネル 7)       00ECH FFFFECH 3BH         -       00F0H FFFFF0H -       -         to       (予約)       :       to	57		INTTC4: マイクロ DMA 終了 (チャネル 4)	00E0H	FFFFE0H	38H
60 INTTC7: マイクロ DMA 終了 (チャネルブ) 00ECH FFFFECH 3BH - 00F0H FFFFF0H - to (予約) : to	58		INTTC5: マイクロ DMA 終了 (チャネル 5)	00E4H	FFEFE4H	39H
- to (予約) : to	59		INTTC6: マイクロ DMA 終了 (チャネル 6)	00E8H	FFFFE8H	3AH
to (予約) : to	60		INTTC7: マイクロ DMA 終了 (チャネル7)	00ECH	FFFFECH	3BH
	-		4( > //	00F0H	FFFFF0H	-
- QOFCH FFFFCH -	to		(予約)	: //	:	to
	-			00FCH	FFFFFCH	-

注1:マイクロ DMA を起動するときは、エッジ検出モードに設定してください。

注 2: デフォルトプライオリティ 24、26、47~49 は割り込み要因を兼用しています。割り込み要因選択レジスタにて使用する割り込み要因を選択する必要があります。よって、同時に割り込みを使用することはできません。

注3: デフォルトプライオリティ50は割り込み要因を兼用しています。このデフォルトプライオリティ50 に割り付けた割り込み要因は同時に使用する事ができます。どの割り込み要因の割込みが発生したかは割り込み発生フラグレジスタにて確認してください。

注4:マイクロ DMA は他のマスカブル割り込みより優先され起動します。



### 3.4.2 マイクロ DMA

TMP92CM27には、マイクロ DMA 機能があります。マイクロ DMA 機能に設定された割込み要求は、設定された割込みレベルに関わらず、マスカブル割り込みの中で最も高い割り込みレベル(レベル 6)で処理を行います。

マイクロ DMA 機能は CPU の強調動作によって実現されているため、CPU が HALT 命令を実行しスタンバイ状態になると、マイクロ DMA の要求は無視(保留)されます。

マイクロ DMA は 8 チャネル用意されており、後述のバースト指定により、連続転送が可能です。

### (1)マイクロ DMA の動作

マイクロ DMA は、マイクロ DMA 起動ベクタレジスタで指定された割り込み要求が発生すると、割り込み要求元の割り込みレベルに関わらず、CPU に対しマスカブル割り込みの中で最も優先順位の高いレベルでデータ転送処理を行います。IFF=7 のときは、マイクロ DMA の要求は受けつけられません。

マイクロ DMA は 8 チャネル用意されており、同時に 8 種類までの割り込み要因に対して、マイクロ DMA を設定する事が出来ます。

マイクロ DMA が受け付けられると、そのチャネルに割り当てられている割り込み要求フラグをクリアし、コントロールレジスタに設定された、転送元アドレスから転送先アドレスに、データ転送が一回(1/2/4 バイト)行われ、転送数カウンタを 1 によってデクリメントします。デクリメントした結果が"0"ならば、以下のような動作をします。

- ・CPU はマイクロ DMA 転送終了を割り込みコントローラに伝えます。
- ・割り込みコントローラはマイクロ DMA 転送終了割り込み(INTTC0~INTTC7)を発生させます。
- ・マイクロ DMA 起動ベクタレジスタの値を"0"クリアして、次のマイクロ DMA 起動を禁止します。
- マイクロ DMA 処理を終了します。

デクリメントした結果が"0"でない場合、後述のバースト指定がなければ、マイクロ DMA 処理は終了します。この場合、転送終了割り込み(INTTCn)は発生しません。

割り込み要因をマイクロ DMA 起動のみに使用する場合は、割り込みレベルを"0"にしておく 必要があります。これはマイクロ DMA 起動ベクタに設定されるまでの間に、その割り込み要求が発生すると、割り込みレベルが 1~6 の場合、CPU は汎用割り込み処理を行うためです。

マイクロ DMA 転送終了割り込みは、他のマスカブル割り込みと同様に割り込みレベルとディフォルトプライオリティにより、優先順位が決まります。

また、複数チャネルのマイクロ DMA 要求が、同時に発生した場合の優先順位は、割り込みレベルに無関係で、チャネル番号の若い方が高くなります。(CH0(高)→CH7(低))


転送元/転送先アドレスを設定するレジスタは、32 ビット幅のコントロールレジスタになっていますが、アドレスは24本しか出力されていないため、マイクロDMAで取り扱える空間は、16Mバイトとなります。

転送モードとしては、1/2/4 バイト転送の3種類があり、それぞれの転送モードに対して、転送後、転送元/転送先アドレスをインクリメント、デクリメント、固定するモードを用意しています。このモードにより、メモリからメモリ、I/O からメモリ、メモリから I/O、I/O から I/O のデータ転送を簡単に行えます。転送モードの詳細は、「(4)転送モードレジスタ詳細」を参照して下さい。

転送数カウンタは、16 ビット幅で構成されているため、一つの割り込み要因に対して、 最大 65536 回(転送カウンタの初期値が 0000H のとき最大)の、マイクロ DMA 処理を行うこ とができます。

マイクロ DMA 処理を行うことの出来る割り込み要因は、表 3.4.1のマイクロ DMA 起動ベクタのある 50 種類の割り込みとソフトスタートによる計 51 種類です。

転送先アドレス INC モード(カウンタモード以外は同様)のマイクロ DMA サイクルを図 3.4.2 に示します。(ソースメモリ、ディスティネーションメモリともに内部 RAM で、両アドレスは 4 の倍数の場合。)



(注) 実際には、src 及び dst アドレスは内部RAM のアドレスのため、出力されません。

図 3.4.2 マイクロDMAサイクル図

ステート (1),(2):命令 フェッチサイクル(次の命令コードの先取り)

ステート(3) :マイクロ DMA リードサイクル

ステート (4) :マイクロ DMA ライトサイクル

ステート (5) : ((1),(2)ステートに同じ)

## (2)ソフトスタート機能

TMP92M27 には、割り込み要因によるマイクロ DMA の起動以外に、DMAR レジスタへの書き込みサイクルが発生した事により、マイクロ DMA を起動する"マイクロ DMA ソフトスタート機能"があります。

具体的には、DMAR レジスタの各ビットに"1"を書き込む事により、マイクロ DMA を一回起動する事ができます。転送が終了すると、終了したチャネルに対応する DMAR レジスタのビットが、自動的に"0"クリアされます。なお、仕様上の制限として一度に1チャネルしか起動指定できません(複数のビットに"1"を書き込まないでください)。


また、再度 DMAR レジスタに"1"を書き込むと、マイクロ DMA 転送ガウンタが"0"でない限り、ソフトスタートを引き続き行う事ができます。

DMAR レジスタでバースト指定されている場合は、マイクロ DMA を起動するとマイクロ DMA 転送カウンタが"0"になるまで、連続的にデータ転送されます。


記号	名 称	アドレス	7	6	5	4	3	2	1>	0
	DMA	109H	DREQ7	DREQ6	DREQ5	DREQ4	DREQ3	DREQ2	DREQ1	DREQ0
DMAR	要求	(RMW 禁)				((// R	W			
	レジスタ	(IXIVIV ऋ)	0	0	0	9	0		0	0

## (3) 転送制御レジスタ

転送元アドレス、転送先アドレスは、下記のレジスタで設定します。これらのレジスタは、「LDC cr,r」命令を使用して、データの設定を行います。



## (4)転送モードレジスタ詳細



DMAMn[4:0]	モード 説明	実行時間
0 0 0 z z	転送先 INC モード (DMADn +) ← (DMASn) DMACn ← DMACn - 1 DMACn = 0 の場合 INTTCn	5ステート
0 0 1 z z	転送先 DEC モード (DMADn -) ← (DMASn) DMACn ← DMACn - 1 DMACn = 0 の場合 INTTCn	5ステート
0 1 0 z z	転送元 INC モード (DMADn) ← (DMASn +) DMACn ← DMACn - 1 DMACn = 0 の場合 INTTCn	5ネテート
0 1 1 z z	転送元 DEC モード (DMADn) ← (DMASn -) DMACn ← DMACn − 1 DMACn = 0 の場合 INTTCn	5ステート
100zz	転送元および転送先 INC モード (DMADn +) ← (DMASn +) DMACn ← DMACn − 1 DMACn = 0 の場合 INTTCn	6ステート
101zz	転送元および転送先 DEC モード (DMADn -) ← (DMASn -) DMACn ← DMACn – 1 If DMACn = 0 の場合 INTTCn	6ステート
110zz	転送元 および転送先 Fixed モード (DMADn) ← (DMASn) DMACn ← DMACn - 1 DMACn = 0 の場合 INTTCn	5ステート
11100	カウンタモード DMASn ← DMASn + 1 DMACn ← DMACn − 1 DMACn = 0 の場合 INTTCn	5ステート

ZZ: 00 = 1-バイト 転送 01 = 2-バイト 転送 10 = 4-バイト 転送 11 = (予約)

注 1: n はマイクロ DMA チャネルナンバ(0 ~ 7)を表しています。

DMADn+/DMASn+: ポスト-インクルメント(レジスタ値は転送後に増大します。)

DMADn-/DMASn-: ポスト-デクリメント(レジスタ値は転送後に減少します。)

"I/O" は固定されたメモリアドレスを意味します; "メモリ" は増大あるいは減少するメモリアドレスを意味します。

注 2:転送 モードレジスタは上にリストされた値以外は設定しないでください。

注 3:上記の表の実行時間はベストケースを表しています。(1-ステート メモリアクセス)

## 3.4.3 割り込み コントローラ

図 3.4.3に、割り込み回路のブロック図を示します。この図の左半分は割り込みコントローラを示し、右半分は CPU の割り込み要求信号回路とホールト解除回路を示しています。

割り込みコントローラは、各割り込みチャネル毎(合計 62 チャネル)に、割り込み要求フラグ (フリップフロップ)、割り込み優先順位設定レジスタ、マイクロ DMA 起動ベクタ設定レジス タを持っています。割り込み要求フラグは、周辺からの割り込み要求をラッチするためのものです。

このフラグは、以下の場合にクリアされます。

- リセット動作
- CPU が割り込みを受け付け、その割り込みのベクタを CPU がリードしたとき
- 割り込みをクリアする命令の実行(INTCLR レジスタに DMA 起動ベクタをライト)
- CPU がその割り込みでのマイクロ DMA 要求を受け付けた時
- その割り込みでのマイクロ DMA バースト転送が終了した時

割り込みの優先順位は、各割り込み要因毎に準備されている割り込み優先順位設定レジスタ (INTEPAD、INTE10,・・・・等)にそれぞれの優先順位を書き込むことで設定出来ます。設定出来る割り込みレベルは1から6までの6レベルです。書き込み優先順位値を"0"(または"7")にする事により、該当する割り込み要求は禁止されます。

また、同時に同一レベルの割り込み要求が発生した場合には、デフォルトプライオリティ(プライオリティ値の小さいもの=ベクタの小さいもの)に従い、割り込みを受け付けます。なお、割り込み優先順位設定レジスタの3ビット目、7ビット目を読むと、割り込み要求フラグの状態が読み出され、各チャネルの割り込み要求の有無がわかります。

割り込みコントローラは、同時に発生した割り込みの中で、最も優先順位の高い割り込みレベルと、そのベクタアドレスを CPU へ送ります。CPU は、ステータスレジスタ(SR)に設定された割り込みマスクレジスタ<IFF2~0>と割り込みレベルを比較し、割り込みのレベルが高ければ、この割り込みを受け付けます。そして、CPU 側の SR<IFF2~0>に、受け付けた割り込みレベル+1の値をセットし、この値以上の割り込み要求だけが、多重に受け付けられる割り込み要因となります。割り込み処理の終了(RETI 命令の実行)により、CPU 側の SR<IFF2~0>には、スタックに退避されていた、割り込み発生以前の割り込みマスクレジスタの値をリストアします。

割り込みコントローラには、マイクロ DMA の起動ベクタを格納するレジスタ(8 チャネル)が用意されています。このレジスタに起動ベクタ(表 3.4.1参照)を書き込む事により、該当する割り込み要求が発生する事によって、マイクロ DMA が起動されます。なお、このマイクロ DMA 処理の前に、マイクロ DMA パラメータ用レジスタ(DMAS, DMAD 等)に値を設定しておく必要があります。




図 3.4.3 割り込み コントローラブロック図


## (1) 割り込み レベル設定レジスタ

	レベル設定レジ	ı	1	1			1		1	1	T
Symbol	NAME	アドレス	7	6	5		4	3	2	1	0
					INT1		1			ITO	1
INTE01	INTO & INT1	D0H	I1C	I1M2			I1M0	I0C	I0M2	IOM1	IOMO
	許可	20	R		R/	N		R		R/W	
			0						0		
				1	INT3		1			IT2	1
INTE23	INT2 & INT3	D1H	I3C	I3M2	I		I3M0	I2C	12M2	I2M1	I2M0
	許可	D 1111	R		R/\	N		R		R/W	
			0						0		
					INT5		_ ^	((///		IT4	T
INTE45	INT4 & INT5	D2H	I5C	I5M2			15M0	$\rightarrow$	I4M2	I4M1	I4M0
IIVILAO	許可	DZII	R		R/\	N		R		R/W	
					0			( ) Y		0	
				1	INT7				- / -	<b>1</b> Ţ6	
INTE67	INT6 & INT7	D3H	I7C	I7M2	2 I7N	11	(7M0	I6C	16M2	16M1	16M0
1141201	許可	Don	R		R/\	N		R		R/W	
					0	(G	7/^~			0>	
	INTTA0 &			INT	TA1(Time	r1)<	<u> </u>	$\Diamond$	INTTAC	(Timer0)	
INTETA01			ITA1C	ITA1N	//2   ITA1	<u>M1</u>	TTA1M	0 ITA0C	ITA0M2	ITA0M1	ITA0M
INTERACT	許可	D4H	R		R/	N	>	R		R/W	
	" "				40 /					0	
	INTTA2 &				TA3(Time			000	/ INTTA2	(Timer2)	
INTETA23	INTTA2 &	D5H	ITA3C	ITA3N	//2 ITA3	M1	ITA3M0	\	ITA2M2	ITA2M1	ITA2M
1141217120	許可	Don	R			N		R		R/W	
					<del>\</del> 0	//				0	
	INTTA4 &			IN18/II	NTTA5(Ti	mer	<u>(</u>	) )	INTTA4	(Timer4)	
INTE8TA45	INT 1A4 & INT8/INTTA5	D6H	ITA5C	ITA5N	//2 ITA5	M1	TA5M	0/ ITA4C	ITA4M2	ITA4M1	ITA4M
IIII LOTA	許可	Dorr	R		R/	N		R		R/W	
		(	$C \wedge$		0					0	
	INTTA6 &	\		INT9/II	VTTA7(Ti	ner	<u>(</u> )		INTTA6	(Timer6)	
INTE9TA67	INT 1A0 & INT9/INTTA7	D7H/	ITA7C	ITA7N	/12 ITA7	M1	TA7M	0 ITA6C	ITA6M2	ITA6M1	ITA6M
11412317.07	許可	7.07	))R		R/	N)		R		R/W	
			/		(0/					0	
					•						
			lx	xM2	lxxM1	b	xM0		機能(ライ	イト)	
			(7	0	0	1	0	割り込み要			
			(41	0	0			割り込みし			

割り込み要求フラグ

		•		
/	lxxM2	lxxM1	lxxM0	機能(ライト)
	0	0	0	割り込み要求を禁止に設定
	0	0	1	割り込みレベルを"1"に設定
/	$\triangleright$ 0	1	0	割り込みレベルを"2"に設定
	0	1	1	割り込みレベルを"3"に設定
	1	0	0	割り込みレベルを"4"に設定
	1	0	1	割り込みレベルを"5"に設定
	1	1	0	割り込みレベルを"6"に設定
	1	1	1	割り込み要求を禁止に設定

Symbol	NAME	アドレス	7	6	5	4	3	2	1	0	
Cymbol		7 1 2 1 1	•		TX0	·			RX0		
	INTRX0 &		ITX0C	ITX0M2	ITX0M1	ITX0M0	IRX0C	IRX0M2		IRX0M0	
INTES0	INTTX0	D8H	R		R/W	117101110	R		R/W		
	許可			0				. (	)		
					TX1		$\wedge$	INT			
11.17504	INTRX1 &	Dall	ITX1C	ITX1M2	ITX1M1	ITX1M0	IRX1C	JRX1M2		IRX1M0	
INTES1	INTTX1 許可	D9H	R		R/W		R((		R/W	· · ·	
	計刊		0				$\bigcirc)$	)			
	INITEN/O O			INT	TX2		$(\Omega)$	INT	RX2		
INITECO	INTRX2 &	DALL	ITX2C	ITX2M2	ITX2M1	ITX2M0	IRX2C	IRX2M2	IRX2M1	IRX2M0	
INTES2	INTTX2 許可	DAH	R		R/W	7	R		R/W		
	i at 4)				0	((	12	(	)		
	INITDVO 9			INT	TX3			INT	RX3		
INTES3	INTRX3 & INTTX3	DBH	ITX3C	ITX3M2	ITX3M1	ITX3M0	IRX3C	IRX3M2	IRX3M1	IRX3M0	
INTESS	許可	рып	R		R/W		R	12	R/W		
	ניי ום				0				3>		
					- (//	/ ))	6	( ) INT:	SBI0		
INTESB0	NTESBO INTSBIO		-	-		<u> </u>	ISBI0C	ISBI0M2	/ISBI0M1	ISBI0M0	
INTESEC	許可	DCH			7( //	>	R		R/W		
			注:	"0"をライ	トレてくだ	きい	$(C_{\epsilon}$	2 , (	)		
								<u>// INT:</u>	SBI1	1	
INTESB1	INTSBI1	DDH	-		\ <u>\</u> -	- ((	ISBITC	ISBI1M2	ISBI1M1	ISBI1M0	
	許可	5511			$\vee$		( <u>R</u> )		R/W		
			注:	"0"をライ	トしてくだ	さい	)	(	)		
	INTA &			INTI	HSC0	/		IN	TA		
INTEAHSC0	INTHSC0	DEH	IHSC0C	IHSC0M2	IHSC0M1	IHSC0M0	IAC	IAM2	IAM1	IAM0	
11412/111000	許可	DEII	R	<i>))</i>	R/W		R		R/W		
		(			0			(	)		
	INTB &	\		INTI	HSC1				TB		
INTEBHSC1	INTHSC1	DFH	IHSC1C	IHSC1M2	IHSC1M1	HSC1M0	IBC	IBM2	IBM1	IBM0	
	許可	(//)	)) R		R/W		R		R/W		
					0/0				)		
	INTTB00 &				TB01	1			ΓΒ00 Ι	1	
INTETB0	INTTB01	E0H	ITB01C	ITB01M2	ITB01M1	ITB01M0	ITB00C	ITB00M2	l .	ITB00M0	
	許可				R R/W			R R/W			
		_			0			(	)		
	7/										
	, V						<u>_</u>				



		T .	ı	ı	1			1	1	ı
Symbol	NAME	アドレス	7	6	5	4	3	2	1	0
	INTTB10 &				TB11			ı	ГВ10	ı
INTETB1	INTTB11	E2H	ITB11C	ITB11M2		ITB11M0	ITB10C	ITB10M2	ITB10M1	ITB10M0
	許可		R		R/W		R		R/W	
					0				0	
	INTTB20 &				TB21				ГВ20	ı
INTETB2	INTTB21	E5H	ITB21C	ITB21M2		ITB21M0	ITB20C	ITB20M2		ITB20M0
	許可		R		R/W		R ((		R/W	
					0				0	
	INTTB30 &			1	-		-(0)	T \	/INTTB30	1
INTETB3	INTTB31	E6H	-	-	-		ITB3XC	ITB3XM2	ITB3XM1	ITB3XM0
	許可						R		R/W	
			注:	"0"をライ	トしてくだ	さい((			0	
	INTTB40 &			1	-				/INTTB40	ı
INTETB4	INTTB41	E7H	-	-	-	(-)	ITB4XC	ITB4XM2	ITB4XM1	ITB4XM0
	許可						R		R/W	
			注:	'0"をライ	トしてくだ	さい			9	
	INTTB50 &			ı	- (\	$\langle \rangle \rangle$	$\Diamond$		/INTTB50	ı
INTETB5	INTTB51	E8H	-	-		<u></u>	ITB5XC	ITB5XM2	ITB5XM1	ITB5XM0
	許可				4	<u> </u>	R		R/W	
			注:	<u>"0"をライ</u>	トレてくだ	さい			0	
	INTTBOX				<u> </u>				ВОХ	ı
INTETBOX	(Overflow)	E9H	-	-		- (	ITBOXC	ITBOXM2	ITBOXM1	ITBOXM0
	許可				V - 118	\	Y(R))		R/W	
			汪: '	でをフイ	トしてくだ	30			0	
					<					
			7((				/			
					J.		/			
				xxM2	lxxM1	lxxM0		機能(ラ	イト)	
				0	0	0 }	割り込みす	要求を禁止	上に設定	
		$\sim (7)$		0	0			レベルを"		
		// (v<	<i>))</i>	0	71/			ノベルを"2		
	▼/ /	))		^	//. < \			· · · · · · · · · · · · · · · · · · ·		

注 1: 兼用割り込みの割り込みレベル設定レジスタは、割り込み兼用選択レジスタ(INTSEL)を切り替える前に、割り込み要求フラグを割り込みクリア制御レジスタ(INTCLR)にてクリアして下さい。 又、割り込みレベルを所望のレベルに再設定して下さい。

1

0

1

0

割り込みレベルを"3"に設定

割り込みレベルを"4"に設定割り込みレベルを"5"に設定

割り込みレベルを"6"に設定

割り込み要求を禁止に設定

Symbol	NAME	アドレス	7	6	5	4	3	2	1	0
•				IN	TP0	•		INT	AD	•
INITEDAD	INTP0 & INTAD	E 41.1	IP0C	IP0M2	IP0M1	IP0M0	IADC	IADM2	IADM1	IADM0
INTEPAD	許可	E4H	R R/W			R		R/W		
					0			(	)	
				INTTC	1(DMA1)			INTTC0	(DMA0)	_
INTETC01	INTTC0 & INTTC1	F0H	ITC1C	ITC1M2	ITC1M1	ITC1M0	ITC0C	ITC0M2	ITC0M1	ITC0M0
INTETCUT	許可	1 011	R		R/W		R	( )>	R/W	
					0				)	
				INTTC	3(DMA3)		(O/	<b>△INTTC2</b>	(DMA2)	
INTETC23	INTTC2 & INTTC3	F1H	ITC3C	ITC3M2	ITC3M1	ITC3M0	ITC2C	JTC2M2	ITC2M1	ITC2M0
INTL TO25	許可		R		R/W		R		R/W	
					0		( ) Y	(	)	
				INTTC	5(DMA5)			INTTC4	(DMA4)	
INTETC45	INTTC4 & INTTC5	F2H	ITC5C	ITC5M2	ITC5M1	ITC5M0	ITC4C	ITC4M2	ITC4M1	ITC4M0
1111111040	許可		R		R/W		R		R/W	
					0	$\mathcal{I}(A)$		-//-	0 🚫	
				INTTC	7(DMA7) \	$(\bigcirc)$		INTTC6	(DMA6)	
INTETC67	INTTC6 & INTTC7	F3H	ITC7C	ITC7M2	ITC7M1	ITC7M0	ITC6C	ITC6M2	ITC6M1	ITC6M0
IIVILIOOI	許可	1 011	R		R/W	$\searrow$	R/		R/W	
					0/	>		)	)	
				<u> </u>	IMI			// INT	WD	T
INTNMWDT	NMI & INTWDT	EFH	INCNM		\\ <u>-</u> \	-	(TCWD	-	-	-
IIVIIVIIVIDI	許可		R		, v		(R//			
			0	(1)	V -	(/ - \	0	-	-	-
			• (							
				lxxM2	lxxM1	lxxM0		機能(ラ	7イト)	
				0	7/0	3	中川ココラ	亜光ナ林		

割り込み要求フラグ

割り込み要求を禁止に設定 0 割り込みレベルを"1"に設定 0 0 割り込みレベルを"2"に設定 割り込みレベルを"3"に設定 割り込みレベルを"4"に設定 0 0 0 1 割り込みレベルを"5"に設定 割り込みレベルを"6"に設定 1 0 1 1 1 割り込み要求を禁止に設定

注1: NMIを入力したと同時に割り込み要求フラグをリードしてもセットされていません。 割り込み要求フラグがセットされるにはX1\*4サイクルかかります。

## (2) 外部割り込み制御

Symbol	NAME	アドレス	7	6	5	4	3	2	1	0
										NMIREE
										R/W
	割り込み									0
IIMC0	ス カ エ _ ド   Fb	F6H								NMI
	制御0	(RMW 禁)					<b>^</b>			0:Falling
	10.11-10									1:Falling
										and
								()		Rising
			I7LE	I6LE	I5LE	I4LE	I3LE	12LE	I1LE	IOLE
	割り込み	<b>-</b>				R)	W (//			
IIMC1	入力モード	FAH	0	0	0	0	/0/	0	0	0
	制御 1	(RMW 禁)	INT7	INT6	INT5	INT4	INT3	INT2	INT1	INT0
			0:Edge	0:Edge	0:Edge	0:Edge	0:Edge	0:Edge	0:Edge	0:Edge
			1:Level	1:Level	1:Level	1:Level	1:Level	1:Level	1:Level	1:Level
			17EDGE	I6EDGE	I5EDGE	14EDGE	13EDGE	12EDGE	MEDGE	10EDGE
			_			R/		$\sim$		
	割り込み	FBH	0	0	0	(0/)	0	0	<u>0</u>	0
IIMC2	入力モード	(RMW 禁)	INT7 0:Rising	INT6 0:Rising	INT5 0:Rising	INT4 0:Rising	INT3 \Q 0:Rising	INT2 0:Rising	INT1 0:Rising	INT0 0:Rising
	制御 2	,	/High	/High	/High	/High	/High	/High	/High	/High
			1:Falling	1:Falling	1:Falling	1:Falling	1:Falling	1:Falling	1:Falling	1:Falling
			/Low	/Low	/Low	/Low	/Low C	/Low	/Low	/Low
							IBLE	<b>HÁLE</b>	I9LE	I8LE
	割り込み							R/	W	
IIMC3	入力モード	10EH		$\mathcal{A}$				0	0	0
IIIVIOO	制御3	(RMW 禁)					INTB	INTA	INT9	INT8
		ا اسار			$\rightarrow$		0:Edge	0:Edge	0:Edge	0:Edge
							1:Level	1:Level	1:Level	1:Level
			$\rightarrow$	$\mathcal{J}$			IBEDGE	IAEDGE	I9EDGE	18EDGE
				~ \				R/		_
	割り込み	10FH					0	0	0	0
IIMC4	入力モード	(RMW 禁)					INTB	INTA	INT9	INT8
	制御 4	(	(			<b>1</b>	0:Rising	0:Rising	0:Rising	0:Rising
				^	(7/		/High 1:Falling	/High 1:Falling	/High 1:Falling	/High 1:Falling
							/Low	/Low	/Low	/Low

注 1: INTO~INTB 端子のモードをレベルからエッジに切り替える場合(<lxLE>を'1'から'0'へ)、INTO~INTB を禁止してから切り替えてください。

INTO の設定例:

\DI

LD (HMC2), XXXXXXX0B

;レベルからエッジに切り替える

LD (INTCLR), OAH

;割り込み要求フラグをクリア

NOP NOP ;EIの実行をウェイト

NOP

EI

X = Don't care; "-" = No change.

注 2: 外部割り込みの入力パルス幅にはスペックがあります。「4.電気的特性」を参照して下さい。

# 外部割り込み端子 機能(1/2)

割り込み	端子名	モード	前子 (機能(1/2) 設定方法
		<b>イ</b> ̄ 立ち上がり エッジ	<i0le> = 0,<i0edge> = 0</i0edge></i0le>
IN ITO	550	<b>\</b> 立ち下りエッジ	<i0le> = 0, <i0edge> = 1</i0edge></i0le>
INT0	PF0	プ <sup>●</sup> □ High レベル	<i0le> = 1,<i0edge> = 0</i0edge></i0le>
		ユ <b>、</b> Low レベル	<i0le> = 1,<i0edge> = 1</i0edge></i0le>
		<b>/</b> 立ち上がり エッジ	<i1le> = 0,<i1edge> = 0</i1edge></i1le>
	550	<b>\</b> 立ち下りエッジ	< 11LE> = 0,< 1EDGE> = 1
INT1	PF2	プ <sup>●</sup>	<l11le> = 1,<l1edge> = 0</l1edge></l11le>
		ユ <b>・</b> Low レベル	<i1le> = 1,<i1edge> = 1</i1edge></i1le>
		<b>イ</b> ̄ 立ち上がり エッジ	<i2le> = 0,<i2edge> = 0</i2edge></i2le>
INITO	DE4	̄┪_ 立ち下りエッジ	< 2LE> = 0,< 2EDGE> = 1
INT2	PF4	プ <sup>◆</sup> ──  ──  High レベル	< 2LE> = 1, < 2EDGE> = 0
		→ Low レベル	<i2le> = 1,<i2edge> = 1</i2edge></i2le>
		<b>イ</b> ̄ 立ち上がり エッジ	<l3le> = 0,<l3edge> = 0</l3edge></l3le>
INITO	DEC	̄ <b>√</b> _ 立ち下りエッジ	< 3LE> = 0,< 3EDGE> = 1
INT3	PF6	プ <sup>*</sup> High レベル	< 3LE> = 1,< 3EDGE> = 0
		→ Low レベル	<i3le> = 1,<i3edge> = 1</i3edge></i3le>
		立ち上がり エッジ	< 4LE> = 0,< 4EDGE> = 0
INIT 4	DI CO	̄√_ 立ち下りエッジ	<i4le> = 0,<i4edge> = 1</i4edge></i4le>
INT4	PK0	プ・  High レベル	< 4LE> = 1,< 4EDGE> = 0
		ユ・ケ Low レベル	<l4le> = 1,<l4edge> = 1</l4edge></l4le>
		立ち上がり エッジ	<i5le> = 0,<i5edge> = 0</i5edge></i5le>
INITE	DICA	立ち下りエッジ	< 5LE> = 0,< 5EDGE> = 1
INT5	PK1	## High レベル	<l5le> = 1,<l5edge> = 0</l5edge></l5le>
		Tow レベル	<l5le> = 1,<l5edge> = 1</l5edge></l5le>
		立ち上がり エッジ	<l6le> = 0,<l6edge> = 0</l6edge></l6le>
INITO	DICO	̄√_ 立ち下りエッジ	<l6le> = 0,<l6edge> = 1</l6edge></l6le>
INT6	PK2	High レベル	<l6le> = 1,<l6edge> = 0</l6edge></l6le>
$\wedge$		ユ・C Low レベル	<i6le> = 1,<i6edge> = 1</i6edge></i6le>
		立ち上がりエッジ	<i7le> = 0,<i7edge> = 0</i7edge></i7le>
		→ 立ち下りエッジ	<i7le> = 0,<i7edge> = 1</i7edge></i7le>
INT7	PK3	プ・七 High レベル	<i7le> = 1,<i7edge> = 0</i7edge></i7le>
		ユ <b>・</b> 厂 Low レベル	< 7LE> = 1,< 7EDGE> = 1
		<b>/</b> 立ち上がり エッジ	<i8le> = 0,<i8edge> = 0</i8edge></i8le>
	<b>D</b> 144	立ち下りエッジ	<i8le> = 0,<i8edge> = 1</i8edge></i8le>
INT8	PK4	プ <sup>・</sup> 匸 High レベル	<i8le> = 1,<i8edge> = 0</i8edge></i8le>
	<u> </u>	ユ <b>。</b> ፫ Low レベル	< 8LE> = 1,< 8EDGE> = 1
1 !		I	ı

外部割り込み端子 機能(2/2)

割り込み	端子名		モード	設定方法												
			立ち上がり エッジ	<i9le> = 0,<i9edge> = 0</i9edge></i9le>												
INITO	DICE	7	立ち下りエッジ	<l9le> = 0,<l9edge> = 1</l9edge></l9le>												
INT9	Г9 PK5	<b></b>	High レベル	<l9le> = 1,<l9edge> ≠ 0</l9edge></l9le>												
		<b>→</b>	Low レベル	<l9le> = 1,<l9edge> = 1</l9edge></l9le>												
		1	立ち上がり エッジ	<iale> = 0,<iaedge> = 0</iaedge></iale>												
INITA	PK6	PK6	<del> </del>	立ち下りエッジ	<iale> = 0,<iaedge> = 1</iaedge></iale>											
INTA			PK6	PK6	PK6	PK6	PK6	PK6	PK6	PK6	PK6	PK6	PKb	PK6	PK6	7
		<b>→</b>	Low レベル	<iale> = 1,<iaedge> = 1</iaedge></iale>												
		1	立ち上がり エッジ	<ible> = 0,<ibedge> = 0</ibedge></ible>												
INITE	DIZZ	<del> </del>	立ち下りエッジ	<ible> = 0,<ibedge> = 1</ibedge></ible>												
INTB	PK7	<b>→</b> \	High レベル	<ible> = 1 <ibedge> = 0</ibedge></ible>												
		<b>→</b>	Low レベル	<ible> = 1, <ibedge> = 1</ibedge></ible>												

## (3) 割り込み制御

Symbol	NAME	アドレス	7	6	5	4	3	2	1	0
				DP49SEL	DP48SEL	DP47SEL	DP39SEL	DP37SEL	DP26SEL	DP24SEL
			_				R/W			
				0	0	0	0	0	0	0
	割り込み	10CH		0:INTTB50	0:INTTB40	0:INTTB30	0:INTB	0:JNTA	0:INTTA7	0:INTTA5
INTSEL	兼用	(RMW 禁)		割り込み	割り込み	割り込み	割り込み	割り込み	割り込み	割り込み
	選択	,		有効	有効	有効	無効	無効	有効	有効
				1:INTTB51	1:INTTB41	1:INTTB31	1:INTB	1:INTA	1:INT9	1:INT8
				割り込み	割り込み	割り込み	割り込み	割り込み	割り込み	割り込み
				有効	有効	有効	有効	有効	有効	有効
					TBOF5ST	TBOF4ST	TBOF3ST	TBOF2ST	TBOF1ST	TBOF0ST
							R	W		
					0	0	9	0	0	0
					Read 時	Read 時	Read 時	Read 時	Read 時	Read 時
	割り込み	10DH			0:割り込み	0:割り込み	0:割り込み	0:割り込み	0:割り込み	0:割り込み
INTST	発生	(RMW 禁)			発生なし	発生なし	発生なし	発生なし	発生なし	発生なし
	フラグ	,			1:割り込み	1:割り込み	1:割り込み	1:割り込み	1:割り込み	1:割り込み
					発生あり	発生あり	発生あり	発生あり	発生あり	発生あり
					Write 時	Write 時	Write 時	Write 時	Write 時	Write 時
					0:"0"クリア	0:"0"クリア	0:"0"クリア	0:"0"クリア	0:"0"クリア	0:"0"クリア
					1:Don't care	1:Don't care	1:Don't care	1:Don't care	1:Don't care	1:Don't care
			-				IR3LE	☐R2LE	IR1LE	IR0LE
			W		$\mathcal{A}(\mathcal{N})$	~		R/	W	
	SIO		0					1	1	1
	割り込み	F5H	"1"をライ				0:INTRX3	0:INTRX2	0:INTRX1	0:INTRX0
SIMC	モード	(RMW禁)	トしてく				エッジ	エッジ	エッジ	エッジ
	制御		ださい		))		₹ <u>/</u> /ド	モード	モード	モード
						^	1:INTRX3	1:INTRX2	1:INTRX1	1:INTRX0
				$( \  \  )$			レベル	レベル	レベル	レベル
					<		モード	モード	モード	モード

注 1:割り込みテーブルのデフォルトプライオリティ 24、26、47~49 は割り込み要因を兼用しています。 同時に割り込みを使用することはできませんので、INTSEL レジスタにて使用する割り込み要因を選択する必要があります。

注2:割り込みテーブルのデフォルトプライオリティ50は割り込み要因を兼用しています。このデフォルトプライオリティ50に割り付けられた割り込み要因は同時に使用することができます。どの割り込みが発生したかはINTSTレジスタにて割り込み発生フラグを確認してください。

注3:割り込み兼用選択レジスタ(INTSEL)を切り替えて使用する場合は、割り込みレベル設定レジスタの割り込み要求フラグを、割り込みクリア制御レジスタ(INTCLR)にてクリア後使用して下さい。 又、割り込みレベル設定レジスタの割り込み要求レベルも所望のレベルに再設定して下さい。

注 4:割り込みを使用する場合は、必ず SIMC レジスタのビット 7 に"1"をライトして下さい。

### (4) 割り込み要求フラグクリアレジスタ

割り込み要求フラグのクリアは、INTCLR レジスタにマイクロ DMA 起動ベクタを書く事で行います。 例えば、INT0割り込みフラグをクリアする場合、DI 命令後に下記のレジスタ操作を行います。

INTCLR ← 0AH INTO 割り込み要求フラグのクリア

Symbol	NAME	アドレス	7	6	5	4	3	2	1	0	
	割り込み		ı		-	-	1	(-)>	-	-	
INTCLR	カリア	F8H				1	N				
INTOLK	/ / /	(RMW 禁)	0	0	0	0	0	$\nearrow \bigcirc 0$	0	0	
	制御			割り込みベクタ							


### (5)マイクロ DMA スタートベクタレジスタ

マイクロ DMA 処理をどの割り込み要因に割り当てるかを選択するレジスタです。このレジスタに設定されたベクタ値と一致するマイクロ DMA 起動ベクタを持つ割り込み要因をマイクロ DMA 起動要因として割り当てます。

マイクロ DMA 転送カウンタが"0"になると、割り込みコントローラにそのチャネルに相当するマイクロ DMA 転送終了割り込みが伝えられるとともに、このマイクロ DMA 起動ベクタレジスタはクリアされ、そのチャネルのマイクロ DMA 起動要因がクリアされますので、引き続きマイクロ DMA 処理をさせたい場合は、マイクロ DMA 転送終了割り込み処理の中で、再度このマイクロ DMA 起動ベクタレジスタをセットする必要があります。

また、複数チャネルのマイクロ DMA 起動ベクタレジスタに同一ベクタが設定されている場合は、チャネル番号の小さい方が優先されます。

したがって、2 チャネルのマイクロ DMA 起動ベクタレジスタに同一ベクタが設定されている場合、チャネル番号の小さいチャネルがマイクロ DMA 転送終了になるまで実行され、そのチャネルのマイクロ DMA 起動ベクタを再度設定しなければ、その後のマイクロ DMA 起動はチャネル番号の大きいチャネルに移行します。(マイクロ DMA のチェーン)



Symbol	NAME	アドレス	7	6	5	4	3	2	1	0
	DMA0						DMA0 起	動ベクタ		
DMA0V	DIMAU 起動	100H			DMA0V5	DMA0V4	DMA0V3	DMA0V2	DMA0V1	DMA0V0
DIVIAUV	ベクタ	10011					R/	W		
	'//				0	0	0 ^	0	0	0
	DMA1						DMA1 起	動べクタ		
DMA1V	起動	101H			DMA1V5	DMA1V4	DMA1V3	DMA1V2	DMA1V1	DMA1V0
DIVIATV	ベクタ	10111					R/	w ) /		
	.,,				0	0	0	0	0	0
	DMA2					$\wedge$	DMA2 起	動ベクタ		
DMA2V	起動	102H			DMA2V5	DMA2V4	DMA2V3	DMA2V2	DMA2V1	DMA2V0
DIVIAZV	ベクタ	10211					R/	W		
					0	0	0	0	0	0
	DMA3						DMA3 起	動ベクタ		
DMA3V	起動	103H			DMA3V5	DMA3V4	DMA3V3	DMA3V2	DMA3V1	DMA3V0
DIVINOV	ベクタ	10011			,		R/			
	, ,				0 (	(//0	0	(0)	0	0
	DMA4						DMA4 起	動べクタ/	))	
DMA4V	起動	104H			DMA4V5	DMA4V4	DMA4V3	DMA4V2	DMA4V1	DMA4V0
D.11.11 (11)	ベクタ						(R/	W	1	1
					(0)	0	0	)) 0	0	0
	DMA5			$\checkmark$		1	DMA5起	動ベクタ	1	
DMA5V	起動べ	105H		The state of the s	DMA5V5	DMA5V4	DMA5V3	DMA5V2	DMA5V1	DMA5V0
2	クタ						R/		1	1
					0 (	( 0	0	0	0	0
	DMA6		4		/		DMA6 起	動ベクタ	1	1
DMA6V	起動	106H		X	DMA6V5	DMA6V4	DMA6V3	DMA6V2	DMA6V1	DMA6V0
	ベクタ				^		R/			1
					0	0	0	0	0	0
	DMA7				7/	3)	DMA7 起		T	T
DMA7V	起動	107H			DMA7V5	DMA7V4	DMA7V3	DMA7V2	DMA7V1	DMA7V0
	ベクタ		<i>Y</i>			~	R/			
		(/ )			(//01)	0	0	0	0	0

## (6) マイクロDMAのバースト指定

マイクロ DMA 処理はバースト指定を行うことにより、1 回のマイクロ DMA 起動で転送カウンタ・レジスタがゼロになるまで、連続転送を行う事が可能です。下記に示す DMAB レジスタのマイクロ DMA チャネルに対応するビットを"1"にすることで、バースト指定できます。

Symbol	NAME	アドレス	7	6	5	4	3	2	1	0
	DMA		DBST7	DBST6	DBST5	DBST4	DBST3	DBST2	DBST1	DBST0
DMAB	バースト	108H				R/	W			
	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		0	0	0	0	00	^ O	0	0



### (7)注意事項

本 CPU は、命令実行ユニットとバスインタフェースユニットが別れています。そのため、割り込みが発生する直前に、その割り込みコントローラの割り込み要求フラグをクリアする命令をフェッチした場合、CPU が割り込みを受け付けて、割り込みベクタをリードするまでの間に、その割り込み要求フラグをクリアする命令(注)を実行するということがありえます。この場合、CPU は要因消滅ベクタ"0004H"を読み込み、FFFF04H 番地の割り込みベクタをリードします。

上記の現象を回避するため、割り込み要求フラグをクリアするときは、DI 命令の後にクリアする命令を置くようにして下さい。また、再び割り込みイネーブルに設定する場合は EI 命令を実行してください。なお、EI 命令はクリア命令後、3 命令(例: "NOP"が 3 回)以上実行された後に実行してください。クリア命令後すぐに EI 命令を置くと、割り込み要求フラグがクリアされる前に、割り込みイネーブルになってしまうことがあります。

また、POP SR 命令により割り込みマスクレベル (ステータスレジスタ SR の<IFF2:0>) を書き替えるときは、かならず DI 命令により割り込みを禁止した後に POP SR 命令を実行してください。

さらに、以下の2点は例外の回路になっていますので注意が必要です。

能はキャンセルされ、周辺割り込み要求がそのままフリップフロップの S 入力を素通りし、Q 出力になります。モード変更(エッジ→レベル)を行った場合、以前の割り込み要求フラグは、自動的にクリアされます。 INTOを"0"から"1"にすることによって、CPUが割り込み応答シーケンスに入ったときは、その割り込み応答シーケンスが完了するまで INTOを"1"のままにしておく必要があります。また、INTO~INTBのレベルモードを HALT の解除に使用する場合も一度"0"から"1"にしたら、HALT が解除されるまで必ず"1"に保持しておく必要があります。(ノイズによって途中で"0"が入ることがないようにしてください)レベルモードからエッジモードへ切り替えたとき、そのレベルモード時に受け付けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグをクリア		- ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) (
入力を素通りし、Q 出力になります。モード変更(エッジ→レベル)を行った場合、以前の割り込み要求フラグは、自動的にクリアされます。  INTOを"0"から"1"にすることによって、CPUが割り込み応答シーケンスに入ったときは、その割り込み応答シーケンスが完了するまで INTOを"1"のままにしておく必要があります。また、INTO~INTBのレベルモードを HALT の解除に使用する場合も一度"0"から"1"にしたら、HALT が解除されるまで必ず"1"に保持しておく必要があります。(ノイズによって途中で"0"が入ることがないようにしてください)レベルモードからエッジモードへ切り替えたとき、そのレベルモード時に受け付けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグを以下にシーケンスでクリアしてください。例)INTOの割り込み要求フラグをクリア		エッジタイプの割り込みでないため、割り込み要求用フリップフロップ機
に場合、以前の割り込み要求フラグは、自動的にクリアされます。  INTOを"0"から"1"にすることによって、CPUが割り込み応答シーケンスに入ったときは、その割り込み応答シーケンスが完了するまで INTO を"1"のままにしておく必要があります。また、INTO~INTBのレベルモードを HALT の解除に使用する場合も一度"0"から"1"にしたら、HALT が解除されるまで必ず"1"に保持しておく必要があります。(ノイズによって途中で"0"が入ることがないようにしてください)レベルモードからエッジモードへ切り替えたとき、そのレベルモード時に受け付けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグを以下にシーケンスでクリアしてください。例)INTOの割り込み要求フラグをクリア		能はキャンセルされ、周辺割り込み要求がそのままフリップフロップの S
INTOを"0"から"1"にすることによって、CPUが割り込み応答シーケンスに入ったときは、その割り込み応答シーケンスが完了するまで INTOを"1"のままにしておく必要があります。また、INTO~INTBのレベルモードを HALT の解除に使用する場合も一度"0"から"1"にしたら、HALT が解除されるまで必ず"1"に保持しておく必要があります。(ノイズによって途中で"0"が入ることがないようにしてください)レベルモードからエッジモードへ切り替えたとき、そのレベルモード時に受け付けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグを以下にシーケンスでクリアしてください。例)INTOの割り込み要求フラグをクリア		入力を素通りし、Q 出力になります。モード変更(エッジ→レベル)を行っ
ときは、その割り込み応答シーケンスが完了するまで INTO を"1"のままにしておく必要があります。また、INTO~INTBのレベルモードを HALT の解除に使用する場合も一度"0"から"1"にしたら、HALT が解除されるまで必ず"1"に保持しておく必要があります。(ノイズによって途中で"0"が入ることがないようにしてください)レベルモードからエッジモードへ切り替えたとき、そのレベルモード時に受け付けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグを以下にシーケンスでクリアしてください。例)INTOの割り込み要求フラグをクリア		た場合、以前の割り込み要求フラグは、自動的にクリアされます。
必要があります。また、INTO~INTBのレベルモードを HALT の解除に使用する場合も一度"0"から"1"にしたら、HALT が解除されるまで必ず"1"に保持しておく必要があります。(ノイズによって途中で"0"が入ることがないようにしてください)レベルモードからエッジモードへ切り替えたとき、そのレベルモード時に受け付けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグを以下にシーケンスでクリアしてください。例)INTOの割り込み要求フラグをクリア		INTO を"0"から"1"にすることによって、CPU が割り込み応答シーケンスに入った
合も一度"0"から"1"にしたら、HALT が解除されるまで必ず"1"に保持しておく必要があります。(ノイズによって途中で"0"が入ることがないようにしてください) レベルモード からエッジモードへ切り替えたとき、そのレベルモード時に受け付けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグを以下にシーケンスでクリアしてください。例) INTO の割り込み要求フラグをクリア		ときは、その割り込み応答シーケンスが完了するまで INTO を"1"のままにしておく
INTO~INTBのレベルモード があります。(ノイズによって途中で"0"が入ることがないようにしてください)レベルモード からエッジモードへ切り替えたとき、そのレベルモード時に受け付けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグを以下にシーケンスでクリアしてください。例)INTOの割り込み要求フラグをクリア		必要があります。また、INTO~INTBのレベルモードを HALT の解除に使用する場
INTO の割り込み要求フラグをクリア		合も一度"0"から"1"にしたら、HALTが解除されるまで必ず"1"に保持しておく必要
レベルモードがらエッシモートへ切り替えたとき、そのレベルモード時に受け付けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグを以下にシーケンスでクリアしてください。 例)INTOの割り込み要求フラグをクリア	INITO - INITO A	があります。(ノイズによって途中で"0"が入ることがないようにしてください)
を以下にシーケンスでクリアしてください。 例)INTOの割り込み要求フラグをクリア		レベルモードからエッジモードへ切り替えたとき、そのレベルモード時に受け付
例)INTOの割り込み要求フラグをクリア	レベルモート	けた割り込み要求フラグは、クリアされません。そのため、割り込み要求フラグ
		を以下にシーケンスでクリアしてください。
		例)INTOの割り込み要求フラグをクリア
LD (HMC2),00H ; レベルからエッジへ切り替える		LD (HMC2),00H / レベルからエッジへ切り替える
LD (INTCLR),0AH ; INTO割り込み要求フラグをクリア		LD (INTCLR),0AH 、INTO割り込み要求フラグをクリア
NOP ; Elの実行をウェイト		NOP ; Elの実行をウェイト
NOP		
NOP	^ ^	
El		=:
		レベルモード時、割り込み要求用フリップフロップをクリアするには、リセット
┃ INTRX0~INTRX3 ┃動作 または、シリアルチャネルの受信バッファをリードする必要があります。	INTRX0~INTRX3	
命令によるクリアはできません。		命令によるクリアはできません。

注: 下記の命令および端子変化も、この割り込み要求フラグをクリアする命令に相当します。

INTO~INTB: エッジモードで割り込み要求発生後のレベルモードへの切り替え命令

レベルモードでの割り込み要求発生後の端子入力変化("H"→"L")

INTRX0~INTRX3: 受信バッファをリードする命令

## (8)割り込み要因の兼用について

下記の割り込み要因については、割り込みを兼用しています。使用する場合は注意が必要となります。

#### 1)INT8/INTTA5

割り込みテーブル/割り込みレベル設定レジスタを兼用しています。そのため、同時に使用することはできません。マイクロ DMA 起動もどちらか片方のみ使用可能となります。使用する割り込み要因の切り替えを行うには、INTSEL<DP24SEL>を設定する必要があります。

INTSEL<DP24SEL>を"1"に設定すると INTTA5(8 ビットタイマ 5)の割り込みが発生しても消滅します。INTSEL<DP24SEL>を"0"に設定すると INT8(INT8 端子入力)の割り込みが発生しても消滅します。

#### 2)INT9/INTTA7

割り込みテーブル/割り込みレベル設定レジスタを兼用しています。そのため、同時に使用することはできません。マイクロ DMA 起動もどちらか片方のみ使用可能となります。使用する割り込み要因の切り替えを行うには、INTSEL<DP26SEL>を設定する必要があります。

INTSEL<DP26SEL>を"1"に設定すると INTTA7(8 ビットタイマ 7)の割り込みが発生しても消滅します。 INTSEL<DP26SEL>を"0"に設定すると INT9(INT9 端子入力)の割り込みが発生しても消滅します。

#### 3)INTTB31/INTTB30

割り込みテーブル/割り込みレベル設定レジスタを兼用しています。そのため、同時に使用することはできません。マイクロ DMA 起動もどちらか片方のみ使用可能となります。使用する割り込み要因の切り替えを行うには、INTSEL<DP47SEL>を設定する必要があります。

INTSEL<DP47SEL>を"1"に設定すると INTTB30(16 ビットタイマ 3)の割り込みが発生しても消滅します。INTSEL<DP47SEL>を"0"に設定すると INTTB31(16 ビットタイマ 3)の割り込みが発生しても消滅します。

## 4)INTTB41/INTTB40

割り込みテーブル/割り込みレベル設定レジスタを兼用しています。そのため、同時に使用することはできません。マイクロ DMA 起動もどちらか片方のみ使用可能となります。使用する割り込み要因の切り替えを行うには、INTSEL<DP48SEL>を設定する必要があります。

INTSEL<DP48SEL>を"1"に設定すると INTTB40(16 ビットタイマ 4)の割り込みが発生しても消滅します。INTSEL<DP48SEL>を"0"に設定すると INTTB41(16 ビットタイマ 4)の割り込みが発生しても消滅します。

## 5)INTTB51/INTTB50

割り込みテーブル/割り込みレベル設定レジスタを兼用しています。そのため、同時に使用することはできません。マイクロ DMA 起動もどちらか片方のみ使用可能となります。使用する割り込み要因の切り替えを行うには、INTSEL<DP49SEL>を設定する必要があります。

INTSEL<DP49SEL>を"1"に設定すると INTTB50(16 ビットタイマ 5)の割り込みが発生しても消滅します。 INTSEL<DP49SEL>を"0"に設定すると INTTB51(16 ビットタイマ 5)の割り込みが発生しても消滅します。

割り込み要因を切り替える場合は、以下の手順で切り替えを行ってください。

割り込みレベル設定レジスタを割り込み要求禁止に設定し、割り込み要求フラグをクリアする。割り込み 兼用選択レジスタを使用する割り込み要因に設定する。割り込みレベル設定レジスタに割り込みレベルを 設定する。

# 3.5 ポート機能

TMP92CM27 は 表 3.5.1に示すような汎用入出力ポート機能だけでなく、内部の CPU や内蔵 I/O の入出力機能も持っています。表 3.5.2 ポート機能に各ポート端子の機能を、入出力ポート設定一覧表に各端子の設定方法を示します。

表 3.5.1 ポート機能(R: PD = プログラマブルプルダウン抵抗付, U = プルアップ抵抗付) (1/2)

ポート名	ピン名称	ピン数	方向	R	入出力 設定	内蔵機能用ピン名称
ポート 1	P10 ~ P17	8	入出力	_	ビット	D8 ~ D15
ポート 6	P60 ~ P67	8	入出力	_	ビット 〈	A16 ~ A23)
	P71	1	入出力	U	ビット	WRLL
	P72	1	入出力	U	ビット	WRLU
	P73	1	入出力	_	ビット	R/W
ポート 7	P74	1	入出力	U	ビッド	SRWR
	P75	1	入出力	U	ビット	SRLLB
	P76	1	入出力	U	圧シて))	SRLUB
	P77	1	入出力	-	にらす	WAIT
ポート 8	P80	1	出力	- /	(固定)	CS0
	P81	1	出力	7	(固定)	CS1
	P82	1	出力		(固定)	CS2
	P83	1	出力		〉 (固定)	CS3 /SDCS
	P84	1	出力	_/	(固定)	CS4
	P85	1	出力	<b>/</b>	(固定)	C\$5 / WDTOUT
	P86	1	入出力	) –	ビット	BUSRQ
	P87	1	入出力	-	ビット	BUSAK
ポート 9	P90	1((	出力	_	(固定)	SDWE
	P91		出力	-	(固定)	SDRAS
	P92	(1)	出力	-	(固定)	SDCAS
	P93/	1	出力	(-(/)	(固定)	SDLLDQM
	P94	1	出力	_/	(固定)	SDLUDQM
	P95	1	出力		(固定)	SDCKE
^	P96	1	出力	_	(固定)	SDCLK
ポートA	PA0	1	入出力	$\searrow$	ビット	RXD0
	PA1	1	入出力	_	ビット	TXD0
\ ((	PA2	1	入出力	_	ビット	SCLK0/CTS0
	PA3	1	入出力	_	ビット	RXD1
	PA4	7 1	人出力	_	ビット	TXD1
	PA5	1	入出力	_	ビット	SCLK1/CTS1
ポートC	PC0	1>	入出力	_	ビット	SO0/SDA0
	PC1	1	入出力	_	ビット	SI0/SCL0
	PC2	1	入出力	_	ビット	SCK0
	PC3	1	入出力	_	ビット	SO1/SDA1
	PC4	1	入出力	_	ビット	SI1/SCL1
	PC5	1	入出力	_	ビット	SCK1

表 3.5.1 ポート機能(R: PD = プログラマブルプルダウン抵抗付, U = プルアップ抵抗付) (2/2)

ポート名	ピン名称	ピン数	方向	R	入出力 設定	内蔵機能用ピン名称
ポート D	PD0	1	入出力	_	ビット	HSSI0
	PD1	1	入出力	_	ビット	HSSO0
	PD2	1	入出力	_	ビット	HSCLK0
	PD3	1	入出力	_	ビット	RXD2
	PD4	1	入出力	_	ビット	TXD2
	PD5	1	入出力	_	ビット	SCLK2/CTS2
ポートF	PF0	1	入出力	_	ビット 🔷	TAOIN/INTO
	PF1	1	入出力	_	ビット	TA1OUT
	PF2	1	入出力	_	ビット	TA2IN/INT1
	PF3	1	入出力	_	ビット	TA3OUT
	PF4	1	入出力	_	ビット	TA4IN/INT2
	PF5	1	入出力	_	ビット	TA5OUT
	PF6	1	入出力	_	ピット)	TA6IN/INT3
ポートJ	PJ0	1	入出力	_	ピット	TB0OUT0
	PJ1	1	入出力	-(	ビット	TB0OUT1
	PJ2	1	入出力	9(	ビット	TB1OUTO
	PJ3	1	入出力/	~	ビット	TB1OUT1
	PJ4	1	入出力		ビット	TB2OUT0/TB4OUT0
	PJ5	1	入出力	(A)	ビット	TB2OUT1/TB4OUT1
	PJ6	1	入出力	_	ビット	TB3OUT0/TB5OUT0
	PJ7	1	入出力	-	ビット	TB3OUT1/TB5OUT1
ポート K	PK0	1	入力	_	(固定)	TB0IN0/INT4
	PK1	1((	<mark>እ</mark> ታ	_	(固定)	TB0IN1/INT5
	PK2	1	<b>一入力</b>	-	(固定)	TB1IN0/INT6
	PK3	((/)1/\)	入力	- <	(固定)	TB1IN1/INT7
	PK4	(1)	入力	(7)	(固定)	TB2IN0/INT8
	PK5	1	入力	$\bigvee$	) (固定)	TB2IN1/INT9
	PK6	1	入力	1	(固定)	TB3IN0/INTA
	PK7	) 1	X		(固定)	TB3IN1/INTB
ポートL◇	PL0	1	入出力	_	ビット	PG00/RXD3
	(PL1)	1	入出力	× –	ビット	PG01/TXD3
	PL2	1 2	入出力	_	ビット	PG02/SCLK3/ CTS3
	PL3	1	入出力	_	ビット	PG03/TA7OUT
	PL4	((1	入出力	_	ビット	PG10/HSSI1
	PL5		入出力	_	ビット	PG11/HSSO1
	PL6	1	入出力	_	ビット	PG12/HSCLK1
	PL7	1	入出力	_	ビット	PG13
ポート M	PM0~PM7		入力	_	(固定)	ANO~AN7/KIO~KI7
ポート N	PN0~PN2	3	入力		(固定)	AN8~AN10
	PN3	1	入力	_	(固定)	AN11/ ADTRG

表 3.5.2 I/O ポート設定一覧表(1/7)

X: Don't care

	X 0.0.2 .7 0 ·	F 1602 923(111)	ı			
ポート	ピン名称	仕様			レジスタ	
			Pn	PnCR	PnFC	PnFC2
ポート 1	P10~P17	入力ポート	Х	0	0	
		出力ポート	Х	1((		なし
		D8~D15 バス	Χ	X		
ポート 6	P60~P67	入力ポート	X	(0)	0	
		出力ポート	X	(1)		なし
		A16~A23 出力	X	X	1	
ポート 7	P71	入力ポート(プルアップ無)	0	0	0	
		入力ポート(プルアップ有)	1>>	0	O((	
		出力ポート	X	1	20	
		WRLL	) ) X	<b>⊘</b> 1	$(0)_{//}$	
	P72	入カポート(プルアップ無)	0	0	0,0	)/
		入力ポート(プルアップ有)	1	0	0	
		出力ポート	Χ	4/	0	
		WRLU	X	7/4	1	
	P73	入力ポート	X	O	0	
		出力ポート	X	1	0	
		R/W	X	1	1	
	P74	入力ポート(プルアップ無)	0	0	0	
		入力ポート(プルアップ有)	1	0	0	なし
		出力ポート	Х	1	0	なし
		SRWR	Х	1	1	
	P75	入力ポート(プルアップ無)	0	0	0	
		入力ポート(プルアップ有)	1	0	0	
		出力ポート	Х	1	0	
^	$\nearrow$	SRLLB	Х	1	1	
	P76	入力ポート(プルアップ無)	0	0	0	
		入カポート(プルアップ有)	1	0	0	
		出カポート	Х	1	0	
		SRUB	Х	1	1	
	P77	入力ポート	Х	0	0	
		出力ポート	Х	1	0	
		WAIT	Х	0	1	

表 3.5.2 I/O ポート設定一覧表(2/7)

X: Don't care

ポート	ピン名称	仕様		入出力	レジスタ	
			Pn	PnCR	PnFC	PnFC2
ポート 8	P80	出力ポート	Х		0	なし
		CS0 出力	Х		1	
	P81	出力ポート	Х		_)9′	
		CS1 出力	X	なし	1	
	P82	出力ポート	X		0	
		CS2 出力	X	1	1	
	P83	出力ポート	X		0	0
		CS3 出力	X		1	0
		SDCS 出力	X		(1)	<u> </u>
		設定禁止	)) X		0)//	1
	P84	出力ポート	Χ		O	/なし
		CS4 出力	Χ	(0)	7	
	P85	出力ポート	X		0	0
		CS5 出力	X(()	// 5)	1	0
		WDTOUT 出力	X		1	1
		設定禁止	X		0	1
	P86~P87	入力ポート	X	0	0	なし
		出力ポート	X	1	0	
	P86	BUSRQ	Χ	0	1	
	(	設定禁止	Χ	1	1	
	P87	BUSAK	Χ	1	1	
	( )-	設定禁止	Χ	0	1	
ポート 9	P90~P96	出力ポート	Χ	なし	0	なし
	P90	SDWE	Χ		1	
	P91	SDRAS	Х		1	
	P92	SDCAS	Х		1	
	P93	SDLLDQM	Х		1	
	P94	SDLUDQM	Х		1	
	P95	SDCKE	Х		1	
	P96	SDCLK	Х		1	
	1	*				

表 3.5.2 I/O ポート設定一覧表(3/7)

X: Don't care

		, , , , , , , , , , , , , , , , , , ,		7 Ш 🛨	しぶっゟ	
ポート	ピン名称	仕様	Pn	PnCR	レジスタ PnFC	PnFC2
ポート A	PA0	入力ポート	Х	0	0	なし
		出力ポート	Х	1	0	
		RXD0 入力	Х	0	)1>	
	PA1	入力ポート	Х	0	0	0
		出力ポート	√X	(/1/ \)	0	0
		TXD0 出力	X		1	0
		TXD0(オープンドレイン)出力	X	\1	1	1
	PA2	入力ポート	X	J)0	0	なし
		出力ポート	X	1	0	
		SCLK0/CTS0 入力	X	0	7	
		SCLK0 出力	X	1		$\supset$
	PA3	入力ポート	)) x	⟨0	0/	なし
		出力ポート	Х	1	\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \	
		RXD1 入力	Χ	0	) />	
	PA4	入力ポート	X	9	) 0	0
		出力ポート	X	2)1~	0	0
		TXD1 出力	X( (/	/ (1)	1	0
		TXD1(オープンドレイン)出力	X	$\subseteq$ 1	1	1
	PA5	入力ポート	X	0	0	なし
		出力ポート	X))	1	0	
		SCLK1/CTS1入力	X	0	1	
		SCLK1 出力	Х	1	1	
ポート C	PC0	入力ポート	Х	0	0	0
	1	出力ポート	Х	1	0	0
		800 出力	Х	0	1	0
	// ) \	SDA0 入出力	Х	1	1	0
		SO0(オープンドレイン)出力	Х	0	1	1
		SDA0(オープンドレイン)入出力	Х	1	1	1
A	PC1	入力ポート	X	0	0	0
	K .	出力ポート	X	1	0	0
4		SIO 入力	X	0	1	0
_ ((		SCL0 入出力	X	0	1	1
	DC2 *	SCL0(オープンドレイン)入出力	X	1	1	1
	PC2	入力ポート	X	0	0	なし
		出力ポート	X	1	0	
	\\\\	SCK0 入力	X	0	1	
		SCK0 出力	_ ^	ı	l I	

表 3.5.2 I/O ポート設定一覧表(4/7)

X: Don't care

ポート C PC3	ポート	ピン名称	仕様		入出力	レジスタ	
出力ポート				Pn	PnCR	PnFC	PnFC2
SO1 出力	ポート C	PC3			0	0	0
SDA1 入出力					1		0
SO1(オープンドレイン)出力			SO1 出力		-//		0
SDA1(オープンドレイン)入出力						$\mathcal{L}_{1}$	0
PC4			SO1(オープンドレイン)出力			1	1
出力ポート X 1 0 0 SI1 入力 X 0 1 0 SCL1 入出力 X 0 1 0 SCL1 入出力 X 0 1 1 1 1 SCL1(オープンドレイン)入出力 X 1 1 1 1 1 PC5 入力ポート X 0 0 なし出力ポート X 0 1 なし出力ポート X 1 0 SCK1 出力 X 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			SDA1(オープンドレイン)入出力		(4)	1	1
SI1 入力		PC4			/ /-	0	-
SCL1 入出力     X     0     1       SCL1(オープンドレイン)入出力     X     1     1     1       PC5     入力ポート     X     0     0     なし       出力ポート     X     1     0       SCK1 入力     X     1     1       ポート D     PD0     入力ポート     X     0     0     なし       出力ポート     X     0     1       PD1     入力ポート     X     0     0     なし       出力ポート     X     0     0     なし       出力ポート     X     0     0     なし       出力ポート     X     1     0			出力ポート	X	) M	0	0
SCL1(オープンドレイン)入出力			SI1 入力	X	0	1	0
PC5       入力ポート       X       0       0       なし         出力ポート       X       1       0       0       なし         ポート D       PD0       入力ポート       X       0       0       なし         出力ポート       X       0       0       なし         HSSI0 入力       X       0       0       なし         出力ポート       X       0       0       なし         出力ポート       X       0       0       なし         出力ポート       X       1       0			SCL1 入出力	X	0	1/	<u>⟨</u>
出力ポート			SCL1(オープンドレイン)入出力	X	1	<u></u>	1
SCK1 入力		PC5	入力ポート ((///	X	0 (	(0)	なし
SCK1 出力					1_	0/	))
ポート D PD0						<i>\</i>	
出力ポート     X     1     0       HSSI0 入力     X     0     1       PD1     入力ポート     X     0     0     なし       出力ポート     X     1     0					(1/	\1	
HSSI0 入力       X       0       1         PD1       入力ポート       X       0       0       なし         出力ポート       X       1       0	ポート D	PD0			0	/ 0	なし
PD1       入力ポート       X       0       0       なし         出力ポート       X       1       0					/ \ \	0	
出力ポート X 1 0						1	
		PD1				0	なし
HSSOO 単士					1	0	
			HSSO0 出力	X//	1	1	
PD2 入力ポート X 0 0 なし		PD2	/ / —		_	0	なし
出力ポート X 1 0					1	0	
HSCLK0出力 X 1 1			HSCLK0 出力		1	1	
PD3 入力ポート X 0 0 なし		PD3			0	0	なし
出力ポート X 1 0					1	0	
// ) RXD2 入力 (		// ) \_			0	1	
PD4 入力ポート X 0 0 0		PD4				0	0
出力ポート X 1 0 0					1	0	0
TXD2 出力 X 1 1 0	A	_					0
TXD2(オープンドレイン)出力 X 1 1 1		//			1	1	-
PD5       入力ポート       X       0       0       なし	\ \( \)	PD5			0	0	なし
出力ポート X 1 0	. (		出力ポ─ト		-	_	
SCLK2/CTS2入力 X 0 1		))	SCLK2/CTS2 入力	X	0	1	
SCLK2 出力 X 1 1				Х	1	1	

表 3.5.2 I/O ポート設定一覧表(5/7)

X: Don't care

#- <b>k</b>	ピン名称	仕様		入出力	レジスタ	
		111%	Pn	PnCR	PnFC	PnFC2
ポート F	PF0	入力ポート	Х	0	0	0
		出力ポート	Х	1	0	0
		TAOIN 入力	Х	0 (	$\uparrow \uparrow \rangle$	0
		INT0 入力	Χ	0	$\mathcal{L}$	1
	PF1	入力ポート	X	( <b>/ / / /</b>	0	
		出力ポート	X	$\mathbb{V}_{\mathcal{I}}$	0	なし
		TA1OUT 出力	X	)–/	1	
	PF2	入力ポート	X	9	0	0
		出力ポート	$(\mathbf{x})$	1	0	0
		TA2IN 入力	X	0	1/	0
		INT1 入力	×	0	2	1
	PF3	入力ポート ((///	X	0	0	/ <
		出力ポート	/ X	<sup>~</sup> 1~	0/	かなし
		TA3OUT 出力	Χ	1	7	
	PF4	入力ポート	Χ	0	0	0
		出力ポート	X	<u>)</u>	/ 0	0
		TA4IN 入力	X(()	) ?/@	1	0
		INT2 入力	$X \setminus X$	0	1	1
	PF5	入力ポート	X	0	0	
		出力ポート	X))	1	0	なし
		TA5OUT 出力	X//	1	1	
	PF6	入力ポート	X	0	0	0
		出力ポート	Х	1	0	0
		TA6IN 入力	Х	0	1	0
	(	INT3入力	Х	0	1	1
ポートJ	PJ0	入力ポート	Х	0	0	
	(( )-	出力ポート	Х	1	0	
		TB0OUT0 出力	Х	1	1	
	PJ1	入力ポート	Χ	0	0	
^	_	出力ポート	Х	1	0	
		TB0OUT1 出力	Χ	1	1	なし
	PJ2	入力ポート	X	0	0	<i>'</i> & C
_ ((		出力ポート	Х	1	0	
	<i>)</i> )	TB1OUT0 出力	X	1	1	
	PJ3	入力ポート	Х	0	0	
		出力ポート	Х	1	0	
		TB1OUT0 出力	Χ	1	1	

表 3.5.2 I/O ポート設定一覧表(6/7)

X: Don't care

ポート	ピン名称	仕様		入出力	レジスタ	
<b>小一</b> ト	こノ石が	1上 作	Pn	PnCR		
ポートJ	PJ4	入力ポート	X	0	0	0
		出力ポート	Х	1	0	0
		TB2OUT0 出力	Х	1( (	$\uparrow \uparrow \rangle$	0
		TB4OUT0 出力	Χ	1	)	1
	PJ5	入力ポート	X	(0/	0	0
		出力ポート	X	$\mathbb{V}(\mathbb{Q})$	0	0
		TB2OUT1 出力	X	)_	1	0
		TB4OUT1 出力	X	) Y <b>1</b>	1	1
	PJ6	入力ポート (	X	0	0	0
		出力ポート	X	1	0	0
		TB3OUT0 出力	X	1	<u></u>	0
		TB5OUT0 出力	X	_1 (	()	1
	PJ7	入力ポート	/ x	0_	0/	)) 0
		出力ポート	Χ	1	0	0
		TB3OUT1 出力	Χ	(1/	<u>)</u> 1	0
		TB5OUT1 出力	X	4/	/ 1	1
ポート K	PK0	入力ポート	X(C	7/^	0	0
		TB0IN0 入力	X	())	1	0
		INT4 入力	X		1	1
	PK1	入力ポート	X		0	0
		TB0IN1 入力	_X//		1	0
		INT5 入力	X		1	1
	PK2	入力ポート	Х		0	0
		TB1IN0 入力	Χ		1	0
	(	INT6入力	Χ		1	1
	PK3	入力ポート	Х		0	0
	// ) \	TB1IN1 入力	Х		1	0
		INT7 入力	Χ	なし	1	1
	PK4	入力ポート	Х	なし	0	0
		TB2IN0 入力	Х		1	0
	<b>Y</b>	INT8 入力	Х		1	1
4	PK5	入力ポート	Х		0	0
		TB2IN1 入力	Х		1	0
	))	INT9 入力	Х		1	1
	PK6	入力ポート	Х		0	0
		TB3IN0 入力	Х		1	0
	\^	INTA 入力	Х		1	1
	PK7	入力ポート	Х		0	0
		TB3IN1 入力	Х		1	0
		INTB 入力	Х		1	1

表 3.5.2 I/O ポート設定一覧表(7/7)

X: Don't care

ポート	ピン名称	仕様		入出力	レジスタ	
	しつ石が	1上1米	Pn	PnCR	PnFC	PnFC2
ポートL	PL0	入力ポート	X	0	0	0
		出力ポート	X	1	0	0
		PG00 出力	Χ	1( (	$\uparrow \uparrow \rangle$	0
		RXD3 入力	Χ	0	$\supset_1$	0
	PL1	入力ポート	X	(0/	0	0
		出力ポート	X	(1)	0	0
		PG01 出力	X	1	1	0
		TXD3 出力	X	))1	0	1
		TXD3(オープンドレイン)出力 /	X	1	1	1
	PL2	入力ポート	X	0	0	0
		出力ポート	X	1	20	0
		PG02 出力	) X	_1	(1)	0
		SCLK3/CTS3入力	/ X	0	0//	)) 1
		SCLK3 出力	Х	1	0	1
	PL3	入力ポート	Х	(0/	0	0
		出力ポート	X	1/-	0	0
		PG03 出力	X(()	//< <u>1</u> \	1	0
		TA7OUT	X	$\bigcirc$ $)$	1	1
	PL4	入力ポート	X	0	0	0
		出力ポート	( X	1	0	0
		PG10 出力	X/	1	1	0
		HSSII 入力	X	0	0	1
	PL5	入力ポート	Х	0	0	0
		出力ポート	Х	1	0	0
	(	PG11出力	Х	1	1	0
		HSSO1 出力	Х	1	0	1
	PL6/ ) _	入力ポート(	Х	0	0	0
		田カポート	Х	1	0	0
		PG12 出力	Х	1	1	0
^	^	HSCLK1 出力	Х	1	0	1
<b>\</b>	PL7	入力ポート	Х	0	0	0
		出力ポート	Х	1	0	0
		PG13出力	Х	1	1	0
ポート M	PM0~PM7	入力ポート/KEY IN 入力	Х	<i>†</i> >1	0	<i>†</i> : I
		ANO~AN7 入力	Х	なし	1	なし
ポートN	PN0~PN2	入力ポート	Х		0	
		AN8~AN10 入力	Х	+- 1	1	+~ 1
	PN3	入力ポート/ ADTRG	Х	なし	0	なし
		AN11 入力	Х		1	
	1	I.		L	1	

入力バッファ状態表(1/3)

			入力バッファ状態											
				HALT 中										
ポート名	入力	リセット中	CPU	协作中	IDL		IDLE1		STOP		STOP			
' ' -	Function名	ر ا							<drve> = 1</drve>		<drve>=0</drve>			
		J.	Function 設定時	入力ポート 設定時	Function 設定時	入力ポート 設定時	Function 設定時	人力ポート 設定時	Function 設定時	入力ポート 設定時	Function 設定時	入力ポート 設定時		
D0-D7	D0-D7	OFF	1 -	_	OFF	_	OFF	_	OFF		OFF	_		
P10-P17	D8-D15	OFF	外部リードでON	ON	OFF	OFF	OFF	OFF	OFF	OFF/	OFF	OFF		
P60-P67	A16-A23	OFF	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF		
P71-P72							>	(		)				
P74-P76 (*1)	_	ON	_	ON		OFF	_	OFF	, 2	/ OFF	_	OFF		
P73	_	ON	_	ON	4	OFF	_	OFF	$\bigcirc$	OFF	_	OFF		
P77	WAIT	ON	ON	ON <	OFF	OFF	ØFF	OFF	OFF	OFF	OFF	OFF		
P80-P85	_	0.1	0.1	0.1		_ <		7	0	0	0	0		
P86	BUSRQ	ON	ON	ÓN	ON	OFF	ON	ØFF	ON	OFF	OFF	OFF		
P87	_	ON	_	ON	<del>)</del>	OFF	_	OFF	_	OFF	_	OFF		
P90-P96	_			7			9DRにより					1		
PA0	RXD0	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		
PA1	-	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF		
PA2	SCLK0/ CTS0	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		
PA3	RXD1	$\langle \langle ON \rangle \rangle$	ON	ON <	/QN/	OFF	ON	OFF	ON	OFF	OFF	OFF		
PA4	-	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF		
PA5	SCLK1/ CTS1	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		
PC0	SDA0	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		
PC1	SI0/SCL0	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		
PC2	SCK0	ON	ON <	√ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		
PC3 〈	SDA1 SI1/SCL1	ON A	ON	ON	ON ON	OFF OFF	ON ON	OFF OFF	ON ON	OFF OFF	OFF OFF	OFF OFF		
PC5	SCK1	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		
PD0	HSSI0	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		
PD1-PD2	\\ <u>-</u>	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF		
PD3	RXD2	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		
PD4	-	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF		
PD5	SCLK2/ CTS2	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF		

# 入力バッファ状態表(2/3)

						入力バ							
					HALT 中								
							, <u>, , , , , , , , , , , , , , , , , , </u>		STOP		STOP		
	入力		CPU動作中						3101		0.0.		
		<del></del>	CPU	WTF+P	IDL	IDLE2		IDLE1					
ポート名		7											
	Function名	リセット中							<drve> = 1</drve>		<drv< td=""><td>′E&gt;=0</td></drv<>	′E>=0	
		17-	_	_	_	_	_ <	× ((	//_ ))		_	_	
			説は	~ 蓝	いる語	~ 监	きった。	业监	いいます。	~ 點	出いま	』	
			Function 設定時	入力ポート 設定時	Function 設定時	入力ポート 設定時	Function 設定時	スカポー 設定時	Function 設定時	入力ポート 設定時	Function 設定時	入カポート 設定時	
			_	~		$\prec$		K	) <u> </u>	$\prec$		$\prec$	
PF0	TAOIN	ON	ON	ON	ON	OFF	QN	OFF	ON	OFF	OFF	OFF	
	INT0									15	ON		
PF1	-	ON	OFF	ON	OFF	OFF /	OFF	OFF	OFF	OFF	OFF	OFF	
PF2	TA2IN	ON	ON	ON	ON	OFF	(VON)	OFF	ON (	OFF	OFF	OFF	
	INT1								` (	70/	)ÓN		
PF3	-	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	
PF4	TA4IN	ON	ON	ON	ON	OFF	ON	OFF (	ON	OFF	OFF	OFF	
	INT2	011	0==	011	0==	22-	/	055	0/	/	ON	0==	
PF5	-	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	
PF6	TA6IN	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF	
PJ0-PJ7	INT3	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	ON OFF	OFF	
PK0	TB0IN0	ON	OFF	ON	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	
FINO	INT4	ON	ON	OIX-	//14	OH	ON	91)	ON	011	ON	011	
PK1	TB0IN1	ON	ON	-ON	ÓN	OFF	ON	OFF	ON	OFF	OFF	OFF	
1	INT4	0.11			0.11		011	0		0	ON	0	
PK2	TB1IN0	ON	ON	ON)	ON	OFF	ON	OFF	ON	OFF	OFF	OFF	
	INT4					7/7					ON		
PK3	TB1IN1	ON_	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF	
	INT4			/		77^	~				ON		
PK4	TB2IN0	$\langle \langle ON \rangle \rangle$	ON	ON <	ON/	OFF	ON	OFF	ON	OFF	OFF	OFF	
	INT4	///	7								ON		
PK5	TB2IN1	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF	
	INT4		×								ON		
PK6	TB3IN0	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF	
D1/7	INT4 <	<b>7</b>	011	CONT	011	055	ON!	055		0	ON	055	
PK7	TB3IN1	ON	ON <	10N	ON	OFF	ON	OFF	ON	OFF	OFF	OFF	
PL0	INT4 RXD3	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	ON OFF	OFF	
PL0 PL1	LVD2	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	
//	SCLK2/		1										
PL2	CTS2	ON <	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF	
PL3	<u></u>	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	
PL4	HSSI1	ON	ON	ON	ON	OFF	ON	OFF	ON	OFF	OFF	OFF	
PL5-PL7	-	ON	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF	

入力バッファ状態表(3/3)

						入力バ	ッファ状態					
					HALT 中							
									STOP		STOP	
ポート名		日上	CPU動作中		IDLE2		IDLE1					
	Function名								<drve> = 1</drve>		<drve>=</drve>	
		<u> </u>	Function 設定時	入力ポート 設定時	Function 設定時	入力ポート 設定時	Function 設定時	ともポート製売等	Function 設定時	入力ポート 設定時	Function 設定時	入力ポート 設定時
				K		Y				K		~
PM0~ PM7	AN0~AN7	OFF	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF
	KEY0~ KEY7		ON		ON	(	ON	>	ON (	0)/	ON	
PN0~ PN3	AN8~ AN11	OFF	OFF	ON	OFF	OFF	OFF	OFF	OFF	OFF	OFF	OFF
PN3	ADTRG	-	ON		ON _		ON	(	ON		ON	

ON: 常時BufferがONしているため、入力端子がドライブされてないと

入力バッファに貫通電流が流れます。

OFF: 常時BufferがOFFしています

- :対象なし

\*1: Pull-Up/Down抵抗付きポートです。

\*2: AIN入力では貫通電流が流れません。

\*3: AM0=0,AM1=1 時、リセット後、入力ポートになり、リセット中、入力バッファが ON

出力バッファ状態表(1/3)

			出力バッファ状態											
							HALT 中							
						·			STOP		STOP			
			CDII	≘h//⊏rh					\		0101			
	шњ	<del>-</del>	CPU動作中		IDLE2		IDLE1							
ポート名	出力 Function名	中イでみん							<drve> = 1</drve>		<drve> =0</drve>			
	FullCilOH <del>a</del>	4							<dk i<="" td=""><td>-&gt;<del>-</del></td><td><dk td="" v<=""><td>C&gt; =U</td></dk></td></dk>	-> <del>-</del>	<dk td="" v<=""><td>C&gt; =U</td></dk>	C> =U		
		_	5 #5		⊆ ₩-		S #F	1 H	E 116	1 #	5 #5			
			Function 設定時	ゴカポー 設定時	Function 設定時	出力ポート 設定時	Function 設定時	出力ポート設定時	Function 設定時	1カポー 設定時	Function 設定時	上版		
			고 xi	出カポー設定時	∑ 등	田大調	1 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	# W	玉鸿	出力ポー 設定時	S 拠	出力ポー 設定時		
D0 D7	D0 D7	OFF			ONI		OFF		OFF		OFF			
D0-D7	D0-D7 D8-D15	OFF	<u> </u>		ON	_	OFF		OFF		OFF	_		
P10-P17	טו ט-סט	OFF	外部ライ でON				2			7(				
		<b>.</b>	から	ON	OFF	ON	OFF	ON	OFF	ON	OFF	OFF		
						(	(//	~	A (					
P60-P67	A16-A23	ON	ON	ON	ON	ON	ON	ON	ON /	ON	OFF	OFF		
P71	WRLL					7				170				
P72	WRLU				^		~	(		\				
P73	R/W	OFF	ON	ON	ON	ON	ON	ON	ON	ON	OFF	OFF		
P74	SRWR							(7)	7					
P75	SRLLB								<i>))</i>					
P76	SRLUB	055		ON !	1	<b>ON</b> 1		2011		011		055		
P77		OFF	_	ON_	(7/	ON <sup>4</sup>	//-	ON	_	ON	_	OFF		
P80	CS0	ON			))			//						
P81	CS1	NO				_		<b>\</b>						
P82	CS2	ON	ON ( )		ON	00		ON.	ON	ON.	055	055		
P83	CS3/SDCS	NO	ON	ON	ON	ON	ON	ON	ON	ON	OFF	OFF		
P84	CS4	ON	$(7/\cdot$											
P85	CS5 /	ÓN				77^	~							
Doc	WDTOUT	ALL C		ON	1			ON		ON		055		
P86		OFF		ON	0//	ON		ON		ON		OFF		
P87	BUSAK	OFF	ON	ON_	_/NO	ON	ON	ON	On	ON	OFF	OFF		
P90	SDWE	>												
P91	SDRAS	\ \ \		^			<f< td=""><td>XDR&gt;=</td><td>=1 :ON</td><td></td><td></td><td></td></f<>	XDR>=	=1 :ON					
P92 P93	SDLLDQM	ON	ON 2	(ON			_							
P94 <	SDLUDQM						<p.< td=""><td>XDR&gt;=</td><td>0 :OFF</td><td></td><td></td><td></td></p.<>	XDR>=	0 :OFF					
P95	SDCKE													
P96	SDCLK	((	1	))										
PA0	-	OFF	OFF	ON	OFF	ON	OFF	ON	OFF	ON	OFF	OFF		
PA1	TXD0	OFF	ON	ON	ON	ON	ON	ON	ON	ON	OFF	OFF		
PA2	SČLK0	OFF	ON	ON	ON	ON	ON	ON	ON	ON	OFF	OFF		
PA3	- TVD4	OFF	OFF	ON	OFF	ON	OFF	ON	OFF	ON	OFF	OFF		
PA4	TXD1 SCLK1	OFF OFF	ON ON	ON ON	ON ON	ON ON	ON ON	ON	ON ON	ON ON	OFF OFF	OFF		
PA5	SULKI	UFF	ON	ON	ON	UN	UN	ON	ON	ON	UFF	OFF		

出力バッファ状態表(2/3)

1					ハツファ							
			i				ッファ状態					
					HALT 中							
					1		1		STOP		STOP	
			CPU	协作中	IDLE2		IDLE1					
1 <del>1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 </del>	出力	<del></del>										
	Function名	7							<drve< td=""><td><u> </u></td><td>√DD)</td><td>′E&gt;=0</td></drve<>	<u> </u>	√DD)	′E>=0
	Function 4	ቀላራ孕ሰ				<u> </u>			< DK VE	=>=	<dk td="" v<=""><td>L&gt; =U</td></dk>	L> =U
		Ė	c	<u>.</u>	<b>c</b>	<u> </u>	c <	× //	( <u>(</u> ))	<u> </u>	c	<u>.</u>
			Function 設定時	出力ポー 設定時	Function 設定時	出力ポート設定時	Function 設定時	カポー設定時	Function 認定時	出力ポー 設定時	Function 設定時	出カポー 設定時
			in 認	<b>小談</b>	記談	か談	いる数	出力ポー設定時	き数	か談	いる数	<b>小談</b>
			_	Ŧ		<del>11</del>		Œ.		<del>11</del>		<del>11</del>
PC0	SO0/SDA0	OFF	ON	ON	ON	ON	QN	ON	ON	ON	OFF	OFF
PC1	SCL0	OFF	ON	ON	ON	ON	ON	ON	ON	NO	OFF	OFF
PC2	SCK0	OFF	ON	ON	ON	ON /	ON	>ON	ON	ON	OFF	OFF
PC3	SO1/SDA1	OFF	ON	ON	ON	ON	(VON)	ON .	∠ON (	ON /	OFF	OFF
PC4	SCL1	OFF	ON	ON	ON	ÓΝ	ON	ON	ON	ON/	ØFF	OFF
PC5	SCK1	OFF	ON	ON	ON	ON	QN	ON	ON	ON	OFF	OFF
PD0	-	OFF	OFF	ON	OFF	ON	OFF	ON	OFF	ON	OFF	OFF
PD1	HSSO0	OFF	ON	ON	ON	ON	ON	ON	ON)	) ON	OFF	OFF
PD2	HSCLK	OFF	ON	ON	ON	ON	ON	ON	ON	ON	OFF	OFF
PD3	-	OFF	OFF	ON	OFF	ON	OFF	ON/	OFF	ON	OFF	OFF
PD4	TXD2	OFF	ON	ON	ON	ON	ON	9	ÓN	ON	OFF	OFF
PD5	SCLK2	OFF	ON	ON	ON	ON	//ON	ON	ON	ON	OFF	OFF
PF0	-	OFF	OFF	ON-	OFF	ON	OFF	ÓΝ	OFF	ON	OFF	OFF
PF1	TA1OUT	OFF	ON	ON	ÒΝ	ON	ON	√QN	ON	ON	OFF	OFF
PF2	-	OFF	OFF	-ON	ØFF	ON	OFF	√ON	OFF	ON	OFF	OFF
PF3	TA3OUT	OFF	ON (	ON	ON	ON	ON	ON	ON	ON	OFF	OFF
PF4	-	OFF	OFF\	ON	OFF	ON	OFF	ON	OFF	ON	OFF	OFF
PF5	TA5OUT	OFF	ON	ON	ON	ON	ON	ON	ON	ON	OFF	OFF
PF6	-	OFF	OFF	) ON	OFF	ON	OFF	ON	OFF	ON	OFF	OFF
PJ0	TB0OUT0	OFF	ON	/ ON	ON	ZON.	ON	ON	ON	ON	OFF	OFF
PJ1	TB0OUT1	OFF/	ON	ON <	ON	(ON)	ON	ON	ON	ON	OFF	OFF
PJ2	TB1OUT0	OFF	ON	ON	ON	ON	ON	ON	ON	ON	OFF	OFF
PJ3	TB1OUT1	OFF	ON	ÓN	ON	ON	ON	ON	ON	ON	OFF	OFF
PJ4	TB2OUT0/ TB4OUT0	OFF	ON	ON	Ø	ON	ON	ON	ON	ON	OFF	OFF
PJ5	TB2OUT1/ TB4OUT1	OFF	ON	ØΝ	ON	ON	ON	ON	ON	ON	OFF	OFF
PJ6 〈	TB3OUT0/ TB5OUT0	OFF	ON	000	ON	ON	ON	ON	ON	ON	OFF	OFF
PJ7	TB3OUT1/ TB5OUT1	OFF	ON	ON	ON	ON	ON	ON	ON	ON	OFF	OFF
PK0-PK7	-	>				I.	-	1	<u>I</u>	<u>I</u>	<u>I</u>	1

出力バッファ状態表(3/3)

						出力バ	ッファ状態						
						HALT 中							
									STOP		STOP		
ポート名	出力 Function名	リセット中	CPU動作中		IDLE2		IDLE1		<drve>=1</drve>		<drv< td=""><td>′E&gt;=0</td></drv<>	′E>=0	
		<u></u>	Function 設定時	出力ポート設定時	Function 設定時	出力ポート設定時	Function 設定時	出力ポート設定時	Function 設定時	出力ポート 設定時	Function 設定時	出力ポート 設定時	
PL0	PG00	OFF	ON	ON	ON	ON	ON	ÓN	ON	ON	QFF	OFF	
PL1	PG01/ TXD3	OFF	ON	ON	ON	ON	ON	ON	ON	ON	OFF	OFF	
PL2	PG02/ SCLK3	OFF	ON	ON	ON	ON	ON	ON	ON	ON/	OFF	OFF	
PL3	PG03/ TA7OUT	OFF	ON	ON	ON	2	ON	ON	ON	ØN	OFF	OFF	
PL4	PG10	OFF	ON	ON	ON <	ON	ON	ON	(NO	) ON	OFF	OFF	
PL5	PG11/ HSSO1	OFF	ON	ON	ON	ON ON	ON	ON	ON	ON	OFF	OFF	
PL6	PG12/ HSCLK1	OFF	ON	ON <	ON	ON	ON	ON	ON	ON	OFF	OFF	
PL7	PG13	OFF	ON	ON	ON	ON	ON	ÓΝ	ON	ON	OFF	OFF	
PM0-PM7				( (	))		- //	$\mathcal{J}\mathcal{L}$					
PN0-PN3	-				ノノ		-						

ON: 常時バッファがONしています。ただし、バス開放時は

特定の端子の出力バッファはOFFします。

OFF: 常時BufferがOFFしています

- :対象なし

\*1: Pull-Up/Down 抵抗付きポートです。

## 3.5.1 $\protect\ensuremath{\,\text{\#}}\protect\ensuremath{\,\text{+}}\protect\e$

ポート 1 は、ビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。 ビット毎の入出力の指定は、コントロールレジスタ P1CR およびファンクションレジスタ P1FC によって行います。汎用入出力ポート機能以外にデータバス(D8~D15)機能があります。また以下に示す AM1 と AMO 端子の組合せにより、リセット解除後、ポート 1 を下記機能端子に設定します。

AM1	AM0	リセット後の機能設定
0	0	設定禁止
0	1	データバス (D8 ~ D15)
1	0	入力ポート (P10 ~ P17)
1	1	設定禁止





図3.5.1 ポート1



## 3.5.2 ポート 6 (P60 ~ P67)

ポート 6 は、ビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。 ビット毎の入出力の指定は、コントロールレジスタ P6CR およびファンクションレジスタ P6FC によって行います。汎用入出力ポート機能以外にアドレスバス(A16~A23)機能があ ります。また以下に示す AM1 と AM0 端子の組合せにより、リセット解除後、ポート 6 を 下記機能端子に設定します。

AM1	AM0	リセット後の機能設定
0	0	設定禁止
0	1	アドレス バス(A16 ~ A23)
1	0	アドレス バス(A16 ~ A23)
1	1	設定禁止




図3.5.3 ポート6

### ポート6 レジスタ

P6 (0018H)

	7	6	5	4	3	2	$\left(\begin{array}{c}1\end{array}\right)$	0			
シンボル	P67	P66	P65	P64	P63	P62	P61	P60			
Read/Write		R/W (7/A									
リセット後		外部端子データ(出カラッチレジスタは"0"にクリアされます)									

#### ポート6 コントロールレジスタ

P6CR (001AH)

		7	6	5	4	3	2	1 0		
	シンボル	P67C	P66C	P65C	P64C	P63C	P62C	P61C P60C		
)	Read/Write				V	$V(\bigcirc)$	$\searrow$			
	リセット後	0	0	0	0	(V <sub>0</sub> ))	0 🔷	0 0		
	機能	0:入力 1:出力								

# ポート6 ファンクションレジスタ

P6FC (001BH)


		7	6	5	4	3	$(2/\langle$	1	0		
	シンボル	P67F	P66F	P65F	P64F	P63F	P62F	P61F	P60F		
)	Read/Write		W								
	リセット後										
	機能		0:ポート 1:アドレスバス(A16~A23)								

図3.5.4 ポート6レジスタ

注意: P6CR,P6FC レジスタはリード・モディファイ・ライトできません。

#### 3.5.3 ポート 7 (P71 ~ P77)


P71~P77 は 6 ビットの汎用入出力ポートです。ビット毎の入出力の指定は、コントロールレジスタ P7CR およびファンクションレジスタ P7FC によって行います。また、P71~P72、P74~P76 はプルアップ抵抗付きのポートです。汎用入出力ポート機能以外に外部メモリ接続用としてのインターフェース端子の機能があります。リセット後、P71~P77 端子は入力モードとなります。



注:端子をWRLL, WRLU, SRWR, SRLLB, SRLUB, WAIT に設定した場合、バス開放時、 出力バッファはコントロールレジスタ P7CR の出力設定に関わらず、OFF されます。


92CM27 **-** 75 2005-04-12

(2) P73 (R/W)



注:端子をR/Wに設定した場合、バス開放時、出力バッファはコントロールレジスタ P7CR の出力設定に関わらず、OFF されます。

## (3) P77( WAIT )



ポートフ レジスタ

P7 (001CH)

		7	6	5	4	3	2	1				
	シンボル	P77	P76	P75	P74	P73	P72	P71				
l)	Read/Write		R/W									
	リセット後		外部端子データ(出カラッチレジスタは"1"にセットされます)									
	機能	-	:	レアップ抵抗 ルアップ抵抗		-	0:プルアップ 1:プルアップ	1 17	-			

#### ポート 7 コントロールレジスタ

P7CR (001EH)

		7	6	5	4	3	2	1	
₹	シンボル	P77C	P76C	P75C	P74C	P73C	P72C	P71C	
H)	Read/Write					W			
	11 1 1 3%	0	0	0	0	0	0		
	リセット後				0: 入力	1) 出为	>	77	>

## ポート7 ファンクションレジスタ

P7FC (001FH)

		7	6	5	4	3	2	<u>\</u> 1	
;	シンボル	P77F	P76F	P75F	P74F	P73F	P72F	P71F	
H)	Read/Write					W	(0)		
	リセット後	0	0	0	0	0	(V( 0) )	0	-
	+6% Ar.	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	0: ポート	-
	機能	1: WAIT	1: SRLUB	1: SRLLB	1: SRWR	1: R/ W	1: WRLU	1: WRLL	

#### ポート7機能設定

<p7xf></p7xf>	<p7xc></p7xc>	P77	R76	P75	P74	P73	P72	P71	
0	0	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	-
0	1	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート	-
1	0 /	WAIT	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	-
1	1	設定禁止	ŚRLUB	SRLLB	SRWR	R/W	WRLU	WRLL	-

注 1): P71~P72、P74~P76 を入力モードで使用する場合、内蔵プルアップ抵抗はポート 7 レジスタにより制御します。入力モードあるいは入出力モードを混在させて使用する場合(1 ビットでも入力端子が存在するとき)、リードモディファイライト命令を行わないでください。入力端子の状態により内蔵プルアップ抵抗の設定が変わる場合があります。

注 2): P7CR,P7FC レジスタはリード・モディファイ・ライトできません。

注 3): プルアップ ON/OFF について、ポート機能の場合は P7 の値により制御。ファンクションとして使用する場合はファンクションの値により制御。

図3.5.8 ポート7レジスタ

## 3.5.4 ポート 8 (P80~P87)

P80~P85 は出力専用ポートです。P86、P87 は汎用入出力ポートです。

出力および汎用入出力ポート以外に以下の機能があります。

- ・チップセレクト信号の出力機能(CSO、CS1、CS2、CS3、CS4、CS5)
- ・SDRAM 用チップセレクト信号の出力機能(SDCS)
- ・バス開放機能の入出力機能(BUSRQ、BUSAK)
- ・ウォッチドッグタイマの出力機能(WDTOUT)

これらの機能は P8CR、P8FC、P8FC2 の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、P8CR、P8FC、P8FC2 の各レジスタの値は"0"にリセットされ、P80~P84 が出力ポート、P85 が WDTOUT 出力に、P86、P87 は入力ポートとなります。また、出力ラッチは P82 は"0"にリセットされ、P80、P81、P83~P87 は"1"にセットされます。

## (1) $P80(\overline{CS0})$ , $P81(\overline{CS1})$ , $P84(\overline{CS4})$

出力ポート機能以外に、ポート P80,P81,P84 は標準チップセレクト信号出力(CS0, CS1, CS4)端子として機能します。





図3,5.9 ポート 8(P80,P81,P84)

92CM27-79 2005-04-12

# (2) P82( CS2 )


出力ポート機能以外に、ポート P82 は標準チップセレクト信号出力(CS2)端子として機能します。



92CM27-80 2005-04-12

## (3) P83( CS3, SDCS)


出カポート機能以外に、ポート P83 は標準チップセレクト信号出力( $\overline{\text{CS3}}$ )および SDRAM 用チップセレクト信号出力( $\overline{\text{SDCS}}$ )端子として機能します。



92CM27-81 2005-04-12

(4)P85(CS5)


出力ポート機能以外に、ポート P85 は標準チップセレクト信号出力(CS5)およびウォッチドックタイマ信号出力(WDTOUT)端子として機能します。



92CM27-82 2005-04-12

(5)P86(BUSRQ)


入出カポート機能以外に、ポート P86 はバス開放機能の入力(BUSRQ)端子として機能します。



92CM27-83 2005-04-12

(6)P87(BUSAK)

入出力ポート機能以外に、ポート P87 はバス開放機能の出力(BUSAK)端子として機能します。



#### ポート8 レジスタ

P8 (0020H)

		7	6	5	4	3	2	1	0
	シンボル	P87	P86	P85	P84	P83	P82	P81	P80
)H)	Read/Write				R/	W			
	リセット後		子データ チレジスタ ットされま )	1	1	1	0	1	1

ポート8 コントロールレジスタ

P8CR (0021H)

	_	7	6	5	4	3	(\\2())	1	0
シンボル		P87C	P86C			7			
Read/Wr	ite	V	٧				15		
リセット	後	0	0						
機能		0: 入力	1: 出力			7			

ポート8 ファンクションレジスタ

P8FC (0022H)

Ī		7	6	5	4	3	ž 🔷	(4/)	/ 0
	シンボル	P87F	P86F	P85F	P84F	> P83F	P82F	P81F	P80F
)	Read/Write			/	V	٧			
	リセット後	0	0	1 (	9	0		/ o	0
I	機能	O: ポート	O: ポート	0: t°-	0: t°-k	0: ポート	/0;∕† <sup>/</sup> ₹h	0: ポート	0: ポート
ı	70戈 月已	1: BUSAK	1: BUSRQ	1: <p85f2></p85f2>	1: CS4	1: <p83f2></p83f2>	1:(CS2))	1: CS1	1: CSO

ポート8 ファンクションレジスタ 2

P8FC2 (0023H)

		7	6	5	4	3	2	1	0
2	シンボル		$\mathcal{A}$	P85F2	A	P83F2			
)	Read/Write			) W		W			
	リセット後			1		0			
	機能			0: <u>CS5</u> 1: WDTOUT/		0: CS3 1: SDCS			
•		7 ) ]		$\wedge$	(// \)				*

→ P85 機能設定

· · · · · · · · · · · · · · · · · · ·		
<p85f></p85f>		
\	0	1
<p85f2></p85f2>		
/) O	ポート	CS5
1	設定禁止	WDTOUT

P83 機能設定

<p83f> <p83f2></p83f2></p83f>	0	1
0	ポート	CS3
1	設定禁止	SDCS

注意 1: P8CR、P8FC、P8FC2 レジスタはリード・モディファイ・ライトできません。

注意 2: リセット解除後 P82 端子を CS2 として設定する場合、P82 の出カラッチの値を"0"(P8<P82>=0)のままファンクションレジスタの設定を行ってください(P8FC<P82F>=1)。 P82 の出カラッチの値を"1"(P8<P82>=1)にした後にファンクションレジスタの設定を行う (P8FC<P82F>=1)と CS2 出力が正常に出力されない期間が存在し正しく動作しない場合が

あります。

注意 3: P82 端子を CS2 として設定する場合、ワード命令(LDW (P8FC),xxxxH)を用いて設定してください。

図3.5.15 ポート8関係のレジスタ

### 3.5.5 ポート 9 (P90~P96)


P90~P96 は出力専用ポートです。

出力ポート以外に以下の機能があります。


・SDRAM コントローラの出力機能

(SDWE, SDRAS, SDCAS, SDLLDQM, SDLUDQM, SDCKE, SDCLK)

これらの機能は P9FC の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、P9FC<P95:P90>の値は"0"にリセットされ、P95~P90 は出力ポートとなります。P9FC<P96F>の値は"1"にセットされ、P96 は SDCLK 機能出力となります。また、出力ラッチの全ビットは"1"へセットされます。なお、ポート 9 は、HALT 中の出力状態をビット単位で設定することができます。設定は、P9DR レジスタにて行います。



92CM27-86 2005-04-12



#### ポート9 レジスタ

Р (002

		7	6	5	4	3	2	1	0
P9	シンボル		P96	P95	P94	P93	P92	P91	P90
)24H)	Read/Write					R/W			
	リセット後		1	1	1	1	1 .	1	1

#### ポート9 ファンクションレジスタ

P9FC (0027H)

		7	6	5	4	3	2	)	0
;	シンボル		P96F	P95F	P94F	P93F	P92F	⟨\P91F	P90F
I)	Read/Write				•	W	// //<	))	
	リセット後		1	0	0	0	0	0	0
	機能		0:ポート	0:ポート	į	0:ポート		0:ポート	0:ポート
	170 IIU		1:SDCLK	1:SDCKE	1:SDLUDQM	1:SDLLDQM	1: SDCAS	1: SDRAS	1: SDWE

## ポート9 ドライブレジスタ

P9DR (0025H)

	7	6	5	4 (3)	2 0 0
シンボル		P96D	P95D	P94D P93D	P92D P91D P90D
Read/Write				RW	
リセット後		1	1	21	1 ( ) 1 1
機能			0:HALT d	pはハイインピーダンス、	1.HALT 中もドライブ

#### (使用目的と使用方法)

- このレジスタはスタンバイモード時に、各々のピンの状態を設定します。
- "HALT" 命令前に期待するピンの状態をレジスタに設定してください。CPU が"HALT"命令を実行後に イネーブルとなります。
- 3種類あるスタンバイモードの全てで有効になります。(IDLE2,IDLE1 または STOP モード)
- 入出力の状態を以下の表に示します。

			A
OE	P9nD /	出力バッファ	入力バッファ
1	0 \	QFF	OFF
1	1	ØN	OFF

(注 1) OE はスタンバイモード前の出力イネーブル信号を意味します。 (注 2) P9nD の"n" は PORT9 のビット番号を意味しています。

注意: P9FC はリード・モディファイ・ライトできません。

ポート 9 レジスタ 図3.5.18

92CM27-88

2005-04-12

## 3.5.6 ポートA (PA0~PA5)

ポート A はビット単位で入出力の指定ができる 6 ビットの汎用入出力ポートです。

PA1、PA4 はオープンドレイン出力に設定可能です。


入出力ポート以外に以下の機能があります。

- ・シリアルチャネル 0 の入出力機能(RXD0、TXD0、SCLK0/CTS0)
- ・シリアルチャネル 1 の入出力機能(RXD1、TXD1、SCLK1/CTS1)

これらの機能は PACR、PAFC、PAFC2 の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、PACR、PAFC、PAFC2 の各レジスタの値は"0"にリセットされ、全ビットが入力ポートとなります。また、出力ラッチの全ビットは"1"へセットされます。

### (1)PA0(RXD0),PA3 (RXD1)

PA0 と PA3 は入出力ポート以外にシリアルチャネル 0,1 の RXD 出力端子としての機能を持ちます。




92CM27-89 2005-04-12

(2)PA1(TXD0),PA4 (TXD1)

PA1 と PA4 は入出力ポート以外に、シリアルチャネル 0,1 の TXD 入力端子としての機能を持っています。


また TXD 出力端子として使用する場合、出力バッファはプログラム可能なオープンドレイン機能を持っています。オープンドレイン機能は PAFC<PA1F,PA4F>と PACR<PA1C,PA4C>レジスタにより設定が可能です。



92CM27-90 2005-04-12

(3)PA2(CTS0, SCLK0), PA5(CTS1, SCLK1)

PA2 と PA5 は入出力ポート以外に、シリアルチャネルの  $\overline{\text{CTS}}$  入力端子または SCLK 入出力端子としての機能を持っています。



#### ポートA レジスタ

		7	6	5	4	3	2	1	0		
PA	シンボル			PA5	PA4	PA3	PA2	PA1	PA0		
(0028H)	Read/Write			R/W							
	リセット後			外部端子データ(出力ラッチレジスタは1にセットされます)							

#### ポートA コントロールレジスタ

		7	6	5	4	3	2/7/ 1	0
PACR	シンボル			PA5C	PA4C	PA3C	PA2C PA1C	PA0C
(002AH)	Read/Write						W	
	الله السامل ال			0	0	0	0 0	0
	リセット後					ポートA	機能設定参照	

#### ポートA ファンクションレジスタ

					/	_/_/_A			
		7	6	5	4	(//3))	2	(1)	0
PAFC	シンボル			PA5F	PA4F	PA3F	PA2F 〈	PA1F	PA0F
(002BH)	Read/Write				7(	V	V		
	リセット後			0	(0)	0	0 (	O O	0
	機能					ポートA機	能設定参照	<i>))</i>	

## ポート A ファンクションレジスタ 2

		7	6	_5	4	( 3	2	1	0
PAFC2	シンボル			A	PA4F2		<i></i>	PA1F2	
(0029H)	Read/Write				W			W	
	リセット後			) <	0 <			0	
					ポートA			ポートA	
	機能				機能設定	3)		機能設定	
			(7/s)		参照			参照	

#### ポート Δ 機能設定

1 7	风尼以入							
<paxf2></paxf2>	<paxf></paxf>	<paxc></paxc>	PA5	PA4	PA3	PA2	PA1	PA0
0	0	0	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート
0	0 <	\^\partial	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート
0	1	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	SCLK1/CTS1	設定禁止	RXD1	SCLKO/ CTSO	設定禁止	RXD0
0	1 (	7	SCLK1	TXD1 (0. D Dis)	設定禁止	SCLKO	TXDO(O.D Dis)	設定禁止
1 <	0 (	0		設定禁止			設定禁止	
1	6	(	$\rightarrow$ ((	設定禁止			設定禁止	
7	1	0	(X)	設定禁止			設定禁止	
1	1	1		TXD1 (0. D Ena)			TXD0 (0. D Ena)	

注意1: PACR、PAFC、PAFC2 レジスタはリード・モディファイ・ライトできません。

注意 2:ポートの機能設定にかかわらず、RXD0/1,SCLK0/1, CTS0, CTS1 入力はシリアルチャネル 0~1 へ 入力されます。

注意 3: PA1,PA4 は、3-state/オープンドレイン設定のためのレジスタをもっていません。 また、出力ポート時のオープンドレイン機能はありません。

図3.5.22 ポートAレジスタ

#### 3.5.7 ポート C(PC0~PC5)

ポートCはビット単位で入出力の指定ができる6ビットの汎用入出力ポートです。

PC0、PC1、PC3、PC4 はオープンドレイン出力に設定可能です。

入出力ポート以外に以下の機能があります。

- ・シリアルバスインタフェース 0 の入出力機能(SO0/SDA0、SI0/SCL0、SCK0)
- ・シリアルバスインタフェース 1 の入出力機能(SO1/SDA1、SI1/SCL1、SCK1)

これらの機能は PCCR、PCFC、PCFC2 の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、PCCR、PCFC、PCFC2 の各レジスタの値は"0"にリセットされ、全ビットが入力ポートとなります。また、出力ラッチの全ビットは"1"へセットされます。

#### (1)PC0(SO0/SDA0),PC3 (SO1/SDA1)

PC0 と PC3 は入出カポート以外にシリアルバスインタフェース 0,1 の入出力端子としての機能を持ちます。

またシリアルバスインタフェース 0,1 の出力端子として使用する場合、出力バッファはプログラム可能なオープンドレイン機能を持っています。オープンドレイン機能は PCFC<PC0F,PC3F>とPCCR<PC0C,PC3C>レジスタにより設定が可能です。





図3.5.23 ポート C(PC0,PC3)

92CM27-93 2005-04-12

(2)PC1(SI0/SCL0),PC4 (SI1/SCL1)

PC1 と PC4 は入出カポート以外にシリアルバスインタフェース 0,1 の入出力端子としての機能を持ちます。


またシリアルバスインタフェース 0,1 の出力端子として使用する場合、出力バッファはプログラム可能なオープンドレイン機能を持っています。オープンドレイン機能は PCFC<PC1F,PC4F>と PCCR<PC1C,PC4C>レジスタにより設定が可能です。



92CM27-94 2005-04-12

(3)PC2(SCK0),PC5 (SCK 1)

PC2とPC5は入出力ポート以外にシリアルバスインタフェース 0,1 の入出力端子としての機能を持ちます。



92CM27-95 2005-04-12

#### ポートC レジスタ

		7	6	5	4	3	2	1	0
PC	シンボル			PC5	PC4	PC3	PC2	PC1	PC0
(0030H)	Read/Write						R/W		
	リセット後			外部並	<b>耑子データ</b>	(出力ラッチ	レジスタはれ	にセットされる	ます)

#### ポートC コントロールレジスタ

		7	6	5	4	3	2	$\nearrow$	0		
PCCR	シンボル			PC5C	PC4C	PC3C <	PC2C	PC1C	PC0C		
(0032H)	Read/Write			W							
	11 上 上 悠			0 0 0 0 0							
	リセット後			ポート C 機能設定参照							

#### ポートC ファンクションレジスタ

							>		
PCFC		7	6	5	4	(//3\)	2_	(1)	0
(0033H)	シンボル			PC5F	PC4F	PC3F	PC2F	PG1F	PC0F
	Read/Write				10	V	V		
	リセット後			0	0	0	0 (	0	0
	機能				(1)	ポートC機	能設定参照		

#### ポートC ファンクションレジスタ 2

		7	6	5	4	/ (3	2	1	0
	シンボル			1	PC4F2	PC3F2	$\neq$	PC1F2	PC0F2
PCFC2	Read/Write				W	W		W	W
(0031H)	リセット後				0 ^	0		0	0
(111 /	機能		((		ポートC機	能設定参照		ポートC機	能設定参照

ポート C 機能設定

<pcxf2></pcxf2>	<pcxf></pcxf>	<pcxc>/</pcxc>	PC5	PC4	PC3	PC2	PC1	PC0
0	0	0	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート
0	0	1	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート
0	1	0	SCK1 入力	SI1 入力	SO1 出力(0.D Dis)	SCKO 入力	\$10 入力	S00 出力(0.D Dis)
0	1 <	<u> </u>	SCK1 出力	SCL1 入出力 (0. D Dis)	SDA1 入出力(0. D Dis)	SCKO 出力	SCLO 入出力(0. D Dis)	SDAO 入出力(0. D Dis)
1	0	9	X	設定禁止	設定禁止		設定禁止	設定禁止
1	0/	) [7		設定禁止	設定禁止		設定禁止	設定禁止
1 🔷	1	0		設定禁止	S01 出力(0. D Ena)		設定禁止	S00 出力 (0. D Ena)
1			$\wedge$	SCL1 入出力 (0. D Ena)	SDA1 入出力 (0. D Ena)		SCL0 入出力 (0. D Ena)	SDAO 入出力(0. D Ena)

注意1: PCCR、PCFC、PCFC2 レジスタはリード・モディファイ・ライトできません。

注意 2: ポートの機能設定にかかわらず、SDA0/1,SCL0/1,SI0/1,SCK0/1 入力はシリアルバスインターフェース 0~1 へ入力されます。

注意 3: PC0,PC1,PC3,PC4 は、3-state/オープンドレイン設定のためのレジスタをもっていません。 また、出力ポート時のオープンドレイン機能はありません。

図3.5.26 ポート C レジスタ

### 3.5.8 ポート D(PD0∼PD5)


ポート D はビット単位で入出力の指定ができる 6 ビットの汎用入出力ポートです。

PD4 はオープンドレイン出力に設定可能です。

入出力ポート以外に以下の機能があります。

- ・シリアルチャネル 2 の入出力機能(RXD2、TXD2、SCLK2/CTS2)
- ・高速シリアルチャネル 0 の入出力機能(HSSI0、HSSO0、HSCLK0)

これらの機能は PDCR、PDFC、PDFC2 の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、PDCR、PDFC、PDFC2 の各レジスタの値は"0"にリセットされ、全ビットが入力ポートとなります。また、出力ラッチの全ビットは"1"へセットされます。



92CM27-97

2005-04-12





図3.5.29 ポート D(PD4)



ポートD レジスタ

		7	6	5	4	3	2	1	0
PD	シンボル			PD5	PD4	PD3	PD2	PD1	PD0
(0034H)	Read/Write						R/W	•	
	リセット後			外部站	<b>耑子データ</b>	(出カラッチ	レジスタは 11	こセットされる	ます)

### ポートD コントロールレジスタ

		7	6	5	4	3	2(7/(	<u> 1</u>	0
PDCR	シンボル			PD5C	PD4C	PD3C	PD2C	PD1C	PD0C
(0036H)	Read/Write						W		
	11.4 1.3%			0	0	0	((0))	0	0
	リセット後					ポートロ	機能設定参照		

#### ポートD ファンクションレジスタ

PDFC		7	6	5	4	(3)	2	(P)/	0	
(0037H)	シンボル			PD5F	PD4F	PD3F	PD2F	RD1F	PD0F	
	Read/Write			W						
	リセット後			0	4(0)	) O	Q (	0 (	0	
	機能					ポートD機	能設定参照			

## ポートロ ファンクションレジスタ 2

						/ /			
		7	6	5	<b>4</b>	\3	2	1	0
	シンボル			H	PD4F2		<i>}</i>		
PDFC2	Read/Write				W				
(0035H)	リセット後			$\Diamond$	0				
	機能		7/5	))	ポート D 機能設定 参照				

#### ポート D 機能設定

<u> </u>		对比以及		<u> </u>					
<	:PDxF2>	<pdxf></pdxf>	<pdxc></pdxc>	PD5	PD4	PD3	PD2	PD1	PD0
	0	0	.0	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート
	0	0	$\sqrt{1}$	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート
	0	1	0	SCLK2/ CTS2	設定禁止	RXD2	設定禁止	設定禁止	HSS10
	0	1(	1	SCLK2 出力	TXD2(O.D Dis)	設定禁止	HSCLKO	HSS00	設定禁止
	1 \	0	0)		設定禁止				
	1	1	7 0 1		設定禁止 TXD2(0.D Ena)				

注意1: PDCR、PDFC、PDFC2 レジスタはリード・モディファイ・ライトできません。

注意 2:ポートの機能設定にかかわらず、RXD2,SCLK2, CTS2 入力はシリアルチャネル 2へ入力されます。

注意3:ポートの機能設定にかかわらず、HSSIO入力は高速シリアルチャネル0へ入力されます。

注意 4: PD4 は、3-state/オープンドレイン設定のためのレジスタをもっていません。

また、出力ポート時のオープンドレイン機能はありません。

図3.5.31 ポート D レジスタ

### 3.5.9 ポート F (PF0~PF6)

ポートFはビット単位で入出力の指定ができる7ビットの汎用入出力ポートです。

入出力ポート以外に以下の機能があります。

- ・8 ビットタイマ 0 の入力機能(TA0IN)
- ・8 ビットタイマ 1 の出力機能(TA1OUT)
- ・8 ビットタイマ 2 の入力機能(TA2IN)
- ・8 ビットタイマ 3 の出力機能(TA3OUT)
- ・8 ビットタイマ 4 の入力機能(TA4IN)
- ・8 ビットタイマ 5 の出力機能(TA5OUT)
- ・8 ビットタイマ 6 の入力機能(TA6IN)
- ・外部割込みの入力機能(INT0~INT3)

これらの機能は PFCR、PFFC、PFFC2の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、PFCR、PFFC、PFFC2の各レジスタの値は"0"にリセットされ、全ビットが入力ポートとなります。また、出力ラッチの全ビットは"1"へセットされます。





図3.5.32 ポート F(PF0,PF2,PF4,PF6)



### ポートF レジスタ

		7	6	5	4	3	2	1	0				
PF	シンボル		PF6	PF5	PF4	PF3	PF2	PF1	PF0				
(003CH)	Read/Write					R/W							
				外部端子データ(出カラッチレジスタは1にセットされます)									

#### ポートF コントロールレジスタ

		7	6	5	4	3	2		0		
PFCR	シンボル		PF6C	PF5C	PF4C	PF3C	PF2C	PF1C	PF0C		
(003EH)	Read/Write					W		$\rangle_{\wedge}$			
	リセット後		0	0	0	0 <	0 🗸	))0	0		
				ポートF機能設定参照							

## ポートF ファンクションレジスタ

		7	6	5	4	3	2	1	_0
PFFC	シンボル		PF6F	PF5F	PF4F	PF3F	RF2F	PF1F	PF0F
(003FH)	Read/Write				•	W			
	リセット後		0	0	0	(0/	0	0	<b>O</b>
	機能				ポー	ト F 機能設定	参照 🔷		

## ポートFファンクションレジスタ 2

_									
		7	6	5	4	3	2 ((	$\bigcirc$	0
PFFC2	シンボル		PF6F2		PF4F2	¥	PF2F2	$\rightarrow \downarrow \setminus$	PF0F2
(003DH)	Read/Write		W	(	W		(W)	)	W
	リセット後		0		0		(0)		0
			ポートF	4(	ポートF		サーナー		ポートF
	機能		機能設定		機能設定		機能設定		機能設定
			参照		参照		参照		参照

## ポートF機能設定参照

		~,~ ,,,			1 1				
<pfx2></pfx2>	<pfxf></pfxf>	<pfxc></pfxc>	PF6	PF5	PF4	PF3	PF2	PF1	PF0
0	0	0	入力ポート	スカポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート
0	0	1	出カポート	出力ポート	出力ポート	出力ポート	) 出力ポート	出力ポート	出力ポート
0	1	0 /	(TAGIN)	設定禁止	TÂ41N	設定禁止	TA21N	設定禁止	TAOIN
0	1	1	設定禁止	TA50UT	設定禁止	TA30UT	設定禁止	TA10UT	設定禁止
1	0	0	設定禁止		設定禁止		設定禁止		設定禁止
1	0	_ 1_	設定禁止		設定禁止		設定禁止		設定禁止
1	1	0	INT3		INT2		INT1		INTO
1	1	1	設定禁止		設定禁止		設定禁止		設定禁止

注意1. PFCR, PFFC, PFFC2 レジスタはリード・モディファイ・ライトできません。

注意 2: ポートの機能設定にかかわらず、TAOIN,TA2IN,TA4IN,TA6IN 入力は 8 ビットタイマ TMRA0~TMRA6 へ入力されます。

図3.5.34 ポートFレジスタ

TOSHIBA

TMP92CM27

### 3.5.10 ポート J (PJ0~PJ7)

ポート J はビット単位で入出力の指定ができる 8 ビットの汎用入出力ポートです。 入出力ポート以外に以下の機能があります。

- 16 ビットタイマ 0 の出力機能(TB0OUT0、TB0OUT1)
- ・16 ビットタイマ 1 の出力機能(TB1OUT0、TB1OUT1)
- 16 ビットタイマ 2 の出力機能(TB2OUT0、TB2OUT1)
- 16 ビットタイマ 3 の出力機能(TB3OUT0、TB3OUT1)
- ・16 ビットタイマ 4 の出力機能(TB4OUT0、TB4OUT1)
- ・16 ビットタイマ 5 の出力機能(TB5OUT0、TB5OUT1)

これらの機能は PJCR、PJFC、PJFC2 の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、PJCR、PJFC、PJFC2 の各レジスタの値は"0"にリセットされ、全ビットが入力ポートとなります。また、出力ラッチの全ビットは"1"へセットされます。





図3.5.35 ポート J(PJ0,PJ1,PJ2,PJ3)



### ポートJ レジスタ

		7	6	5	4	3	2	1	0		
PJ (004CH)	シンボル	PJ7	PJ6	PJ5	PJ4	PJ3	PJ2	PJ1	PJ0		
	Read/Write	,	RW								
			外部端	子データ(ヒ	出力ラッチレ	ジスタは 1に	ニセットされ	ます)			

### ポートJコントロールレジスタ

		7	6	5	4	3	2		0			
PJCR	シンボル	PJ7C	PJ6C	PJ5C	PJ4C	PJ3C	PJ2C	PJ1C	PJ0C			
(004EH)	Read/Write		W									
	リセット後 0											
					ポートJ機	能設定参照	7//					

## ポートJ ファンクションレジスタ

	7	6	5	4	3	2	1	0
シンボル	PJ7F	PJ6F	PJ5F	PJ4F	PJ3F 1	PJ2F	PJ1F	PJ0F
Read/Write				V	V			
リセット後	0	0	0	0	$(\bigcirc 0 \land \bigcirc )$	0	0	<del>\</del> 0
機能				ポートJ機	能設定参照	$\Diamond$		
	Read/Write リセット後	Read/Write リセット後 0	Read/Write リセット後 0 0	シンボル PJ7F PJ6F PJ5F Read/Write リセット後 0 0 0	シンボル     PJ7F     PJ6F     PJ5F     PJ4F       Read/Write     V       リセット後     0     0     0	7 6 5 4 3 シンボル PJ7F PJ6F PJ5F PJ4F PJ3F I Read/Write W リセット後 0 0 0 0	7 6 5 4 3 2 シンボル PJ7F PJ6F PJ5F PJ4F PJ3F PJ2F Read/Write W リセット後 0 0 0 0 0 0	7 6 5 4 3 Z 1 シンボル PJ7F PJ6F PJ5F PJ4F PJ3F PJ2F PJ1F Read/Write W リセット後 0 0 0 0 0 0 0

# ポートJファンクションレジスタ 2

		7	6	5	4	3	2 ((	$\sim$ 1 $^{\circ}$	0
PJFC2	シンボル	PJ7F2	PJ6F2	PJ5F2	PJ4F2	<i>f</i>		$\rightarrow \rightarrow \rightarrow$	
(004DH)	Read/Write		V	V (			(0)	)	
	リセット後	0	0	0					
	機能		ポートJ機	能設定参照					

## ポートJ機能設定

<pjx2></pjx2>	<pjxf></pjxf>	<pjxc></pjxc>	PJ7	PJ6	PJ5	PJ4	PJ3	PJ2	PJ1	PJ0
0	0	0	入力ポート							
0	0	1	出力ポート							
0	1	0	設定禁止							
0	1	1 /	TB30UT1	TB30UT0	TB20UT1	TB20UT0	TB10UT1	TB10UT0	TB00UT1	TB00UT0
1	0	0 <	設定禁止	設定禁止	設定禁止	設定禁止				
1	0	1	設定禁止	設定禁止	設定禁止	設定禁止				
1	1	0	設定禁止	設定禁止	設定禁止	設定禁止				
1	1	<\1\)	TB50UT1	TB50UT0	TB40UT1	TB40UT0				

注意: PJCR,PJFC,PJFC2 レジスタはリード・モディファイ・ライトできません。

図3.5.37 ポートJレジスタ


### 3.5.11 ポートK (PK0~PK7)

ポートKは入力専用ポートです。

入力ポート以外に以下の機能があります。

- 16 ビットタイマ 0 の入力機能(TB0IN0、TB0IN1)
- 16 ビットタイマ 1 の入力機能(TB1IN0、TB1IN1)
- ・16 ビットタイマ 2 の入力機能(TB2IN0、TB2IN1)
- 16 ビットタイマ3の入力機能(TB3IN0、TB3IN1)
- ・外部割込みの入力機能(INT4~INTB)

これらの機能は PKFC、PKFC2 の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、PKFC、PKFC2 の各レジスタの値は"0"にリセットされ、全ビットが入力ポートとなります。



#### ポートK レジスタ

6 5 4 3 2 0 PΚ シンボル PK7 PK6 PK5 PK3 PK2 PK1 PK0 PK4 (0050H)Read/Write R 外部端子データ

ポートK ファンクションレジスタ

PKFC (0053H)

		7	6	5	4	3	2		0			
	シンボル	PK7F	PK6F	PK5F	PK4F	PK3F	PK2F	PK1F	PK0F			
)	Read/Write		W W									
	リセット後	0	0	0	0	0 <	0 \	0 ( )	0			
	機能		ポートK機能設定参照									

ポートK ファンクションレジスタ2

PKFC2 (0051H)

	/	7	6	5	4	3	2	1	0			
2	シンボル	PK7F	PK6F	PK5F	PK4F	PK3F	PK2F	PK1F	PK0F			
l)	Read/Write		W									
	リセット後	0	0	0	0	(0/	0	0	0			
	機能				ポートK機	能設定参照	$\Diamond$					

### ポートK機能設定

<pkxf2></pkxf2>	<pkxf></pkxf>	PK7	PK6	PK5	PK4	PK3	PK2	PK1	PK0
0	0	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート
0	1	TB31N1	TB31N0	TB2 IN1	TB2TN0	TB1 IN1	TB1+N0	TBO/N1	TB01N0
1	0	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止
1	1	INTB	INTA	INT9	87NI	INT7	INT6	INT5	INT4

注意 1: PKFC、PKFC2 レジスタはリード・モディファイ・ライトできません。

注意 2:ポートの機能設定にかかわらず、TB0IN0/1,TB1IN0/1,TB2IN0/1,TB3IN0/1 入力は 16 ビットタイマ TMRB0~TMRB3~入力されます。

注意 3: <PKxF2>=1 かつ<PKxF>=1 の設定(INT4~INTB)と<PKxF2>=0 かつ<PKxF>=1 の設定(TB0IN0~TB3IN1)では、ホールト解除の動作が異なります。

詳細は、3.3.6 スタンバイ制御部の表 3.3.6 ホールト解除ソースとホールト解除の動作を参照してください。

図3.5.39 ポート K レジスタ

### 3.5.12 ポート L (PL0~PL7)

ポートLはビット単位で入出力の指定ができる8ビットの汎用入出力ポートです。

PL1 はオープンドレイン出力に設定可能です。

入出力ポート以外に以下の機能があります。

- ・パターンジェネレータ 0 の出力機能(PG00~PG03)
- ・パターンジェネレータ 1 の出力機能(PG10~PG13)
- ・シリアルチャネル 3 の入出力機能(RXD3、TXD3、SCLK3/CTS3)
- ・8 ビットタイマ 7 の出力機能(TA7OUT)
- ・高速シリアルチャネル 1 の入出力機能(HSSI1、HSSO1、HSCLK1)

これらの機能は PLCR、PLFC、PLFC2の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、PLCR、PLFC、PLFC2の各レジスタの値は"0"にリセットされ、全ビットが入力ポートとなります。また、出力ラッチの全ビットは"1"へセットされます。




図3.5.40 ポート L(PL0,PL4)




図3.5.42 ポート L(PL2)





図3.5.44 ポート L(PL5,PL6)



ポートL レジスタ

		7	6	5	4	3	2	1	0			
PL	シンボル	PL7	PL6	PL5	PL4	PL3	PL2	PL1	PL0			
(0054H) Read/Write R/W												
	リセット後		外部端子データ(出カラッチレジスタは1にセットされます)									

#### ポートL コントロールレジスタ

6 5 0 PLCR PL7C PL4C シンボル PL6C PL5C PL3C PL2C PL1C PL0C (0056H) Read/Write W 0 0 0 リセット後 ポートL機能設定参照

# ポートL ファンクションレジスタ

								-	
		7	6	5	4	((/3/ \)	2 _	(1)	0
PLFC	シンボル	PL7F	PL6F	PL5F	PL4F	PL3F	PL2F	PL1E//	))PL0F
(0057H)	Read/Write					W			
	リセット後	0	0	0	0	0	0 (	0	0
	機能				ポートレ	機能設定参照			

#### ポートレファンクションレジスタ2

		7	6	5	4	//3	2	1	0
PLFC2	シンボル		PL6F2	PL5F2	PL4F2	PL3F2	PL2F2	PL1F2	PL0F2
(0055H)	Read/Write		•			W	<b>\</b> //		
` /	リセット後		0	0	0	<u> </u>	0	0	0
	機能				ポ-	一トL機能設	定参照		

#### ポート L0~L7 機能設定

<u> </u>	-0~L1 1及1	<b>拒</b> 政化		/ / /						
<plxf2></plxf2>	<plxf></plxf>	<plxc>/</plxc>	PL7	PL6	PL5	//\?RL4	PL3	PL2	PL1	PL0
0	0	0	入力ポート	<b>プ</b> 入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート
0	0	1	出カポート	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート
0	1	0	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止
0	1 <	<b>√</b> 7	PG13	PG12	PG11	PG10	PG03	PG02	PG01	PG00
1	0		$\searrow$	設定禁止	設定禁止	HSS11	設定禁止	SCLK3/ CTS3	設定禁止	RXD3
1	0			HSCLK1	HSS01	設定禁止	設定禁止	SCLK3	TXD3 (O.D Dis)	設定禁止
1	7	) $)$		設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止
	1	1		設定禁止	設定禁止	設定禁止	TA70UT	設定禁止	TXD3 (0. D Ena)	設定禁止

注意1: PLCR、PLFC、PLFC2 レジスタはリード・モディファイ・ライトできません。

注意 2:ポートの機能設定にかかわらず、RXD3,SCLK3, CTS3 入力はシリアルチャネル 3へ入力されます。

注意3:ポートの機能設定にかかわらず、HSSI1入力は高速シリアルチャネル1へ入力されます。

注意 4: PL1 は、3-state/オープンドレイン設定のためのレジスタをもっていません。

また、出力ポート時のオープンドレイン機能はありません。

図3.5.46 ポートLレジスタ


# 3.5.13 ポート M (PM0~PM7)

ポートMは8ビットの入力専用ポートです。

入力ポート以外に以下の機能があります。

- ・A/D コンバータの入力機能(ANO~AN7)
- ・キー入力の入力機能(KI0~KI7)

これらの機能は PMFC、KIEN の該当ビットを設定することにより各ファンクションが可能となります。リセット動作により、PMFC は"1"にセット、KIEN は"0"にリセットされ、全ビットがアナログ入力となります。



#### ポートM レジスタ

PM (0058H)

		7	6	5	4	3	2	1	0
	シンボル	PM7	PM6	PM5	PM4	PM3	PM2	PM1	PM0
)	Read/Write				F	₹			
	リセット後		•		外部端于	- データ			·

注意 1: A/D コンバータの入力チャネル選択は、A/D コンバータ モードレジスタ ADMOD1にて設定します。

#### ポートM ファンクションレジスタ

PMFC (005BH)

		7	6	5	4	3	2/	) >>	0			
С	シンボル	PM7F	PM6F	PM5F	PM4F	PM3F <	PM2F/	PM1F	PM0F			
H)	Read/Write				V	٧	7//					
	リセット後	1	1	1	1	1		1	1			
			0:ポート入力/キー入力 1:アナログ入力									

# キー入力イネーブルレジスタ

KIEN (009EH

		7	6	5	4	(3)	2	1	>0
	シンボル	KI7EN	KI6EN	KI5EN	KI4EN	KI3EN	KI2EN	KMEN	KI0EN
H)	Read/Write				V	V		( G	
	リセット後	0	0	0	0	0	0	0	0
		KI7 入力	KI6 入力	KI5 入力	KI4入力	KI3 入力	KI2 入力	KIT入力	KI0 入力
		0: 禁止	0: 禁止	0: 禁止	0: 禁止	0: 禁止	0: 禁止	0: 禁止	0: 禁止
		1: 許可	1: 許可	1: 許可	1: 許可	1: 許可	1: 許可/ 🛆	1: 許可	1: 許可

### キー入力コントロールレジスタ

KICR (009FH

		7	6	(5)	4	3	) 2	1	0
₹	シンボル	KI7EDGE	KI6EDGE	KI5EDGE	KI4EDGE	KI3EDGE	KI2EDGE	KI1EDGE	KI0EDGE
H)	Read/Write			7 \	V	У	~		
	リセット後	0	0 (	Ó	0 <	0	0	0	0
		KI7	KI6	KI5	KI4	KI3	KI2	KI1	KI0
		エッジ	エッジ/ ヘ	エッジ	エッジ	エッジ	エッジ	エッジ	エッジ
		0: 立上り	0. 立上り)	0: 立上り	0: 立上り	0: 立上り	0: 立上り	0: 立上り	0: 立上り
		1: 立下り							

注意: PMFC,KIEN,KICR レジスタはリード・モディファイ・ライトできません。

図3.5.48 ポートM レジスタ


# 3.5.14 ポート N(PN0~PN3)

ポートNは4ビットの入力専用ポートです。

入力ポート以外に以下の機能があります。

・A/D コンバータの入力機能(AN8~AN10、AN11/ADTRG)

これらの機能は PNFC の該当ビットを設定することにより各ファンクションが可能となります。 リセット動作により、PNFC は"1"にセットされ、全ビットがアナログ入力となります。



### ポートN レジスタ

		7	6	5	4	3	2	1	0
PN	シンボル					PN3	PN2	PN1	PN0
(005CH)	Read/Write						∠ <del>l</del>	₹	
	リセット後						外部端	アデータ	

注意 1: A/D コンバータの入力チャネル選択は、A/D コンバータ モードレジスタ ADMOD1 にて設定します。また、AD トリガ( ADTRG )入力許可の設定は、ADMOD2<ADTRGE>にて設定します。

ポートN ファンクションレジスタ

		7	6	5	4	3	2	<b>// 1</b>	0
PNFC	シンボル					PN3F	PN2F	PN1F	PN0F
(005FH)	Read/Write						V	V	
	リセット後					1	7	1 (	1
							0:ポート 1	アナログ入力	

注意: PNFC レジスタはリード・モディファイ・ライトできません。

図3.5.50 ポート N レジスタ

### 3.6 メモリコントローラ

#### 3.6.1 機能概要

メモリコントローラは、任意の 6 つのブロックアドレス空間に対して、以下のような制御を行うことができます。

(1)6 ブロックのアドレス空間をサポート

外部エリア内に設定する 6 つのブロックアドレス空間に対し、ブロックサイズとスタートアドレスを指定することができます (block0~5)。

\* SRAM あるいは ROM :全 CS-ブロック (CS0 ~ CS5) 対応。

\* SDRAM : CS3-ブロックのみ対応。
\* Page-ROM : CS2-ブロックのみ対応。

(2) 接続メモリの指定

選択したアドレス空間に接続するメモリとして、SRAM、ROM、SDRAM を指定できます。

(3) データバス幅の指定

選択したアドレス空間のデータバス幅は、8/16 ビットが選択できます。

(4) ウェイトの制御

コントロールレジスタ内のウェイト指定ビットとWAIT 入力端子により、外部バスサイクルのウェイト数を制御することができます。リードサイクルとライトサイクルは、それぞれ独立にウェイト数を設定することができます。ウェイト数の制御には、下記に示す6つのモードがあります。

0 ウェイト, 1 ウェイト, 2 ウェイト, 3 ウェイト,4 ウェイト N ウェイト(WAIT 端子による制御)

3.6.2 制御レジスタとリセット解除後の動作

ここでは、メモリコントローラを制御するレジスタと、リセット解除後の状態、必要な設定について説明します。

(1) コントロールレジスタ

メモリコントローラの制御レジスタには、以下のようなものがあります。

- コントロールレジスタ: BnCSH/BnCSL(n=0~5,EX) 接続するメモリの種類や読み出し、書き込みのウェイト数など、メモリコントローラの基本的な機能の設定を行います。
- ▼メモリスタートアドレスレジスタ: MSARn(n=0~5)選択したブロックアドレス空間のスタートアドレスを設定します。
- メモリアドレスマスクレジスタ MAMRn(n=0~5) 選択したブロックアドレス空間のブロックサイズを設定します
- ◆ ページ ROM コントロールレジスタ: PMEMCR Page-ROM アクセス方法を設定します。

# 表 3.6.1コントロールレジスタ

		7	6	5	4	3	2	1	0
B0CSL	Bit symbol		B0WW2	B0WW1	B0WW0		B0WR2	B0WR1	B0WR0
(0140H)	Read/Write		2011112	W	20		5011112	W	2011110
	リセット後		0	1	0		0 .	1	0
B0CSH	Bit Symbol	B0E	_	-	B0REC	B0OM1	ВООМО	B0BUS1	B0BUS0
(0141H)	Read/Write				V			7	
	リセット後	0	0(注)	0 (注)	0	0	0 (	(0)	0
MAMR0	Bit Symbol	M0V20	M0V19	M0V18	M0V17	M0V16	M0V15	M0V14-V9	M0V8
(0142H)	Read/Write				R/	W		^_	
	リセット後	1	1	1	1	1 🔷	1	)) 1	1
MSAR0	Bit Symbol	M0S23	M0S22	M0S21	M0S20	M0S19	M0S18	M0S17	M0S16
(0143H)	Read/Write				R/	w (			
	リセット後	1	1	1	1	1	1)	1	1
B1CSL	Bit symbol		B1WW2	B1WW1	B1WW0		B1WR2	B1WR1	B1WR0
(0144H)	Read/Write				-	THE.		w_(	
	リセット後		0	1	0		0	1	Ŏ
B1CSH	Bit Symbol	B1E	-	-	B1REC	B10M1	B1OM0	B1BUS1	B1BUS0
(0145H)	Read/Write				V	v^/_))	$\Diamond$	$-(\bigcirc)/$	
	リセット後	0	0 (注)	0 (注)	0	0	0 <	0	// 0
MAMR1	Bit Symbol	M1V21	M1V20	M1V19	M1V18	M1V17	M1V16	M1V15-V9	M1V8
(0146H)	Read/Write				R	W	-(C		
	リセット後	1	1	1	/ 1/	√ 1	1	] // 1	1
MSAR1 (0147H)	Bit Symbol	M1S23	M1S22	M1S21	M1S20	M1S19	M1S18	M1S17	M1S16
	Read/Write				R/		$(\vee (\cdot))$		
	リセット後	1	1	1(	1	$\sqrt{1}$	(1)	1	1
B2CSL (0148H)	Bit symbol		B2WW2	B2WW1	B2WW0		B2WR2	B2WR1	B2WR0
(011011)	Read/Write リセット後		0	W	0	1	)) 0	W 1 1	0
DOCCII		DOE			B2REC	DOOMA	<del>// -</del>		
B2CSH (0149H)	Bit Symbol Read/Write	B2E	B2M		BZREC V	B2OM1	/B2OM0	B2BUS1	B2BUS0
(0.1.011)	リセット後	1	0((	0 (注)	0~	0	0	0	0
MAMR2	Bit Symbol	M2V22	M2V21	M2V20	M2V19	M2V18	M2V17	M2V16	M2V15
(014AH)	Read/Write	IVIZVZZ	(	WIZVZU	WIZV19	7	IVIZVII	IVIZVIO	1012 0 13
, ,	リセット後	1	$(\sqrt{4})$	1	1	1	1	1	1
MSAR2	Bit Symbol	M2S23	M2S22	M2S21	M2S20	M2S19	M2S18	M2S17	M2S16
(014BH)	Read/Write	< /_	7		R/		2010	2011	2010
	リセット後	1	1	_ 1	1	1	1	1	1
B3CSL	Bit symbol		B3WW2	B3WW1	B3WW0		B3WR2	B3WR1	B3WR0
(014CH)	Read/Write		~	W				W	
	リセット後		0	1	> 0		0	1	0
B3CSH	Bit Symbol	B3E	- /	> -	B3REC	B3OM1	В3ОМ0	B3BUS1	B3BUS0
(014DH)	Read/Write	)	V		V	V			
(	リセット後	) 0	0 (注)	0 (注)	0	0	0	0	0
MAMR3	Bit Symbol	M3V22	M3V21	M3V20	M3V19	M3V18	M3V17	M3V16	M3V15
(014EH)	Read/Write	((		) )	R/	1			
//	リセット後	1	$\langle \langle \rangle \rangle$	1	1	1	1	1	1
MSAR3	Bit Symbol	M3S23	M3S22	M3S21	M3S20	M3S19	M3S18	M3S17	M3S16
(014FH)	Read/Write		\ <u>\</u>		R/				
	リセット後	1	1	1	1	1	1	1	1

注 1: "0"をライトしてください。

注 2: BnCSL,BnCSH(n=0~3)レジスタはリードモディファイライトできません。

表 3.6.2コントロールレジスタ

		7	6	5	4	3	2	1	0		
B4CSL	Bit Symbol		B4WW2	B4WW1	B4WW0		B4WR2	B4WR1	B4WR0		
(0150H)	Read/Write			W				W			
	リセット後		0	1	0		0	7/1	0		
B4CSH	Bit Symbol	B4E	_	_	B4REC	B4OM1	B4OM0	B4BUS1	B4BUS0		
(0151H)	Read/Write				٧	V					
	リセット後	0	0(注)	0(注)	0	0	0	0	0		
MAMR4	Bit Symbol	M4V22	M4V21	M4V20	M4V19	M4V18	M4V17	M4V16	M4V15		
(0152H)	Read/Write				R/	W	W 0 1 0 1 0 11 B40M0 B4BUS1 B4BUS0  0 0 0 0 8 M4V17 M4V16 M4V15  1 1 1 9 M4S18 M4S17 M4S16  1 1 1 B5WR2 B5WR1 B5WR0  W 0 1 0 B50M0 B5BUS1 B5BUS0  1 1 1 1 9 M5S18 M5S17 M5S16  1 1 1 1 9 M5S18 M5S17 M5S16				
	リセット後	1	1	1	1	1 (	7	1	1		
MSAR4	Bit Symbol	M4S23	M4S22	M4S21	M4S20	M4S19	M4S18	M4S17	M4S16		
(0153H)	Read/Write		R/W								
	リセット後	1	1	1	1		1	1.((	1		
B5CSL	Bit Symbol		B5WW2	B5WW1	B5WW0	1	B5WR2	B5WR1	B5WR0		
(0154H)	Read/Write			W			>	W			
	リセット後		0	1	0	44	0 <	((1))	0		
B5CSH	Bit Symbol	B5E	I	ı	B5REC	B5OM1	B5OM0	B5BUS1	B5BUS0		
(0155H)	Read/Write	W									
	リセット後	0	0(注)	0(注)	0	<b>√</b> 0	0/~/	0	0		
MAMR5	Bit Symbol	M5V22	M5V21	M5V20	M5V19	∑M5V18	M5V17	M5V16	M5V15		
(0156H)	Read/Write				R/	W					
(0.00)	リセット後	1	1	1 (/		1	(7/	1	1		
MSAR5	Bit Symbol	M5S23	M5S22	M5S21	M5S20	M5S19	M5S18	M5S17	M5S16		
(0157H)	Read/Write			4	R/	w/					
,	リセット後	1	1	1	1	<b>\</b> \ 1	\\ 1	1	1		
BEXCSH	Bit Symbol			1		BEXOM1	BEXOM0	BEXBUS1	BEXBUS0		
(0159H)	Read/Write						// v	V			
	リセット後		$\searrow$		$\sqrt{}$	0	0	0	0		
	Bit Symbol		BEXWW2	BEXWW1	BEXWW0		BEXWR2	BEXWR1	BEXWR0		
BEXCSL (0158H)	Read/Write			//w	()	1		W			
(5.55.1)	リセット後		0	1	0	7	0	1	0		
DMEMOS			TAAT		OPGE	OPWR1	OPWR0	PR1	PR0		
PMEMCR (0166H)	Read/Write	$\nearrow A$	W W		(0/1		R/W				
( /	リセット後	74-1		A	( (0 ) )	0	0	1	0		

注 1: "0"をライトしてください。

注2: BnCSL,BnCSH(n=4~5),BEXCSH,BEXCSL レジスタはリードモディファイライトできません。

#### (2) リセット解除後の動作

リセット解除直後には、AM1/AM0端子の状態に従い、起動データバス幅が決定され、外部メモリをアクセスします。具体的には下記のようになります。

AM1	AM0	スタートモード
0	0	設定しないでください
0	1	16 ビットデータバスで起動 (注)
1	0	8 ビットデータバスで起動 (注)
1	1	設定しないでください

(注) リセット後起動することに使用されるメモリは NOR-Flash, Masked-ROM のどちらかです。

SDRAM は使用できません。

AM1/AM0 端子は、リセット解除直後のみ有効です。それ以外では、データバス幅はコントロールレジスタの<BnBUS1:0>に設定された値になります。

リセット後は、ブロックアドレス空間 2 のコントロールレジスタ(B2CSH/B2CSL)のみが、自動的に有効になります(リセットにより B2CSH<B2E> は"1"に設定されます)。ブロックアドレス空間 2 の制御レジスタのバス幅指定ビットへ、AM1/AM0 端子で指定されたデータバス幅が、ロードされます。また、リセット後、ブロックアドレス空間は 000000H から FFFFFFH 番地に設定されています (B2CSH<B2M> は "0"にリセットされます) 。

リセット解除後、メモリスタートアドレスレジスタ(MSARn)とメモリアドレスマスクレジスタ (MAMRn)で、ブロックアドレス空間の指定を行い、コントロールレジスタ(BnCSH/L)を設定します。 設定を有効にするために、コントロールレジスタのイネーブルビット(BnCSH<BnE>)を"1"にセットしてください。



### 3.6.3 基本的な機能の説明とレジスタの設定

ここでは、メモリコントローラの機能のうち、ブロックアドレスエリアの設定、接続メモリ、 ウェイト数の設定について説明します。

(1) ブロックアドレス空間の指定

ブロックアドレス空間は、2種類のレジスタによって指定されます。

メモリスタートアドレスレジスタ(MSARn)は、ブロックアドレス空間のスタートアドレスを設定するレジスタです。メモリコントローラは、バスサイクルごとに、このレジスタの値と、アドレスとを比較します。このとき、メモリアドレスマスクレジスタ(MAMRn)で、マスクされているアドレスビットは、メモリコントローラは、比較対象としません。メモリアドレスマスクレジスタの設定によって、ブロックアドレス空間のサイズが決まります。レジスタに設定された値と、バス上のアドレスを比較し、比較した結果が一致すれば、メモリコントローラは、チップセレクト信号( $\overline{\text{CSn}}$ )を"Low"レベルにします。

(i) メモリスタートアドレスレジスタの設定

メモリスタートアドレスレジスタの<MnS23<16>の各ビットは、それぞれアドレスの A23<A16 に対応します。スタート下位アドレス A15<0 は、常に 0000H です。従って、ブロックアドレス空間のスタートアドレスは、000000H<FF0000H まで 64K バイトごとに設定することができます。

(ii) メモリアドレスマスクレジスタの設定

メモリアドレスマスクレジスタでは、アドレスのどのビットの値を比較するか、比較しないかを設定します。レジスタは、"0"で「比較する」、"1"で「比較しない」の機能になります。

ブロックアドレス空間によって設定できるアドレスビットが違っており、

ブロックアドレス空間 0

:\A20~A8

ブロックアドレス空間 1

. A21~A8

ブロックアドレス空間 2~5 : A22~15

のマスク設定ができます。上位のビットについては、かならず比較されます。これにより、各 ブロックアドレス空間のサイズが決まります。

ブロックアドレス空間によって設定できるサイズは、次のとおりです。

サイズ (バイト) CS エリア 256	512	32 K	64 K	128 K	256 K	512 K	1 M	2 M	4 M	8 M
CSO O	0	0	0	0	0	0	0	0		
CS1 O	0	$\wedge$	0	0	0	0	0	0	0	
CS2 ~ 5		0/(	0	0	0	0	0	0	0	0

リセット解除後は、ブロックアドレス空間 2 の制御レジスタのみが有効になっています。ブロックアドレス空間 2 の制御レジスタには、特別に<B2M>があり、このビットを"0"にすると、ブロックアドレス空間 2 は 000000H~FFFFFFH に設定されます。リセット解除後は、この状態に設定されています。この<B2M>を 1 に設定すると、他のブロックアドレス空間と同様に、スタートアドレスとアドレス空間サイズを設定することができます。

### (iii) レジスタの設定例

ブロックアドレス空間 1 を 110000H のアドレスから 512 バイトに設定する場合、次のように レジスタを設定します。

MSAR1 レジスタ

ビット	7	6	5	4	3	2	1	0
bit Symbol	M1S23	M1S22	M1S21	M1S20	M1S19	M1\$18	M1S17	M1S16
設定値	0	0	0	1	0	0	) / 0	1

メモリスタートアドレスレジスタ MSAR1 の<M1S23~16>の各ビットは、それぞれアドレス A23~16 に対応します。A15~0 は"0"になります。したがって、MASR1 の値を上記のように設定すると、ブロックアドレス空間のスタートアドレスは、110000Hになります。

MAMR1 レジスタ

ビット	7	6	5	4	<i>J</i> 3	2/	74/)	0
bit Symbol	M1V21	M1V20	M1V19	M1V18	M1V17	M1V16	M1V15 to 9	M1V8
設定値	0	0	0		0	(0/	> 0	1

メモリスタートマスクレジスタ MAMR1 の<M1V21~16>,<M1V8>の各ビットは、それぞれ A21~16,A8 のアドレス比較を行うか、行わないかを設定します。<M1V15~9>ビットは A15 ~A9 を 1 ビットでアドレス比較を行うか行わないかを設定します。レジスタは、"0"で「比較 する」、"1"で「比較しない」の機能になります。A22 と A23 は必ず比較されます。

上記のように設定すると、 $A23\sim A9$ までがスタートアドレスとして設定された値と比較されます。したがって、 $110000H\sim 1101FFH$ 番地の 512 バイトが、ブロックアドレス空間 1 として設定され、バス上のアドレスと一致すれば、チップセレクト信号  $\overline{CS1}$  を"L" レベルにします。

ブロックアドレス空間 0 では、A23~A21 は常に比較され、A20~A8 の比較を行うか行わないかをレジスタに設定します。同様にブロックアドレス 2~5 では、A23 は常に比較され、A22~A15 の比較を行うか行わないかをレジスタに設定します。

注: 設定したブロックアドレス空間が、内蔵メモリの空間と重複した場合、ブロックアドレス 空間は以下のような優先順位で処理されます。

内蔵 I/O > 内蔵メモリ > ブロックアドレス空間 0>1>2>3>4>5

また、CSOからCS5で設定したアドレス空間以外をアクセスした場合は、CSEX 空間として処理されます。従って、ウェイト数、データバス幅の制御などはCSEX (BEXCSH, BEXCSL レジスタ)の設定に従います。

# (2) 接続メモリの指定

コントロールレジスタ(BnCSH)の<BnOM1:0>ビットを設定することにより、各ブロックアドレス空間に接続するメモリの種類を設定することができます。設定されたメモリによって、メモリインタフェース信号が出力されます。設定は、次のように行います。

<BnOM1,BnOM0> ビット (BnCSH レジスタ)

	BnOM1	BnOM0	機能
	0	0	SRAM/ROM (デフォルト)
	0	1	(予約)
	1	0	(予約)
1	1	1	SDRAM

(注 1) SDRAM は 3 のブロックに設定する必要があります。

### (3) データバス幅の設定

データバス幅は、ブロックアドレス空間ごとに設定することが出来ます。バス幅の設定はコントロールレジスタ(BnCSH)の<BnBUS1:0>で、以下のように行います。

<BnBUS> ビット (BnCSH レジスタ)\_

<bnbus1></bnbus1>	<bnbus0></bnbus0>	機能
0	0	8ビットバスモード (デフォルト)
0	1	16 ビットバスモード
1	0	使用しないでください
1	1 (	使用しないでください

(注 1) SDRAM は"01" (16 ビットバス) に設定する必要があります。

このように、アクセスするアドレスに応じてデータバス幅を変えることを"ダイナミックバスサイジング"と呼びます。データサイズ、バス幅、スタートアドレスにより、データが、データバスのどの部分に出力されるかが変わります。バス動作の詳細は次のようになります。

(注意)

バス幅が異なるメモリを連続したアドレスに配置している場合、両方のメモリにまたがる アクセスを 1 命令で実行しないでください。データの正常な読み出し/書き込みが行われ ない場合があります。

データサイズ	スタートアドレス	メモリデータサイズ	CPU アドレス	CPU ·	データ
(ビット)	スタードノドレス	(ビット)	CPU / FDX	D15 ~ D8	D7 ~ D0
	4n + 0	8/16	4n + 0	XXXXX	b7 ~ b0
	4n + 1	8	4n + 1	xxxxx	b7 ~ b0
8		16	4n + 1	b7 ~ b0	XXXXX
O	4n + 2	8/16	4n + 2	XXXXX	b7 ~ b0
	4n + 3	8	4n + 3	XXXXX	b7 ~ b0
		16	4n + 3	b7 ~ b0	XXXXX
	4n + 0	8	(1) 4n + 0	xxxxx	b7 ~ b0
			(2) 4n + 1	XXXXX	b15 ~ b8
		16	4n + 0	b15 ~ b8	b7 ~ b0
	4n + 1	8	(1) 4n + 1	xxxxx	b7 ~ b0
			(2) 4n + 2	XXXXX	_b15 ~ b8
		16	(1) 4n + 1	b7 → b0	XXXXX
16			(2) 4n + 2	\xxxxx )	b15 ~ b8
	4n + 2	8	(1) 4n + 2	XXXXX	b7 ~ b0
			(2) 4n + 1	XXXXX	b15 ~ b8
		16	4n + 2 (	b15 ~ b8	b7 ~ b0
	4n + 3	8	(1) 4n + 3	XXXXX	b7 ~ b0
			(2) 4n + 4	XXXXX	b15 ~ b8
		16	(1) 4n + 3	b7 ~ b0	XXXXX
			(2) 4n + 4	✓ xxxxx	b15 ~ b8
	4n + 0	8	(1) 4n + 0	XXXXX	b7 ~ b0
			(2) 4n + 1	XXXXX	b15 ~ b8
			((3) 4n(+\2	XXXXX	b23 ~ b16
			(4) 4n/+/3	XXXXX	b31/~ b24
		16	(1) 4n + 0	b15 ~ b8	b7 ~ b0
			(2) 4n + 2	b31 ~ b24	b23 ~ b16
	4n + 1	8	(1) 4n + 0	XXXXX	b7 ~ b0
		$\mathcal{A}($	(2) 4n + 1	XXXXX	b15 ~ b8
			(3) 4n + 2	XXXXX	b23 ~ b16
			(4) 4n + 3	XXXXX	b31 ~ b24
		16	(1) 4n + 1	b7/~ b0	XXXXX
			(2) 4n + 2	b23 → b16	b15 ~ b8
32	4 0	4(0)	(3) 4n + 4	xxxxx	b31 ~ b24
	4n + 2	8	(1) 4n + 2	XXXXX	b7 ~ b0
			(2) 4n + 3	XXXXX	b15 ~ b8
			(3) 4n + 4	XXXXX	b23 ~ b16
		16	(4) 4n + 5	b15 ~ b8	b31 ~ b24 b7 ~ b0
1		ال ال	(1) 4n + 2		b23 ~ b16
1	4n + 3	<u>8</u>	(2) 4n + 4 (1) 4n + 3	b31 ~ b24 xxxxx	b7 ~ b0
}	411 + 3		(2) 4n + 4	XXXXX	b15 ~ b8
1			(3) 4n + 5	XXXXX	b23 ~ b16
			(4) 4n + 6	XXXXX	b31 ~ b24
	$(\Omega/\Lambda)$	16	(1) 4n + 3	b7 ~ b0	XXXXX
	$\sim (\vee/)$		(2) 4n + 4	b23 ~ b16	b15 ~ b8
		$(\bigcap)$	(3) 4n + 6	XXXXX	b31 ~ b24
			(3)411 1 0	****	DUI 13 DZ4

xxxxx: リード時はそのバスの入力データが無視されることを示します。ライト時は、そのバスがハイインピーダンスで、そのバスのライトストローブ信号は、ノンアクティブのままであることを示します。



#### (4) ウェイトの制御

外部バスサイクルは、最小 2 ステート(100ns@ $f_{SYS}$ =20MHz)で完了します。コントロールレジスタ(BnCSL)の<BnWW2:0>と<BnWR2:0>を設定することにより、リードサイクルとライトサイクルのウェイト数を指定することができます。<BnWW2:0>と<BnWR2:0>の設定方法は同じです。設定は次のように行います。

<BnWW2:0>/<BnWR2:0> (BnCSL レジスタ)

<bnww2></bnww2>	<bnww1></bnww1>	<bnww0></bnww0>	機能
<bnwr2></bnwr2>	<bnwr1></bnwr1>	<bnwr0></bnwr0>	
0	0	1	2ステート (0 ウェイト)アクセス固定モード
0	1	0	3ステート (1 ウェイト)アクセス固定モード
	·		(デフォルト)
1	0	1	4ステート (2 ウェイト)アクセス固定モード
1	1	0	5ステート (3 ウェイト)アクセス固定モード
1	1	1	6 ステート (4 ウェイト)アクセス固定モード
0	1	1	WAIT 端子入力モード
	上記以外		(予約)

(注 1) SDRAM には上記の設定は無効です。3.13章 SDRAM コントローラを参照してください。

# (i) ウェイト数固定モード

指定されたステート数でバスサイクルを完了するモードです。ステート数は、2 ステート (0 ウェイト) ~6 ステート (4 ウェイト) を選択できます。

# (ii) WAIT 端子入力モード

WAIT 入力端子をサンプリングし、信号がアクティブの間、ウェイトを挿入しつづけます、このモードでは、最小のバスサイクルが2ステートとなります。2ステート目に、ウェイト信号がノンアクティブ("High"レベル)であれば、そこでバスサイクルは完了します。2ステート以上は、ウェイト信号がアクティブな限りバスサイクルが延長されます。




### (5) リカバリ (データホールド) サイクル制御

メモリによってはリードサイクル時の $\overline{\text{CE}}$  あるいは $\overline{\text{OE}}$  からデータホールド時間について A.C スペックが定義されており、その場合データ衝突の問題が起こりえます。この問題を回避するため BmCSH<BmREC>レジスタに"1"を設定することによって CSm ブロックにアクセス後に、1 ステートのダミーサイクルを挿入することが出来ます。この 1 ダミーサイクルは次のサイクルがほかの CS ブロック用のとき挿入されます。


<BnREC> ビット (BnCSH レジスタ)

0	ダミーサイクルを挿入しない(デフォルト)
1	ダミーサイクルを挿入

● ダミーサイクルを挿入しないとき(0 ウェイト)




● ダミーサイクルを挿入するとき(0 ウェイト)




# (6) 基準バスタイミング


(a) 外部リード/ライトバスサイクル(0 ウェイト)




(b) 外部リード/ライトバスサイクル(1ウェイト)




# (c) 外部リード/ライトバスサイクル $(0 \,$ ウェイト @ WAIT 端子入力モード)



# (d) 外部リード/ライトバスサイタル(n ウェイト @ WAIT 端子入力モード)



# WAIT 入力回路例(5 ウェイトの場合)



# (6) 外部メモリ接続

図 3.6.1 は外部 16 ビット SRAM、16 ビット NOR-Flash と TMP92CM27 の接続方法の接続例を示しています。




図 3.6.1 外部 16 ビット SRAM、NOR-Flash 接続例

# 3.6.4 ROM コントロール(ページモード)

ここでは、ROM のページモードアクセスを行う場合の動作と、レジスタの設定方法について説明します。ROM ページモードの設定は、ページ ROM コントロールレジスタで行います。

### (1) 動作とレジスタの設定方法

ページモードの ROM アクセスをサポートしています。ただし、ページモードの ROM アクセスを指定できるのは、ブロックアドレス空間 2 のみです。

ROM のページモードの設定は、ページ ROM コントロールレジスタ(PMEMCR)で行います。 PMEMCR レジスタの<OPGE>ビットを "1"に設定すると、ブロックアドレス空間 2 のメモリアクセスは、ROM ページモードアクセスになります。

PMEMCR レジスタの<OPWR1:0>ビットで、読み出しサイクル数の設定を行います。

### <OPWR1/OPWR0> ビット (PMEMCR レジスタ)

OPWR1	OPWR0	ページのサイクル数
0	0	1 ステート (n-1-1-1 モード) (n ≥ 2)
0	1	2 ステート (n-2-2-2 モード) (n ≥ 3)
1	0	3 ステート (n-3-3-3 モード) (n ≥ 4)
1	1	(予約)

注: ウェイト数 n は、各ブロックアドレス空間のコントロールレジスタ(BnCSL)で設定して下さい。

PMEMCR レジスタの<PR1:0>ビットには、CPU 側から見た ROM のページサイズ (バイト数)を設定します。設定されたページの境界までデータが読み出されると、メモリコントローラは、一連のページリード動作を終了させ、次のページの先頭データの読み出しはノーマルサイクルで行い、その次より再びページリードを続けます。

# <PR1/PR0> ビット (PMEMCR レジスタ)

PR1	PR0	ROM ページ サイズ
0	0	64 / i 1 F
0	1	32 バイト
1	0	16 バイト (デフォルト)
1	1	8バイト

タイミングパルス信号用は 4.3.2 章 ROM リードサイクルを参照してください。

#### 3.6.5 注意事項

(1) /CS と /RD の間のタイミングの注意点

RD (リード信号)の寄生容量が CSn (チップセレクト信号)の容量より大きい場合のリード信号の遅れにより、意図しないリードサイクルが発生する場合があります。図 3.6.2の(a)のような意図しないリードサイクルによって、不具合が発生する恐れがあります。




図 3.6.2リード信号遅延時のリードサイクル

例: JEDEC 標準型コマンドを採用している NOR-Flash を外部に接続する場合、トグルビットを正しく読出しできない場合があります。図 3.6.3のように NOR-Flash アクセスの前のサイクルのリード信号立ち上がりが遅れたとき、(b)のように意図しないリードサイクルが生じます。




図 3.6.3 NOR-Flash トグルビットリードサイクル

この意図しないリードサイクルでトグルビットが反転してしまう場合、CPU はいつも同じ値のトグルビットを読み出すことになり、正しくトグルビットをリードできません。

このような現象が起こる場合があるため、データポーリング機能での制御を推奨します。


#### (2) CSn 端子の機能切り替え時の注意

チップセレクト信号出力は汎用ポート機能との兼用端子の場合があります。この場合は、リセット動作により、出力ラッチレジスタ及び機能制御レジスタが初期化され、対象端子がポート出力("1"または"0")に初期化されます。

#### 機能切り替え

機能制御レジスタ(PnFC レジスタ)を設定する事により、対象端子をポートから チップセレクト信号出力に切り替えますが、切り替わりのタイミングで数 ns の短い パルスが出力される場合があります。通常のメモリを使用する場合、特に問題には なりませんが、特殊なメモリを使用する場合、問題となることがあります。

※ XX は機能レジスタアドレス(出力ポートが"0"に初期化される場合)




ソフトウェアによる対策

この現象を回避するための S/W での対応策を説明します。

CS 信号はそのアクセスエリアのアドレスをデコードして生成されるため、不要なパルスは CSn 機能に設定した直後の、対象 CS エリアへのアクセスによって出力されます。そこで、ポートを CS 機能に設定した直後も内部エリアにアクセスすれば不要なパルスは出力しません。

- 1. NMI機能の使用禁止
- 2. 機能切替中の割り込み禁止(DI 命令)
- 3. 連続した内部アクセスをするために、ダミー命令を追加

(機能切替レジスタへのアクセスを 16 ビット命令で対応する(LDW 命令))



# 3.7 8 ビットタイマ(TMRA)

TMP92CM27 は 8 ビットタイマを 8 チャネル(TMRA0~7)内蔵しています。 TMRA は 2 チャネルを 1 モジュールとし、4 モジュール(TMRA01, TMRA23, TMRA45, TMRA67)で構成されます。各モジュールは次の 4 種類のモードを持っています。

- 8ビットインタバルタイマモード
- 16 ビットインタバルタイマモード
- 8 ビットプログラマブル矩形波 (PPG:可変周期、可変デューティ)出力モード
- 8 ビットパルス幅変調(PWM:固定周期、可変デューティ)出力モード

図 3.7.1~図 3.7.4 に TMRA01, TMRA23, TMRA45, TMRA67のブロック図を示します。 各チャネルは 8 ビットアップカウンタ、8 ビットコンパレータおよび 8 ビットのタイマレジスタで構成され、2 チャネルに 1 つのプリスケーラ、タイマフリップフロップで構成されています。

タイマの動作モードとタイマフリップフロップは、5 バイトのレジスタ(SFR)で制御されます。4つの各モジュール(TMRA01,TMRA23,TMRA45,TMRA67)はそれぞれ独立して動作します。

どのモジュールも表 3.7.1 に示される仕様相違点を除いて同一の動作をしますので、動作及びレジスタの説明は TMRA01 の場合についてのみ行います。

また、本章は次のような構成になっています。

- 3.7.1 モジュール別のブロック図
- 3.7.2 回路別の動作説明
- 3.7.3 SFR 説明
- 3.7.4 モード別動作説明
  - (1) 8 ビットタイマモード
  - (2) 16 ビットタイマモード
  - (3) 8 ビット PPG (プログラマブル矩形波)出力モード
  - (4) 8 ビット PWM (パルス幅変調)出力モード
  - (5) モード設定

表 3.7.1 モジュール別仕様相違点

仕様(	モジュール	TMRA01	TMRA23	TMRA45	TMRA67
外部端子	外部クロック 入力端子	TAOIN (PF0 と兼用)	TA2IN (PF2 と兼用)	TA4IN (PF4 と兼用)	TA6IN (PF6 と兼用)
	タイマフリップ フロップ出力端子	TA1OUT (PF1と兼用)	TA3OUT (PF3 と兼用)	TA5OUT (PF5 と兼用)	TA7OUT (PL3 と兼用)
SFR 名 (アドレス)	タイマ RUN レジスタ	TA01RUN (1100H)	TA23RUN (1108H)	TA45RUN (1110H)	TA67RUN (1118H)
	タイマレジスタ	TA0REG (1102H) TA1REG (1103H)	TA2REG (110AH) TA3REG (110BH)	TA4REG (1112H) TA5REG (1113H)	TA6REG (111AH) TA7REG (111BH)
	タイマモードレジスタ	TA01MOD (1104H)	TA23MOD (110CH)	TA45MOD (1114H)	TA67MOD (111CH)
	タイマフリップフロップ コントロールレジスタ	TA1FFCR (1105H)	TA3FFCR (110DH)	TA5FFCR (1115H)	TA7FFCR (111DH)

# 3.7.1 モジュール別ブロック図




図 3.7.1 TMRA01 ブロック図




図 3.7.2 TMRA23 ブロック図




図 3.7.3 TMRA45 ブロック図




図 3.7.4 TMRA67 ブロック図

### 3.7.2 回路別動作説明

#### (1) プリスケーラ

9 ビットプリスケーラは、TMRA01 の入力クロックを生成します。プリスケーラの入力 クロック $\phi$ T0 は、fFPH を 4 分周したクロックです。

このプリスケーラの動作は、タイマコントロールレジスタの TA01RUN<TA01PRUN>の設定によって制御できます。<TA01PRUN>に"1"を設定すると、カウントが開始され、"0"を設定すると、プリスケーラをゼロクリアして停止します。表 3.7.2 にプリスケーラの分周クロック出力を示します。

表 3.7.2 プリスケーラ 分周クロック出方

@fc = 40 MHz

				(G) 10 111112	
ギア値	プリスケーラ出力クロック分周				
イア恒 <gear2:0></gear2:0>	φΤ1	φТ4	фТ16	фТ256	
000(fc)	2 <sup>3</sup> /fc (0.2 μs)	2 <sup>5</sup> /fc (0.8 μs)	2 <sup>7</sup> /fc (3.2 μs)	2 <sup>11</sup> /fc ( 51.2μs)	
001(fc/2)	2 <sup>4</sup> /fc (0.4 μs)	2 <sup>6</sup> /fc (1.6 μs)	2 <sup>8</sup> /fc (6.4 μs)	2 <sup>12</sup> /fc (102.4 μs)	
010(fc/4)	2 <sup>5</sup> /fc (0.8 μs)	2 <sup>7</sup> /fc (3.2 μs)	2 <sup>9</sup> /fc (12.8 μs)	2 <sup>13</sup> /fc (204.8 μs)	
011(fc/8)	2 <sup>6</sup> /fc (1.6 μs)	2 <sup>8</sup> /fc (6.4 μs)	2 <sup>10</sup> /fc (25.6 μs)	2 <sup>14</sup> /fc (409.6 μs)	
100(fc/16)	2 <sup>7</sup> /fc (3.2 μs)	2 <sup>9</sup> /fc (12.8 μs)	2 <sup>11</sup> /fc (51.2 μs)	2 <sup>15</sup> /fc (819.2 μs)	

xxx: Don't care

### (2) アップカウンタ(UC0, UC1)

タイマモードレジスタ(TA01MOD)で指定された入力クロックによってカウントアップする8ビットのバイナリカウンタです。

UC0 の入力クロックは、TA0IN 端子からの外部クロックと、3種類のプリスケーラ出力クロック  $\phi$  T1、 $\phi$  T4、 $\phi$  T16 から、TA01MOD<TA0CLK1:0>の設定値に応じて選択されます。

UC1の入力クロックは、動作モードによって異なります。16 ビットタイマモードに設定した場合は、UC0のオーバフロー出力が入力クロックとなり、16 ビットタイマモード以外の設定の場合は、TA01MOD<TA1CLK1:0>の設定によりプリスケーラ出力クロック $\phi$ T1、 $\phi$ T16、 $\phi$ T256 と、TMRA0のコンパレータ出力(一致検出)の中から選択されます。

アップカウンタは、TA01RUN<TA0RUN>、TA01RUN<TA1RUN>によってカウントの開始および停止&クリアを設定します。リセット動作により、アップカウンタはクリアされ、停止します。

### (3) タイマレジスタ(TAOREG、TA1REG)

インタバル時間を設定する 8 ビットのレジスタです。タイマレジスタへの設定値とアップカウンタの値が一致すると、コンパレータの一致検出信号が出力されます。タイマレジスタに"00H"を設定した場合は、アップカウンタのオーバフロー時に、一致信号がアクティブになります。

TAOREG は、ダブルバッファ構成になっており、レジスタバッファ 0 とペアになっています。

ダブルバッファは、TA01RUN<TA0RDE>の設定により制御されます。<TA0RDE>= "0" のときディセーブル、<TA0RDE> = "1"のときイネーブルとなります。

ダブルバッファイネーブル時、レジスタバッファ 0 からタイマレジスタ 0 へのデータ 転送タイミングは、PWM モードの  $2^n$ オーバフロー、または、PPG モードの周期コンペアー致時です。従って、タイマモード時に、ダブルバッファを使用することはできません。

リセット時は<TAORDE> = "0"に初期化され、ダブルバッファディセーブルになっています。ダブルバッファを使用するときには、タイマレジスタ 0 に設定値を書き込み、<TAORDE> = "1"に設定した後、レジスタバッファ 0 に次の設定値を書き込んでください。図 3.7.5に TAOREG の構成を示します。




図 3.7.5 タイマレジスタ 0(TAOREG)の構成

注) TAOREG とレジスタバッファ 0 は同じアドレスに割り付けられています。<TAORDE> = "0" のときは、レジスタバッファ 0 と TAOREG の両方に同じ値が書き込まれ、<TAORDE> = "1" のときは、レジスタバッファ 0 のみに書き込まれます。

各タイマレジスタのアドレスは以下のようになります。

TAOREG: 1102H TA1REG: 1103H TA2REG: 110AH TA3REG: 1110BH TA4REG: 1112H TA5REG: 1113H TA6REG: 111AH TA7REG: 111BH

これらのすべてのレジスタは、書き込み専用ですので、読み出しはできません。

(4) コンパレータ (CP0, CP1)

アップカウンタの値と、タイマレジスタの値とを比較し、一致するとアップカウンタをゼロクリアするとともに、割り込み(INTTAO, INTTA1)を発生します。また、タイマフリップフロップ反転イネーブルであれば、同時にタイマフリップフロップの値を反転させます。

(注意) タイマ動作中にタイマレジスタにアップカウンタ値以下の値を書き込むとタイマはオーバフローを起こし期待した値での割り込みの発生は得られません。

(変更した設定値がアップカウンタ値以上であれば正常に動作可能です。)

又、16 ビットモードでの動作時は、下位 8 ビットのみの書込みではコンペア回路が動作しませんので書込みは必ず下位 8 ビット、上位 8 ビットの順で 16 ビット単位で行って下さい。

(5) タイマフリップフロップ (TA1FF)

タイマフリップフロップ(TA1FF)は、コンパレータからの一致検出信号により反転するフリップフロップです。反転のディセーブル/イネーブルは、タイマフリップフロップコントロールレジスタ TA1FFCR<TAFF1IE>により設定できます。

リセットにより、TA1FF の値は"0"になります。TA1FFCR<TA1FFC1:0>に"01"、または"10"を書き込むことで、TA1FFに"1"、または"0"を設定できます。また、このビットに"00"を書き込むことにより、TA1FF の値を反転することができます(ソフト反転)。

TA1FFの値は、タイマ出力端子 TA1OUT (PF1 と兼用)へ出力することができます。タイマ出力を行う場合、あらかじめポート F 関連レジスタ PFCR、PFFC により、設定を行う必要があります。

各モードによる TA1FF の反転

8 ビットタイマモード: UC0 と TAOREG の一致または、UC1 と TA1REG の一致 (どちらか 1 つ選択)

16 ビットタイマモード : UC0 は TA0REG の一致及び、UC1 は TA1REG の一致

8ビットPWM モード:オーバフローまたは、UCOと TAOREGの一致

8ビット PPG モード (UCO と TAOREG 一致または UCO と TA1REG の一致

(注意) タイマによる反転とレジスタ設定による変更要求が同時に行われた場合はその時の状態によって以下のような動作となりますので注意必要です。

タイマによる反転とレジスタ設定による反転が同時に起きた場合

→ 1回だけ反転します。

タイマによる反転とレジスタ設定による"1"セットが同時に起きた場合 → "1"セットとなります。

・ タイマによる反転とレジスタ設定による"0"クリアが同時に起きた場合 → "0"クリアとなります。

又、タイマ動作中に反転制御の変更を行うと正しく動作しませんので、設定の変更はタイマを停止させた状態で行って下さい。

## 3.7.3 SFR 説明

TMRA01 RUN レジスタ



注) TA01RUN のビット 4,5,6 は、リードすると不定値がリードされます。

TMRA23 RUN レジスタ

_				TIVINAZ	RUN DO	\ <del>'</del>			
		7	6	5	4	3	((2/ \)	1	0
TA23RUN	bit Symbol	TA2RDE		4		I2TA23	TA23PRUN	TA3RUN	TA2RUN
(1108H)	Read/Write	R/W			>		\\ R/	W	
	リセット後	0			/>	0	) )0	0	0
		Double		$((\ ))$		IDLE2	TMRA23	UC3	UC2
	機能	buffer		7		モード	ンプ° リスケーラ		
	19支 日已	0: Disable		$\langle \langle \rangle \rangle$	1	0: 停止	0: 停止&ク	リア	
		1: Enable		$\mathcal{I}$	(	1: 動作	1: カウント		
	TA2REG ダブルバッファの制御							→ カウント	」 動作
	0 ディセーブル							O 任	亭止&クリア
		1/2	ーブル					1 7	ウント

注) TA23RUN のビット 4,5,6 は、リードすると不定値がリードされます。

図 3.7.6 8 ビットタイマレジスタ(TA01RUN, TA23RUN)

TMRA45 RUN レジスタ

		7	6	5	4	3	2	1	0
TA45RUN	bit Symbol	TA4RDE				I2TA45	TA45PRUN	TA5RUN	TA4RUN
(1110H)	Read/Write	R/W					R/	W	
	リセット後	0				0	0	0	0
		Double				IDLE2	TMRA45	UC5	UC4
	機能	Buffer				モード	プリスケーラ	$\langle \langle \langle \rangle \rangle \rangle$	
	15支 月上	饭能 0: Disable				0: 停止	0: 停止&ク	リア	
		1: Enable				1: 動作	1: カウント	7	
		<b>1</b>		-			$\bigvee$	))	
	_	TA4REG ダ	ブルバッファ	の制御		カウント動作			
0 ディセーブル							(( )>	0 停	■止&クリア
		1 イネ	ーブル					1 t.	ウント

注) TA45RUN のビット 4,5,6 は、リードすると不定値がリードされます。


TMRA67 RUN レジスタ

			110110101	MONT DO				
	7	6	5 (	4	3	(2)	1	0
bit Symbol	TA6RDE		Y		I2TA67	TA67PRUN	TA7RUN	TA6RUN
Read/Write	R/W		4			R/	W	
リセット後	0				< <o< td=""><td>) \0</td><td>0</td><td>0</td></o<>	) \0	0	0
	Double				IDLE2	TMRA67	UC7	UC6
±继台5	Buffer				モード	ブリスケーラ		
19艾 月七	0: Disable		7 ^		0: 停止	0: 停止&ク	リア	
	1: Enable			_	1: 動作	1: カウント		
TAGREG ダブルバッファの制御  0 ディセーブル  1 イネーブル						0 信	動作 『止&クリア ュウント	
	Read/Write リセット後 機能	bit Symbol TA6RDE Read/Write R/W リセット後 0 Double Buffer 0: Disable 1: Enable TA6REG ダ:	bit Symbol TA6RDE Read/Write R/W リセット後 0 Double Buffer 0: Disable 1: Enable  TA6REG ダブルバッファ 0 ディセーブル	7 6 5 bit Symbol TA6RDE Read/Write R/W リセット後 0 Double Buffer 0: Disable 1: Enable  TA6REG ダブルバッファの制御 0 ディセーブル	TA6REG ダブルバッファの制御	7 6 5 4 3 bit Symbol TA6RDE 12TA67 Read/Write R/W 0 0 0 10LE2 世ードの: Disable 1: Enable 1: 動作  TA6REG ダブルバッファの制御 0 ディセーブル	7 6 5 4 3 2 bit Symbol TA6RDE	bit Symbol TA6RDE I2TA67 TA67PRUN TA7RUN Read/Write R/W

注) TA67RUN のビット 4,5,6 は、リードすると不定値がリードされます。

図 3.7.7 8 ビットタイマレジスタ(TA45RUN, TA67RUN)

TMRA01 モードレジスタ




注)TAOIN 端子を設定するときは、まずポート FO を設定してから、TAO1MOD をセットしてください。

図 3.7.8(1) 8 ビットタイマのレジスタ(TA01MOD)

TMRA23 モードレジスタ

(110CH)



注) TA2IN 端子を設定するときは、まずポート F2 を設定してから、TA23MOD をセットしてください。

図 3.7.8(2) 8 ビットタイマのレジスタ(TA23MOD)


11 :  $\phi$  T16

TMRA45 モードレジスタ

6 2 TA45MOD bit symbol TA45M1 TA45M0 PWM41 PWM40 TA5CLK1 TA5CLK0 TA4CLK1 TA4CLK0 (1114H) Read/Write R/W リセット後 0 0 機能 動作モード PWM 周期 TMRA5 ソースクロック TMRA4 ソースクロック 00:8ビットタイマモード 00:予約 00 : TA4TRG 00: TA4IN 端子入力(注)  $01:2^{6}$ 01:16ビットタイマモード  $01: \phi T1$ 01 : \$\phi\$ T1 10 : 2<sup>7</sup> 10:8ビットPPGモード 10: \$T16 ો0 : ∳ T4

11:2<sup>8</sup>

11:8ビットPWMモード



▶TMRA45 動作モード選択

01

10

11

8ビットタイマ2本

8ビットPWM (TMRA4)

8ビットタイマ(TMRA5)

8ビットプログラマブル矩形波出力


16 ビットタイマ

注) TA4IN 端子を設定するときは、まずポート F4 を設定してから、TA45MOD をセットしてください。

図 3.7.8(3) 8 ビットタイマのレジスタ(TA45MOD)

TMRA67 モードレジスタ

TA67MOD




注) TA6IN 端子を設定するときは、まずポート F6 を設定してから、TA67MOD をセットしてください。

図 3.7.8(4) 8 ビットタイマのレジスタ(TA67MOD)

TMRA1 フリップフロップコントロールレジスタ

TA1FFCR (1105H)

リードモディ ファイライ トはできま せん。



→ タイマフリップフロップ A1(TA1FF)の反転信号セレクト (8 ビットタイマモード以外は Don't care)

0	TMRA0 による反転
(// <sub>1</sub> )	TMRA1 による反転

TA1FF の反転制御

0	反転禁止
1	反転許可

► TA1FF の制御

. 17 CH 1 45 Ibil	M
00	TA1FF の値を反転
01	TA1FF を"1"にセット
10	TA1FF を"0"にクリア
11	Don't care

注) TA1FFCR のビット 4,5,6,7 は、リードすると不定値が読み出されます。

図 3.7.9(1) 8 ビットタイマのレジスタ(TA1FFCR)

TMRA3 フリップフロップコントロールレジスタ

TA3FFCR (110DH)

リードモディ ファイライ トはできま せん。



→ タイマフリップフロップ A3(TA3FF)の反転信号セレクト (8 ビットタイマモード以外は Don't care)

0 TMRA2による反転 1 TMRA3による反転

TA3FF の反転制御

 0
 反転禁止

 1
 反転許可

► TA3FF の制御

17 (01 1 02 (1))	M
00	TA3FF の値を反転
01	TA3FF を"1"にセット
10	TA3FF を"0"にクリア
11	Don't care


注) TA3FFCR のビット 4,5,6,7 は、リードすると不定値が読み出されます。

図 3.7.9(2) 8 ビットタイマのレジスタ(TA3FFCR)

TMRA5 フリップフロップコントロールレジスタ

TA5FFCR (1115H)

リードモディ ファイライ トはできま せん。



→ タイマフリップブロップ A5 (TA5FF) の反転信号セレクト (8 ビットタイマモード以外は Don't care)

0 TMRA4による反転 1 TMRA5による反転

TA5FF の反転制御

 0
 反転禁止

 1
 反転許可

► TA5FF の制御

17 1991 1 44 1931	
00	TA5FF の値を反転
01	TA5FF を"1"にセット
10	TA5FF を"0"にクリア
11	Don't care


注) TA5FFCR のビット 4,5,6,7 は、リードすると不定値が読み出されます。

図 3.7.9(3) 8 ビットタイマのレジスタ(TA5FFCR)

TMRA7 フリップフロップコントロールレジスタ

TA7FFCR (111DH)

リードモディ ファイライ トはできま せん。



→ タイマラリップフロップ A7(TA7FF)の反転信号セレクト (8 ビットタイマモード以外は Don't care)

0 TMRA6 による反転 1 TMRA7 による反転

► TA7FF の反転制御

 0
 反転禁止

 1
 反転許可

▶ TA7FFの制御
00 TA7FFの値を反転
01 TA7FFを"1"にセット
10 TA7FFを"0"にクリア
11 Don't care

注) TA7FFCR のビット 4,5,6,7 は、リードすると不定値が読み出されます。

図 3.7.9(4) 8 ビットタイマのレジスタ(TA7FFCR)

タィ	イマ	レジスク	タ TAOREG
----	----	------	----------

TΑ	0REG	
(1	102H)	

	7	6	5	4	3	2	1	0
bit symbol	_	_	_	_	_	_	_	_
Read/Write		W						
リセット後				不	定	_	<u> </u>	_

#### タイマレジスタ TA1REG

## TA1REG (1103H)

	7	6	5	4	3	2	1	0
bit symbol	_	_	-	_	- (	$\bigcirc$	_	_
Read/Write				V	v <	V/ ))		
リセット後		_		不	定		_	

#### タイマレジスタ TA2REG

## TA2REG (110AH)

	7	6	5	4 3	2	( 1/	0
bit symbol	_	_	_	\_	- ^	<u></u>	_
Read/Write							
リセット後				√ 木定)	6 (0)		

## タイマレジスタ TA3REG

# TA3REG (110BH)

	7	6	5 4	3	2//	1	0
bit symbol	-	_	+	-(	>, <	_	_
Read/Write			2( \)	w ( //			
リセット後				不定			

## タイマレジスタ TA4REG

## TA4REG (1112H)

	7	6	5	4	3	2	1	0
bit symbol	_	(+' \	_	4\	_	_	_	_
Read/Write			)		V			
リセット後	,			不	定			

## タイマレジスタ TA5REG

## TA5REG (1113H)

		<b>6</b>	5	4		3	2	1	0
bit symbol	1			_		_	_	_	_
Read/Write					W				
リセット後く					不定				

## タイマレジスタ TA6REG

TA6REG (111AH)

	/ /	0	) )	4	<u> </u>		ļ ļ	U
bit symbol	<b>→</b> >		_	_	_	_	_	_
Read/Write				V	V			
リセット後	>.<			不	定			
	~ /							

#### タイマレジスタ TA7REG

TA7REG (111BH)

	7	6	5	4	3	2	1	0		
bit symbol	_	_	_	_	_	_	_	_		
Read/Write		W								
リセット後	不定									

リードモディ ファイライ

図 3.7.10 8 ビットタイマのレジスタ (TAOREG~TA7REG)

トはできま

せん。

## 3.7.4 モード別動作説明

(1) 8ビットタイマモード

TMRA0,TMRA1 はそれぞれ独立に 8 ビットインタバルタイマとして使用できます。カウントデータの設定を行う場合、TMRA0,TMRA1 を停止させた状態で行ってください。

① 一定周期の割り込みを発生させる場合(TMRA1使用)

TMRA1 を用いて、一定周期ごとに TMRA1 割り込み(INTTA1)を発生させる場合、まず TMRA1 を停止させ、動作モード、入力クロック、周期をそれぞれ TA01MOD、TA1REG に設定します。次に割り込み INTTA1 をイネーブルにしてから、TMRA1 をカウントさせます。

例) fc = 40 MHz で  $40 \mu s$  ごとに INTTA1 割り込みを発生させたい場合、次の順序で各レジスタ を設定します。

TMRA 1 を停止し、ゼロクリアします。

8 ビットタイマモードにし、入力クロックをφT1 (0.2 μs 分解能,@fc = 4 0 MHz)に設定します。

TA1REG に 40 μs + φT1 = 200 = C8H を書き込みます。 INTTA1をイネーブル、割り込みレベル 5 に設定します。 TMRA1 をカウントさせます。

- 注) X = Don't care; "-" = No change
- 注) TMRA0 と TMRA 1 の入力クロックは下記のように異なります。

TMRA0: TMRA0 入力(TAOIN)、 фT1、 фT4、 фT16


TMRA1: TMRA0の一致検出信号 (TA0TRG)、 фT1、 фT16、 фT256



② デューティ 50%の矩形波を出力させる場合

一定周期ごとにタイマフリップフロップ (TA1FF)の値を反転させ、この値をタイマフリップフロップ出力端子(TA1OUT)へ力します。

例)fsys = 20 MHz で周期 1.2μs の矩形波を TA1OUT から出力させたい場合、次の順序で各レジスタを 設定します。この場合、TMRA0 か TMRA1 を使用しますが、ここでは TMRA1 を使用したときのレ ジスタ設定例を示します。



注) X = Don't care; "-" = No change

〔高速クロックギア:1 倍(fc)

TMRA 1 を停止し、ゼロクリアします。

8 ビットタイマモードにし、入力クロックを $\phi$ T1 (0.2  $\mu$ s @fc = 40 MHz)にします。

TA1FF を "0" にクリアし、TMRA 1 からの一致検出信号で反転するように設定します。

PF1 を TA1OUT 出力端子に設定します。

TMRA 1 のカウントを開始させます。




図 3.7.11 矩形波(50% デューティ)出力のタイミングチャート

③ TMRA0の一致出力で TMRA1をカウントアップさせる場合8 ビットタイマモードに設定し、TMRA1の入力クロックを TMRA0のコンパレータ出力に設定します。




図 3.7.12 TMRA0 による TMRA 1 のカウントアップ

#### (2) 16 ビットタイマモード

TMRA0 と TMRA1 をペアにして、16 ビットインタバルタイマとして使用できます。 TA01MOD <TA01M1:0> を "01" に設定することで 16 ビットタイマモードとなります。

16 ビットタイマモードに設定すると、TA01MOD<TA1CLK1:0>の設定値にかかわらず、TMRA1 の入力クロックは、TMRA0 のオーバフロー出力になります。TMRA0 の入力クロックの選択は、表 3.7.2 を参考にして下さい。

タイマ割り込み周期は、タイマレジスタ TAOREG に下位 8 ビットを、TA1REG に上位 8 ビットを設定します。この場合、かならず TAOREG から先に設定してください(TAOREG にデータを書き込むとコンペアが一時禁止され、TA1REG へのデータ書き込みでコンペアが開始されるためです)。




図 3.7.13 16 ビットインタバルタイマモードのブロック図

設定例) fc = 40 MHz で 0.2 秒ごとに割り込み INTTA1 を発生させる場合、タイマレジスタ TA0REG、TA1REG には次の値を設定します。

\*クロック条件 〔高速クロックギア:1 倍(fc)

**φT16** (3.2μs at fc=40 MHz)を入力クロックとしてカウントすると、

 $0.2s \div 3.2 \mu s = 62500 = F424H;$ 

従って TA1REG = F4H、TA0REG = 24H を設定します。

TMRA0 のコンパレータ出力は、アップカウンタ UC0 と TA0REG が一致するたびに出力されますが、アップカウンタ UC0 はクリアされません。

TMRA1 のコンパレータは、アップカウンタ UC1 と TA1REG が一致すると、コンパレートタイミング時、毎回一致検出信号が出力されます。TMRA0,1 両方のコンパレータの一致検出信号が同時に出力されると、アップカウンタ UC0,1 がゼロクリアされ、割り込み INTTA1 が発生します。また、反転イネーブルであれば、タイマフリップフロップ TA1FF の値は反転されます。

#### 例)TA1REG = 04H、TA0REG = 80H の場合




図 3.7.14 16 ビットタイマモードによるタイマ出力

## (3) 8ビット PPG(プログラマブル矩形波)出力モード

TMRAO を用いて、任意周波数、任意デューティの矩形波を出力することができます。 出力パルスはローアクティブ、ハイアクティブとどちらの設定も可能です。このモードに 設定した場合、TMRA1 は使用できません。矩形波は TA1OUT(PF1 と兼用)へ出力されま す。




図 3.7.15 8 ビット PPG 出力波形

このモードは、8 ビットアップカウンタ(UC0)が、タイマレジスタ TA0REG、TA1REG と一致するたびにタイマ出力を反転させることにより、プログラマブル矩形波を出力するものです。

ただし、(TAOREG の設定値)<(TA1REG の設定値)の条件を満たす必要があります。

なお、このモードでは TMRA1 のアップカウンタ UC1 は使用できませんが、TA01RUN < TA1RUN>= "1" に設定して、TMRA1 をカウント状態にしてください。

このモードをブロック図で示すと、図 3.7.16 のようになります。




図 3.7.16 8 ビット PPG 出力モードのブロック図

このモードでは、TAOREG をダブルバッファイネーブルにすることにより、レジスタバッファの値が、TA1REG と UCOの一致時に TAOREG ヘシフトインされます。

ダブルバッファを使用することにより、小さいデューティ(デューティを変化させるとき)への対応が容易に行えます。




図 3.7.17 レジスタバッファ 0 の動作

例) デューティ 1/4 の 62.5kHz のパルスを出力する場合(fc = 40 MHz)



\*クロック条件

〔高速クロックギア:1 倍(fc)

タイマレジスタへの設定値を求めます。

周波数を 62.5kHz にするには、周期 t = 1/62.5kHz = 16 μs の波形をつくります。

**φT1 = 0.2 μs (@ fc = 40 MHz)を用いると、** 

 $16 \mu s \div 0.2 \mu s = 80$ 

従って、TA1REG = 80 = 50H

次にデューティを 1/4 にするには、 $t \times 1/4 = 16 \mu s \times 1/4 = 4 \mu s$ 

 $4 \mu s \div 0.2 \mu s = 20$ 

従って、TA0REG = 20 = 14H

```
6 5 4 3 2 1 0
                                  TMRAO、1 を停止し、ゼロクリアします。ダブルバッファ禁止。
TA01RUN
              X \quad X \quad X
                           0
TA01MOD
                                  8ビット PPG モードにし、入力クロックをøT1 にします。
              0 X X X X 0
                             1
TA0REG
                                  14H を書き込みます。
            0 0 0 1
                     0
                        1
                           0
                             0/
                                  50H を書き込みます。
TA1REG
           0 1 0
                   1
                     0
                        0
                           0
                                  TA1FF をセットし、反転イネーブルにします
TA1FFCR
           X \quad X \quad X \quad X
                           1( X
                                  →10"にすると負論理の出力波形が得られます。
PFCR
                                  PF1 を TA1OUT 端子に設定します。
PFFC
                                  TMRAO、1のカウントを開始します。ダブルバッファ許可。
TA01RUN
         ← 1 X X X
```

注) X = Don't care; "-" = No change

(4) 8ビット PWM(パルス幅変調)出力モード

TMRAOのみ可能なモードで、分解能8ビットまでのPWMを出力することができます。 PWM出力はTA1OUT端子(PF1と兼用)へ出力されます。

このモードでは TMRA 1 は 8 ビットタイマとして使用できます。

タイマ出力の反転は、アップカウンタ UCO がタイマレジスタ TAOREG の設定値と一致したときと、 $2^n$ (n=6, 7, 8 いずれかを TAO1MOD<PWM01:00>で指定)カウンタオーバフロー発生時に起こります。また、UCO は  $2^n$ カウンタのオーバフローによってクリアされます。

また、この PWM モードを使用する場合、次の条件を満たさなければなりません。

(TA0REG の設定値) < (2<sup>n</sup>カウンタのオーバフロー設定値)(TA0REG の設定値) ≠ 0





図 3.7.18 8ビット PWM 出力波形

## このモードをブロック図で表すと、図 3.7.19 のようになります。



このモードでは、TAOREG をダブルバッファイネーブルにすることにより、2<sup>n</sup>オーバフローの 検出で、レジスタバッファの値が TAOREG ヘシフトインされます。

ダブルバッファを使用することにより、小さいデューティへの対応が容易に行えます。





図 3.7.20 レジスタバッファの動作

例) fc = 40 MHz 時、タイマ 0 を使って下記の PWM 波形を TA1OUT 端子へ出力する場合。



クロック条件


〔高速クロックギア:1 倍(fc)

PWM 周期 25.6μs をφT1 = 0.2 μs (@ fc = 40 MHz)で実現する場合:

25.6 μs ÷ 0.2 μs = 128 = 2<sup>n</sup> 従って n = 7 に設定します。

 $18\mu s \div 0.2\mu s = 90 = 5AH$ 

を TAOREG に設定します。



TMRA0 を停止し、ゼロクリアします。

8 ビット PWM モード(周期= $2^7$ ) にし、入力クロックを $\phi$ T1 にします。

5AH を書き込みます。

TA1FF をクリアし、反転イネーブルにします。

PF1 を TA1OUT 端子に設定します。

TMRA0のカウントを開始します。ダブルバッファ許可。

表 3.7.3 PWM 周期

@fc = 40 MHz

クロック	PWM 周期									
ギア値		2 <sup>6</sup>			2 <sup>7</sup>			2 <sup>8</sup>		
<gear2:0></gear2:0>	φT1	φΤ4	φT16	φ <b>T</b> 1	φΤ4	φT16	φ <b>T</b> 1	φT4	φT16	
000 (fc)	12.8µs	51.2μs	204.8μs	25.6μs	102.4μs	409.6μs	51.2μs	204.8μs	819.2μs	
001 (fc/2)	25.6μs	102.4μs	409.6μs	51.2μs	204.8μs	819.2μs	102.4μs	409.6μs	1.63ms	
010 (fc/4)	51.2μs	204.8μs	819.2μs	102.4μs	409.6μs	1.63ms	204.8μs	819.2μs	3.27ms	
011 (fc/8)	102.4μs	409.6μs	1.63ms	204.8μs	819.2μs	3.27ms	409.6μ <b>s</b>	7.63ms	6.55ms	
100 (fc/16)	204.8μs	819.2μs	3.27ms	409.6μs	1.63ms	6.55ms	819.2µs	3.27ms	13.1ms	


XXX: Don't care

## (5) モード設定

表 3.7.4 に、TMRA01 の各モード設定一覧を示します。

表 3.7.4 各タイマモードの設定レジスタ

		T404	···	$\diamond$	// (
レジスタ名		TA01I	MOD		// TA1FFCR
 bit Symbol>	<ta01m1:0></ta01m1:0>	<pwm01:00></pwm01:00>	<ta1clk1:0></ta1clk1:0>	<ta0clk1:0></ta0clk1:0>	<ta1ffis></ta1ffis>
144 01-	<i>-</i>	D1444 57#5	上位タイマ入力	下位タイマ入力	タイマ F/F
機能	タイマモード	PWM 周期	タロック	クロック	反転信号セレクト
			下位タイマー致,	外部,	0: 下位タイマ出力
8 ビットタイマ×2 ch	00	( \	φT1, φT16, φT256	φΤ1, φΤ4, φΤ16	
			(00, 01, 10, 11)	(00, 01, 10, 11)	1: 上位タイマ出力
				外部,	
16 ビットタイマモード	01	<u>-</u>	-	φΤ1, φΤ4, φΤ16	_
				(00, 01, 10, 11)	
			_	外部,	
8ビットPPG×1ch	10	~ \ -	<u> </u>	φΤ1, φΤ4, φΤ16	_
				(00, 01, 10, 11)	
		2 <sup>6</sup> , 2 <sup>7</sup> , 2 <sup>8</sup>		外部,	
8ビットPWM×1ch	11(// \)	\	77	φΤ1, φΤ4, φΤ16	_
		(01, 10, 11)	7/^	(00, 01, 10, 11)	
			φT1, φT16 , φT256		
8 ビットタイマ× 1 ch	//11	_///	(01, 10, 11)	=	出力不可 I





## 3.8 16 ビットタイマ/イベントカウンタ

TMP92CM27 は、16 ビットタイマ/イベントカウンタ(タイマ B)を 6 チャネル(TMRB0 ~ TMRB5) 内蔵しており、以下の動作モードを持っています。

- 16 ビットインタバルタイマモード
- 16 ビットイベントカウンタモード
- 16 ビットプログラマブル矩形波(PPG)出力モード また、キャプチャ機能を利用することで、次のような動作を行うことができます。
- 周波数測定モード
- パルス幅測定モード
- 時間差測定モード

図 3.8.1 ~ 図 3.8.6 に TMRB0 ~ TMRB5 のブロック図を示します。

各チャネルは、主に16ビットアップカウンタ、16ビットタイマレジスタ2本(1本はダブルバッファ構造)、16ビットのキャプチャレジスタ2本、コンパレータ2本、および、キャプチャ入力制御、タイマフリップフロップとその制御回路で構成されています。各タイマは11バイトのレジスタ(SFR)で制御されます。

各チャネル(TMRB0 ~ TMRB5)はそれぞれ独立に動作します。表 3.8.1に仕様の相違点を示します。動作説明は TMRB0 の場合についてのみ説明します。

仕様	チャネル	TMRB0	TMRB1	TMRB2	TMRB3	TMRB4	TMRB5
外部	外部クロック キャプチャトリガ入力 端子	TB0IN0 TB0IN1	TB1IN0 TB1IN1	TB2IN0 TB2IN1	TB3IN0 TB3IN1	None	None
端子	タイマフリップフロッ プ 出力端子	TB0OUT0 TB0OUT1	TB1OUT0 TB1OUT1	TB2OUT0 TB2OUT1	TB3OUT0 TB3OUT1	TB4OUT0 TB4OUT1	TB5OUT0 TB5OUT1
	タイマ Run レジスタ	TB0RUN	TB1RUN	TB2RUN	TB3RUN	TB4RUN	TB5RUN
	タイマモードレジスタ	TB0MOD	TB1MOD	TB2MOD	TB3MOD	TB4MOD	TB5MOD
	タイマフリップフロッ プ コントロールレジスタ	TB0FFCR	TB1FFCR	TB2FFCR	TB3FFCR	TB4FFCR	TB5FFCR
		TB0RG0L	TB1RG0L	TB2RG0L	TB3RG0L	TB4RG0L	TB5RG0L
SFR	タイマレジスタ	TB0RG0H	TB1RG0H	TB2RG0H	TB3RG0H	TB4RG0H	TB5RG0H
	71 ( D ) A 3	TB0RG1L	TB1RG1L	TB2RG1L	TB3RG1L	TB4RG1L	TB5RG1L
		TB0RG1H	TB1RG1H	TB2RG1H	TB3RG1H	TB4RG1H	TB5RG1H
		TB0CP0L	TB1CP0L	TB2CP0L	TB3CP0L	TB4CP0L	TB5CP0L
	キャプチャレジスタ	TB0CP0H	TB1CP0H	TB2CP0H	TB3CP0H	TB4CP0H	TB5CP0H
		TB0CP1L	TB1CP1L	TB2CP1L	TB3CP1L	TB4CP1L	TB5CP1L
		TB0CP1H	TB1CP1H	TB2CP1H	TB3CP1H	TB4CP1H	TB5CP1H
外部 信号	キャプチャトリガ入力 信 <del>号</del>	TA1OUT	TA1OUT	TA3OUT	TA3OUT	TA5OUT	TA5OUT
割り	タイマ割り込み	INTTB00	INTTB10	INTTB20	/INTTB30	INTTB40	INTTB50
込み		INTTB01	INTTB11	INTTB21	/INTTB31	INTTB41	INTTB51
	タイマオーバフロー 割り込み	INTTBOF0	INTTBOF1	INTTBOF2	INTTBOF3	INTTBOF4	INTTBOF5

表 3.8.1 TMRB のチャネル別仕様相違点

- 注 1): TB2OUT0/TB4OUT0, TB2OUT1/TB4OUT1, TB3OUT0/TB5OUT0, TB3OUT1/TB5OUT1 は 出力端子を兼用しているため、同時に使用することはできません。
- 注 2): INTTB30/INTTB31,INTTB40/INTTB41,INTTB50/INTTB51 は割り込み要因を兼用している ため、同時に使用することはできません。
- 注 3): INTTBOF0/INTTBOF1/INTTBOF2/INTTBOF3/INTTBOF4/INTTBOF5/は割り込み要因を 兼用していますが、同時に使用することができます。どの割り込みが発生したかは INTST レジスタをリードしてください。

また、本章は下記のような構成になっています。

3.8.1 チャネル別のブロック図

3.8.2 回路別の動作説明

3.8.3 SFR 説明



TOSHIBA TMP92CM27

## 3.8.1 ブロック図




図 3.8.1 TMRB0 のブロック図




図 3.8.2 TMRB1 のブロック図




図 3.8.3 TMRB2 のブロック図




図 3.8.4 TMRB3 のブロック図




図 3.8.5 TMRB4 のブロック図




図 3.8.6 TMRB5 のブロック図

#### 3.8.2 回路別の動作説明

#### (1) プリスケーラ

TMRB0 のクロックソースを得るため、5 ビットプリスケーラがあります。プリスケーラへの入力クロック $\phi$  TO は、fFPH を 4 分周したクロックです。プリスケーラは TB0RUN<TB0PRUN>により制御されます。"1"を設定するとカウントを開始し、"0"に設定するとクリアされ停止します。プリスケーラ出力クロックの分解能を表3.8.2に示します。

表 3.8.2プリスケーラ出力クロック分解能

@fc = 40 MHz

クロックギア値	プリスケーラ出カクロック分解能						
SYSCR1 <gear2:0></gear2:0>	φΤ1	фТ4	φT16				
000 (fc)	2 <sup>3</sup> /fc (0.2 μs)	2 <sup>5</sup> /fc (0.8 μs)	2 <sup>7</sup> /fc (3.2 μs)				
001 (fc/2)	2 <sup>4</sup> /fc (0.4 μs)	2 <sup>6</sup> /fc (1.6 μs)	28/fc (6.4 μs)				
010 (fc/4)	2 <sup>5</sup> /fc (0.8 μs)	2 <sup>7</sup> /fc (3.2 μs)	2 <sup>9</sup> /fc (12.8 μs)				
011 (fc/8)	2 <sup>6</sup> /fc (1.6 μs)	28/fc (6.4 μs)	2 <sup>10</sup> /fc (25.6 μs)				
100 (fc/16)	2 <sup>7</sup> /fc (3.2 μs)	2 <sup>9</sup> /fc (12.8 μs)	2 <sup>11</sup> /fc (51.2 μs)				

xxx: Don't care

## (2) アップカウンタ(UC0)

TB0MOD <TB0CLK1:0>で指定された入力クロックによって、カウントアップする 16 ビットのバイナリカウンタです。

入力クロックは、 $\phi$  T1、 $\phi$  T4、 $\phi$  T16、または TB0IN0 端子の外部クロックのいずれかを選択でき、TB0RUN<TB0RUN>によってカウントの開始、および停止&クリアを設定します。

UC0 は、タイマレジスタ TB0RG1H/L と一致すると、クリアイネーブルであれば、ゼロクリアされます。このクリアイネーブル/ディセーブルは、TB0MOD<TB0CLE>で設定します。

クリアディセーブルであれば、カウンタはフリーランニングカウンタとして動作します。 また、UCOのオーバフローが発生した場合、オーバフロー割り込み(INTTBOFO)が発生 します。



#### (3)タイマレジスタ (TB0RG0H/L,TB0RG1H/L)

この 2 つの 16 ビットレジスタは、アップカウンタ値を設定して使用します。アップカウンタ UCO の値が、タイマレジスタの値と一致すると、コンパレーター致検出信号が出力されます。16 ビットタイマレジスタ TBORGOH/L、TBORG1H/L へのデータ設定は、2バイトデータ転送命令を用いるか、1バイトデータ転送命令を2回用いて、下位8ビット、上位8ビットの順に行います。

TBORGOH/L タイマレジスタは、ダブルバッファ構成になっており、レジスタバッファ 0 とペアになっています。ダブルバッファのイネーブル/ディセーブルの制御は、TBORUN<TBORDE>によって行います。このビットが"0"のときディセーブルとなり、"1" のときイネーブルとなります。

ダブルバッファイネーブルに設定した場合、レジスタバッファ 0 からタイマレジスタ (TB0RG0)へのデータ転送は、アップカウンタ(UC0)とタイマレジスタ(TB0RG1)の値が一致したときに行われます。


リセット動作により、TBORGOH/L、TBORG1H/L は不定のため、16 ビットタイマを使用する場合は、あらかじめデータを書き込む必要があります。

リセット動作により、<TBORDE>= "0"に初期化され、ダブルバッファディセーブルになっています。ダブルバッファを使用するときは、タイマレジスタにデータを書き込み <TBORDE>= "1"に設定した後、レジスタバッファ 0 へ次のデータを書き込んでください。

TB0RG0H/L とレジスタバッファ 0 は、同じアドレス 001189H/001188H に割り付けられています。<TB0RDE> = (0)のときは、TB0RG0H/L とレジスタバッファ 0 に同じ値が書き込まれ、<TB0RDE> = (1)のときは、レジスタバッファ 0 のみに値が書き込まれます。




#### タイマレジスタのアドレスは次のとおりです。



#### (4) キャプチャレジスタ(TB0CP0H/L,TB0CP1H/L)

アップカウンタ UCO の値をラッチする 16 ビットのレジスタです。

キャプチャレジスタを読み出す場合は、2 バイトデータ転送命令を用いるか、1 バイトデータ転送命令を 2 回用いて下位 8 ビット、上位 8 ビットの順に読み出してください。 各キャプチャレジスタのアドレスは次のとおりです。



(5) キャプチャ、外部割り込み制御

アップカウンタ UC0の値をキャプチャレジスタ TB0CP0H/L,TB0CP1H/L にラッチするタイミングと外部割り込みの発生を制御します。

キャプチャレジスタのラッチタイミング、外部割り込み INT4 のエッジ選択は、TB0MOD<TB0CPM1:0>で設定します。(TMRB4,TMRB5 には外部入力によるキャプチャタイミングと外部割り込みの発生を制御する機能がありません。)

なお、外部割り込み INT5 は、立ち上がりエッジに固定されています。

また、ソフトウエアによってもアップカウンタ UCO の値をキャプチャレジスタへ取りこむことができ、TB0MOD<TB0CP0I>に"0"を設定するたびに、その時点の UCO の値をキャプチャレジスタ TB0CP0H/L ヘキャプチャします。

キャプチャ/割り込み制御は、プリスケーラを動作状態(TBORUN<TBOPRUN>= "1")にしておく必要があります。

(注意)本制御回路で外部割り込みを制御することができるのは、ポート設定を TMRBO の入力機能(TB0IN0)に設定した時のみです。ポート設定を INT4 に設定した場合は、割り込み入力モード制御 1、2(IIMC1、IIMC2)で制御します。

(6) コンパレータ(CP0、CP1)

アップカウンタ UC0 と TB0RG0H/L、TB0RG1H/L への設定値とを比較し、一致を検出する 16 ビットコンパレータです。一致すると、それぞれ割り込み INTTB00、INTTB01 を発生します。

(7) タイマフリップフロップ(TB0FF0,TB0FF1)/

タイマフリップ(TB0FF0,TB0FF1)は、コンパレータからの一致信号、キャプチャレジスタへのラッチ信号によって反転するフリップフロップです。TB0FF0の反転トリガ制御は、TB0FFCR<TB0C1T1, TB0C0T1, TB0E1T1, TB0E0T1>によって設定できます。また TB0FF1 の制御は、TB0MOD<TB0CT1, TB0ET1>によって制御できます。リセット後、TB0FF0、TB0FF1 の値は不定となります。


TB0FFCR<TB0FF0C1:0> または<TB0FF1C1:0>に"00"を設定することで反転、"01"を設定することで"1"をセット、"10"を設定することで"0"にクリアすることが可能です。


TB0FF0, TB0FF1の値は、タイマ出力端子 TB0OUT0(PJ0と兼用), TB0OUT1(PJ1と兼用)へ出力することができます。TMRB2/TMRB3と TMRB4/TMRB5のタイマ出力端子は端子を兼用していますので同時に使用することはできません。タイマ出力を行う場合、あらかじめポートの各レジスタを設定する必要があります。



TOSHIBA TMP92CM27

#### 3.8.3 SFR 説明






注:TB1RUNのビット1、4、5はリードすると不定値がリードされます。

図 3.8.7 16 ビットタイマのレジスタ (1)

TOSHIBA TMP92CM27




ダブルバ "0"をライ IDLE2 プリスケー アップカウ ッファ トレマスム 0: 停止 ラ動作 ンタ動作 機能 0: 禁止 ださい。) 1: 作動 0: 停止& クリア 1: 許可 1: カウント TMRB3 用アップカウンタ動作 0 停止 & クリア 1 カウント ダブルバッファの制御 IDLE2 モード時の制御 ➤TMRB3 用プリスケーラ動作 0 禁止 0 停止 停止 & クリア 許可 カウント 1 動作

注:TB3RUNのビット1、4、5はリードすると不定値がリードされます。

図 3.8.8 16 ビットタイマのレジスタ (2)

TOSHIBA TMP92CM27



注:TB5RUNのビット1、4、5はリードすると不定値がリードされます。

図 3.8.9 16 ビットタイマのレジスタ (3)

TMRB0 モードレジスタ

				IMRB0	モードレジス	<b>(</b> 9			
		7	6	5	4	3	2	1	0
TB0MOD	Bit symbol	TB0CT1	TB0ET1	TB0CP0I	TB0CPM1	ТВ0СРМ0	TB0CLE	TB0CLK1	TB0CLK0
(1182H)	Read/Write	R/	W	W*			R/W		
	リセット後	0	0	1	0	0	0	0	0
	機能	TB0FF1 反転 0: Disable 1: Enable TB0CP1H/L へ アップカウンタ 値のキャプチャ 時	アップカウンタ と TBORG1H/L	ソフトウェア キャプチャ制御 0: ソフト キャプチャ 1: 未定義	01: TB0IN0↑ INT4 は立 10: TB0IN0↑ INT4 は立 11: TA1OUT′	ち上がりエッジ TB0IN1↑ ち上がりエッジ TB0IN0↓ ち下がりエッジ	アップカウンタ のクリア制御 0: Disable 1:Enable	入力クロック 00: TB0IN0 01: фT1 10: фT4 11: фT16	
					00 01 10 11 7 9 0 01 10 10 10 10 10 10 10 10 10 10 10 10	が	H/L ヘアップ : TB0RG1H/L フロップ TB0F : : : : : : : : : : : : :	BOINO 端子.  ア制御 ア禁止 でクリア が制御 の禁止) のPOPH/Lへ のPOPH/Lへ のPOPH/Lへ のPOPH/Lへ のPOPH/Lへ のPOPH/Lへ かつンタの付 とのの反転ト	INT4 制御 TBOINO の立ち上がりで INT4 発生 TBOINO の立ち上がりで INT4 発生 TBOINO の立ち上がりで INT4 発生 TBOINO の立ち上がりで INT4 発生 直を取りこみます。

図 3.8.10 16 ビットタイマのレジスタ (4)

TMRB1 モードレジスタ

00 Disable (キャプチャ動作の禁止) TB1IN0の立ち上 1NT6 発生 1NT6 NT6 NT6 NT6 NT6 NT6 NT6 NT6 NT6 NT6			r		ī	モートレンス	1	i -					
Read/Write   R/W   W*   R/W   D   D   D   D   D   D   D   D   D			7	6	5	4	3	2	1	0			
1		Bit symbol	TB1CT1	TB1ET1	TB1CP0I	TB1CPM1	TB1CPM0	TB1CLE	TB1CLK1	TB1CLK0			
TB1FF1 反転トリガ	(1192H)		R/	W	W*		1	R/W		,			
0. Disable 1: Enable 1: Enable 1: Enable 1: Enable 1: Enable 1: Enable 1: TBICPIHLへ アップカウンタ アップカウンタ と TBIRGIHIL 図のキャプチャ 対 が の一般特 1: 未定義 1: 未定義 1: TAIOUT TAIOUT I INT6 は立ち上がリェッジ 11: TAIOUT TAIOUT I INT6 は立ち上がリェッジ 11: TAIOUT TAIOUT I INT6 は立ち上がリェッジ 11: TBHRGIHL ② ファブカウンタ (UC1) の入カクロック (TBIINO 端子入力) ① (ボイ) 1: 本で表		リセット後	0	0		_			0	0			
NTS (は立ち上がリエッジ   O: Disable   1: Enable   TB:ICPIHLへ   アップカウンタ   と TB:IRGIHL   III   TB:III   TB:IIII   TB:IIIII   TB:IIIIII   TB:IIIII   TB:IIII   TB:IIII   TB:IIII   TB:IIII   TB:IIII   TB:IIIII   TB:IIII   TB:IIIII   TB:IIII   TB:IIIII   TB:IIIII   TB:IIIII   TB:IIIII   TB:IIII   TB:IIIII   TB:IIIII   TB:IIIII   TB:IIII   TB:IIIII   TB:IIIII   TB:IIIII   TB				トリガ			0.5 1.7 2.1/0						
### TBICPHILへ アップカウンタ と TBIRGIHL はのキャプテャ の一般特							ち上がりエッジ		/ IV	端子入力			
Table Ta					キャプチャ	01: TB1IN0↑	TB1IN1↑	1:Enable					
INT6 は立ち下がリエッジ		機能			1: 未定義	_		(0)	< \				
TBIINO の立ち上がりで TBICPH/L へ TBIINO の立ち上がりで TBICPH/L へ TBIINO の立ち上がりで TBICPH/L へ TAIOUTの 立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりて TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立ち上がりで TBICPH/L へ TBINO の立									11: ф1 16				
アップカウンタ (UC1) の入力クロック選択  OO 外部入力クロック (TB1 NO 端子入力) O1				O) EXIT									
00   外部入力クロック (TB1(N0 端子入力)   01   01   01   01   01   01   01   0						INT6 は立	ち上がりエッジ						
0 TB1CP0H/L ヘアップカウンタの値を取りこみで 1 未定義 アップカウンタと TB1RG1H/L との一致時における タイマフリップフロップ TB1FF1 の反転トリガ制御 0 反転禁止 1 反転許可						00 01 10 11 77 00 01 10 11 77 77 77 77	外部入力	(UC1) のクリロウク(TI) のクリロウンタのクリロウンタのクリロウンタのクリロウンタのクリロウンタのクリロウンタのクリロウンタのクリロウンタのクリロウンターをはいっては、ロウェンがリででは、ロウンチャのサルへアップ・エB1RG1H/LフロップTB1F	### P	INT6 制御 TB1IN0の立ち上 INT6 発生 TB1IN0の立ち下 INT6 発生 TB1IN0の立ち上 INT6 発生 TB1IN0の立ち上 INT6 発生 TB1IN0の立ち上 INT6 発生 INT6 発生	がりで		
(( ) )				^	71						$\dashv$		
TB1CP1H/L ヘアップカウンタ値をキャプチャした時に		~ (C		<	4	$\longrightarrow$	反転許可	J					
タイマフリップフロップ TB1FF1 の反転トリガ制御	4			> (		→ TB10	CP1H/L ヘア	ップカウンタ			おける		
0 反転禁止				> (		→ TB10	CP1H/L ヘア マフリップ:	ップカウンタ フロップ TB1F			:iける		
1   反転許可						TB10	CP1H/L ヘア マフリップ: 反転禁』	ップカウンタ フロップ TB1F -			3) 3) 3)		

図 3.8.11 16 ビットタイマのレジスタ (5)

TMRB2 モードレジスタ

		7	6	5	4	2	2	1	
ГВ2МОD	Dit oumbol		i e	i e	TB2CPM1	3		-	0
(11A2H)	Bit symbol Read/Write	TB2CT1 R/	TB2ET1	TB2CP0I W*	1BZCPWII	TB2CPM0	TB2CLE R/W	TB2CLK1	TB2CLK0
	リセット後	0	0	1	0	0	0	0	0
	機能	TB2FF1 反転 0: Disable 1: Enable TB2CP1H/L へ アップカウンタ 値のキャプチャ 時	アップカウンタ と TB2RG1H/L	ソフトウェア キャプチャ制御 0: ソフト キャプチャ 1: 未定義	01: TB2IN0↑ INT8 は立: 10: TB2IN0↑ INT8 は立: 11: TA3OUT1	ち上がりエッジ TB2IN1↑ ち上がりエッジ TB2IN0↓ ち下がりエッジ	アップカウンタ のクリア制御 0: Disable 1:Enable	入力クロッ 00: TB2INO 01: фT1 10: фT4 11: фT16	
					00 01 10 11 7 7 9 0 0 01 14	外部入プ	(UC2) の入力 コクロック (TI (UC2) のクリコウンタのクリコウンタのクリコウンタのクリコウンタのクリコウンタのクリコウンタの制御 プチャクチャ動作の立ち上がりでTB2の立ち上がりでTB2の立ち上がりでTB2の立ち上がりでTB2の立ち下がりでTB2の立ち下がりでTB2の立ち下がりでTB2の立ち下がりでTB2の立ち下がりでTB2の立ち下がりでTB2の立ち下がりでTB2の立ち下がりでTB2	ア制御 ア禁止 でクリア グ制御 の禁止) 2CP0H/Lへ 2CP0H/Lへ 2CP0H/Lへ 2CP0H/Lへ	$\overline{}$
					(V))	トウェア キ TB2CP0		カウンタの	値を取りこみます
					1	未定義			
		<u> </u>	\ <u> </u>				ヒ TB2RG1H/L フロップ TB2F		
Α.	\times_{\times		<		91 0 1	反転禁山	Ė	1 1 07/X ‡Δ	1 > >> thallend.
<			<		0 1 TB20	反転禁』 反転許可 CP1H/L ヘア	<u> </u>	値をキャブ	゚チャした時におり
<					0 1 TB20	反転禁』 反転許可 CP1H/L ヘア マフリップ	t I ップカウンタ フロップ TB2F	値をキャブ	゚チャした時におり

図 3.8.12 16 ビットタイマのレジスタ (6)

TMRB3 モードレジスタ

_				TMRB3	モートレジス	\ <del>\</del>			
		7	6	5	4	3	2	1	0
TB3MOD	Bit symbol	TB3CT1	TB3ET1	TB3CP0I	TB3CPM1	ТВ3СРМ0	TB3CLE	TB3CLK1	TB3CLK0
(11B2H)	Read/Write	R/	W	W*			R/W		
	リセット後	0	0	1	0	0	0 <	0	0
	機能	TB3FF1 反転 0: Disable 1: Enable TB3CP1H/L へ アップカウンタ 値のキャプチャ 時	アップカウンタ と TB3RG1H/L	ソフトウェア キャプチャ制御 0: ソフト キャプチャ 1: 未定義	01: TB3IN0↑ INTA は立 10: TB3IN0↑ INTA は立 11: TA3OUT′	ち上がりエッジ TB3IN1↑ ち上がりエッジ TB3IN0↓ ち下がりエッジ	アップカウンタ のクリア制御 0: Disable 1:Enable	入力クロッ 00: TB3IN0 01: фT1 10: фT4 11: фT16	
					00 01 10 11 7 7 9 00 01 11 7 7 9 7 0 1 1 TB30	外部入力	H/L ヘアップ: - TB3RG1H/L フロップ TB3F -	ア制御 ア禁止 でクリア グ制御 の禁止) CCP0H/Lへ CCP1H/Lへ CCP1H/Lへ 3CP0H/Lへ 3CP1H/Lへ サウンタの との一致時 手1の反転	INT8 制御 TB3IN0 の立ち上がりで INTA 発生 TB3IN0 の立ち下がりで INTA 発生 TB3IN0 の立ち上がりで INTA 発生 TB3IN0 の立ち上がりで INTA 発生 inを取りこみます。
<=		(	2		0				· S S S 15-3 bod,
		<			1				
						•			

図 3.8.13 16 ビットタイマのレジスタ (7)

TMRB4 モードレジスタ




図 3.8.14 16 ビットタイマのレジスタ (8)

TMRB5 モードレジスタ




図 3.8.15 16 ビットタイマのレジスタ (9)

TMRBO フリップフロップコントロールレジスタ

		_	_	_	I -	_	_		
		7	6	5	4	3	2	1	0
TB0FFCR	Bit symbol	TB0FF1C1	TB0FF1C0	TB0C1T1	TB0C0T1	TB0E1T1	TB0E0T1	TB0FF0C1	TB0FF0C0
(1183H)	Read/Write	W			R/	W		V	<b>/</b> *
	リセット後	1	1	0	0	0	0 <	1	1
		TB0FF1 の制	刊御	TB0FF0 反	医制御			TB0FF0 の#	刊御
		00: Invert		0: Disable			(	00: Invert	
	144 ()	01: Set		1: Enable				01: Set	
	機能	10: Clear		TB0CP1H/L	TB0CP0H/L	アップ	アップ()	10: Clear	
		11: Don't ca   ┌ 読み出す		へのアップ	へのアップ		カウンタと TB0RG0H/L	11: Don't ca	re と常に )
			なります。	カウンタ取 り込み時	カウンタ取り こみ時.	TB0RG1H/L との一致時	TBURGUH/L との一致時	"11"にな	
		( 11 10	4767D	1		,	( ) b	C 11 1078	. 7 6 7 . 7
					00 01 10 11 7ップ タイマ 0 1 TBOCE タイマ 0 1 TBOCE タイマ 0 1	TB0FF0の TB0FF0のを TB0FF0を Don't care カフリ 反転 カフリ 反転許可 フリッ禁許可 フリッ禁許可 フリッ禁許可 フリー フリー フリー フリー フリー フリー フリー フリー フリー フリー	TBORG1H/Lコップ TBOFF	ます。 します。 します。 します。 との一反転制 をのの反転制 をのの反転制 をのの反転制 をののをキャー でののでである。 でののでは、 でのでは、 でいでは、 でのでいでは、 でのでは、 でのでは、 でのでは、 でのでは、 でいでは、 でのでは、 でして。 でして。 でして。 でしでは、 でして。 でして。 でしでは、 でして。 でしてもでは、 でしてもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでも	おける即 ヤした時にま

図 3.8.16 16 ビットタイマのレジスタ (10)

TMRB1 フリップフロップコントロールレジスタ

	7	6	5		3	2	1	0
B1FFCR Bit symbol				4				
11024)	TB1FF1C1		TB1C1T1	TB1C0T1 R/	TB1E1T1	TB1E0T1	TB1FF0C1	TB1FF0C0 /*
Read/Write リセット後	1	v 1	0	0	0	0 ^	1 V	1
クセクド後	TB1FF1 の	,	TB1FF0 反		U		」 TB1FF0の#	-
	00: Invert	יים ניון	0: Disable	FΔ (1/1) [Δ-1/1			00: Invert	ין ויין
	01: Set		1: Enable				01: Set	
機能	10: Clear		TD4 OD411//	TD4 ODOLU	アップ	アップ	10: Clear	
	11: Don't ca	are	TB1CP1H/L へのアップ	TB1CP0H/L へのアップ	ァッフ カウンタとぐ		11: Don't ca	re
		けと常に )	カウンタ取	カウンタ取り	TB1RG1H/L	TB1RG0H/L	<b>売み出す</b>	
	し"11" に	なります丿	り込み時	こみ時.	との一致時	との一致時	し"11" にな	:ります。丿
				00 01 10 11 7ップ タイマ 0 1 TB1CF タイマ 0 1 TB1CF タイマ 0 1	TB1FF0のをTB1FF0のをTB1FF0のをTB1FF0のをTB1FF0のをTB1FF0のをTB1FF0のをTB1FF1のをDon't care  がフリッ禁・可 反転・コンツ禁・可 のH/Lッ禁・可 のH/Lッ禁・可 のH/Lッ禁・可 のH/Lッ禁・可 のTB1FF1の TB1FF1の TB1FF1の TB1FF1の	コップ TB1FF	ます。 します。 します。 との一類 をのの反転制名 をのの反転制名 をのの反転制名 をのの反転制名 をのの反転制名 をのの反転制名 をのの反転制名 をのの反転制名 をのの反転制名 をのの反転制名 をのの反転制名	まける すした時におり ヤした時におり

TMRB2 フリップフロップコントロールレジスタ

		7	6	5	4	3	2	1	0
TB2FFCR	Bit symbol	TB2FF1C1	TB2FF1C0	TB2C1T1	TB2C0T1	TB2E1T1	TB2E0T1	TB2FF0C1	TB2FF0C0
(11A3H)	Read/Write	V	/*		R/	W		V	V*
	リセット後	1	1	0	0	0	0 ^	1	1
		TB2FF1 の制	刮御	TB2FF0 反	転制御			TB2FF0 のf	<b>制御</b>
		00: Invert		0: Disable			(	00: Invert	
	144 444	01: Set		1: Enable				01: Set	
	機能	10: Clear		TB2CP1H/L	TB2CP0H/L	アップ	アップ	10: Clear	
			re -と常に )	へのアップ カウンタ取	へのアップ カウンタ取り	カウンタと TB2RG1H/L		11: Don't ca	Tと常に )
		"11" IC	I	り込み時	こみ時.	IBZRGIH/L との一致時	IBZRGUH/L との一致時	("11" IC t	
					<u> </u>			V 1-0	
					タイマ	フリップス	コップ TB2FI	=0 の制御	<b>V</b>
					00		値を反転しる		
					01	TB2FF0 を	·"1"にセット	します。)	
					10	TB2FF0 を	·"0"にセット	します。	
					71	Don't care	6	1 //	
						++ \ . + \ . ·	TDODCOLI	Thut I	- +>1-1 7
							TB2RG0H/L ロップ TB2FI		
					0	反転禁止	(7/		
					1	反転許可			
						77. 51	T7070414	1 0 7bn+1	- 4011 7
							TB2RG1H/L コップ TB2FI		
						反転禁止	V/ 10211	0 V/X+41111	PHY COLUMN TO THE PHYSICAL PHY
				7	1	反転許可	<del></del>		
						1			
							ブカウンタ( コップ TB2FI		ヤした時におけ
			(070		214	反転禁止	<u>コツノ 162FI</u>	-0 07汉军前1	时
				)	7/1	反転許可			
				$\wedge$	((\frac{1}{2} \frac{1}{2})				
									ヤした時におけ
					91 4		コップ TB2FI	-0 の反転制(	即
			>			反転許可			
		7			) 1	及料計刊			
	\^			$\wedge$	タイマ	-	コップ TB2FI		
				1(	00		値を反転しる		
<		))			01	TB2FF1 を	·"1"にセット	します。	
			. (		10	TB2FF1 を	·"0"にセット	します。	
(=		((	1/2	]]	11	Don't care			
		>							
			図 3.8.1	8 16 ビッ	トタイマの	レジスタ	(12)		

TMRB3 フリップフロップコントロールレジスタ

		7	6	5	4	3	2	1	0
TB3FFCR	Bit symbol	TB3FF1C1	TB3FF1C0	TB3C1T1	TB3C0T1	TB3E1T1	TB3E0T1	TB3FF0C1	TB3FF0C0
(11B3H)	Read/Write	W	/*		R/			V	
	リセット後	1	1	0	0	0	0	1	1
		TB3FF1 の制	引御	TB3FF0 反草	転制御			TB3FF0 の制	御
		00: Invert		0: Disable				00: Invert	
		01: Set		1: Enable			(	01: Set	
	機能	10: Clear		TB3CP1H/L	TB3CP0H/L	アップ	アップ	10: Clear	
		11: Don't ca		へのアップ	へのアップ	カウンタと	カウンタと	11: Don't ca	
			と常に	カウンタ取	カウンタ取り	TB3RG1H/L	TB3RG0H/L		と常に
		し"11" に <sup>7</sup>	なります。	り込み時	こみ時.	との一致時	との一致時	<b>火"11"</b> にな	ります。丿
			N 3 8 1	9 16 1	00 01 10 11 11 7ップ タイマ 0 1 TB3CF タイマ 0 1 TB3CF タイマ 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	TB3FF0のでTB3FF0をTB3FF0をTB3FF0をTB3FF0をTB3FF0をTB3FF0をTB3FF0をTB3FF1のでTB3FF1のTB3FF1をTB3FF	TB3RG0H/L コップ TB3Fl TB3RG1H/L コップ TB3Fl フップ TB3Fl フップ TB3Fl ロップ TB3Fl ロップ TB3Fl にセット	ます。 します。 します。 との一反転制 をのの反転制 をのの反転制 直をのの反転制 である。 をののをもります。 である。 である。 である。 である。 である。 である。 である。 である	####################################
			図 3.8.1	9 16 ビッ	トタイマの	レジスタ	(13)		

TMRB4 フリップフロップコントロールレジスタ

B4FFCR Bit symbol			7	6	5	4	3	2	1	0
Read/Write   W*	TB4FFCR	Bit symbol								
1	11C3H)			•	1210111			1212011		
TB4FF1 の制御   OO: Invert   OO: Disable   OO: Invert   OO: Disable   OO: Set   OO: Set   OO: Set   OO: Clear   OO: Clear   OO: Clear   OO: Clear   OO: OO: Troy   OO: OO: OO: OO: OO: OO: OO: OO: OO: O					0	1		0		
With the first care		7 = 7 : 10 :					<u> </u>			
1: Enable   1: Enable   1: Enable   1: Enable   1: Clear   1: Don't care   (読み出すと常に										
機能								(		
11: Don't care		機能	10: Clear		TD4CD4U/	TD4CD0LI/I	マップ	,	/ / / /	
読み出すと常に			11: Don't ca	ire				/ _	11: Don't ca	re
タイマフリップフロップ TB4FF0 の制御  の0 TB4FF0 を値を反転します。 01 TB4FF0 を"0"にセットします。 10 TB4FF0 を"0"にセットします。 11 Don't care  アップカウンタと TB4RG0Hルとの一致時における タイマフリップフロップ TB4FF0 の反転制御  の 反転禁止 1 反転許可  TB4CP0Hルへアップカウンタ値をキャプチャした時における タイマフリップフロップ TB4FF0 の反転制御  の 反転禁止 1 反転許可  TB4CP1Hルへアップカウンタ値をキャプチャした時における タイマフリップフロップ TB4FF0 の反転制御  の 反転禁止 1 反転許可  TB4CP1Hルへアップカウンタ値をキャプチャした時における タイマフリップフロップ TB4FF0 の反転制御  の 反転禁止 1 反転許可  タイマフリップフロップ TB4FF1 の制御  の 「TB4FF1 を値を反転します。 01 TB4FF1 を"1"にセットします。					カウンタ取	カウンタ取り		1 1 / /	読み出す	と常に
00   TB4FF0 の値を反転します。			し"11" に	なります。	り込み時	こみ時.	との一致時	との一致時	<b>弋"11" にな</b>	ります。丿
11 Don't care 図 3.8.20 16 ビットタイマのレジスタ (14)						00 01 10 11 11 7ップ タイマ 0 1 1 TB4CF タイマ 0 1 1 TB4CF タイマ 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	TB4FF0の TB4FF0を TB4FF0を Don't care かウッはなす 反転許可 フリ転禁許可 のH/L ッ禁・ 反転許可 フリッ禁・ 反転・ TB4FF1の TB4FF1の TB4FF1を TB4FF1を Don't care	値を反転しる "1"にセット "0"にセット "0"にセット  TB4RG0H/Lコップ TB4FI コップ TB4FI コップ TB4FI ロップ TB4FI ロップ TB4FI ロップ TB4FI ロップ TB4FI ロップ TB4FI	ます。 します。 します。 との一反転制 との一反転制 をのの反転制 をのの反転制 をのの反転制 でである。 でののでである。 でののでは、 でののでは、 でののでは、 でののでは、 でののでは、 でののでは、 できるのできる。 できるのでは、 できるのでは、 できるでもできる。 できるでもでもでもでもでもでもでもでもでもできる。 できるでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもで	おける やした時におい マした時におい マレた時におい

TMRB5 フリップフロップコントロールレジスタ

		6	5	4	3	2	1	0
TB5FFCR Bit symbol	7 TB5FF1C1	TB5FF1C0	TB5C1T1	TB5C0T1	TB5E1T1	TB5E0T1	TB5FF0C1	TB5FF0C0
(11D3H) Read/Write	TB3FF1C1		1000111	R/		IDOLUII	TB3FF0C1	
リセット後	1	1	0	0	0	0	1	1
	TB5FF1 の#	1)御	TB5FF0 反草	运制御			TB5FF0 の#	削御
	00: Invert		0: Disable				00: Invert	
	01: Set		1: Enable			(	01: Set	
機能	10: Clear		TB5CP1H/L	TB5CP0H/L	アップ	アップ	10: Clear	
	11: Don't ca	re と常に )	へのアップ	へのアップ		カウンタと	11: Don't ca ∫ 読み出す	
	11" に7		カウンタ取 り込み時	カウンタ取り こみ時.	TB5RG1H/L との一致時	TB5RG0H/L との一致時	"11"にな	
	V 11 10						11 12-0	. 7 00 7 8 7
				00 01 10 11 アップ タイマ 0 1 TB5CF タイマ 0 1 TB5CF タイマ 0	TB5FF0の TB5FF0を TB5FF0を Don't care かウッはなす 反転許可 のH/Lッ禁・ 反転許可 のH/Lッ禁・ 反転許可 のH/Lッ禁・ 反転許可 フリ転禁・ でも、アップ のH/Lッ禁・ でも、アップ では、ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・ア・	コップ TB5FI	ます。 します。 します。 との一反転制 をのの反転制 をのの反転制 をのの反転制 をのの反転制 でである。 でのの反転制 でである。 でののでは、 でのでは、 でのでしでは、 でのでしでは、 でのでは、 でのでは、 でのでは、 でのでは、 でのでは、 でのでは、 でのでは、 でのでは、 でのでは、 でのでは、 でので。 でのでは、 でのでは、 ででは、 ででは、 でして。 でして。 でのでは、 でしでは、 でして。 でしでは、 でしで。 でして。 でのでは、 でして。 でしでは、 でして。 でして。 でしでは、 でしでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもでもで	まける 申 ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・ ・

図 3.8.21 16 ビットタイマのレジスタ (15)

タイマレジスタ (TB0RG0H/L, TB0RG1H/L)

		7	6	5	4	3	2	1	0
TB0RG0L	bit Symbol				-	-			
(1188H)	Read/Write				V	V			
	リセット後				不	定			
TB0RG0H	bit Symbol				-	-	<		
(1189H)	Read/Write				V	V			
	リセット後				不	定		(( ))	
TB0RG1L	bit Symbol				-	-			
(118AH)	Read/Write				V	V 🗸			
	リセット後				不	定	7//		
TB0RG1H	bit Symbol				-	-		,	
(118BH)	Read/Write	-			V	V			

# キャプチャレジスタ (TB0CP0H/L, TB0CP1H/L)

		7	6	5	4 3	2 1 1 // 0								
TB0CP0L	bit Symbol				4(->>									
(118CH)	Read/Write				R									
	リセット後				不定									
TB0CP0H	bit Symbol			(		(0/4)								
(118DH)	Read/Write				R									
	リセット後				不定									
TB0CP1L	bit Symbol													
(118EH)	Read/Write				R	//								
	リセット後				不定	/								
TB0CP1H	bit Symbol				4									
(118FH)	Read/Write			$\cup$	R									
	リセット後		$(\bigcap)$		不定									

図 3.8.22 16 ビットタイマのレジスタ (16)

# タイマレジスタ (TB1RG0H/L, TB1RG1H/L)

		7	6	5	4	3	2	1	0
TB1RG0L	bit Symbol				-	_			
(1198H)	Read/Write				١	٧			
	リセット後				不	定			
TB1RG0H	bit Symbol				-	_	<		
(1199H)	Read/Write				V	٧			
	リセット後				不	定		(( ))	
TB1RG1L	bit Symbol				-	_			
(119AH)	Read/Write				V	V (			
	リセット後				不	定	7//		
TB1RG1H	bit Symbol				-	-			
(119BH)	Read/Write				V	V			

リードモディファイライトはできません。

# キャプチャレジスタ (TB1CP0H/L, TB1CP1H/L)

		7	6	5	4 3	2 1 //0
TB1CP0L	bit Symbol				7(-/>	
(119CH)	Read/Write				R	
	リセット後				不定	
TB1CP0H	bit Symbol			(		(7/6)
(119DH)	Read/Write				R	
	リセット後				不定/	
TB1CP1L	bit Symbol				\\ -\\\	
(119EH)	Read/Write				R	
	リセット後				不定	/
TB1CP1H	bit Symbol				4	
(119FH)	Read/Write			$\cup$	R	
	リセット後		(0)		不定	

図 3.8.23 16 ビットタイマのレジスタ (17)

タイマレジスタ (TB2RG0H/L, TB2RG1H/L)

		7	6	5	4	3	2	1	0
TB2RG0L	bit Symbol				_	-			
(11A8H)	Read/Write				V	V			
	リセット後				不	定			
TB2RG0H	bit Symbol				_	-			
(11A9H)	Read/Write				V	V			
	リセット後				不	定		(( )>	
TB2RG1L	bit Symbol				-	_			
(11AAH)	Read/Write				V	V _			
	リセット後				不	定	7//		
TB2RG1H	bit Symbol				-	-			
(11ABH)	Read/Write				V	V			

# キャプチャレジスタ (TB2CP0H/L, TB2CP1H/L)

		7	6	5	4 3	2 1 // 0
TB2CP0L	bit Symbol				4(-/	
(11ACH)	Read/Write				R	
	リセット後				不定	
TB2CP0H	bit Symbol			(		(7)
(11ADH)	Read/Write			G	R	$(\vee)$
	リセット後			4	不定/	
TB2CP1L	bit Symbol				<b>\</b>	
(11AEH)	Read/Write			$((\ ))$	R	//
	リセット後				不定	
TB2CP1H	bit Symbol			$\wedge$	4	
(11AFH)	Read/Write			$\cup$	R	
	リセット後		$\bigcap$		不定	

図 3.8.24 16 ビットタイマのレジスタ (18)

タイマレジスタ (TB3RG0H/L, TB3RG1H/L)

		7	6	5	4	3	2	1	0
TB3RG0L	bit Symbol				_	-			
(11B8H)	Read/Write				V	V			
	リセット後				不	定			
TB3RG0H	bit Symbol				_	-	<		
(11B9H)	Read/Write				V	V			
	リセット後				不	定		(( ))	
TB3RG1L	bit Symbol				_	-			
(11BAH)	Read/Write				V	V _			
	リセット後				不	定	7//		
TB3RG1H	bit Symbol				-	-		,	
(11BBH)	Read/Write				V	V			

# キャプチャレジスタ (TB3CP0H/L, TB3CP1H/L)

		7	6	5	4 3	2 1 1 // 0
TB3CP0L	bit Symbol				4(-/>	
(11BCH)	Read/Write				R	
	リセット後				不定	
TB3CP0H	bit Symbol			(		$(\alpha)$
(11BDH)	Read/Write				R	$(\vee)$
	リセット後			4	不定/	
TB3CP1L	bit Symbol				\\ -\\\	
(11BEH)	Read/Write			$((\ ))$	R	
	リセット後				不定	
TB3CP1H	bit Symbol			$\wedge$	4	
(11BFH)	Read/Write			$\cup$	R	
	リセット後				不定	

図 3.8.25 16 ビットタイマのレジスタ (19)

タイマレジスタ (TB4RG0H/L, TB4RG1H/L)

		7	6	5	4	3	2	1	0
TB4RG0L	bit Symbol				_	-			
(11C8H)	Read/Write				V	V			
	リセット後				不	定			
TB4RG0H	bit Symbol				_	-	<		
(11C9H)	Read/Write				V	V			
	リセット後				不	定		(( ))	
TB4RG1L	bit Symbol				_	-			
(11CAH)	Read/Write				V	V _			
	リセット後				不	定	7//		
TB4RG1H	bit Symbol		•		-	-			
(11CBH)	Read/Write				V	V			

# キャプチャレジスタ (TB4CP0H/L, TB4CP1H/L)

		7	6	5	4 3 2 1 0	
TB4CP0L	bit Symbol				4(-\)	
(11CCH)	Read/Write				R	
	リセット後				不定	
TB4CP0H	bit Symbol			(		
(11CDH)	Read/Write				R	
	リセット後				不定	
TB4CP1L	bit Symbol					
(11CEH)	Read/Write				R	
	リセット後				不定	
TB4CP1H	bit Symbol			$\sim$	4	
(11CFH)	Read/Write			$\cup$	R	
	リセット後		$\bigcap$		<b>本定</b>	

図 3.8.26 16 ビットタイマのレジスタ (20)

タイマレジスタ (TB5RG0H/L, TB5RG1H/L)

		7	6	5	4	3	2	1	0
TB5RG0L	bit Symbol				_	-			
(11D8H)	Read/Write				V	V			
	リセット後				不	定			
TB5RG0H	bit Symbol				_	-	<		
(11D9H)	Read/Write				V	V			
	リセット後				不	定		(( ))	
TB5RG1L	bit Symbol				_	-			
(11DAH)	Read/Write				V	V _			
	リセット後				不	定	7//5		
TB5RG1H	bit Symbol				-	-			
(11DBH)	Read/Write				V	V			

# キャプチャレジスタ (TB5CP0H/L, TB5CP1H/L)

		7	6	5	4 3 2 1 0	
TB5CP0L	bit Symbol				4(-)	
(11DCH)	Read/Write				R	
	リセット後				不定	
TB5CP0H	bit Symbol			(		
(11DDH)	Read/Write				R	
	リセット後				不定	
TB5CP1L	bit Symbol					
(11DEH)	Read/Write				R	
	リセット後				不定	
TB5CP1H	bit Symbol			$\wedge$	4	
(11DFH)	Read/Write				R	
	リセット後		$\bigcap$		不定	

図 3.8.27 16 ビットタイマのレジスタ (21)

### 3.8.4 モード別動作説明

(1) 16 ビットインタバルタイマモード

一定周期の割り込みを発生させる場合

タイマレジスタ TB0RG1H/L にインタバル時間を設定し、INTTB01 割り込みを発生させます。

```
6 5 4 3 2 1 0
TB0RUN
                                         TMRB0 を停止します。.
          \leftarrow \ \ 0 \quad \ 0 \quad \ X \quad X \quad \ - \quad \ 0 \quad \ X \quad \ 0
                                         INTTB01 をイネーブル、レベル 4 に設定し、INTTB00 を
INTETB0
          禁止します。
                                         トリガディセーブルにします。
TB0FFCR
          \leftarrow 1 1 0 0 0 0 1 1
                                         入力クロックをプリスケーラ出力クロックにし
TB0MOD
          \leftarrow 0 0 1 0 0 1
                                         キャプチャ機能をディセーブルにします。
                        (** = 01, 10, 11)
TB0RG1H/L
                                         インタバル時間を設定します(16 ビット)。
                                         TMRB0 を起動します。
TB0RUN
          \leftarrow 0 0 X X
```

注) X = Don't care; "-" = No change

(2)16 ビットイベントカウンタモード

入力クロックを外部クロック (TBOINO 端子入力) にすることでイベントカウンタにすることができます。

アップカウンタは TBOINO 端子入力の立ち上がりエッジでカウントアップします。ソフトウエアキャプチャを行い、キャプチャ値をリードすることでカウント値を読むことができます。



注) X; Don't care -; No change

イベントカウンタとして使用する場合も、プリスケーラは"動作状態"にしてください (TB0RUN <TB0PRUN> = "1")。

## (3) 16 ビット PPG(プログラマブル矩形波)出力モード

任意周波数、任意デューティの矩形波(プログラマブル矩形波)を出力することができます。出力パルスは、ローアクティブ、ハイアクティブどちらでも可能です。

アップカウンタ UCO とタイマレジスタ TBORGOH/L、TBORG1H/L への設定値との一致により、タイマフリップフロップ TBOFFO の反転トリガをかけることで、プログラマブル矩形波を TBOOUTO 端子より出力することができます。ただし、TBORGOH/L とTBORG1H/L の設定値は次の条件を満たす必要があります。

(TB0RG0H/L への設定値) < (TB0RG1H/L への設定値)




図 3.8.28 プログラマブル矩形波 (PPG) 出力波形例

このモードでは、TBORGOH/L のダブルバッファをイネーブルにすることにより、 TBORG1H/L との一致でレジスタバッファ 0 の値が TBORGOH/L ヘシフトインされます。 これにより、小さいデューティ(デューティを変化させるとき)への対応が容易に行えます。




図 3.8.29 レジスタバッファの動作

TOSHIBA TMP92CM27

## このモードのブロック図を示します。





図 3.8.30 16 ビット PPG モードのブロック図

16 ビット PPG 出力モード時の各レジスタは、次のように設定します。:



#### (4) キャプチャ機能を利用した応用例

キャプチャ機能を利用することにより次に示す例をはじめ、多くの応用が可能です。

- ① 外部トリガパルスからのワンショットパルス出力
- ② 周波数測定
- ③ パルス幅測定
- ④ 時間差測定
- ① 外部トリガパルスからのワンショットパルス出力

外部トリガパルスからのワンショットパルス出力は、次のように行います。

16 ビットアップカウンタ UCO をプリスケーラ出力クロックを用いてフリーランニングでカウントアップさせておきます。TBOINO端子より外部トリガパルスを入力し、キャプチャ機能を用いて、外部トリガパルスの立ち上がりで、アップカウンタ値をキャプチャレジスタ TBOCPOH/L に取り込みます。

外部トリガパルスの立ち上がり時、割り込み INT4 が発生します。この割り込みで、タイマレジスタ TBORGOH/L には、TBOCPOH/L の値 (c) とディレイタイム (d) を加算した値 (c+d) を設定します。タイマレジスタ TBORG1H/L には、TBORGOH/L の値とワンショットパルスのパルス幅 (p) を加算した値 (c+d+p) を設定します。

さらに、タイマフリップフロップコントロールレジスタ TB0FFCR <TB0E1T1, TB0E0T1>に"11"を設定し、UC0と TB0RG0H/L との一致、および、TB0RG1H/L との一致により、タイマフリップフロップ TB0FF0 が反転するように、トリガイネーブルにします。ワンショットパルス出力後、INTTB01 の割り込み処理により、これをディセーブルに戻します。

なお、文中の (c)、(d)、(p) は、「図 3.8.31 外部トリガパルスからのワンショットパルス出力 (ディレイあり)」の c、d、p と対応しています。






図3.8.31 ワンショットパルス出力(ディレイあり)


設定例: TBOINO 端子からの外部トリガパルスに対して、3 ms ディレイで 2 ms のワンショットパルスを出力する場合





## INTTB01 での設定

INTETB0



## (注) X; Don't care -;no change

← X 1 0

ディレイが不要な場合、TB0CP0H/L への取り込みによって TB0FF0 を反転させ、割り込み INT4 で TB0CP0H/L の値 (c) にワンショットパルスの幅 (p) を加算した値 (c+p) を TB0RG1H/L に設定します。TB0FF0 は、TB0RG1H/L と UC0 の一致によって反転するように、反転イネーブルを選択します。また、INTTB01 割り込みでこれをディセーブルに 戻します。

イネーブルにします。

INTTB01 をイネーブルにします。




図3.8.32 外部トリガパルスのワンショットパルス出力(ディレイなし)

## 2 周波数測定

キャプチャ機能を用いて外部クロックの周波数測定を行うことができます。

周波数測定は、16 ビットイベントカウンタモードと 8 ビットダイマ (TMRA01) を組み合せて行います (TMRA01 は、TA1FF を反転させることで測定時間の設定に用います)。

TMRB0のカウントクロックはTB0IN0端子入力を選択し、外部クロック入力によるカウント動作を行います。TB0MOD <TB0CPM1:0>には"11"を設定します。この設定により、8ビットタイマ (TMRA01)のタイマフリップフロップ TA1FF の立ち上がりで、キャプチャレジスタ TB0CP0H/Lに 16ビットアップカウンタ UC0のカウンタ値を取り込み、8ビットタイマ (TMRA01)の TA1FF の立ち下がりで、キャプチャレジスタ TB0CP1H/Lに UC0のカウンタ値の取り込みを行います。

周波数は、8 ビットタイマの割り込み INTTAO、または、INTTA1 で測定時間を基準にして TB0CP0H/L、TB0CP1H/Lの差より求めます。




図3.8.33 周波数測定

例えば、8 ビットタイマによる TA1FF の "1" レベル幅の設定値が 0.5 s で、TB0CP0H/L と TB0CP1H/L の差が 100 であれば、周波数は  $100 \div 0.5 s = 200$  Hz となります。

#### ③ パルス幅測定

キャプチャ機能を用いて、外部パルスの "H" レベル幅を測定することができます。 TB0IN0 端子より外部パルスを入力し、アップカウンタ UC0 をプリスケーラ出力クロックを用いてフリーランニングでカウントアップさせておきます。キャプチャ機能を用いて、外部パルスの立ち上がり/立ち下がり、それぞれのエッジでトリガをかけ、このときのアップカウンタ値をキャプチャレジスタ TB0CP0H/L, TB0CP1H/Lに取り込みます。TB0IN0 端子の立ち下がりにより、INT4が発生します。

"H" レベルパルス幅は、TBOCP0H/L と TB0CP1H/L の差を求め、その値に内部クロックの周期をかけることにより、求めることができます。

例えば TB0CP0H/L と TB0CP1H/L の差が 100 で、プリスケーラ出力クロックの周期が  $0.8 \mu s$  であれば、パルス幅は、 $100 \times 0.8 \mu s = 80 \mu s$  となります。

なお、クロックソースにより定まる UCO の最大カウント時間を越えるパルス幅の 測定を行う場合は、注意が必要です。この場合、ソフトウエアによる処理を行って ください。

プリスケーラ出力 クロック

TB0IN0端子入力 (外部パルス) TB0CP0H/Lへの取り込み

TB0CP1H/Lへの取り込み

INT4




図3.8.34 パルス幅測定

(注) パルス幅測定は、TB0MOD <TB0CPM1:0>に"10"を設定することで行います。外部割り込み INT4 は、TB0IN0 入力の立ち下がりエッジで発生します。その他の設定では、INT4 は TB0IN0 入力の立ち上がりエッジで発生します。


また、外部パルスの "L" レベル幅を測定することもできます。この場合、「図 3.8.35 時間差測定」における、2回目の INT4 割り込み処理により、1回目の C2 と 2回目の C1 の差に、プリスケーラ出力クロックの周期をかけることにより、求めることができます。

## ④ 時間差測定

キャプチャ機能を用いて、2つの事象の時間差を測定することができます。プリスケーラ出力クロックを用いて、アップカウンタ UCO をフリーランニングでカウントアップさせておきます。TBOINO 端子の入力パルスの立ち上がりエッジで、UCO の値をキャプチャレジスタ TBOCPOH/L に取り込みます。このとき、割り込み INT4 が発生します。

TB0IN1 端子の入力パルスの立ち上がりエッジで、UC0 の値をキャプチャレジスタTB0CP1H/L に取り込みます。このとき、割り込み INT5 が発生します。

時間差は、キャプチャレジスタの値が取り込み終わった時点で、TB0CP1H/LからTB0CP0H/Lを引いた値に、内部クロックの周期をかけて求めることができます。



# 3.9 パターンジェネレータ/ステッピングモータコントロール (PG)

タイマ (8 ビット/16 ビット) と連動するパターンジェネレータ/ステッピングモータコントロールポート (以下 PG) を 4 ビット 2 チャンネル (PG0, PG1) 内蔵しています。この PG は、8 ビットの入出カポート PL と兼用です。

2 つのチャネルのうちチャネル 0 (PG0) は、8 ビットタイマ 0, 1 (TMRA01) または 16 ビットタイマ 0 (TMRB0) と連動し、チャネル 1 (PG1) は 8 ビットタイマ 2, 3 (TMRA23) または 16 ビットタイマ 1 (TMRB1) と連動して出力を変更します。図 3.9.1にブロック図を示します。

PG は、コントロールレジスタ PG01CR によって制御され、パターンジェネレーションモード、ステッピングモータコントロールモードを選択することができます。

また、PG 出力はポート L と兼用しており、ポート L の任意のビットを PG 出力とすることができます。

チャネル 0 (PG0) とチャネル 1 (PG1) はそれぞれ独立に動作します。

下記の点を除いて、いずれのチャネルも同一の動作をしますので、チャネル 0 (PG0) の場合についてのみ説明します。

PG0, 1 相違点

	PG0	PG1
タイマのトリガ信号	8 ビットタイマ 0,1(TMRA01)または	8 ビットタイマ 2,3(TMRA23)または
	16 ビットタイマ 0 (TMRB0) より	16 ビットタイマ /1 (TMRB1) より




図3.9.1 パターンジェネレータ/ステッピングモータコントロールブロック図

**TOSHIBA** 

ĺ			7	6	E	1	2		4	0
			7	6	5	4	3	2	1	0
PG01CR (1462H)			PAT1	CCW1	PG1M	PG1TE	PAT0	CCW0	PG0M	PG0TE
(14020)		I/Write	0		W I o		0	R/		
	機	ット後 能	0 PG1 書き込	0	0 PG1 モード	0 PG1トリガ	0 PG0 書き込	0	0 PG0 モード	0 PG0トリガ
	戊	ĦE	PGI 書き込 みモード	PG1 回転方向	PG1 モート   (励磁)	入力許可	PGU 書き込 みモード	PG0 回転方向	(励磁)	PG0トリカ 入力許可
			0:8ビット	0: 正転		0: 禁止	0:8ビット	0: 正転		0: 禁止
			書き込み	1: 反転		0. 杂亚 1: 許可	書き込み	1: 反転	または	1: 許可
			1: 4 ビット	ДТД	2 励磁	1. 41. 3	1: 4 ビット	1. 2.74	2 励磁	
			書き込み		1: 1~2 励磁		書き込み	6	1: 1~2 励磁	
!					l.	l.				
							4		M	
							60トリガ入力	_		
						C	11// 11	ツクへのト!		
						1	PG0 DL	ックへのトリ	J カ 人 カ 1 赤	<del>7</del>
									7//7	
							<u> </u>			
						$\wedge$	30 動作モー			۵,
					0 1 励磁または2 励磁 (フルステップ) 1 1~2 励磁 (ハーフステップ) /PG モー					
					4		1   1~2 历月级	(V-3X7	'ツフ) /PG モ	<u></u> -
						> ·				
					$\supset \bigvee$		G0 (ステッピ	ンクモータニ	コントロール	)
				( (			転方向制御	<b>-</b> 1°		
							) 正転/PG	<del></del>		
				(7)			1 反転			
							$\rightarrow$			
			/,/			<u>→ P(</u>	30 書き込み=	Eードの選択		
				$\rightarrow$			3 8ビット	書き込み		
<		^/	>	*			4ビット	書き込み/PG	モード	
		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\				>	1 (シフタオ	-ルタネート	レジスタのみ	⊁書き込み)
		(N)	3.9.2 /	ターンジ	ネレータ	コントロ-	ールレジス	タ (PG01	CR) (1/2)	

ı			ı	1	1	1	1	T	1	_
			7	6	5	4	3	2	1	0
PG01CR	Bit symbol		PAT1	PAT1 CCW1		PG1TE	PAT0	CCW0	PG0M	PG0TE
(1462H)	Read/Write			R	W		R/W			
	リセット後		0	0	0	0	0	0	0	0
	機	能	PG1 書き込	PG1	PG1モード	PG1トリガ	PG0 書き込	PG0	PG0モード	
			みモード	回転方向	(励磁)	入力許可	みモード	回転方向	(励磁)	入力許可
			0:8ビット	0: 正転		0: 禁止	0:8ビット	0: 正転	0:1励磁	0: 禁止
			書き込み 1: 4 ビット	1: 反転	または 2 励磁	1: 許可	書き込み 1: 4 ビット	1: 反転	または 2 励磁	1: 許可
			書き込み		1: 1~2 励磁		書き込み		1:1~2励磁	
l			a c 2-7		2 1133 1444		(		))	
				→ PG1 トリガ入カイネーブル 0 PG1 ブロックへのトリガ入カデ、 1 PG1 ブロックへのトリガ入カイタ  PG1 動作モード設定 0 1 励磁または2 励磁 (フルステッ 1 1~2 励磁 (ハーフステップ) /PG =						
					- W		G1 (ステッピ	ングモータコ	コントロール	·)
			回転方向制御 0 正転/PG モード							
				(77)			1 反転			
							$\rightarrow$			
			→ PG1 書き込みモードの選択							
			0 8ビット書き込み							
			7			4 ビット書き込み / PG モード (シフタオルタネートレジスタのみ書き込み				
		7			$\rightarrow$	<u> </u>	[(シノダス	<b>ルッイート</b>	レンスダのか	7音さ込み)
<		(Z	3.9.3 /	ターンジ	ェネレータ	コントロー	ールレジス	、タ (PG01	CR) (2/2)	

		7	6	5	4	3	2	1	0	
PG0REG	Bit symbol	PG03	PG02	PG01	PG00	SA03	SA02	SA01	SA00	
(1460H)	Read/Write		٧	V		R/W				
リード	リセット後	0	0	0	0	不 定				
モディファイ	機能	パターンジ	ェネレータ	0 (PG0) 出力		シフタオルタネートレジスタ 0				
ライト			PG モード (4 ビットライト) 対応レジスタ							
できません。										
		し を読む	ことにより、	リード可能	J					

図 3.9.4 パターンジェネレータ 0 レジスタ (PGOREG)

		7	6	5	4	3	2	1	0	
PG1REG	Bit symbol	PG13	PG12	PG11	PG10	SA13	SA12	SA11	SA10	
(1461H)	Read/Write		V	V		R/W				
リード	リセット後	0	0	0	0	<b>▼ 定( ) </b>				
/ ' モディファイ	機能	パターンジ	ェネレータ	1 (PG1) 出力		$\bigcirc)$				
ライト	ラッチレジスタ PG モード (4 ビットライト) 対応レジスタ								ンスタ	
できません。	✓ PG 出力に設定されたポート (PL)									
		を読むことにより、リード可能								

図 3.9.5 パターンジェネレータ 1 レジスタ (PG1REG

TOSHIBA TMP92CM27

PG01CR2 (1464H)

	7	6	5	4	3	2	1	0
Bit symbol							PG1T	PG0T
Read/Write							R/	W
リセット後							0	0
機能							PG1 シフト トリガ 0: 8 ビットタ イマトリガ (TMRA23) 1:46 ビットタ	イマトリガ (TMRA01)
					<		イマトリガ (TMRB1)	イマトリガ (TMRB0)

→ PG0 シフトトリガ選択 〈

0 8ビットタイマトリガ(TMRA01) 1 16ビットタイマトリガ(TMRB0)

→ PG1 シフトトリガ選択

0 8 ビットタイマトリガ (TMRA23) 1 16 ビットタイマトリガ (TMRB1)

図 3.9.6 パターンジェネレータコントロールレジスタ 2 (PG01CR2)




図 3.9.7 タイマとパターンジェネレータの接続関係

### (1) パターンジェネレーションモード

PG は、PG01CR の<PAT0> = "1" 設定により、パターンジェネレータとして機能します。 このモードでは、CPU からの書き込みがシフタオルタネートレジスタのみにしか行われないた め、シフトトリガ用タイマの割り込み処理の中で PG への書き込みを行い、タイマと連動し、 リアルタイムでパターンを出力することができます。

なお、このモードでは PG01CR<PG0M>は"1"に、PG01CR<CCW0>は"0"に、PG01CR<PG0TE>は"1"に設定してください。

また、この PG の出力はポートしへ出力されますが、ポートレファンクションレジスタ (PLFC)、およびポートしファンクションレジスタ 2 (PLFC2) によるビット単位のポート/ファンクション切り替えが可能なため、任意のポート端子を PG 出力に割り付けることができます。

図 3.9.9にこのモードのブロック図を示します。




図 3.9.8 パターンジェネレーションモードタイミング例

**TOSHIBA** 




図 3.9.9 パターンジェネレーションモードのブロック図 (PG0)


このパターンジェネレーションモードでは、ハード的に出力ラッチへの書き込みを禁止しているだけで、その他はステッピングモータコントロールモードの 1~2 励磁と同じ動作を行います。従って、タイマからのトリガ信号でシフトした後のデータ書き込みは、必ず次のトリガ信号が発生するまでに行う必要があります。



## (2) ステッピングモータコントロールモード

## a. 4相1励磁/2励磁

図 3.9.10, 図 3.9.11にチャネル 0 (PG0) の場合の 4 相 1 励磁、4 相 2 励磁の出力波形を示します。






図 3.9.11 4相 2励磁の出力波形 (正転)

PG0 (PL と兼用) の出力ラッチが、タイマからのトリガ信号の立ち上がりでシフトし、ポートに出力されます。

シフトの方向は、PG01CR<CCW0>で設定します。CCW0 を"0"にすると正転 (PG00 $\rightarrow$ PG01 $\rightarrow$ PG02 $\rightarrow$ PG03) となり、"1"にすると反転 (PG00 $\leftarrow$ PG01 $\leftarrow$ PG02 $\leftarrow$ PG03) となります。PG への初期設定の際、1 ビットだけ"1"を設定すると 4 相 1 励磁となり、また連続する 2 ビットに"1"を設定すると 4 相 2 励磁となります。4 相 1 励磁/2 励磁の波形出力のときにはシフタオルタネートレジスタは無視されます。

図 3.9.12 にブロック図を示します。





図 3.9.12 4 相 1 励磁/2 励磁 (正転) のブロック図

**TOSHIBA** 

### b. 4相 1~2 励磁

図 3.9.12に 4 相 1~2 励磁の出力波形を示します。



注) bn は初期値 PG0REG ← b7 b6 b5 b4 b3 b2 b1 b0 を表します




図 3.9.12 4相 1~2励磁の出力波形 (正転/反転)

4相 1~2 励磁の初期値の設定は次のとおりです。

初期値 b7 b6 b5 b4 b3 b2 b1 b0 を b7 b3 b6 b2 b5 b1 b4 b0

と並べたとき連続する 3 ビットを"1"にし、ほかのビットを"0"にします (正論理)。例えば b7, b3, b6 を"1"にすると初期値は 11001000 となり、図 3.9.12のような出力波形が得られます。

負論理の出力波形を得たい場合は、初期値の"1", "0"を反転した値を設定します。例えば図3.9.12の出力波形を負論理にする場合は、初期値を00110111にします。

PG0 (PL と兼用) の出力ラッチとパターンジェネレータ用のシフタオルタネートレジスタ (SA0) が、タイマからのトリガ信号の立ち上がりでシフトし、ポートへ出力されます。シフトの方向は、PG01CR<CCW0>で設定します。

図 3.9.13にブロック図を示します。




図 3.9.13 4相 1~2 励磁 (正転) のブロック図

例: チャネル 0 (PG0) を TMRA0 で 4 相 1~2 励磁 (正転) 駆動する場合、次のように各レジスタ を設定します。

7 6 5 4 3 2 1 0  $TA01RUN \leftarrow 0 \quad X \quad X \quad X \quad - \quad 0 \quad 0 \quad 0$ TMRA0 を停止し、0 にクリアします。  $TA01MOD \leftarrow 0 \ 0 \ 0 \ - \ - \ 0 \ 1$ す。 TA1FFCR  $\leftarrow$  X X X X 1 0 1 0 TA1FF をクリアし、タイマ 0 による反転トリガを イネーブル。 TA0REG ←\* \* \* \* \* \* \* タイマレジスタに周期を設定します。 PLCR 1 1 1 1 PL0~PL3 を PG0 端子に設定します。 PLFC PLFC2 - 0 0 0 0PG0 を 4 相 1~2 励磁、正転に設定します。 PG01CR ← - - - 0 0 1 1 PG0REG ← 1 1 0 0 1 0 0 0 初期値を設定します。 TA01RUN  $\leftarrow$  0 X X X - 1 - 1 タイマ 0 を起動します。 X: Don't care, -: No change

### (3) タイマからのトリガ信号

PWM出力モード

PG で使用するタイマからのトリガ信号は、タイマフリップフロップ(TA1FF, TA3FF, TB0FF0,TB0FF1,TB1FF0,TB1FF1) の反転トリガ信号とは一部異なります。図 3.9.1 に 8 ビットタイマの各動作モードによる、トリガ信号発生タイミングの違いを示します。

TA1FF の反転 PGのシフト アップカウンタと 左記と同じタイミング TAOREG または TA1REG 8ビット の一致時 タイマモード TA1FFCR<TA1FFIS> で選択 左記と同じタイミング アップカウンタと TAOREG, TA1REG 両方の 16ビット 一致時 タイヌモード (アップカウンタ値  $= TA1REG \times 2^8 + TA0REG)$ アップカウンタと アップカウンタと PPG 出力モード TAOREG, TA1REG TA1REG の一致時 それぞれの一致時 (PPG 周期) アップカウンタと

TAOREGの一致時と、

PWM周期

表 3.9.1 トリガ信号の選択

注) PG をシフトさせる場合も TA1FFCR<TA1FFIE> = "1" にして、TA1FF は反転イネーブルにしておく必要があります。

PG シフト用のトリガ信号

は発生しません。

PG は、16 ビットタイマ TMRB0/TMRB1 と連動することができますが、この場合 16 ビットタイマからの PG シフトトリガ信号は、アップカウンタ UC0/UC1 と TB0RG1H/L/TB1RG1H/Lの一致時のみ発生します。

#### (4) PG とタイマ出力の応用

「タイマからのトリガ信号」の項で述べましたが、PGのシフトとTFFの反転するタイミングは、タイマのモードで異なります。ここでは8ビットタイマをPPG出力モードで動作させながらPGを動作させる場合の応用例を説明します。

ステッピングモータを駆動する場合、各相の値 (PGの出力) と合わせて、励磁の切り替わるタイミングで同期信号を必要とすることがよくあります。本応用ではこの点に着目し、ポートLをステッピングモータコントロールポートとして使用し、TA1OUT (PF1と兼用)へ同期クロックを出力します。




図 3.9.14 4相 1 励磁の出力波形

### 設定例:

7 6 5 4 3 2 1 0 TA01RUN  $\leftarrow 0 \times X \times X + 0 \times 0 \times 0$ TA01MOD  $\leftarrow$  1 0 X X X X 0 1 TA1FFCR  $\leftarrow$  X X X X 0 1 1 X TA0REG ← \* ← \* TA1REG **PFCR** (X→ PFFC PLCR **PLFC** 4 PLFC2 0 0 0 0 PG01CR ← - 0 0 0 1 TAO1RUN  $\leftarrow$  0 X X X  $\mid$  1 1 1

TMRAO, 1を停止し0にクリアします。

TMRA0, 1 を PPG モード、入力クロックを $\phi$ T1 にします。

TA1FF の反転イネーブルを "1" にセットします。

TA1OUT のデューティをセットします。

TA1OUT の周期をセットします。

PF1 を TA1OUT 端子に設定します。

PL0~PL3 を PG0 端子に設定します。

PG0 を 4 相 1 励磁に設定します。

初期値を設定します。

TMRA0, 1 を起動します。

X: Don't care . -: No change

# 3.10 シリアル チャネル (SIO)

TMP92CM27 はシリアル入出力を 4 チャネル内蔵しています。それぞれ SIO0、 SIO1、SIO2、 SIO3 と呼びます。各チャネルは、下記に示すように UART モード (非同期通信) および I/O インタフェースモード (同期通信) を選択できます。

このうち、モード 1 とモード 2 は、パリティビットの付加が可能で、モード 3 はマスタコントローラがシリアルリンク (マルチコントローラシステム) でスレーブコントローラを起動させるためのウェイクアップ機能を有しています。

図 3.10.3~図 3.10.5 に、各チャネルのブロック図を示します。

各チャネルは主に、プリスケーラ、シリアルクロック生成回路、受信バッファとその制御回路、 送信バッファとその制御回路で構成されています。

各チャネルは、それぞれ独立に動作します。いずれのチャネルも、下記に示す表 3.10.1 の仕様相違点を除いて同一の動作をしますので、SIOO の場合についてのみ説明します。

表 3.10.1 SIO のチャネル別仕様相違点

	SIO0	SIO1	SIO2	SIO3
端子名称	TXD0 (PA1) RXD0 (PA0) CTS0 ,SCLK0 (PA2)	RXD1 (PA3)	TXD2 (PD4) RXD2 (PD3) CTS2,SCLK2 (PD5)	TXD3 (PL1) RXD3 (PL0) CTS3 ,SCLK3 (PL2)
IrDA モード	あり ((7)/<	なし	なし	なし

本章は、下記のような構成になっています。


3.10.1 チャネル別のブロック図

3.10.2 回路別の動作説明

3.10.3 SFR 説明

3.10.4 モード別動作説明

3.10.5 IrDA のサポート



92CM27-220 2005-04-12

# 3.10.1 チャネル別のブロック図







図 3.10.3 SIO0 ブロック図







# 3.10.2 回路別の動作説明

# (1) プリスケーラ、プリスケーラクロック選択

SIOO の動作クロックを生成するために、6 ビットプリスケーラがあります。プリスケーラは、シリアル転送クロックに、ボーレートジェネレータを選択した場合動作することが可能となります。プリスケーラ出力クロックの分解能を表 3.10.2に示します。

表 3.10.2 ボーレートジェネレータへのプリスケーラクロック分解能

クロックギア	クロック分解能				
<gear2:0></gear2:0>	φΤ0	φТ2	φТ8	фТ32	
000 (fc)	2 <sup>2</sup> / fc	2 <sup>4</sup> / fc	2 <sup>6</sup> / fc	2 <sup>8</sup> / fc	
001 ( <sup>fc</sup> / <sub>2</sub> )	2 <sup>3</sup> / fc	2 <sup>5</sup> / fc	2 <sup>7</sup> / fc	2 <sup>9</sup> fc	
010 ( <sup>fc</sup> / <sub>4</sub> )	2 <sup>4</sup> / fc	2 <sup>6</sup> / fc	2 <sup>8</sup> /fc	2 <sup>10</sup> / fc	
011 ( <sup>fc</sup> / <sub>8</sub> )	2 <sup>5</sup> / fc	2 <sup>7</sup> / fc	2 <sup>9</sup> / fc	<sup>211</sup> / fc	
100 ( <sup>fc</sup> / <sub>16</sub> )	2 <sup>6</sup> / fc	2 <sup>8</sup> / fc	2 <sup>10</sup> / fc	2 <sup>12</sup> / fc	

ボーレートジェネレータには、プリスケーラ出力クロックより $\phi$ T0,  $\phi$ T2,  $\phi$ T8,  $\phi$ T32 の 4 種類のクロックが用いられます。



**TOSHIBA** 

### (2) ボーレートジェネレータ

ボーレートジェネレータは、シリアルチャネルの転送速度を定める送受信クロックを生成するための回路です。

ボーレートジェネレータへの入力クロックは6 ビットプリスケーラより、 $\phi$ T0,  $\phi$ T2,  $\phi$ T8,  $\phi$ T32 を用います。この入力クロックの選択はボーレートジェネレータコントロールレジスタ BR0CR <BR0CK1:0> で設定します。

ボーレートジェネレータは、1、N + (16-K)/16、16 分周が可能な分周器を内蔵しており、BROCR<BROADDE><BROS3:0>、BROADD<BROK3:0>の設定に従い分周を行い転送速度を決定します。

### ●UART モードの場合

(1) BR0CR <BR0ADDE> = 0 の場合

BR0ADD <BR0K3:0> の設定は無視され、BR0CR <BR0S3:0> に設定された値"N" に従い N 分周を行います。(N = 1、2、3 ···) 16)

(2) BR0CR <BR0ADDE> = 1 の場合

N+ (16 - K)/16 分周機能がイネーブルになり BR0CR <BR0S3:0> に設定された値 "N" (N = 2、3  $\cdots$  15)、BR0ADD <BR0K3:0> に設定された値"K"に従い N+(16 - K)/16 分周を行います。 (K = 1、2、3  $\cdots$  15)

注) N = 1 および 16 のときは N + (16-K)/16 分周機能は禁止となりますのでかならず BROCR <BROADDE> = "0"に設定してください。

# ●I/O インタフェースモードの場合

I/O インタフェースモード時は N+(16-K)/16 分周機能は使用できません。かならず BROCR <BROADDE>="0"に設定してN分周を行ってください。

次に、ボーレートジェネレータを使用した場合のボーレートの算出方法を示します。

· UART E-F

・ I/O インタフェースモード



**TOSHIBA** 

●整数分周 (N 分周) の場合

fc = 12.288MHz で入力クロック φT2、分周値 "N" (BR0CR <BR0S3:0> ) = 5、BR0CR <BR0ADDE> = "0"の場合の UART モードのボーレートは、

※ クロック条件 システムクロック :高速 (fc)高速クロックギア :1 倍 (fc)プリスケーラクロック:f<sub>FPH</sub>

Baud Rate = 
$$\frac{\text{fc/16}}{5} \div 16$$

=12.288 x  $10^6 \div 16 \div 5 \div 16 = 9600$  (bps)となります。

- 注) +(16-K)/16 分周機能は禁止に設定されるため BR0ADD <BR0K3:0> の設定は無視されます。
- ●N + (16-K)/16 分周 (UART モードのみ) の場合

また、fc = 4.8MHz で入力クロック oT0、分周値 "N" (BROCR <BROS3:0>) = 7、"K" (BROADD <BROK3:0>) = 3、BROCR <BROADDE> = 1 の場合のボーレートは、

※ クロック条件 システムクロック :高速 (fc)高速クロックギア :1 倍 (fc)プリスケーラクロック:f<sub>FPH</sub>

Baud Rate = 
$$\frac{fc/4}{7 + \frac{(16-3)}{16}} \div 16$$

=  $4.8 \times 10^6 \div 16 \div (7 + \frac{13}{16}) \div 16 = 9600 \text{ (bps)} となります。$ 

表 3.10.3 ~表 3.10.4に UART モードのボーレートの例を示します。

また、外部クロック入力をシリアルクロックに使用することもできます(シリアルチャネル 0~3)。この場合のボーレートの算出方法を示します。

•UART ±− ド

Baud Rate ( 外部クロック入力 ÷ 16)

ただし、(外部クロック入力周期) ≧ 4/fc を満足する必要があります。

•I/O インタフェースモード

Baud Rate ( 外部クロック入力)

ただし、(外部クロック入力周期) ≧ 16/fc を満足する必要があります。



表 3.10.3 UART ボーレートの選択 (ボーレートジェネレータ使用、BR0CR <BR0ADDE> = 0 の場合)<sub>単位 (kbps)</sub>

fc [MHz]	入カクロック 分周値 N (BR0CR <br0s3:0>に設定)</br0s3:0>	φТО	фТ2	ф18	φТ32
9.830400	2	76.800	19.200	4.800	1.200
<b>↑</b>	4	38.400	9.600	2.400	0.600
<b>↑</b>	8	19.200	4.800	1.200	0.300
<b>↑</b>	0	9.600	2.400	0.600	0.150
12.288000	5	38.400	9.600	2.400	0.600
1	A	19.200	4.800	1.200	0.300
14.745600	2	115.200			
1	3	76.800	19.200	4.800	1.200
1	6	38.400	9.600	2.400	0.600
1	С	19.200	4.800	1.200	0.300

- 注 1) I/O インタフェースモード時の転送レートは本表の値の 8 倍になります。
- 注 2) 本表は、システムクロックとしてfc、クロックギアとしてfc を選択した場合の値です。

表 3.10.4 UART ボーレートの選択 (タイマ TMRA0 のトリガ出力使用, タイマ TMRA0 の入力クロックが  $\phi$ T1 の場合)

端子 (kbps) fc 12.288 12 9.8304 /8 6.144 MHz~ TA0REG0 MHz MHz MHz MHz 62.5 96 76.8 2H 48 38.4 31.25 24 ЗН 32/ 31.25 16 4H 24) 19.2 12 19.2 9.6 5H 9.6 8H 12 9.6 4.8 AH 10H 6 4.8 3 14H 4.8

ボーレートの算出方法 (タイマ TMRAO を使用した場合)

転送レート = TAOREG×<u>8</u>×16

(タイマ TMRA0 の入力クロックが T1 の場合)

- 注1) I/O インタフェースモードでは、タイマ TMRA0 一致検出信号を転送クロックとして使用 することはできません。
- 注2) この表は fc がシステムクロックとして選択された場合に計算されます。また、クロック ギアは fc に設定されます。

92CM27-228 2005-04-12

#### (3) シリアルクロック生成回路

送受信基本クロックを生成する回路です。

●I/O インタフェースモードの場合

SCOCR <IOC> = "0" の SCLK 出力モードのときは、前記ボーレートジェネレータの出力を 2 分周し、基本クロックをつくります。

SCOCR <IOC> = "1" の SCLK 入力モードのときは、SCOCR <SCLKS> の設定に従って立ち上がり/立ち下がりエッジを検出し、基本クロックをつくります。

●非同期通信 (UART) モードの場合

SC0MOD0 <SC1:0> の設定により、前記ボーレートジェネレータからのクロック、内部クロック fsys、タイマ TMRA0 からの一致検出信号、または外部クロック (SCLK0 端子)のいずれかを選択し、基本クロック SIOCLK をつくります。

#### (4) 受信カウンタ

受信カウンタは、非同期通信 (UART) モードで用いられる 4 ビットのバイナリカウン タで、SIOCLK でカウントアップされます。 データ 1 ビットの受信に SIOCLK が 16 発用 いられ 7, 8, 9 発目でデータをサンプリングします。

3度のデータサンプリングによる多数決論理によって受信データを判断しています。

例えば、7, 8, 9 発目のクロックで、データが 1, 0, 1 であれば、受信データは "1"と判断され、また、0, 0, 1 であれば "0" と判断されます。

#### (5) 受信制御部

●I/O インタフェースモードの場合

SCOCR <IOC> = "0" の SCLK 出力モードのときは、SCOCR<SCLKS>の設定に従って SCLK0 端子へ出力されるシフトクロックの立ち上がり/立ち下がりエッジで RXD0 端子を サンプリングします。

SCOCR <IOC> = "1" の SCLK 入力モードのときは、SCOCR <SCLKS> の設定に従って SCLK 入力の立ち上がり/立ち下がりエッジで RXDO 端子をサンプリングします。

●非同期通信 (UART) モードの場合

受信制御部は、多数決論理によるスタートビット検出回路を持ち、3度のサンプリング中2度以上 "0" であれば正常なスタートビットと判断し、受信動作を開始します。

データ受信中も、多数決論理により受信データを判断しています。



#### (6) 受信バッファ

受信バッファは、オーバランエラーを防ぐため二重構造となっています。受信バッファ 1 (シフトレジスタ型) に受信データが 1 ビットずつ格納され、7 ビットまたは 8 ビットの データがそろうともう一方の受信バッファ 2 (SCOBUF) へ移されるとともに割り込み INTRXO が発生します。

CPU は受信バッファ 2 (SC0BUF)を読み出します。CPU が受信バッファ 2 (SC0BUF)を読み出す前でも、受信データは受信バッファ 1 へ格納することができます。

ただし、受信バッファ 1 に次のデータが全ビット受信される前に受信バッファ 2 (SCOBUF) を読み出さなければオーバランエラーとなります。オーバランエラーが発生した場合、受信バッファ 2 および SCOCR <RB8> の内容は保存されていますが、受信バッファ 1 の内容は失われます。

8 ビット UART のパリティ付加の場合のパリティビット、9 ビット UART モードの場合 の最上位ビットは SCOCR <RB8> に格納されます。

9 ビット UART の場合、SC0MOD0 <WU> を "1" にすることによって、スレーブコントローラのウェイクアップ動作が可能で、SC0CR <RB8> = "1" のときのみ、割り込み INTRX0 が発生します。

SIO 割り込みモードは SIMC レジスタによって設定可能です。

### (7) 送信カウンタ

送信カウンタは非同期通信 (UART) モードで用いられる 4 ビットのバイナリカウンタで、受信カウンタ同様 SIOCLK でカウントされ、16 発ごとに送信クロック TXDCLK を生成します。




図 3.10.6 送信クロックの生成

# (8) 送信制御部

#### ●I/O インタフェースモードの場合

SCOCR <IOC> = "0" の SCLK 出力モードのときは、SCOCR < SCLKS > の設定に従って SCLKO 端子より出力されるシフトクロックの立ち上がり/立ち下がりエッジで送信バッファのデータを 1 ビットずつ TXDO 端子へ出力します。

SCOCR <IOC> = "1" の SCLK 入力モードのときは、SCOCR <SCLKS> の設定に従って SCLK 入力の立ち上がり/立ち下がりエッジで送信バッファのデータを 1 ビットずつ TXDO 端子へ出力します。

### ●非同期通信 (UART) モード


送信バッファに CPU から送信データが書き込まれると次の TXDCLK の立ち上がりエッジに同期して開始します。

### ハンドシェイク機能

CTS を使用することにより、1 データフォーマット単位での送信が可能となり、オーバラン エラーの発生を防ぐことができます。この機能は SCOMOD <CTSE>の設定によってイネーブル/ディセーブルできます。

送信は $\overline{\text{CTS0}}$  端子が "H" レベルになると、現在送信中のデータを送信完了後、 $\overline{\text{CTS0}}$  端子が "L" レベルに戻るまで送信を停止します。ただし、INTTX0 割り込みは発生し、次の送信データを CPU に要求し、送信バッファにデータを書き込み、送信待機します。

なお、 $\overline{\text{RTS}}$  端子はありませんが、受信側にて受信が終了したとき(受信割り込みルーチン内) に  $\overline{\text{RTS}}$  機能に割り当てた任意の 1 ポートを "H" レベルにして、 送信側に送信の一時停止を要求することにより容易にハンドシェイク機能を構築できます。



注1) 送信中に CTS 信号を立ち上げた場合は、送信終了後、次のデータの送信を停止します。

注2) CTS 信号立ち下がり後の最初の TXDCLK クロックの立ち下がりから送信を開始します。

図 3.10.8 CTS (Clear to send) 信号のタイミング

92CM27-231 2005-04-12

### (9) 送信バッファ

送信バッファ SC0BUF は CPU より書き込まれた送信データを最下位ビット(LSB)から順にシフトアウトし送出されます。全ビットシフトアウトされると送信バッファエンプティで INTTX0 割り込みが発生します。

### (10)パリティ制御回路

シリアルチャネルコントロールレジスタ SCOCR <PE> を "1" は設定するとパリティ付の送信を行います。ただし、7 ビット UART または 8 ビット UART モードのみパリティ付加が可能です。SCOCR<EVEN> レジスタによって偶数あるいは奇数 パリティを選択することができます。

送信時、パリティ制御回路は送信バッファ SCOBUF に書き込まれたデータにより自動的にパリティを発生し、7 ビット UART モードのときは SCOBUF <TB7> に、8 ビット UART モードのときは SCOMODO <TB8> にパリティを格納して、送信します。なお、<PE> と <EVEN> の設定は、送信データを送信バッファに書き込む前に行ってください。

受信時、受信バッファ 1 にシフトインされ、受信バッファ 2 (SCOBUF) に移されたデータにより、パリティを自動発生し、7 ビット UART モードのときは、SCOBUF <RB7> と、8 ビット UART モードのときは、SCOCR <RB8> のパリティと比較され、異なっているとパリティエラーが発生し、SCOCR <PERR> フラグがセットされます。

#### (11) エラーフラグ

受信データの信頼性をあげるために3つのエラーフラグが用意されています。

1. オーバランエラー <OERR>

受信バッファ 2 (SC0BUF) に有効データが格納されている状態で受信バッファ 1 に次のデータが全ビット受信されるとオーバランエラーが発生します。

オーバランエラー発生時の処理フロー例を下記に示します。

(受信割り込みルーチン)

- 1) 受信バッファをリードする
- 2) エラーフラグをリードする
- 3) if<OERR>="1"の時
  - (ア) 受信禁止に設定<RXE>に"0"をライト
  - (イ) 現フレームの終了待ち
  - (ウ) 受信バッファのリード
  - (エ) エラ→フラグのリード
  - (オ) 受信許可に設定<RXE>に"1"をライト
  - (力) 再送信要求
- 4) その他の処理



2. パリティエラー <PERR>

受信バッファ 2 (SCOBUF) に移されたデータから発生したパリティと、RXD 端子より受信したパリティビットとを比較し、異っているとパリティエラーが発生します。

3. フレーミングエラー <FERR>

受信データのストップビットを中央付近で 3 回サンプリングし、多数決した結果が "0" の場合フレーミングエラーが発生します。



92CM27-233 2005-04-12

# (12) 各信号発生タイミング

①UART モードの場合

# 受信

モード	9 ビット (注)	8 ビット+パリティ (注)	8 ビット, 7 ビット+パリティ, 7 ビット
割り込み発生	最終ビット (Bit 8) の	最終ビット (パリティ	ストップビットの中央付近
タイミング	中央付近	ビット) の中央付近	
フレ <del>ー</del> ミングエラー	ストップビットの	ストップビットの	ストップビットの中央付近
発生タイミング	中央付近	中央付近	
パリティ エラー 発生タイミング	_	最終ビット (パリティ ビット) の中央付近	ストップビットの中央付近
オーバラン エラー	最終ビット (Bit 8) の	最終ビット (パリティ	ストップビットの中央付近
発生タイミング	中央付近	ビット) の中央付近	

注: 9ビット、8ビット+パリティモードでは、割り込みは9ビット目のと同時に発生します。そのため、割り込み発生後、1ビット転送分(ストップビットが転送されるまで)時間をおいてフレーミングエラーのチェックをしてください。

# 送信

モード	9-ビット	8ビット+パリティ	8 ビット,
			7 ビット+ パリティ,
			7 ビット
割り込み タイミング	ストップビット送信	ストップビット送信さ	ストップビット送信される直前
	される直前	れる直前	

#### ② 1/0 インターフェースモードの場合

送信	SCLK 出力モード	最終 ビット終了直後 (図 3.10.31参照)
割り込み	SCLK 入力モード	最終 SCLK の立ち上がり直後 (立ち上がりモード), 立ち下がりモー
タイミング/		ドでは立ち下がり直後
\		(図 3.10.32参照.)
受信	SCLK 出力モード	受信バッファ 2 (SC0BUF) へ受信データを移すタイミング
割り込み		(最終 SCLK の直後) (図 3.10.33参照.)
タイミング	SCLK 入力モード	受信バッファ 2 (SC0BUF) へ受信データを移すタイミング
		(最終 SCLK の直後). (図 3.10.34参照)

### 3.10.3 SFR 説明




図 3.10.9 シリアルモードコントロールレジスタ 0 (SIO0 用、SCOMODO)

92CM27-235 2005-04-12





図 3.10.10 シリアルモードコントロールレジスタ 0 (SIO1 用、SC1MOD0)

92CM27-236 2005-04-12



92CM27-237 2005-04-12





図 3.10.12 シリアルモードコントロールレジスタ 0 (SIO3 用、SC3MOD0)


92CM27-238 2005-04-12



注) エラーフラグは読み出されるとすべてクリアされるため、ビットテスト命令を用いて 1 ビットのみのテストは行わないでください。

図 3.10.13 シリアルコントロールレジスタ (SIO0 用、SCOCR)


92CM27-239 2005-04-12



注) エラーフラグは読み出されるとすべてクリアされるため、ビットテスト命令を用いて 1/ビットのみのテストは行わないでください。

図 3.10.14 シリアルコントロールレジスタ (SIO1 用、SC1CR)


92CM27-240 2005-04-12




注) エラーフラグは読み出されるとすべてクリアされるため、ビットテスト命令を用いて 1 ビットのみのテストは行わないでください。

図 3.10.15 シリアルコントロールレジスタ (SIO2 用、SC2CR)

92CM27-241 2005-04-12



92CM27-242 2005-04-12




注 1) +(16-K)/16 分周の使用可否

/	UART モード	1/0 モード
2 ~15	0	×
1 , 16	×	×

ボーレートジェネレータ分周値の "1" 分周は UART モードで、+ (16 – K)/16 分周機能を使用しないときのみ設定可能です。I/O インタフェースでは設定しないでください。

注 2) + (16 - K)/16 分周機能を使用する場合、かならず BR0ADD <BR0K3:0> に K 値 (K = 1~15) を設定後に BR0CR <BR0ADDE> = "1" を設定してください。

図 3.10.17 ボーレートジェネレータコントロール (SIO0 用、BR0CR, BR0ADD)




注 1) +(16-K)/16 分周の使用可否

/ /	1/0 モード	
2 ~15	0	×
1 , 16	×	×

ボーレートジェネレータ分周値の "1" 分周は UART モードで、+ (16 – K)/16 分周機能を使用しないときのみ設定可能です。I/O インタフェースでは設定しないでください。

注 2) + (16 - K)/16 分周機能を使用する場合、かならず BR1ADD <BR1K3:0> に K 値 (K = 1~15) を設定後に BR1CR <BR1ADDE> = "1" を設定してください。

図 3.10.18 ボーレートジェネレータコントロール (SIO1 用、BR1CR, BR1ADD)



注 1) +(16-K)/16 分周の使用可否


/	N UART ₹-ド			
2 ~15	0	×		
1 , 16	×	×		

ボーレートジェネレータ分周値の "1" 分周は UART モードで、+ (16 – K)/16 分周機能を使用しないときのみ設定可能です。I/O インタフェースでは設定しないでください。

注 2) + (16 - K)/16 分周機能を使用する場合、かならず BR2ADD <BR2K3:0> に K 値 (K = 1~15) を設定後に BR2CR <BR2ADDE> = "1" を設定してください。

図 3.10.19 ボーレートジェネレータコントロール (SIO2 用、BR2CR, BR2ADD)

92CM27-245 2005-04-12



注 1) +(16-K)/16 分周の使用可否

N	UART モード	1/0 モード
2 ~15	0	×
1 , 16	×	×

ボーレートジェネレータ分周値の "1" 分周は UART モードで、+ (16 - K)/16 分周機能を使用しないときのみ設定可能です。I/O インタフェースでは設定しないでください。

- 注 2) + (16 K)/16 分周機能を使用する場合、かならず BR3ADD <BR3K3:0> に K 値 (K = 1~15) を設定後に BR3CR <BR3ADDE> = "1" を設定してください。
  - 図 3.10.20 ボーレートジェネレータコントロール (SIO3 用、BR3CR, BR3ADD)

7 6 TB7 TB6 TB5 TB4 TB3 TB2 TB0 (送信) TB1 SC0BUF (1200H) 7 6 5 3 0 RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 (受信)

注)SC0BUF はリードモディファイライトできません。

図 3.10.21 シリアル送受信バッファレジスタ (SIOO 用, SCOBUF)

SC0MOD1 (1205H)

	7	6	5	4	3	/ 2	1	0
Bit symbol	12S0	FDPX0		()				
Read/Write	R/W	R/W		7			41	>
リセット後	0	0						
機能	IDLE2 0: 停止 1: 動作	同期式 0:半二重 1:全二重						

図 3.10.22 シリアルモードコントロールレジスタ 1 (SIO0 用, SCOMOD1)

 7
 6
 5
 4
 3
 2
 1
 0

 TB7
 TB6
 TB5
 TB4
 TB3
 TB2
 TB1
 TB0
 (送信)

SC1BUF (1208H)

7 6 5 4 3 2 1 0 RB7 RB6 RB5 RB4 RB3 RB2 RB1 RB0 (受信)

注)SC1BUFはリードモディファイライトできません。.

図 3.10.23 シリアル送受信バッファレジスタ (SIO1 用, SC1BUF)

SC1MOD1 (120DH)

	7	6	5	4	3	2	1	0
bit Symbol	I2S1	FDPX1						
Read/Write	R/W	R/W						
リセット後	0	(						
	IDLE2	同期式						
機能	0: 停止	0:半二重						
	1: 動作	1:全二重						

図 3.10.24 シリアルモードコントロールレジスタ 1 (SIO1 用, SC1MOD1)

92CM27-247

2005-04-12

0 7 6 5 3 TB7 TB6 TB5 ТВ3 TB2 TB1 TB0 (送信) TB4 SC2BUF (1210H) 7 6 5 4 3 2 1 0 (受信) RB7 RB6 RB4 RB3 RB2 RB1 RB5 RB0


注)SC2BUF はリードモディファイライトできません。

図 3.10.25 シリアル送受信バッファレジスタ (SIO2 用, SC2BUF)


SC2MOD1 (1215H)

						/		
	7	6	5	4 /	3	2	1	0
Bit symbol	12S2	FDPX2		N				
Read/Write	R/W	R/W			,	_		,
リセット後	0	0				14		
機能	IDLE2 0: 停止 1: 動作	同期式 0:半二重 1:全二重						

図 3.10.26 シリアルモードコントロールレジスタ 1 (SIO2 用, SC2MOD1)



SC3BUF (1218H)



注)SC3BUF はリードモディファイライトできません。

図 3.10,27 シリアル送受信バッファレジスタ (SIO3 用, SC3BUF)

SC3MOD1 (121DH)

$\triangle \triangle$	7	6	5	4	3	2	1	0
Bit symbol	12S3	FDPX3	$\searrow$					
Read/Write	R/W	R/W						
リセット後	0	$\mathcal{M}_{0}$						
機能	IDLE2 0: 停止 1: 動作	同期式 0:半二重 1:全二重						

図 3.10.28 シリアルモードコントロールレジスタ 1 (SIO3 用, SC3MOD1)

92CM27-248

2005-04-12

### 3.10.4 モード別動作説明

(1) モード 0 (I/O インタフェース モード)

このモードは、入出力端子 (I/O) 数を増やす場合に使用され、外部に接続されるシフトレジスタなどとデータの送受信を行います。

このモードには、同期クロック SCLK を出力する SCLK 出力モードと、外部より同期 クロック SCLK を入力する SCLK 入力モードがあります。




図 3.10.29 SCLK 出力モード接続例




図 3.10.30 SCLK 入力モード接続例

92CM27-249 2005-04-12

### ① 送信

SCLK 出力モードでは、CPU が送信バッファにデータを書き込むたびに、8 ビットのデータが TXD0 端子、同期クロックが SCLK0 端子より出力されます。データがすべて出力されると、INTESO <ITXOC> がセットされ、割り込み INTTXO が発生します




図 3.10.31 I/O インタフェース モード送信動作 (SCLKO 出力モード)

SCLK 入力モードでは、CPU により送信バッファにデータが書き込まれている状態で SCLKO 入力がアクティブになると、8 ビットのデータが TXDO 端子より出力されます。

データがすべて出力されると、INTESO <ITXOC> がセットされ割り込み INTTXO が発生します。




図 3.10.32 I/O インタフェース モード送信動作 (SCLKO 入力モード)

#### ② 受信

SCLK 出力モードでは受信データが CPU に読み取られ、受信割り込みフラグ INTESO <IRXOC> がクリアされるたびに、SCLKO 端子より同期クロックが出力され次のデータが受信バッファ 1 にシフトインされます。8 ビットデータが受信されると、データは受信バッファ 2 (SC0BUF) に移され、再び INTESO <IRXOC> がセットされて割り込み INTRXO が発生します。

最初の SCLK 出力の開始は、SCOMODO<RXE>を"1"にセットすることで行います。




図 3.10.33 I/O インタフェース モード受信動作 (SCLKO 出力モード)

SCLK 入力モードでは受信データが CPU に読み取られ、受信割り込みフラグ INTESO <IRXOC> がクリアされている状態で、SCLKO 入力がアクティブになると、次のデータが受信バッファ 1 にシフトインされます。8 ビットデータが受信されると、データは受信バッファ 2 (SCOBUF) に移され、再び INTESO <IRXOC> がセットされて割り込み INTRXO が発生します。




図 3.10.34 I/O インタフェース モード受信動作 (SCLKO 入力モード)

注) 受信動作を行う場合には SCLK 入/出力のどちらのモードでも、受信イネーブル状態 (SC0MOD <RXE>=1) にしておく必要があります。

92CM27-251 2005-04-12

0

#### 3 送受信 (全二重)

全二重モードで、送受信を行う場合は、かならず、受信割り込みレベルを"0"に設定し、 送信割り込みのみに割込みレベル ("1"~"6"のいずれか) を設定してください。 受信処理は、送信割り込み処理ルーチン内で、下記例のように、送信データセットの前に 行ってください。

例: チャネル 0,SCLK 出力

9600bps で送受信を行う場合

fsys = 19.6608 MHz

メインルーチンでの設定

7 6 5 4 3 2 X 0 0 1 INTES0 X 0 0 **PACR** 1 0 **PAFC** 1 PAFC2 Х ХХ Χ Ω Х SC0MOD0 0 0 0 0 0 0 0 SC0MOD1 0 Λ 0 0 0 0 1 1

SC0CR 0 0 0 0 0 0 BR0CR 0 0 0

SC0MOD0 0 0 0 1 0 0 0 0 SC0BUF

INTTX0 割り込みルーチン SC0BUF

SC0BUF

注: X = Don't care; "-" = No change

INTTX0 レベルを1に設定. INTRX0 レベルを 0 に設定

PA0(RXD0), PA1(TXD0), PA2(SCLK0)に設定

VO インターフェースモードに設定

全二重モードに設定


sclk\_out、立ち上がり受信立ち下がり送信

転送レートを 9600bps に設定

受信許可

送信データを設定し、送信開始

受信バッファをリード 次の送信データを設定.




(2) モード 1 (7 ビット UART モード)

シリアルチャネルモードレジスタ SCOMODO <SM1:0> を"01"にセットすると7ビット UART モードになります。

このモードではパリティビットの付加が可能で、シリアルチャネルコントロールレジスタ SCOCR  $\langle PE \rangle$  でパリティビット付加のイネーブル/ディセーブルを制御します。  $\langle PE \rangle = "1"$  (イネーブル) のときは、SCOCR  $\langle EVEN \rangle$  で偶数パリティ/奇数パリティを選択できます。

例: 下記フォーマットのデータを送信する場合の各コントロールレジスタの設定を示します。



(3) モード 2 (8 ビット UART モード)

SCOMODO <SM1:0> を"10"にセットすると 8 ビット UART モードになります。このモードでは、パリティビットの付加が可能で SCOCR <PE> でパリティビット付加のイネーブル/ディセーブルを制御します。<PE> = "1" (イネーブル) のとき、<SCOCR <EVEN> で偶数パリティ/奇数パリティの選択も可能です。

例: 下記のフォーマットのデータを受信する場合の各コントロールレジスタの設定を示します。



92CM27-253

2005-04-12

#### メインルーチンでの設定 7 6 5 4 3 2 1 0 **PACR** - - - - 0PAO を RXDO 端子として設定 PAFC SC0MOD0 $\leftarrow$ - 0 1 X 1 0 0 1 8 ビット UART モードで受信イネーブル SC0CR $\leftarrow$ X 0 1 X X X 0 0 奇数パリティ付加 **BR0CR** $\leftarrow$ 0 0 0 1 1 0 0 0 転送レートを 9600 bps に設定 INTES0 $\leftarrow X - - - X \ 1 \ 0 \ 0$ INTTX0割り込みをイネーブル、レベル4に設定

#### 割り込み割り込みルーチンでの処理例

Acc = SCOCR AND 00011100 エラーチェックを行います。

if Acc = 0 then ERROR

Acc = SC0BUF

受信データを読み取ります

注): X = Don't care "-" = No change


#### (4) モード 3 (9 ビット UART モード)

SC0MOD0 <SM1:0> を"11"にセットすると 9 ビット UART モードになります。このモードでは、パリティビットの付加はできません。

最上位ビット (9 ビット目) は、送信の場合シリアルチャネルモードレジスタ SCOMODO の <TB8> に書き込み、受信の場合シリアルチャネルコントロールレジスタ SCOCR の <RB8> に格納されます。また、バッファに対する書き込み、読み出しはかならず<TB8><RB8>を先に行い、SCOBUF の方を後にします。

# ウェイクアップ機能

9 ビット UART モードでは、SC0MOD0 <WU> を  $^{\prime\prime}$ 1" にすることによってスレーブコントローラのウェイグアップ動作が可能で、<RB8> =  $^{\prime\prime}$ 1"のときのみ割り込み INTRX0 が発生します。




注) スレーブコントローラの TXD 端子は、かならず<PA0C,PA0F>="01"に設定してオープンドレイン出力モードにしてください。

図 3.10.35 ウェイクアップ機能によるシリアルリンク


92CM27-254 2005-04-12

# プロトコル

- ① マスタおよびスレーブコントローラは 9 ビット UART モードにします。
- ② 各スレーブコントローラは SCOMODO <WU> を "1" にセットし、受信可能状態とします。
- ③ マスタコントローラは、スレーブコントローラのセレクトコード (8 ビット) を含む 1 フレームを送信します。このとき最上位ビット (ビット 8) <TB8> は "1" にします。




- ④ 各スレーブコントローラは、上記フレームを受信し、自分のセレクトコードと一致すれば、WU ビットを "0" にクリアします。
- ⑤ マスタコントローラは指定したスレーブコントローラ (SCOMODO <WU>=0 にクリアされたコントローラ) に対しデータを送信します。このとき、最上位ビット (ビット 8) <TB8> は "0" にクリアされます。



⑥ WU=1 のままのスレーブコントローラは、受信データの最上位ビット (ビット 8) の <RB8> が "0" であるため割り込み INTRXO が発生せず、受信データを無視します。 また、<WU> = 0 になったスレーブコントローラがマスタコントローラにデータを送信し、この送信データで受信終了をマスタコントローラに知らせることもできます。



設定例: 内部クロック fsys を転送クロックとして2つのスレーブコントローラとシリアルリンクさせる場合



シリアルチャネル 0~2 は同じ方法で正確に動作します。チャネル 0 は、この説明のためだけに使用されます。

#### ●マスタコントローラの設定

メインルーチン 7 6 5 4 3 2 1 0 PACR ← - - - - - 1 0 PAFC ← - - - - - 1 1 PAFC2 ← X X X - X X 0 X

PAO を RXDO、PA1 を TXDO 端子として設定

INTTXO割り込みをイネーブル、割り込みレベルを4に設定。 INTRXO割り込みをイネーブル、割り込みレベルを5に設定 9ビットUARTモードの転送クロックとしてfsysを設定 スレーブコントローラ1のセレクトコードを設定

割り込みルーチン (INTTXO)

TB8 を "0" に設定 送信データを設定

## •スレーブの設定

メインルーチン

SC0MOD0 ← 0 0 1 1 1 1 1 0

PAO をRXDO、PA1 をTXDO (オープンドレイン出力)にします。

INTTXO 割り込みをイネーブル、割り込みレベルを5に設定 INTRXO割り込みをイネーブル、割り込みレベルを6に設定 転送クロックとしてfsys を使用する9ビットUART送信モードで、 <WU>= "1" に設定

INTRX0 割り込みルーチン (INTRX0)

Acc ← SCOBUF if Acc = セレクトコード

注): X = Don't care "-" = No change

## 3.10.5 IrDA のサポート

SIO0 には、赤外線データ通信規格である「IrDA1.0」のハードウエア規格をサポートするためのデータ変復調機能があります。図 3.10.36に、構成図を示します。




図 3.10.36 IrDA の構成図 (SIO0)

# (1) 送信データの変調

送信データが "0" のときは、モデムはボーレート周期の 3/16 倍の幅、または 1/16 倍の幅の TXD0 端子に"1"を出力します。またパルス幅は SIROCR < PLSEL>にて選択されます。送信データが "1" のときは、モデムは"0"を出力します。




図 3.10.37 送信データの変調例 (SIO0)

#### (2) 受信データの変調

受信データが、有効なパルス"1"の幅のときは、モデムは SIOO に対して "0" を出力し、 それ以外のときは、"1" を出力します。

有効なパルス幅は SIROCR<SIROWD3:0 >にて選択されます。




図 3.10.38 受信データの変調例 (SIO0)

92CM27-257 2005-04-12

# (3) データのフォーマット

データフォーマットは、以下のフォーマットのみとなります。

データ長 : 8 ビット

• パリティビット:なし

ストップビット:1ビット

# (4) SFR 説明

図 3.10.39 にコントロールレジスタを示します。このレジスタの設定変更を行うときは、かならず SIOO が停止している間に行ってください。以下にこのレジスタの設定方法の特徴を示します。

1) SIO 設定 ;SIO を UART に設定します。 ↓

2) LD(SIR0CR), 07H ;受信データパルス幅を 16x+100ns に設定します

3) LD(SIR0CR), 37H ;TXEN, RXEN の送受信を許可します。 ↓

4) 送受信スタート ;SIO0 から送信データが送られてくるか、赤外線受信パルスを受および SIO0 用の受信 けると、データの変復調を行います。



92CM27-258

#### (5) 使用上の注意

1. IrDA 使用時のボーレート作成

IrDA 使用時のボーレートは SIO 本体の SC0MOD0<SC1:0>に"01"を設定し、ボーレートジェネレータを使用して作成してください。それ以外の TA0TRG、f<sub>sys</sub>、SCLK0入力は使用できません。

2. IrDA 送信時の出力パルス幅、ボーレートジェネレータ IrDA1.0 の物理層規格として、データの転送速度と赤外線パルス幅が規定されています。

	_				
転送速度	変調方式	転送速度 許容誤差 (%)	パルス幅(最小値)	パルス幅 3/16 (公称値)	パルス幅 (最大値)
2.4 kbps	RZI	±0.87	1.41 μs	78.13 μs	88.55 μs
9.6 kbps	RZI	±0.87	1.41 µs	19.53 μ <b>s</b>	22.13 μs
19.2 kbps	RZI	±0.87	1.41 µs	9.77 μs	11.07 μs
38.4 kbps	RZI	±0.87	1.41 µs	4.88 μs	5.96 µs
57.6 kbps	RZI	±0.87	1.41 µs	3.26 µs	4,34 μs
115.2 kbps	RZI	±0.87	1.41 us	1.63 us	2.23 µs

表 3.10.5 転送速度とパルス出力幅の規格

赤外線パルス出力幅は、ボーレート  $T \times 3/16$ 、または  $1.6 \,\mu s$  (ボーレート  $115.2 \,kbps$  時の  $T \times 3/16 \, に相当) と規定されています。$ 

TMP92CM27 では、送信時の出力パルス幅を  $T \times 3/16$  と  $T \times 1/16$  とを選択できる機能がありますが、  $T \times 1/16$  を選択できるのは転送レートが 38.4 kbps 以下のときだけです。 115.2 kbps. 57.6 kbps 時には、出力パルス幅を  $T \times 1/16$  に設定してはいけません。

同様の理由で、SIOO のボーレートジェネレータでの+(16-K)/16 分周機能は 115.2Kbps のボーレートを発生させ使用することはできません。また、送信パルス幅を 1/16 に設定し、転送レートの 38.4 kbps を SIOO のボーレートジェネレータで生成するときもまた、+(16-K)/16 分周機能を使用することはできません。

下表に、+(16-K)/16 分周機能の使用可否をまとめたものを示します。


ボーレート パルス幅 115.2 kbps 57.6 kbps 38.4 kbps 19.2 kbps 9.6 kbps 2.4 kbps \ O 0  $\cap$  $\cap$  $\cap$ T × 3/16 ×(注) ( T× 1/16

表 3.10.6 (16-K)/16 分周機能のボーレートとパルス幅

× : (16-K)/16 分周機能使用不可 - : T x 1/16 パルス幅に設定不可

〇: (16-K)/16 分周機能使用可

92CM27-259 2005-04-12



# 3.11 シリアルバスインタフェース (SBI)

シリアルバスインタフェース (SBI) を 2 チャネル内蔵しています。それぞれ SBIO, SBI1 と呼びます。各チャネルは、下記の 2 つの動作モードを持っています。

- I<sup>2</sup>C バスモード (マルチマスタ)
- クロック同期式 8 ビット SIO モード

 $I^2$ C バスモードのときには、PC0 (SDA0), PC1 (SCL0), PC3 (SDA1), PC4 (SCL1) を通して、外部デバイスと接続されます。クロック同期式 8 ビット SIO のときには、PC0 (SO0), PC1 (SI0), PC2 (SCK0), PC3 (SO1), PC4 (SI1), PC5 (SCK1)を通して外部デバイスと接続されます。

各チャネルは、それぞれ独立して動作し、いずれも同一の動作をしますので、SBIO の場合についてのみ説明します。

各端子の設定 (SBIO) は、下記のとおりとなります。

	PCCR <pc2c, pc0c="" pc1c,=""></pc2c,>	PCFC <pc2f, pc0f="" pc1f,=""></pc2f,>	PCFC2 <pc1f2, pc0f2=""></pc1f2,>
I <sup>2</sup> C バスモード	X11	((// ) X11 \ ((	) 11
クロック同期式 8 ビット SIO モード	000 (SCK 入力) 100 (SCK 出力)	111	On 注 1)

注 1) クロック同期式 8 ビット SIO モードにおける PCFC2<PC0F2>は、オープンドレイン出力が必要な場合に"1"に設定してください。

# 各端子の設定(SBI1)は、下記のとおりとなります。

	PCCR <pc5c, pc3c="" pc4c,=""></pc5c,>	PCFC <pc5f, pc3f="" pc4f,=""></pc5f,>	PCFC2 <pc4f2, pc3f2=""></pc4f2,>
I <sup>2</sup> C バスモード	X11	X11	11
クロック同期式	000 (SCK 入力)		On <sup>注 1)</sup>
8 ビット SIO モード	100 (SCK 出力)	111	

注 1) クロック同期式 8 ビット SIO モードにおける PCFC2<PC3F2>は、オープンドレイン出力が必要な場合に"1"に設定してください。





## 3.11.1 構成




図 3.11.1 シリアルバスインタフェース (SBIO)




図 3.11.2 シリアルバスインタフェース (SBI1)

#### 3.11.2 制御

シリアルバスインタフェースの制御および動作状態のモニタは、以下のレジスタで行います。


- シリアルバスインタフェース制御レジスタ 1 (SBI0CR1), (SBI1CR1)
- シリアルバスインタフェース制御レジスタ 2 (SBI0CR2), (SBI1CR2)
- シリアルバスインタフェースバッファレジスタ (SBIODBR), (SBI1DBR)
- I<sup>2</sup>C バスアドレスレジスタ (I2C0AR), (I2C1AR)
- シリアルバスインタフェースステータスレジスタ (SBIOSR), (SBI1SR)
- シリアルバスインタフェースボーレートレジスタ 0 (SBI0BR0), (SBI1BR0)
- シリアルバスインタフェースボーレートレジスタ 1 (SBI0BR1), (SBI1BR1)

上記レジスタは使用するモードによって、機能が異なります。詳細は $3.11.4 \ \Gamma^2 C$  バスモード時のコントロールレジスタ」および $3.11.7 \ \Gamma$  クロック同期式 8 ビット SIO モード時の制御」を参照してください。


# 3.11.3 I<sup>2</sup>C バスモード時のデータフォーマット

 $I^2C$  バスモード時のデータフォーマットを図 3.11.3に示します。

(a) アドレッシングフォーマット



(b) アドレッシングフォーマット (再スタートあり)



(c) フリーデータフォーマット (マスタデバイスからスレーブデバイスへデータを転送する転送フォーマット)



注) S: スタートコンディション

R/W: 方向ビット

ACK: アクノリッジビット P: ストップコンディション

図 3.11.3 I<sup>2</sup>C バスモード時のデータフォーマット

## 3.11.4 I<sup>2</sup>C バスモード時のコントロールレジスタ

シリアルバスインタフェース (SBI0,SBI1) を  $I^2$ C バスモードで使用するときの制御および動作状態のモニタは、以下のレジスタで行います。

シリアルバスインタフェース制御レジスタ1

			ンリノ	ルハスイン	ダフェース制	卸レンス・	× 1	$\wedge$			
		7	6	5	4	3	2		1	0	
SBI0CR1	Bit symbol	BC2	BC1	BC0	ACK		SCK2	SC	<b>Ж</b> 1	SCK SWRM	0/ ION
(1240H)	Read/Write		W		R/W			W	ノグ	R/W	/
	リセット後	0	0	0	0		0		0	0/1 (注	3)
リード モディファイ ライト できません。	機能	転送ビット	数の選択 泊	E 1)	アグラウン アグラン アグラン アグラン アクリン アクリー 発生 な生 かま ちょう こう かんしゅう かんしゅう かいま かいま かんしゅう アイ・アイ・アイ・アイ・アイ・アイ・アイ・アイ・アイ・アイ・アイ・アイ・アイ・ア			L出力クロ 選択 (注 2)			>
					000 001 010 011 100 101 111 ソフ 0 1 1 100 111 111 ション・アク	n=5 n=6 n=7 n=8 n=9 n=10 n=11 (Reserved) ソフ 初期(	メントのた& ノリッジの† ノリッジの†	システックロック fc = 16 l a b b c b c b c b c b c b c b c b c b c	ムグロックギア MHz (S =	y ク: fc : fc/ GCL 端子 fc 2 <sup>n</sup> + 8 MON> 値 発生し そ発生す	1 -への出力) -[ Hz ] ②リード ない。

- 注 1) クロック同期式 8 ビット SIO モードに切り替える前に <BC2:0> を "000" にクリアしてください。
- 注 2) SCL ラインクロックの周波数については、3.11.5 (3)「シリアルクロック」を参照してください。
- 注3) SCK0 の初期値は "0"、SWRMON の初期値は "1" です。
- 注 4) 本  $I^2$ C バス回路は、高速モードに対応していません。標準モードのみの対応となります。100kbps を超える設定が可能な場合がありますが、 $I^2$ C 規格外となります。

図 3.11.4 I<sup>2</sup>C バスモード関係のレジスタ (SBIO 用、SBIOCR1)

#### シリアルバスインタフェース制御レジスタ1

		7	6	5	4	3	2	1	0
SBI1CR1	Bit symbol	BC2	BC1	BC0	ACK		SCK2	SCK1	SCK0/ SWRMON
(1248H)	Read/Write		W		R/W		V	V	R/W
	リセット後	0	0	0	0		0 ^	0	0/1 (注 3)
	機能	転送ビット	数の選択 注	1)	アクノリッ			カタロック	
					ジメント			(注2) とり	セット
リード モディファイ					クロック		モニタ	( )>	
					0: 発生				
ライト できません。					しない			7	
C C 0. C. V.					1: 発 生 す	^	((//	(1)	
					る		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	ノノ	
							(-/-		,

内部 SCL 出力クロックの周波数選択 <SCK2:0> @ライト

	- 1 /		
000	n = 5 (	-	
001	n = 6		
010	n=7	-	システムクロック : fc
011	(n ≠ 8 <	60.6 kHz	クロックギア : fc/1
100	\n≠9)	30.8 kHz	> fc = 16 MHz (SCL 端子への出力)
101	n = 10	15.5 kHz	周波数
110	n = 11	7.78 kHz	2"+8
111	(Reserved)	(Reserved)	

フトウェアリセット状態モニタ <SWRMON> @リード

	7 7 2 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	
0	ソフトウエアリセット中	
> 1	初期値	

アクノリッジメントのためのクロック発生の選択

0	アクノリッジのためのクロックを発生しない。	
1	アクノリッジのためのクロックを発生する。	

➤ 転送ビット数の選択

(700)0	<ack> = (</ack>	) のとき	<ack> = 1 のとき</ack>			
<bc2:0></bc2:0>	クロック数	データ長	クロック数	データ長		
000	8	8	9	8		
001	1	1	2	1		
010	2	2	3	2		
011	3	3	4	3		
//100	4	4	5	4		
101	5	5	6	5		
110	6	6	7	6		
111	7	7	8	7		

- 注 1) クロック同期式 8 ビット SIO モードに切り替える前に <BC2:0> を "000" にクリアしてください。
- 注 2) SCL ラインクロックの周波数については、3.11.5 (3)「シリアルクロック」を参照してください。
- 注3) SCK0 の初期値は "0"、SWRMON の初期値は "1" です。
- 注4) 本  $I^2$ C バス回路は、高速モードに対応していません。標準モードのみの対応となります。100kbps を超える 設定が可能な場合がありますが、 $I^2$ C 規格外となります。

図 3.11.5 I<sup>2</sup>C バスモード関係のレジスタ (SBI1 用、SBI1CR1)

シリアルバスインタフェース制御レジスタ2

		7	6	5	4	3	2	1	0	
SBI0CR2	Bit symbol	MST	TRX	BB	PIN	SBIM1	SBIM0	SWRST1	SWRST0	
(1243H)	Read/Write		V	V	ř	W 注1)		W 注1)		
リード モディファイ ライト できません。	リセット後機 能	0 マスタ/ スレーブの 選択	0 送信/受信の 選択	0 スタート/ ストップコン ディションの 発生		0 シリアルバス。 の動作モード選 00: ポートモ・ 01: SIOモー 10: I <sup>2</sup> C バスヨ 11: (Reserve	– F` F ≣– F		0 セットの だに"01"をライトリセットが発	
						01 クロッ 10 I <sup>2</sup> C バ 11 (Reser NTSBIO割 0 1 割り込 スタート/ス 0 ストッ 1 スター 送信/受信選 0 レシー 1 トラン	ドード (シリア ク同期式 8 t スモード ved) り込み要求 み要求の解除 トッンディシ トコンディシ スミッタ (ジ スミッタ (ジ スラッタ (ジ	ルバスインタ ごット SIO モ ディション制 ション発生 レョン発生	フェースの出力:一ド	
				7 \	4	0 スレー 1 マスタ	~			

- 注 1) このレジスタをリードすると、SBIOSR レジスタとして機能します。
- 注 2) ポートモードへの切り替えは、バスフリーを確認してから行ってください。 ポートモードから I2G バスモード、クロック同期式 8 ビット SIO への切り替えは、ポートの状態が "H" レベルになっていることを確認してから行ってください。

図 3.11.6 I<sup>2</sup>C バスモード関係のレジスタ (SBI0 用、SBI0CR2)


シリアルバスインタフェース制御レジスタ 2

		7	6	5	4	3	2	1	0	
SBI1CR2	Bit symbol	MST	TRX	BB	PIN	SBIM1	SBIM0	SWRST1	SWRST0	
(124BH)	Read/Write		1	N		W 注1)		W 注 1)		
	リセット後	0	0	0	1	0	0	0	0	
リード モディファイ ライト できません。	機能	マスタ/ スレーブの 選択	送信/受信の 選択	スタート/ ストップコン ディションの 発生		シリアルバス。 の動作モード選 00:ポートモ- 01:SIOモー 10:I <sup>2</sup> Cパスモ 11:(Reserved	– ド ド :– ド		セットの Rに"01"をライ トリセットが発	
						シリアルバ 00 ポート・ 01 クロッ 10 I <sup>2</sup> C バ 11 (Reser INTSBI1割 0 1 割り込 スタート/ス 0 ストッ 1 スター 送信/受信選	スインタフェ モード (シリア ク同期式 8 t スモード ved) り込み要求 み要求の解除 トッコンディシ トコンディシ 大コンディシ スミッタ (送	ルバスインタ ビット SIO モ ディション制 ション発生 レョン発生	フェースの出力	
			6			0 スレー 1 マスタ	~			

- 注 1) このレジスタをリードすると、SBI1SR レジスタとして機能します。
- 注 2) ポートモードへの切り替えは、バスフリーを確認してから行ってください。 また、ポートモードから  $^{1}$ C バスモード、クロック同期式  $^{8}$  ビット SIO への切り替えは、ポートの状態が "H" レベルになっていることを確認してから行ってください。

図 3.11.7 I<sup>2</sup>C バスモード関係のレジスタ (SBI1 用、SBI1CR2)





<u>1 バスビジー</u> → 送信/受信選択モニタ

0 バスフリー

0 受信 1 送信


→ マスタ/スレーブ選択モニタ

0 スレーブ 1 マスタ

注) このレジスタをライトすると、SBIOCR2として機能します。

図 3.11.8 I<sup>2</sup>C バスモード関係のレジスタ (SBIO 用、SBIOSR)

シリアルバスインタフェースステータスレジスタ



注) このレジスタをライトすると、SBI1CR2 として機能します。

図 3.11.9 I<sup>2</sup>C バスモード関係のレジスタ (SBI1 用、SBI1SR)

マスタ

1

#### シリアルバスインタフェースボーレートレジスタ 0

		7	6	5	4	3	2	1	0
SBI0BR0	Bit symbol	-	I2SBI0						
(1244H)	Read/Write	W	R/W						
	リセット後	0	0						
リード モデファイ ライト できません。	機能		IDLE2 0: 停止 1: 動作				<		
						<b>→</b>  [	DLE2 時の動	1/f	
							0 停止	75)	

#### シリアルバスインタフェースボーレートレジスタ1

			- , , , ,		_ ,,,,			
		7	6	5	4	3	2	1 0
SBI0BR1	Bit symbol	P4EN	=				/	
(1245H)	Read/Write	W	W					
	リセット後	0	0			K X X	<i>‡</i>	400 V
リード モデファイ	機能	内部クロック	"0" をライ トしてく					
ライト できません。		0: 停止 1: 動作	ださい。				(C	
'								
					( <del>\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \</del>	<b></b> ⊳	部ボーレー	卜回路制御

| 内部ホーレート回路制御 | 0 停止 | 1 動作

# シリアルバスインタフェースデータバッファレジスタ

						<u> </u>		
		7	6 5	4	3	2	1	0
SBI0DBR	Bit symbol	DB7	DB6 DB5	DB4	DB3	DB2	DB1	DB0
(1241H)	Read/Write			R (受信)	W (送信)			
リード	リセット後		( \( \	不	定			

リード モデファイ ライト できません。

- 注 1) 送信データ書き込み時には、データを MSB (ビット 7) 側につめてライトしてください。また、受信データ は LSB 側に格納されます。
- 注 2) SBIODBR は書き込み用のバッファと読み出し用のバッファを個別に持っているため、書き込んだデータを 読み出すことはできません。従って、ビット操作などのリードモディファイライト命令 (RMW) ではアク セスできません。
- 注 3) SBIODBR に書き込んだ値は INTSBIO 割り込み信号により "0" にクリアされます。

#### I<sup>2</sup>C バスアドレスレジスタ


				. \								
	1	7 ( (		) ) 5	4	3	2	1	0			
I2C0AR	Bit symbol	SA6	SA5	SA4	SA3	SA2	SA1	SA0	ALS			
(1242H)	Read/Write	7			V	V						
リード	リセット後	0	0	0	0	0	0	0	0			
モデファイ ライト	機能	スレーブデ	スレーブデバイスとして動作するときのスレーブアドレスの設定									
できません。									認識 モードの			
									指定			

アドレス認識モードの指定

0 スレーブアドレスを認識する。 1 スレーブアドレスを認識しない。

図 3.11.10 I<sup>2</sup>C バスモード関係のレジスタ (SBIO 用、SBIOBRO, SBIOBR1, SBIODBR, I2COAR)

#### シリアルバスインタフェースボーレートレジスタ 0



#### シリアルバスインタフェースボーレートレジスタ1

			,,,,,	.,,,,,,	_ /(//			
		7	6	5	4	3	2	1 0
SBI1BR1	Bit symbol	P4EN	=			A		
(124DH)	Read/Write	W	W		$\sim$			
	リセット後	0	0			4	‡	
リード モデファイ	機能	内部クロック	"0" をライ トしてく				, <	790)
ライト できません。		0: 停止 1: 動作	ださい。			$\rightarrow$		
'				C				
				4(	-	<b></b> 戍	部ボーレー	ト回路制御

内部ボーレート回路制御0 停止1 動作

# シリアルバスインタフェースデータバッファレジスタ

		7	6 5	4 3	2	1	0
SBI1DBR	Bit symbol	DB7	DB6 DB5	DB4 DB3	DB2	DB1	DB0
(1249H)	Read/Write			R (受信)/W (送信)			
リード	リセット後		(\(\frac{\lambda}{\rangle}\))	不定			

リード モデファイ ライト できません。

- 注 1) 送信データ書き込み時には、データを MSB (ビット 7) 側につめてライトしてください。また、受信データ は LSB 側に格納されます。
- 注 2) SBI1DBR は書き込み用のバッファと読み出し用のバッファを個別に持っているため、書き込んだデータを 読み出すことはできません。従って、ビット操作などのリードモディファイライト命令 (RMW) ではアク セスできません。
- 注 3) SBI1DBR に書き込んだ値は INTSBI1 割り込み信号により "0" にクリアされます。

## PC バスアドレスレジスタ

	H	7	6	5	4	3	2	1	0
I2C1AR	Bit symbol	SA6	SA5	SA4	SA3	SA2	SA1	SA0	ALS
(124AH)	Read/Write				V	V			
リード	リセット後	0	0	0	0	0	0	0	0
リード モデファイ ライト できません。	機能	スレーブデ	バイスとして	動作すると	きのスレーブ	<b>アドレスの</b> 詞	<b>设定</b>		アドレス 認識 モードの 指定
,		•							

アドレス認識モードの指定

0 スレーブアドレスを認識する。 1 スレーブアドレスを認識しない。

図 3.11.11 I<sup>2</sup>C バスモード関係のレジスタ (SBI1 用、SBI1BR0, SBI1BR1, SBI1DBR, I2C1AR)

2005-04-12

## 3.11.5 I<sup>2</sup>C バスモード時の制御

(1) アクノリッジメントモードの指定

SBIOCR1<ACK> を "1" にセットしておくと、アクノリッジメントモードとして動作します。マスタのときには、アクノリッジ信号のためのクロックを 1 クロック付加します。トランスミッタモードのときには、このクロックの期間中、SDAO 端子を開放し、レシーバからのアクノリッジ信号を受信できる状態にします。レシーバモードのときにはこのクロック期間中、SDAO 端子を "L" レベルに引き、アクノリッジ信号を発生します。

<ACK> を "0" に設定しておくと、非アクノリッジメントモードとして動作し、マスタのときにアクノリッジ信号のためのクロックを発生しません。

#### (2) 転送ビット数の選択


SBIOCR1<BC2:0>により、次に送受信するデータのビット数を選択します。

<BC2:0> はスタートコンディションにより "000" にクリアされるため、スレーブアドレス、方向ビットの転送は必ず 8 ビットで行われます。それ以外のとき、<BC2:0>は一度設定された値を保持します。

#### (3) シリアルクロック

a. クロックソース

SBI0CR1<SCK2:0> で、マスタモード時に SCL0 端子から出力されるシリアルクロックの最大転送周波数を選択します。通信ボーレートを設定する場合、本紙記載の下記計算式に合わせて  $t_{LOW}$ の最小幅など、 $I^2$ C バス規定を満足する通信ボーレートを選択してください。



注1) f<sub>SBI</sub>はf<sub>FPH</sub>を示します。

注 2) SYSCR0 のプリスケーラの設定において SBI 回路 (I<sup>2</sup>C-bus、同期通信) 使用時に fc/16 モードは使用 できません。

図 3.11.12 クロックソース

#### b. クロック同期化

I<sup>2</sup>C バスでは、端子の構造上バスをワイヤードアンドで駆動させるため、クロックラインを最初に "L" レベルに引いたマスタが、 "H" レベルを出力しているマスタのクロックを無効にします。このため、"H" レベルを出力しているマスタは、これを検出し対応する必要があります。

クロック同期化機能を持っており、バス上に複数のマスタが存在する場合でも、正常に転送が行われます。

クロック同期の手順を、バス上に2つのマスタが同時に存在した場合を例に挙げて 以下に示します。




図 3.11.13 クロック同期化の例

a点でマスタAが内部SCL出力を"L"レベルに引くことで、バスのSCLラインは"L"レベルになります。マスタBはこれを検出し、マスタBの"H"レベル期間のカウントをリセットし、内部SCL出力を"L"レベルに引きます。

b点でマスタ A は "L" レベル期間のカウントを終わり、内部 SCL 出力を "H" レベルにします。しかし、マスタ B が、バスの SCL ラインを "L" レベルに保持し続けているので、マスタ A は "H" レベル期間のカウントを止めます。マスタ A は、c 点でマスタ B が内部 SCL 出力を "H" レベルにし、バスの SCL ラインが "H" レベルになったことを検出後、"H" レベル期間のカウントを始めます。

以上のようにバス上のクロックは、バスに接続されているマスタの中で最も短い "H" レベル期間を持つマスタと最も長い "L" レベル期間を持つマスタによって決定されます。

#### (4) スレーブアドレスとアドレス認識モードの設定

スレーブデバイスとして動作させるときは、I2COAR にスレーブアドレス <SA6:0> と <ALS> を設定します。

<ALS> に "0" を設定すると、アドレス認識モードになります。

#### (5) マスタ/スレーブの選択

SBIOCR2<MST>を"1"に設定すると、マスタデバイスとして動作します。

<MST> を "0" に設定すると、スレーブデバイスとして動作します。<MST> はバス上のストップコンディションの検出、または、アービトレーションロストの検出で、ハードウエアにより "0" にクリアされます。

#### (6) トランスミッタ/レシーバの選択

SBIOCR2<TRX> を "1" に設定すると、トランスミッタとして動作し、<TRX> を "0" に設定すると、レシーバとして動作します。スレーブモードでアドレッシングフォーマットのデータ転送を行うとき、受信したスレーブアドレスが I2COAR にセットした値と同じとき、または、ゼネラルコール (スタートコンディション後の 8 ビットのデータがすべて "0") を受信したとき、ハードウエアによりマスタデバイスから送られてくる方向ビット ( $R/\overline{W}$ ) が "1" の場合、<TRX> は "1" にセットされ、"0" の場合、<TRX> は "0" にクリアされます。マスタモード時は、スレーブデバイスからアクノリッジが返ってくると、ハードウエアにより送信した方向ビットが "1" の場合、<TRX> は "0" に、方向ビットが "0" の場合、<TRX> は "1" に変化します。アクノリッジが返ってこないときは、以前の状態を保ちます。

<TRX> は、バス上のストップコンディションの検出またはアービトレーションロストの検出で、ハードウエアにより "0" にクリアされます。

#### (7) スタート/ストップコンディションの発生

SBIOSR<BB> が "0" のときに、SBIOCR2 <MST, TRX, BB, PIN> に "1" を書き込むと、バス上にスタートコンディションと、データバッファレジスタに書き込んだスレーブアドレスと方向ビットが出力されます。あらかじめ、<ACK> に "1" を設定してください。




図 3.11.14 スタートコンディションの発生とスレーブアドレスの発生

SBIOSR <BB> = "1"のとき、SBIOCR2<MST, TRX, PIN>に"1"、SBIOCR2<BB>に"0"を書き込むと、バス上にストップコンディション出力のシーケンスを開始します。バス上にストップコンディションが発生するまで <MST, TRX, BB, PIN> の内容を書き替えないでください。




図 3.11.15 ストップコンディションの発生

また、SBIOSR<BB> を読み出すことで、バスの状態を知ることができます。<BB> は、バス上のスタートコンディションを検出すると "1" にセットされ (バスビジー状態)、ストップコンディションを検出すると "0" にクリアされます (バスフリー状態)。

なお、マスターモードでのストップコンディション発生については制約事項があります ので3.11.6(4)「ストップコンディションの発生」を参照してください。

#### (8) 割り込みサービス要求と解除

シリアルバスインタフェース割り込み要求 (INTSBIO) が発生すると、SBIOSR <PIN> が "0" にクリアされます。<PIN> が "0" の間、SCL ラインを "L" レベルに引きます。

<PIN> は 1 ワードの送信または受信が終了すると "0" にクリアされ、SBIODBR にデータを書き込むか、SBIODBR からデータを読み出すと "1" にセットされます。

<PIN> が "1" にセットされてから、SCL ラインが開放されるまで、 $t_{LOW}$  の時間がかかります。

アドレス認識モード (<ALS> = "0") では、受信したスレーブアドレスが |2C0AR にセットした値と同じとき、またはゼネラルコール (スタートコンディション後の 8 ビットのデータがすべて "0") を受信したときに、<PIN> が "0" にクリアされます。プログラムで SBIOCR2<PIN> に "1" を書き込むと "1" にセットされますが、"0" を書き込んでも "0" にクリアされません。

## (9) シリアルバスインタフェースの動作モード

SBIOCR2<SBIM1:0> でシリアルバスインタフェースの動作モードを設定します。  $I^2C$  バスモードで使用するときは、シリアルバスインタフェース端子の状態が "H" になっていることを確認後、<SBIM1:0> を "10" に設定します。 ポートモードへの切り替えは、バスがフリーであることを確認してから行ってください。

## (10) アービトレーションロスト検出モニタ

 $I^2$ C バスではマルチマスタ (1 つのバス上で同時に 2 つ以上のマスタが存在する) が可能なため、転送されるデータの内容を保証するためにバスのアービトレーション手順が必要となります。

I<sup>2</sup>C バスではバスのアービトレーションに SDA ラインのデータを使用します。

アービトレーションの手順を、バス上に2つのマスタが同時に存在した場合を例に挙げて以下に示します。a点のビットまでマスタ A、マスタ B とも同じデータを出力し、a点でマスタ Aが "L" レベルを出力、マスタ Bが "H" レベルを出力すると、バスの SDA ラインはワイヤードアンドで駆動されるためにマスタ A よって "L" レベルに引かれます。b 点でバスの SCL ラインが立ち上がると、スレーブデバイスは SDA ラインデータ、すなわちマスタ Aのデータを取り込みます。このときマスタ Bの出力したデータは無効になります。マスタ Bのこの状態を "アービトレーションロスト" と呼び、マスタ B は SDA 端子を開放し、ほかのマスタが出力するデータに影響を及ぼさないようにします。また、複数のマスタが1ワード目でまったく等しいデータを送信した場合、アービトレーションの手順は2ワード目以降も継続されます。




図 3.11.16 アービトレーションロスト

バスの SDA ラインのレベルと内部 SDA 出力のレベルの比較は、SCL ラインの立ち上がりで行います。この比較結果が不一致の場合アービトレーションロストになり、SBIOSR <AL> が "1" にセットされます。

<AL> が "1" にセットされると SBIOSR<MST, TRX> は "0" にリセットされ、スレーブレシーバモードになります。そのため、<AL> が "1" にセットされた後のデータ転送では、クロックの出力を停止します。

<AL> は、SBI0DBR にデータを書き込むか、SBI0DBR からデータを読み込む、または SBI0CR2 にデータを書き込むと "0" にリセットされます。




図 3.11.17 マスタ B の場合の例 (D7A = D7B, D6A = D6B)

## (11) スレーブアドレス一致検出モニタ

SBIOSR<AAS>は、スレーブモード時、アドレス認識モード (I2COAR<ALS> = "0") のとき、ゼネラルゴールまたは I2COAR にセットした値と同じスレーブアドレスを受信すると "1" にセットされます。<ALS> = "1" のときは、最初の 1 ワードが受信されると "1" にセットされます。<AAS> は SBIODBR にデータを書き込むか、SBIODBR からデータを読み出すと "0" にクリアされます。

#### (12) ゼネラルコール検出モニタ

SBIOSR<AD0>は、スレーブモード時、ゼネラルコール (スタートコンディション後の8ビットのデータがすべて "0") を受信したとき "1" にセットされ、バス上のスタートコンディション、またはストップコンディションが検出されると "0" にクリアされます。

# (13) 最終受信ビットモニタ

SBIOSR<LRB> には、SCL ラインの立ち上がりで取り込まれた SDA ラインの値がセットされます。

アクノリッジメントモードのとき、INTSBIO割り込み要求発生直後に SBIOSR<LRB> を読み出すと、ACK 信号が読み出されます。

## (14) ソフトウエアリセット

シリアルバスインタフェース回路が、外部からのノイズによりロックした場合、ソフトウエアリセット機能を使い、シリアルバスインタフェース回路を初期化することができます。

SBIOCR2<SWRST1:0> へ最初に "10"、次に "01" をライトすると、シリアルバスインタフェース回路にリセット信号が入力され、回路が初期化されます。

このとき、SBIOCR2<SBIM1:0> を除くすべてのコントロールレジスタとステータスフラグは、リセット直後の値となります。また、SBIOCR1<SWRMON> はシリアルバスインタフェース回路の初期化が終了すると、自動的に "1" にセットされます。

#### (15) シリアルバスインタフェースデータバッファレジスタ (SBIODBR)

SBIODBR をリード/ライトすることで、受信データの読み出し/送信データの書き込みを行います。

また、マスタモード時において、このレジスタにスレーブアドレスと方向ビットを設定後、スタートコディションを発生します。

#### (16) I<sup>2</sup>C バスアドレスレジスタ (I2C0AR)

I2COAR<SA6:0> は、スレーブデバイスとして動作する場合の、スレーブアドレスを設定するビットです。

また、I2COAR<ALS> = "0" に設定すると、マスタデバイスから出力されるスレーブアドレスを認識し、データフォーマットはアドレッシングフォーマットとなります。 <ALS> = "1" に設定すると、スレーブアドレスを認識せず、データフォーマットはフリーデータフォーマットとなります。

## (17) ボーレートレジスタ 1 (SBI0BR1)

I<sup>2</sup>C バスを使用する前に、ボーレート回路制御レジスタ SBI0BR1<P4EN> に "1" を書き込んでください。

#### (18) ボーレートレジスタ 0 (SBI0BR0)

SBI0BR0<12SBI0>は IDLE2モードに遷移した際に動作の許可/禁止を設定するレジスタです。

HALT命令を実行する前に、あらかじめ設定してください。



#### 3.11.6 I<sup>2</sup>C バスモード時のデータ転送手順

(1) デバイスの初期化

最初に SBIOBR1<P4EN>, SBIOCR1<ACK, SCK2:0> を設定します。SBIOBR1<P4EN> = "1"を、SBIOCR1 のビット 7~5, 3 には、"0" を書き込んでください。

次に I2C0AR にスレーブアドレス <SA6:0> と、<ALS> (アドレッシングフォーマット時、 <ALS> = "0") を設定します。

それから、SBIOCR2<MST, TRX, BB> に "0"、<PIN> に "1"、<SBIM1:0> に "10"、ビット 1, 0 に "0" を書き込み、初期状態をスレーブレシーバモードにします。

- (2) スタートコンディション、スレーブアドレスの発生
  - a. マスタモードの場合

マスタモード時は、スタートコンディションとスレーブアドレスを、次の手順で発生します。

はじめに、バスフリー状態 (SBIOSR <BB> = "0") を確認します。

次に、SBIOCR1<ACK> に "1" を書き込んで、アクノリッジメントモードに設定します。また、SBIODBR に、送信するスレーブアドレスと方向ビットのデータを書き込みます。

SBIOSR <BB> = "0"の状態で、SBIOCR2<MST, TRX, BB, PIN> に "1111" を書き込むと、バス上にスタートコンディションが発生します。スタートコンディションの発生に次いで、SCL 端子から 9 発のクロックを出力します。最初の 8 クロックで、SBIODBR に設定したスレーブアドレスと方向ビットを出力します。9 クロック目で、SDA ラインを解放し、スレーブデバイスからのアクノリッジ信号を受信します。

9クロック目の立ち下がりで、INTSBIO割り込み要求が発生し、SBIOSR <PIN> = "0" にクリアされます。マスタモード時は、<PIN> = "0" の間 SCL ラインを "L" レベルに引きます。また、スレーブデバイスからのアクノリッジ信号が返ってきたときのみ、INTSBIO割り込み要求の発生により、送信した方向ビットに合わせて <TRX> は変化します。

b. スレーブモードの場合

スレーブモードの場合は、スタートコンディションとスレーブアドレスを受信します。

マスタデバイスからのスタートコンディションを受信した後、SCL ラインの最初の8クロックで、マスタデバイズからのスレーブアドレスと方向ビットを受信します。 ゼネラルコール、または、I2COAR に設定されたスレーブアドレスと同一のアドレス を受信したとき、9クロック目で SDA ラインを "L" レベルに引き、アクノリッジ信号 を出力します。

9 クロック目の立ち下がりで、INTSBIO 割り込み要求が発生し、SBIOSR <PIN> = "0" にクリアされます。スレーブモード時は、<PIN> = "0" の間 SCL ラインを "L" レベルに引きます。




図 3.11.18 スタートコンディションとスレーブアドレスの発生

#### (3) 1ワードのデータ転送

1 ワード転送終了の INTSBIO 割り込みの処理で SBIOSR <MST> をテストし、マスタモード/スレーブモードの判断をします。

a. マスタモードの場合 (<MST> = "1") SBIOSR <TRX> をテストし、トランスミッタ/レシーバの判断をします。

## <u>トランスミッタモードの場合 (<TRX>("1")</u>

<LRB> をテストします。<LRB> が "1" のとき、レシーバはデータを要求していないのでストップコンディションを発生する処理 (後記参照) を行ってデータ転送を終了します。
<LRB> が "0" のとき、レシーバが次のデータを要求しています。次に転送するデータのビット数が 8 ビットのとき、SBIODBR に転送データを書き込みます。8 ビット以外のときは SBIOCR1<BC2:0>, <ACK> を設定し、転送データを SBIODBR に書き込みます。データを書き込むと SBIOSR <PIN> が "1" になり、SCLO 端子から次の 1 ワードのデータ転送用のシリアルクロックが発生され、SDAO 端子から 1 ワードのデータが転送されます。転送終了後、INTSBIO割り込み要求が発生して SBIOSR <PIN> が "0" になり、SCLO 端子を"L"レベルに引きます。複数ワードの転送が必要な場合は、上記 <LRB> のテストから繰り返します。




図 3.11.19 <BC2:0> = "000", <ACK> = "1" のときの例 (トランスミッタモード)

## レシーバモードの場合 (<TRX>("0")

次に転送するデータのビット数が 8 ビット以外のときは SBIOCR1<BC2:0>, <ACK> を設定し、SCL ラインを解放するために SBIODBR から受信データを読み出します (スレーブアドレス送信直後のリードデータは不定です)。データを読み出すと SBIOSR <PIN> は "1" になり、次の 1 ワードのデータ転送用のシリアルクロックを SCL0 端子に出力し、アクノリッジのタイミングで "L" レベルを SDA 端子に出力します。

その後、INTSBIO割り込み要求が発生して <PIN> が "0" になり、SCLO 端子を "L" レベルに引きます。SBIODBR から受信データを読み出すたびに 1 ワードの転送クロックとアクノリッジを出力します。





図 3.11.20 <BC2:0> = "000", <ACK> = "1" のときの例 (レシーバモード)

トランスミッタに対してデータの送信を終了させるときは、最後に受信したいデータの1ワード手前のデータを読み出す前に <ACK> を "0" にクリアします。これにより最終データのアクノリッジのためのクロックは発生されなくなります。転送終了の割り込み要求発生後の処理で、SBIOCR1<BC2:0> = "001" に設定し、データを読み出すと、1ビット転送のためのクロックを発生します。このとき、マスタはレシーバなので、バスの SDA ラインは "H" レベルを保ちます。トランスミッタは ACK 信号としてこの "H" レベルを受信するので、レシーバはトランスミッタへ送信終了を知らせることができます。

この1ビット転送の受信終了割り込み要求後の処理で、ストップコンディションを発生させ、データ転送を終了させます。






図 3.11.21 マスタレシーバモード時、データの送信を終了させるときの処理

b. スレーブモードの場合 (<MST> = "0") <

スレーブモード時は、通常のスレーブモードとしての処理、またはアービトレーションロストを検出し、スレーブモードになったときの処理を行います。

スレーブモードのとき、マスタが送ったスレーブアドレス、またはゼネラルコールを受信したとき、もしくは、受信したスレーブアドレスが一致した後、または、ゼネラルコールを受信した後のデータ転送終了時に、INTSBIO 割り込み要求が発生します。また、マスタモードのとき、アービトレーションロストを検出するとスレーブモードとして動作し、アービトレーションロストを検出したワード転送の終了時に INTSBIO 割り込み要求が発生します。INTSBIO 割り込み要求が発生するとSBIOSR<PIN>が"0"にリセットされ、SCLO端子を"L"レベルに引きます。SBIODBR にデータを書き込む、SBIODBR からデータを読み出す、またはSBIOCR2<PIN>に"1"を設定すると、SCLO端子が tLOW 後に開放されます。

SBIOSR<AL>, <TRX>, <AAS>, <ADO> をテストし、場合分けを行います。表 3.11.1 にスレーブモード時の状態と必要な処理を示します。



表 3.11.1 スレーブモード時の処理

<trx></trx>	<al></al>	<aas></aas>	<ad0></ad0>	状態	処 理
1	1	1	0	スレーブアドレス送信中にアービトレ ーションロストを検出し、ほかのマス タが送った方向ビットが "1" のスレー ブアドレスを受信	1 ワードのビット数を <bc2:0> にセットし、送信するデータを SBI0DBR に書き込みます。</bc2:0>
	0	1	0	スレーブレシーバモード時、マスタが 送った方向ビットが "1" のスレーブア ドレスを受信	
		0	0	スレーブトランスミッタモード時、1 ワードのデータの送信が終了	<lrb>をテストし、"1" にセットされていた場合、レシーバが次のデータを要求していないので <pin> に "1" をセット、<trx> を "0" にリセットし、バスを開放します。<lrb> が "0" にリセットされていた場合、レシーバが次のデータを要求しているので、転送ビット数を <bc2:0> にセットし、送信するデータを SBIODBR に書き込みます。</bc2:0></lrb></trx></pin></lrb>
0	1	0	0	スレーブアドレス送信中にアービトレーションロストを検出し、ほかのマスタが送った方向ビットが"0"のスレーブアドレス、またはゼネラルコールを受信スレーブアドレスを送信中またはデー	<pin>を "1" にセットするために SBIODBR を読み出し (ダミー読み出 し)、または <pin> に "1" を書き込みま す。</pin></pin>
				タ送信中にアービトレーションロスト を検出し、そのワードの転送が終了	
	0	1	1/0	スレーブレシーバモード時、マスタの 送った方向ビットが "0" のスレーブア ドレス、またはゼネラルコールを受信	
		0	1/0	スレーブレシーバモード時、1 ワード のデータの受信が終了	転送ビット数を <bc2:0> にセットし、 受信データを SBIODBR から読み出し ます。</bc2:0>

#### (4) ストップコンディションの発生

SBIOSR<BB> = "1" のときに、SBIOCR2<MST, TRX, PIN>に "1"、<BB>に "0" を書き込むと、バス上にストップコンディション出力のシーケンスを開始します。バス上にストップコンディションが発生するまで、<MST, TRX, BB, PIN>の内容を書き替えないでください。

なお、バスの SCL ラインがほかのデバイスにより引かれていた場合、SCL ラインが開放されるのを待ち、SDAO 端子が立ち上がり、ストップコンディションが発生します。




図 3.11.22 ストップコンディションの発生 (シングルマスタの場合)




図 3.11.23 ストップコンディションの発生 (マルチマスタの場合)

#### (5) 再スタートの手順

再スタートはマスタデバイスがスレーブデバイスに対して、データ転送を終了させずに 転送の方向を変化させるときに使用します。マスタモード時、再スタートを発生する場合 の手順を以下に示します。

まず、SBIOCR2<MST, TRX, BB> に "0"、<PIN>に "1" を書き込み、バスを開放します。このとき SDA0 端子は "H" レベルを保ち、SCL0 端子が開放され、バス上にストップコンディションが発生されないため、ほかのデバイスから見るとバスはビジー状態のままです。この後、SCL0 端子が開放されバスフリー状態になったことを SBIOSR <BB> = "0"、もしくはポートモードによる SCL0 端子の信号レベル "1" の確認で行います。次に <LRB> をテストして "1" になるまで待ち、ほかのデバイスがバスの SCL ラインを "L" レベルに引いていないことを確認します。以上の手順によってバスがフリー状態になっていることを確認した後に、前記 (2) の手順でスタートコンディションの発生を行います。

なお、再スタート時のセットアップタイムを満たすために、バスフリーの確認からスタートコンディションの発生まで、最低 4.7 μs のソフトウエアによる待ち時間が必要です。




図 3.11.24 再スタートを発生する場合のタイミングチャート



## 3.11.7 クロック同期式 8 ビット SIO モード時の制御

シリアルバスインタフェースをクロック同期式8ビットSIOモードで使用するときの制御、および動作状態のモニタは、以下のレジスタで行います。




図 3.11.25 SIO モード関係のレジスタ (SBIO 用、SBIOCR1, SBIODBR)

#### シリアルバスインタフェース制御レジスタ1

7 2 6 5 4 3 1 0 SIOM0 Bit symbol SIOS SIOINH SIOM1 SCK2 SCK1 SCK0 SBI1CR1 (1248H) Read/Write W W リセット後 0 0 転送の 転送の 転送モードの選択 シリアルクロック周波数の選択とリセット 機能 強制停止 開始/終了 00:送信モード モニタ リード モディファイ ライト できません。 0:終了 0: 転送継続 01 : (Reserved) 1: 開始 1: 強制停止 10: 送受信モード 11: 受信モード シリアルクロック周波数の選択 <SCK2:0> @ライト 000 n = 4 1 MHz 500 kHz 001 n = 5

> | 111 | | - | | 外部クロック (SCK 端子から入力) | 転送モードの選択

110 n = 10 15.625 kHz

010 n = 6

011 | n = 7

100 n = 8

101 n = 9

00 8 ビット送信モード 01 (Reserved) 10 8 ビット送受信モード 11 8 ビット受信モード

*(*システムクロック: fc

fc/1

- [ Hz ]

fc = 16 MHz (SCK 端子への出力)

クロックギア:

周波数 fc

▶ 転送の強制停止

0 転送継続1 強制停止 (停止後、自動的にクリア)

250 kHz

125 kHz

62.5 kHz

31.25 kHz

→ 転送の開始/終了

0 終了

注) 転送モード, シリアルクロックの設定時は、<SIOS>="0" および <SIOINH>="1" に設定してください。

シリアルバスインタフェースデータバッファレジスタ

SBI1DBR (1249H) リード モディファイ ライト できません。

2		<7 /x	6	5	<b>(4)</b>	3	2	1	0		
	Bit symbol	DB7	DB6	DB5	DB4	DB3	DB2	DB1	DB0		
1	Read/Write		R (受信)W (送信)								
.	リセット後/	>			不	 定					

図 3.11.26 SIO モード関係のレジスタ (SBI1 用、SBI1CR1, SBI1DBR)

			シリア	<b>゚</b> ルバスイン	タフェース	制御レジスタ	2			
		7	6	5	4	3	2	1	0	1
BI0CR2	Bit symbol					SBIM1	SBIM0	-	-	1
1243H)	Read/Write						V	W	W	1
,	リセット後					0	0	0	0	1
ド	機能					シリアルバス・	インタフェース	注 2)	注 2)	1
イファイ	120 110					の動作モード選00: ポートモー		\ <u></u>	<i>''</i>	
ト ません。						01: SIO モード				
-						10: I <sup>2</sup> C バスモー 11: (Reserved)	- F			
	注 1) クロック 前に、S ださい。 注 2) SBIOCR でくださ	BI0CR1 <bc2 、 R2のビット1</bc2 	2:0> を "000	"にクリアし	ってく	シリアルバス 00 ポートモ 01 クロック 10 I <sup>2</sup> C バス 11 (Reserve	ード (シリア 7 周期式 8 ビ モード	'ルバスインタ	フェースの出力	力禁」 
			シ	リアルバスィ	ー インタフェー	スレジスタ	>	\$2		
		7	6	5	4	(/3 1)	2 ^	(1))	0	1
DIVOD	Bit symbol					SIOF	SEF	N JO	<del>/</del>	1
BI0SR 243H)	Read/Write						3	7	5/	1
5. 1)	リセット後				4	0	0 (	$\sim$		1
	機能				9	シリアル	シフト動作	$\langle \gamma \rangle $		1
	is no			/		転送動作 状態モニタ	状態モニタ			
						/   <b>小</b> 恩 L — J	((//)			ı
				$\mathcal{A}$				/		
			シリア	ル転送動作	状態モニタ		シフト動作	状態モニタ		
			O #	送終了			g シフ	卜動作終了		
			1 車	送中			1/ シフロ	卜転送中		
			シリアル	バスインタン	フェースボー	・レートレジス	タ 0			
		7	6(	5	4	3	2	1	0	1
	Ditarrahal			7	\ \ \					ł
BIOBRO	Bit symbol	-	I2SBI0					/		ł
244H)	Read/Write	W	(R/W	//	$\overline{}$			//		1
	リセット後	(0) # = A	0		(7)	_				ł
-ド ディファイ	機能	"0"をライ トしてく	IDLE2 0: 停止			)				
( <b>)</b>		ださい。	1: 動作							
ません。						·	•			
	^	_	~				. = . = . = .	, <u>_</u>		
		Ζ.				—— <u> </u>	DLE2 時の動	作		
	4/		/	$\rightarrow$	~		0 停止			
			N	(			1 動作			
<			シリアル	バスインタフ	フェースボー	・レートレジス	<b>、タ 1</b>			
	4	7 0	6	5	4	3	2	1	0	1
	Bit symbol	P4EN		**						t
IOBR1				$\longrightarrow$				$\bigg $		1
245H)	Read/Write	W	W	/						ł
.*	リセット後 +wk +tr	0 内部クロ	0 "0" を ラ イ							ł
-ド ディファイ	機能	ツウ	しをライトしてく							1
<b>1</b> ト		0: 停止	ださい。							1
きません。		1: 動作			ļ					1
						г	引部ボーレー	ト回路制御		
							,,			
							1 動作			

図 3.11.27 SIO モード関係のレジスタ (SBIO 用、SBIOCR2, SBIOSR, SBIOBR0, SBIOBR1)

	/	7	6	5	4	3	2	1	0
CR2 Bi	it symbol					SBIM1	SBIM0	_	_
~··-	ead/Write						W	W	W
· -	セット後					0	0	0	0
機	能能						インタフェース	注 2)	注 2)
ファイ						の動作モード達00: ポートモー	- <b>ド</b>		
せん。						01: SIO モード 10: I <sup>2</sup> C バスモ-		$\langle \langle ( ) \rangle \rangle$	
						11: (Reserved)			
							. (7)		
注	1) クロック	カ同期式8ビ		ドロ切りを	<b>き</b> ラス	シリアルバス	インタフェー	ースの動作モ	ード選択
/_	,	BI0CR1 <bc2< td=""><td></td><td></td><td></td><td></td><td><math>\overline{}</math></td><td>アルバスインタ</td><td></td></bc2<>					$\overline{}$	アルバスインタ	
	ださい。			, - , , ,			+	ット SIO モー	
注	2) SBI1CR	2のビット1	,0は、"00"	以外ライトし	<b>しない</b>	10 l <sup>2</sup> C バス			
	でくだる	さい。				11 (Reserv	red)	7(	
			シ	リアルバスィ	ー ンタフェー	スレジスタ			
		7	6	5	4	$(\sqrt{3})$	2 ^	(1)	0
_					4		~		
· · · · ·	it symbol		$\left  \right $			SIOF	SEF		4/
	ead/Write セット後					0	R		$\overline{}$
	能能				40	シリアル	シフト動作	$\langle \gamma \rangle \rangle$	
150	6 HE			,		転送動作 状態モニタ	状態モニタ		
						1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	(4/)		
								/	
			r	アル転送動作	状態モニタ			F状態モニタ	
				法送終了	$\overline{}$			ト動作終了	
			<u>-</u>	运送中				卜転送中	
			シリアル	バスインタン	フェースボー	レートレジス	マタ 0		
		7	6 (	5	4 _	\\\3	2	1	0
BR0 Bi	it symbol	_	12SB10						
	ead/W rite	W	(RW\			1			
IJ	セット後	0	(6)		700				
さい 機 ファイ	能能	"0"をライ	IDLE2		$( \vee / )$				
		トしてく ださい。	0: 停止 1: 動作						
せん。 🖳		12000	1. 3011				!	<u> </u>	
		`	~						
		Ζ .			$\supset$		DLE2 時の動	<u>17</u>	
			1	$\rightarrow$	*		0 停止		
			<	<i>\</i> (			1 動作		
		))	シリアル	バスインタフ	フェースボー	レートレジス	<b>スタ1</b>		
		7 />	6	5	4	3	2	1	0
BR1 Bi	it symbol	P4EN							
	ead/W rite	w	) *						
	セット後	0	0						
ファイ 機	能能	内部クロ	"0" をライ						
. ' '		ック	トしてく						
		0: 停止 1: 動作	ださい。						
ぜん。									
							<b>5</b>	人同敗判知	
							内部ボーレー 0   停止	ト回路制御	


図 3.11.28 SIO モード関係のレジスタ(SBI1 用、SBI1CR2, SBI1SR, SBI1BR0, SBI1BR1)

- (1) シリアルクロック
  - a. クロックソース

SBIOCR1<SCK2:0>により、次の選択ができます。


#### 内部クロック

内部クロックモードでは7種類の周波数が選択できます。シリアルクロックは SCK0 端子より外部に出力されます。なお、転送開始時、SCK0 端子出力は "H" レベルになります。 プログラムでデータの書き込み (送信時) またはデータの読み出し (受信時) がこのシリアルクロックレートに追随できないときには、自動的にシリアルクロックを停止し、それらの処理が終了するまで次のシフト動作を待機させる自動ウェイト機能を持っています。



### <u>外部クロック (<SCK2:0> ("111")</u>

外部から SCK0 端子に供給されるクロックを "シリアルクロック" として用います。なお、シフト動作を確実に行うためには、シリアルクロックの"H"レベル、"L"レベル幅は、下記に示すパルス幅が必要です。(最大転送周波数は 1 MHz (fc (16 MHz 時)です。)



#### b. シフトエッジ


送信は前縁シフト、受信は後縁シフトになります。

#### 前縁シフト

シリアルクロックの前縁 (SCKO 端子入出力の立ち下がりエッジ) で、データをシフトします。

#### 後縁シフト

シリアルクロックの後縁 (SCKO 端子入出力の立ち上がりエッジ) で、データをシフトします。



#### (2) 転送モード

SBI0CR1<SIOM1:0> で、送信/受信/送受信モードを選択します。

#### a. 8ビット送信モード

制御レジスタに送信モードをセットした後、送信データを SBIODBR に書き込みます。

送信データの書き込み後、SBIOCR1 <SIOS> = "1"を書き込むことにより送信が開始されます。送信データは、SBIODBR からシフトレジスタに移され、シリアルクロックに同期して最下位ビット (LSB) 側から SOO 端子に出力されます。送信データがシフトレジスタに移されると、SBIODBR が空になりますので、次の送信データを要求する INTSBIO (バッファエンプティ) 割り込み要求が発生します。

内部クロック動作の場合、8 ビットのデータをすべて送信した後、次のデータがセットされていないと、シリアルクロックを停止して自動ウェイト動作を行います。次の送信データを書き込むと、自動ウェイト動作は解除されます。

外部クロック動作の場合、次のデータのシフト動作に入る前に、SBIODBR にデータが書き込まれている必要があります。従って、転送速度は割り込み要求の発生から割り込みサービスプログラムにて、SBIODBR にデータを書き込むまでの最大遅れ時間により決まります。

送信開始時、SBIOSR<SIOF>が"1"となってから SCKの立ち下がりエッジまでの間、前回送信したデータの最後のビットと同じ値が出力されます。

送信を終了させるには、INTSBIO割り込み処理プログラムで <SIOS> = "0"を書き込むか、<SIOINH> = "1"を書き込みます。 <SIOS> がクリアされると、データがすべて出力された時点で送信終了します。プログラムで送信の終了の確認は、SBIOSR <SIOF> で行います。 <SIOF> は送信の終了で "0" になります。 <SIOINH> = "1"を書き込んだ場合は直ちに送信を打ち切り、 <SIOF> は "0" になります。

外部クロック動作では、次の送信データのシフト動作に入る前に、<SIOS> を "0" に クリアする必要があります。もしシフトアウトする前に <SIOS> がクリアされなかった場合は、ダミーデータの送信後、停止します。



**TOSHIBA** TMP92CM27




図 3.11.32 送信モード

<SIO> の送信終了指示 (外部クロックの場合)。

STEST1: If <SEF>(1 then loop BIT2, (SBI0SR)

NZ, STEST1 JR

STEST2: BIT 2, (PC) If SCK (0 then loop

Z, STEST2 JR

(SBI0CR1), 00000111B <SIOS> (0 LD)




図 3.11.33 送信終了時の送信データ保持時間

#### b. 8ビット受信モード

制御レジスタに受信モードをセットした後、SBIOCR1<SIOS>("1"を書き込むことにより受信可能となります。シリアルクロックに同期して、SIO端子より最下位ビット側からシフトレジスタへデータを取り込みます。8 ビットのデータが取り込まれるとシフトレジスタから SBIODBR に受信データが書き込まれ、受信データの読み出しを要求する INTSBIO (バッファフル)割り込み要求が発生します。受信データは、割り込み処理プログラムにて SBIODBR から読み出します。

内部クロック動作の場合、受信データが SBIODBR から読み出されるまでシリアル クロックを停止する、自動ウェイト動作を行います。

外部クロック動作の場合は、シフト動作が外部から供給されるクロックに同期しますので、次のシリアルクロックが入力される前に受信データを読み出します。もし、受信データが読み出されない場合、それ以降に入力される受信データはキャンセルされます。外部クロック動作での最大転送速度は、割り込み要求の発生から受信データの読み出しまでの最大遅れ時間により決まります。

受信を終了させるには、INTSBIO割り込み処理プログラムで <SIOS> = "0" を書き込むか、 <SIOINH> = "1" を書き込みます。 <SIOS>がクリアされると受信データが全ビットそろい、SBIODBR への書き込みが完了した時点で受信が終了します。プログラムで受信終了の確認は、SBIOSR <SIOF> で行います。 <SIOF> は受信の終了で "0" にクリアされます。 受信終了の確認の後、最終受信データを読み出します。 <SIOINH> = "1" を書き込んだ場合は、直ちに受信を打ち切り、 <SIOF> は "0" になります (受信データは無効になりますので読み出す必要はありません)。

注) 転送モードを切り替えると、SBIODBRの内容は保持されません。もし、転送モードの切り替えが必要な場合は、受信終了指示(<SIOS>="0"を書き込む)を行い、最終受信データを読み出した後で切り替えてください。




図 3.11.34 受信モード (例: 内部クロック)

#### c. 8ビット送受信モード

制御レジスタに送受信モードをセットした後、送信データを SBIODBR に書き込みます。その後、SBIOCR1<SIOS>に"1"をセットすることにより送受信可能となります。最下位ビットからシリアルクロックの立ち下がりで送信データが SOO 端子から出力され、立ち上がりで受信データが SIO 端子から取り込まれます。8 ビットのデータが取り込まれると、シフトレジスタから SBIODBR へ受信データが転送され、INTSBIO 割り込み要求が発生します。割り込み処理プログラムにて受信データをデータバッファレジスタから読み出し、その後、送信データを書き込みます。 SBIODBR は、送信/受信モードで兼用していますので、送信データは、必ず受信データを読み出してから書き込むようにしてください。

内部クロック動作の場合、受信データを読み出し、次の送信データを書き込むまで 自動ウェイト動作を行います。


外部クロック動作の場合は、シフト動作が外部から供給されるシリアルクロックに 同期しますので、次のシフト動作に入る前に受信データを読み出し、次の送信データ を書き込む必要があります。外部クロック動作での最大転送速度は、割り込み要求の 発生から受信データを読み出し、送信データを書き込むまでの最大遅れ時間により決 まります。

送信開始時、<SIOF>が"1"となってから SCK の立ち下がりエッジまでの間、前回送信したデータの最後のビットと同じ値が出力されます。

送受信を終了させるには、INTSBIO割り込み処理プログラムで <SIOS> = "0"を書き込むか、SBIOCR1<SIOINH> = "1"を書き込みます。<SIOS>がクリアされると受信データがそろい、SBIODBRへの転送が完了した時点で送受信が終了します。プログラムによる送受信の終了の確認は、SBIOSR<SIOF>で行います。<SIOF>は送受信の終了で"0"にクリアされます。<SIOINH>をセットした場合は、直ちに送受信を打ち切り、<SIOF> は"0"にクリアされます。

注) 転送モードを切り替えると、SBIODBRの内容は保持されません。もし、転送モードの切り替えが必要な場合は、送受信終了指示 (<SIOS>= "0" を書き込む)を行い、最終受信データを読み出した後で切り替えてください。

TOSHIBA TMP92CM27



# 3.12 高速 SIO (HSC)

本製品は、高速 SIO を 2 チャネル内蔵しています。それぞれ HSC0、HSC1 と呼びます。各チャネルは、I/O インタフェースモード(同期通信)のマスタモードのみをサポートしています。

下記に特長を示します。

- 1) 送信/受信ダブルバッファ構造
- 2) 送信/受信データの CRC7.CRC16 を生成可能
- 3) 最大 10Mbps までボーレート対応可能
- 4) MSB/LSB-first の選択可能
- 5) データ長 8/16bit の選択可能
- 6) クロック立上り/立下りエッジの選択可能
- 7) INTHSC0/1 の各チャネル 1 本の割り込み機能

RFR0/RFR1(HSC0RD/HSC1RD の受信バッファがフル)、

RFW0/RFW1(HSC0TD/HSC1TD の送信バッファがエンプティ)、

REND0/REND1(HSC0RS/HSC1RSの受信バッファがフル)、

TENDO/TEND1(HSC0TS/HSC1TSの送信バッファがエンプティ)

の4種類の割り込みに対してそれぞれ、状態のリード、マスク、割り込みのクリア、 クリアイネーブルを制御可能です。

RFR0/RFR1,RFW0/RFW1は、マイクロ DMA を使用した高速なデータ処理機能が可能です。

各チャネルは、それぞれ独立に動作します。下記に示す表 3.12.1の仕様相違点を除いて同一の動作をしますので、動作説明は HSCO の場合についてのみ説明します。


表 3.12.1 HSC のチャネル別仕様相違点

	HSC0	HSC1
外部端子	HSSI0 (PD0)	HSSI1 (PL4)
	HSS00 (PD1)	HSSO1 (PL5)
	HSCLK0 (PD2)	HSCLK1 (PL6)
SFR	HSC0MD (C00H/C01H)	HSC1MD (C20H/C21H)
(アドレス)	HSC0CT (C02H/C03H)	HSC1CT (C22H/C23H)
	HSC0ST (C04H/C05H)	HSC1ST (C24H/C25H)
$\searrow$	/HSC0CR (C06H/C07H)	HSC1CR (C26H/C27H)
	HSC0IS (C08H/C09H)	HSC1IS (C28H/C29H)
	HSC0WE (C0AH/C0BH)	HSC1WE (C2AH/C2BH)
$\wedge$	HSC0IE (C0CH/C0DH)	HSC1IE (C2CH/C2DH)
	H\$C0IR (C0EH/C0FH)	HSC1IR (C2EH/C2FH)
	HSC0TD (C10H/C11H)	HSC1TD (C30H/C31H)
\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	HSC0RD (C12H/C13H)	HSC1RD (C32H/C33H)
	HSC0TS (C14H/C15H)	HSC1TS (C34H/C35H)
	HSC0RS (C16H/C17H)	HSC1RS (C36H/C37H)

TOSHIBA TMP92CM27


# 3.12.1 ブロック図

図 3.12.1~図 3.12.2 に、各チャネルのブロック図を示します。



(Note1) リセットによって、HSCLK0,HSSO0,HSSI0端子は入力ポートに設定されます (PortD0,D1,D2) よってプルアップ抵抗が必要となります。

図 3.12.1 HSC0 のブロック図



(Note1) リセットによって、HSCLK 1 ,HSSO1,HSSI1端子は入力ポートに設定されます(PortL4,L5,L6)。

図 3.12.2 HSC1 のブロック図

#### 3.12.2 SFR

SFR を以下に説明します。これらは 16 ビットデータバスで CPU に接続されています。

#### (1) モード設定レジスタ

動作モード,使用クロックなどを設定するレジスタです。

#### HSC0MD レジスタ

		7	6	5	4	3	2		0
	bit Symbol		XEN0				CLKSEL02	CLKSEL01	CLKSEL00
	Read/Write		R/W	/				R/W	
HSC0MD	リセット後		0		/			0	0
(C00H)	機能		SYSCK 0: disable 1: enable				ポーレート達 000:Reserve 001:fsys/2 010:fsys/4 011:fsys/8	ed 100:fsy 101:fsy 110:fsy	/s/32
		15	14	13	12	\\/ <u>1</u> 1))	10 <>	9	8
	bit Symbol	LOOPBACK0	MSB1ST0	DOSTAT0	4	TCPOL0	RCPOL0	TDINVO	RDINV0
	Read/Write		R/W		H		R/	W /	
	リセット後	0	1	1	J.	0	0(	0	0
(C01H)	機能	テストモード	送受信開始 BIT 0:LSB 1:MSB	非送信時の HSSO0 端子 状態設定 0:"0"固定 1:"1"固定		送信時の 同期クロッ クエッジ 設定 0: 立下り 1: 立上り	受信時の 同期クロック エッジ 設定 O: 立下り 1: 立上り	送信時の データ反転 0: disable 1: enable	受信時の データ反転 0: disable 1: enable

# 図 3.12.3 HSC0MD レジスタ

## HSC1MD レジスタ

			$I/I/\Lambda$						
		7	(6)	5	4	⇒ 3	2	1	0
	bit Symbol	A	XEN1				CLKSEL12	CLKSEL11	CLKSEL10
	Read/Write	7	R/W		Ž			R/W	
HSC1MD	リセット後		0		$\mathcal{I}$		1	0	0
(C20H)	機能	2)	SYSCK 0: disable 1: enable		<b>→</b>		ポーレート』 000:Reserve 001:fsys/2 010:fsys/4 011:fsys/8	ed 100:fsy 101:fsy 110:fsy	/s/32
		// 15	14	13	12	11	10	9	8
	bit Symbol	LOOPBACK1	MSB1ST1	DOSTAT1		TCPOL1	RCPOL1	TDINV1	RDINV1
//	Read/Write		R/W				R/	W	
	リセット後	0		1		0	0	0	0
(C21H)	機能	LOOPBACK テストモード 0:disbale 1:enable		非送信時の HSSO1 端子 状態設定 0:"0"固定 1:"1"固定		クエッジ 設定	受信時の 同期クロック エッジ 設定 0: 立下り 1: 立上り	送信時の データ反転 0: disable 1: enable	受信時の データ反転 0: disable 1: enable

図 3.12.4 HSC1MD レジスタ

#### (a) <LOOPBACK0>

本回路内で内部 HSSO0 出力を内部 HSSI0 へ入力できますのでテストに使用できます。

また、HSC0MD<XEN0>=1,<LOOPBACK0>=1 に設定すると送信,受信の実行の有無に関係なく HSCLK0 端子よりクロックを出力します。

設定を変更するときは、送信/受信動作を実行しなでください。




図 3.12.5 < LOOPBACK0> レジスタの機能

#### (b) <MSB1ST0>

送信/受信データの開始ビットを選択します。

設定を変更するときは、送信/受信動作を実行しないでください。

#### (c) <DOSTAT0>

非送信時(送信終了後や受信動作時)の HSSOO 端子の状態を設定します。 設定を変更するときは、送信/受信動作を実行しないでください。

#### (d) <TCPOL0>

送信動作の同期クロックのエッジを選択します。

設定を変更するときは、<XENO>="0"の状態にしてください。また、<RCPOLO>と同じ値を 設定してください。




図 3.12.6 <TCPOL0>レジスタの機能

#### (e) <RCPOL0>

受信動作の同期クロックのエッジを選択します。

設定を変更するときは、<XEN0>="0"の状態にしてください。また、<TCPOL0>と同じ値を 設定してください。




図 3.12.7 <TCPOL0>レジスタの機能

#### (f) <TDINV0>

送信データを HSSO0 端子から出力するデータを論理反転する/しないを選択します。 設定を変更するときは、送信/受信動作を実行しないでください。CRC 演算回路への入力 データは、HSCOTD にライトされた送信データであり<TDINVO>は無関係です。また、 <TDINVO>は、非送信時の HSSO0 端子の状態設定<DOSTATO>には無関係です。

#### (g) < RDINV0 >

HSSIO 端子から入力する受信データを論理反転する/しないを選択します。 設定を変更するときは、送信,受信動作を実行しないでください。CRC 演算回路への入力 データは、<RDINVO>により選択された値です。

#### (h) <XEN0>


IP 内部のクロックの動作設定を選択します。

#### (i) <CLKSEL02:00>

ボーレート選択レジスタです。ボーレートはf<sub>sys</sub>より作成していますので下記表のような設定が可能となります。設定を変更するときは、送信,受信動作を実行しないでください。

表 3.12.2 ボーレート設定例

		ボーレート値[Mbps]	
<clksel02:00></clksel02:00>	f <sub>SYS</sub> =12MHz 時	f <sub>SYS</sub> =16MHz 時	f <sub>SYS</sub> =20MHz 時
f <sub>SYS</sub> /2	6	8	10
f <sub>SYS</sub> /4	3	(// 5) 4	5
f <sub>sys</sub> /8	1.5	2	2.5
f <sub>sys</sub> /16	0.75	1	1.25
f <sub>SYS</sub> /32	0.375	0.5	0.625
f <sub>SYS</sub> /64	0.1875	0.25	0.3125



# (2) コントロールレジスタ データ長,CRC などを設定するレジスタです。

HSC0CT レジスタ

		7	6	5	4	3	2	1	0
	bit Symbol	1	1	UNIT160			ALGNEN0	RXWEN0	RXUEN0
	Read/Write		R/W					R/W	
HSC0CT	リセット後	0	1	0			0	(0)	0
(C02H)	機能	"0" を ラ イ ト してください	してくださ			\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	* (\(\)	連続受信 動作設定 0: disable 1: enable	UNIT 受信 動作設定 0: disable 1: enable
		15	14	13	12	11	10	9	_ 8
	bit Symbol	CRC16_7_B0	CRCRX_TX_B0	CRCRESET_B0		A		DMAERFW0	DMAERFR0
	Read/Write		R/W					R/W	R/W
	リセット後	0	0	0		74		0	<b></b>
(C03H)	機能	0: CRC7	0: 送信 1: 受信	CRC 演算 レジスタ 制御 0:リセット 1:リセット 解除				マイクロ DMA 動作 0:Disable 1:Enable	マイクロ DMA 動作 0:Disable 1:Enable

図 3.12.8 HSC0CT レジスタ

HSC1CT レジスタ

						<u> </u>		
	7	6/	<u></u>	4	3	2	1	0
bit Symbol	_	-//	UNIT161	4	$\mathcal{M}_{\mathcal{L}}$	ALGNEN1	RXWEN1	RXUEN1
Read/Write		RW					R/W	
リセット後	0	((/1/5)	0		/	0	0	0
機能	してください	してくださ	^		,	全2重での アライメン ト 0: disable 1: enable	連続受信 動作設定 0: disable 1: enable	UNIT 受信 動作設定 0: disable 1: enable
	15	14	13	<del>\</del> 12	11	10	9	8
bit Symbol	CRC16_7_B1	CRCRX_TX_B1	CRCRESET_B1				DMAERFW1	DMAERFR1
Read/Write		R/W					R/W	R/W
リセット後	)) o	0	9				0	0
機能		0: 送信 1: 受信	レジスタ 制御 0:リセット 1:リセット				マイクロ DMA 動作 0:Disable 1:Enable	マイクロ DMA 動作 0:Disable 1:Enable
	Read/Write リセット後 機能 bit Symbol Read/Write リセット後	bit Symbol ー Read/Write リセット後 0 "0"をライトしてください 機能 15 bit Symbol CRC16 7 B1 Read/Write リセット後 0 CRC 選択 0: CRC7 1: CRC16	bit Symbol	bit Symbol	bit Symbol	bit Symbol	bit Symbol	bit Symbol

図 3.12.9 HSC1CT レジスタ

- (a) <CRC16\_7\_B0>
  - CRC7,CRC16 のいずれを計算するかを選択するレジスタです。
- (b) <CRCRX\_TX\_B0>
  - CRC 演算回路への入力データを選択します。
- (c) <CRCRESET\_B0>
  - CRC 演算レジスタの初期化を実施します。

送信データの CRC16 を計算し、送信データに続いて CRC を送信する手順を、図 3.12.10 のフローチャートを用いて説明します。

- (1)CRC7 と CRC16 のどちらかを計算するか HSC0CT レジスタの<CRC16\_7\_B0>に設定し、送受信のどちらのデータの CRC を計算するか<CRCRX\_TX\_B0>で設定します。
- (2)HSC0CR レジスタをリセットするため、<CRCRESET\_B0>に"0"をライトしてから、"1"をライトします。
- (3)送信データを HSC0TD レジスタにライトし、全データの送信完了を待ちます。
- (4)HSCOCR レジスタをリードして、CRC の計算結果を取得します。
- (5)(4)で取得した CRC を(3)と同じ手順で送信します。

受信データの CRC 計算も同様の手順で実行できます。






図 3.12.10 CRC 計算手順フローチャート

## (d) <DMAERFW0>

RFW0割り込みをマイクロ DMA に対応させるために、CPU での割り込みクリアを不要にさせる為のビットです。"1"を書き込むと 1 ショット割り込みとなり HSC0WE レジスタによる割り込みクリアが不要になります。

後述の HSC0ST<RFW0>フラグが"0"→"1"に変化する立上り時に、1 ショットの割り込みを CPU に発生します。

#### (e) <DMAERFR0>

RFRO割り込みをマイクロ DMA に対応させるために、CPU での割り込みクリアを不要にさせる為のビットです。"1"を書き込むと 1 ショット割り込みとなり HSCOWE レジスタによる割り込みクリアが不要になります。

後述の HSC0ST<RFR0>フラグが"0"→"1"に変化する立上り時に、1 ショットの割り込みを CPU に発生します。

#### (f) <UNIT160>

送信,受信のデータ長を選択します。なお、これ以降 データ長を UNIT と記します。 設定を変更するときは、送信/受信動作を実行しないでください。

#### (g) <ALGNEN0>

全2重通信実行時に、"1"に設定します。送信/受信を UNIT でアライメントさせるかどうかを 選択します。設定を変更するときは、送信/受信動作を実行しないでください。

#### (h) <RXWEN0>

連続受信動作の許可/禁止を設定します。

#### (i) <RXUEN0>

UNIT での受信動作の許可/禁止を設定します。<RXWENO>="1"の場合、このビットの設定は無効となります。設定を変更するときは、送信,受信動作を実行しないでください。

#### [送受信動作モード]

本 IP では下記 6 つの動作モードをサポートしています。これらは、<ALGNENO>,<RXWENO>,<RXUENO>レジスタで選択されます。

表 3.12.3 送受信動作モード

	-			
動作モード		レジスタ設定		説明
	<algnen0></algnen0>	<rxwen0></rxwen0>	<rxuen0></rxuen0>	
(1) UNIT 送信	0	0	0	ライトされた送信データを UNIT 毎に送信
(2) 連続送信	0	1(0)	0	ライトされた送信データを順次送信
(3) UNIT 受信	0 50	0		1UNITのみデータを受信
(4) 連続受信	0	Y	// 0	バッファに空きがあれば自動受信
(5) UNIT 送受信	1	0	1	送信,受信データをUNIT毎にアライメント
				し、1UNIT の送受信
(6) 連続送受信	1	1	0	送信,受信データをUNIT毎にアライメント
	(	<		し、連続送受信

#### UNIT 送信と連続送信の違いについて

UNIT 送信は、送信データシフトレジスタ(HSC0TS)に空きがあること(HSC0ST<TEND0>=1)を確認し、データをライトすることで 1UNIT ずつ送信されます。

連続送信は、ライトされた送信データを順次送出します。ハードウェアはデータのある限り連続して送出を行うため、送信データライトレジスタ(HSCOTD)が空いた時点(HSCOST<REND0>=1)で次のデータをライトすることで連続して送信することできます。

UNIT 送信と連続送信を実現するためにハードウェアに違いはなく、使用法により UNIT 送信、連続送信となります。

UNIT 送信、連続送信の送信手順フローを図 3.12.11 に示します。




図 3.12.11 UNIT 送信と連続送信フローチャート

#### UNIT 受信と連続受信の違いについて

UNIT 受信は、1UNIT だけデータを受信するモードです。

HSC0CT<RXUEN0>に"1"をライトすると 1UNIT の受信を行い、受信データレジスタ(HSC0RD) に受信データが格納されます。HSC0CT<RXUEN0>に"0"をライトしてから受信データレジスタ (HSC0RD)をリードしてください。


<RXUEN0>=1 のまま受信データレジスタ(HSCORD)からデータをリードすると、さらに 1UNIT のデータ受信を自動的に行います。ハードウェア的にはシングルバッファでの連続受信を行うモードです。

UNIT 受信時には、HSC0ST<REND0>のステータスは変化しません。

連続受信は、バッファに空きがある場合に自動的にデータを受信するモードです。

バッファに空きができるたびに、つぎのデータを自動的に受信するため、受信データレジスタ (HSCORD)にデータが格納された時点でデータを読み出すことで、UNIT 毎に途切れることなく連続して受信を行うことができます。ハードウェア的にはダブルバッファでの連続受信を行うモードです。

UNIT 受信、連続受信の送信手順フローを図 3.12.12 に示します。



TOSHIBA TMP92CM27




図 3.12.12 UNIT 受信と連続受信フローチャート

#### (3) 割り込み、ステータスレジスタ

RFRO(HSCORD の受信バッファがフル)、RFWO(HSCOTD の送信バッファがエンプティ)、RENDO(HSCORS の受信バッファがフル)、TENDO(HSCOTS の送信バッファがエンプティ)の 4 種類の割り込みに対してそれぞれ、状態のリード、マスク、割り込みのクリア、クリアイネーブルを制御可能です。

RFRO,RFWOは、マイクロ DMA を使用した高速なデータ処理機能が可能です。

RFW0 を例に、割り込み・ステータスの関連について説明します。

ステータスレジスタ HSC0ST<RFW0>は、送信データレジスタの有無を示す内部信号 RFW0 の 状態を示すレジスタです。送信データが有る場合に"0"、無い場合に"1"となります。内部信号をダイレクトにリードすることが可能なため、送信データレジスタのデータ有無を随時判断することが 可能です。

割り込みステータスレジスタ HSC0IS<RFWIS0>は、RFW0の立上がりエッジでセットされます。 ステータスレジスタと異なり、HSC0WE<RFWWE0>="1"の状態で"1"をライトしリセットされるまで状態を保持します。

割り込みイネーブルレジスタ HSC0IE<RFWIE0>が"1"の時、RFW0割り込みを発生します。割り込みイネーブルレジスタが"0"の時は割り込みは発生しません。

割り込み要求レジスタ HSC0IR<RFWIR0>は、割り込みが発生しているか否かを示すレジスタです。

割り込みステータスライトイネーブルレジスタ HSCOWE<RFWWE0>は、割り込みステータスレジスタを誤ってリセットしないためにリセットの許可を設定するレジスタです。

送信データシフトレジスタ(HSCOTS)、受信データレジスタ(HSCORD)、受信データシフトレジスタ(HSCORS)のステータス、割り込み関連についても同様の回路構成となっています。

コントロールレジスタ HSCOCT<DMAERFW0>、HSCOCT<DMAERFR0>は、マイクロ DMA を使用するためのレジスタです。RFW0 割り込みを利用してマイクロ DMA 転送を行う場合 <DMAERFW0>=1 に、RFR0割り込みを利用する場合は<DMAERFR0>=1 に設定し、そのほかの割り込みは禁止してください。




図 3.12.13 割り込み、ステータスレジスタ関連図

# (3-1) ステータスレジスタ4 つのステータスを示すレジスタです。

HSC0ST レジスタ

		7	6	5	4	3	2 _	1	0
	bit Symbol					TEND0	REND0	RFW0	RFR0
	Read/Write						F	2	
HSC0ST	リセット後					1	0	( 1)	0
(C04H)	機能					送信動作状態 0: 送信中 1: 非送信中	ジスタ状態 0: データ無 1: データ有	ファ状態 0: 未送信 データ有	受信バッ ファ状態 0: 有効 データ無
								1: 未送信 データ無	1: 有効 データ有
		15	14	13	12	11(	10	9 (	8
	bit Symbol								
	Read/Write							$\frac{1}{2}$	
	リセット後					K K	#	#	
(C05H)	機能								9)

図 3.12.14 HSC0ST レジスタ

HSC1ST レジスタ

					`				
		7	6	) 5	4 🗸	\\3	2	1	0
	bit Symbol		<i>y</i>	$\int$		TEND1	REND1	RFW1	RFR1
	Read/Write	/	K			2	F	₹	
HSC1ST	リセット後	H	K		7774	1	0	1	0
(C24H)		( ),	1		( )	送信動作状態	受信シフトレ	送信バッ	受信バッ
						0: 送信中	ジスタ状態	ファ状態	ファ状態
	機能				7 >	1: 非送信中	0: データ無	0: 未送信	0: 有効
		(	<b>\</b>				1: データ有	データ有	データ無
		ζ			>			1: 未送信	1: 有効
	\^				~			データ無	データ有
		15	14 📈	13	12	11	10	9	8
_	bit Symbol								
	Read/Write	/	H	1					
	リセット後	4	¥						
(C25H)	機能								

図 3.12.15 HSC1ST レジスタ

#### (a) <TEND0>

送信データシフトレジスタ(HSCOTS)中に、送信すべき有効データがある場合"0"に、またデータを全て送信終了した場合"1"にセットされます。

#### (b) <REND0>

受信データシフトレジスタ(HSCORS)に有効なデータが無いか、または受信中の場合は、 "0"にリセットし、受信終了し受信データリードレジスタに有効データがあり データを移せず保持している場合"1"にセットされます。

データが CPU にリードされ、受信データリードレジスタへ移されると"0"にリセットされます。

#### (c) <RFW0>

送信データライトレジスタ(HSCOTD)に送信データをライト後、同データを送信データシフトレジスタに移し、有効データがなくなるまで"0"にリセットし、有効データがなく次の

データを受付け可能な場合"1"にセットされます。

#### (d) <RFR0>

受信データが、受信データシフトレジスタから受信データリードレジスタ (HSCORD) へ移され有効受信データがある場合"1"にセットされ、データがリードされ有効なデータがない場合"0"にリセットされます。



#### (3-2) 割込みステータスレジスタ

4つの割込みステータスをリードし、割り込みをクリアするレジスタです。

該当ビットに"1"をライトすることにより、0クリアされます。

本レジスタのステータスは、割込みソースの状態を示します。

割込みイネーブルレジスタ(HSCOIE)がマスクされている状態でも、割込みの状態変化を確認できるレジスタです。

HSC0IS レジスタ

								11	
		7	6	5	4	3	2	<i>//</i> 1	0
	bit Symbol					TENDIS0	RENDIS0	RFWIS0	RFRIS0
	Read/Write						) R/	W	
HSC0IS	リセット後		/			0	0	0	0
(C08H)	機能					リード 0:割込み無 1:割込み有 ライト 0:Don't care 1 クリア		1:割込み有 ライト	リード 0:割込み無 1:割込み有 ライト 0:Don't care 1クリア
		15	14	13 /	12	11	(10)	<b>9</b>	8
	bit Symbol		/	\ /					
	Read/Write		/	#	/				
	リセット後		/		/	74			
(C09H)	機能				$\rightarrow$				

図 3.12.16 HSC0IS レジスタ

# HSC1IS レジスタ

					9 5/11				
		7.//	6	5	4	3	2	1	0
	bit Symbol				1	TENDIS1	RENDIS1	RFWIS1	RFRIS1
	Read/Write		/		$\int$		R/	W	
HSC1IS	リセット後		/			0	0	0	0
(C28H)	\ <u>\</u>	5	/	<i>&gt;</i>	~	リード	リード	リード	リード
			$\sim$			0:割込み無	0:割込み無	0:割込み無	0:割込み無
_	144 644					1:割込み有	1:割込み有	1:割込み有	1:割込み有
	機能								
		((		))		ライト	ライト	ライト	ライト
						0:Don't care	0:Don't care	0:Don't care	0:Don't care
						1 クリア	1 クリア	1クリア	1クリア
		15	14	13	12	11	10	9	8
	bit Symbol								
	Read/Write		/						
	リセット後		/						
(C29H)	機能								

図 3.12.17 HSC1IS レジスタ

#### (a) <TENDIS0>

TENDO 割り込みのステータスをリードし、割り込みをクリアするためのビットです。 本ビットへの書き込みをする際には HSC0WE(HSC0 割込みステータスライトイネーブルレジスタ)の<TENDWE0>が"1"にセットされている必要があります。

#### (b) <RENDIS0>

REND0割り込みのステータスをリードし、割り込みをクリアするためのビットです。 本ビットへの書き込みをする際には HSC0WE(HSC0割込みステータスライトイネーブルレジスタ)の<RENDWE0>が"1"にセットされている必要があります。

#### (c) <RFWDIS0>


RFW0割り込みのステータスをリードし、割り込みをクリアするためのビットです。

本ビットへの書き込みをする際には HSC0WE(HSC0 割込みステータスライトイネーブルレジスタ)の<RFWWE0>が"1"にセットされている必要があります。

#### (d) <RFRIS0>

RFR0割り込みのステータスをリードし、割り込みをクリアするためのビットです。

本ビットへの書き込みをする際には HSCOWE(HSCO 割込みステータスライトイネーブルレジスタ)の<RFRWE0>が"1"にセットされている必要があります。



# (3-3) 割込みステータスライトイネーブルレジスタ 4 つの割込みステータスビットのクリアイネーブルを設定するレジスタです。

HSC0WE レジスタ

		7	6	5	4	3	2	1	0
	bit Symbol					TENDWE0	RENDWE0	RFWWE0	RFRWE0
	Read/Write						R/	W	
HSC0WE	リセット後					0	0	0	0
(C0AH)	機能					HSC0IS <tendis0> クリア</tendis0>	HSC0IS <rendis0> クリア</rendis0>	HSCOIS <rfwiso> クリア</rfwiso>	HSC0IS <rfris0> クリア</rfris0>
						0:禁止 1:許可	0:禁止 1:許可	0:禁止 1:許可	0:禁止 1:許可
		15	14	13	12	11	10	9	_ 8
	bit Symbol			/		H	f	H	
	Read/Write			/				H	
	リセット後							H	
(C0BH)	機能					9/// //			

図 3.12.18 HSC0WE レジスタ

HSC1WE レジスタ

		7	6(	5	4	3	2	1	0
	bit Symbol			3/	15	TENDWE1		RFWWE1	RFRWE1
	Read/Write		1946		Y	1/2	R/		
HSC1WE	リセット後	A	T T		Æ	→ o	0	0	0
(C2AH)	機能					HSC1IS <tendis1> クリア 0:禁止 1:許可</tendis1>	HSC1IS <rendis1> クリア 0:禁止 1:許可</rendis1>	HSC1IS <rfwis1> クリア 0:禁止 1:許可</rfwis1>	HSC1IS <rfris1> クリア 0:禁止 1:許可</rfris1>
		15)	14 /	> 13	12	11	10	9	8
	bit Symbol		7						
<	Read/Write								
	リセット後	<i>}</i>	4						
(C2BH)	機能								

図 3.12.19 HSC1WE レジスタ

(a) <TENDWE0> HSC0IS<TENDIS0>ビットのクリア許可を設定するビットです。

(b)<RENDWE0> HSC0IS<RENDIS0>ビットのクリア許可を設定するビットです。

(c)<RFWWE0> HSC0IS<RFWIS0>ビットのクリア許可を設定するビットです。

(d)<RFRWE0> HSC0IS<RFRIS0>ビットのクリア許可を設定するビットです。

# (3-4) 割込みイネーブルレジスタ

4つの割込み出力の許可を設定するレジスタです。

HSC0IE レジスタ

		7	6	5	4	3	2	1	0
	bit Symbol	/				TENDIE0	RENDIE0	RFWIE0	RFRIE0
	Read/Write	/					R/	W	
HSC0IE	リセット後	/		/	/	0	0	0	0
(C0CH)	機能					TENDO 割り込み 0:禁止	RENDO 割り込み 0: 禁止	RFW0 割り込み 0: 禁止	RFR0 割り込み 0: 禁止
						1: 許可	1: 許可	1. 許可	1: 許可
		15	14	13	12	11	10	9	_ 8
	bit Symbol	/				#	þ	7	M
	Read/Write								
	リセット後	/						L	
(C0DH)	機能								9

図 3.12.20 HSC0IE レジスタ

HSC1IE レジスタ

				<sup>′</sup> ^					
		7	6 (	) 5	4 _	\\3	2	1	0
	bit Symbol		//	<b>/</b>	1/2	TENDIE1	RENDIE1	RFWIE1	RFRIE1
	Read/Write		TY A			1/	R/	W	
HSC1IE	リセット後	<i>J</i>	¥		Æ	o }	0	0	0
(C2CH)	機能	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\				TEND1 割り込み 0: 禁止 1: 許可	REND1 割り込み 0: 禁止 1: 許可	RFW1 割り込み 0: 禁止 1: 許可	RFR1 割り込み 0: 禁止 1: 許可
		15)	14 /	> 13	12	11	10	9	8
	bit Symbol		7						
<	Read/Write								
	リセット後	7	4						
(C2DH)	機能								

図 3.12.21 HSC1IE レジスタ

(a)<TENDIE0>
TEND0割り込みの許可を設定するビットです。

(b)<RENDIE0> REND0割り込みの許可を設定するビットです。

(c)<RFWIE0> RFW0割り込みの許可を設定するビットです。

(d)<RFRIE0> RFR0割り込みの許可を設定するビットです。



#### (3-5) 割込み要求レジスタ

CPUに対する4つの割込み発生状態を示すレジスタです。

割込みイネーブルレジスタ(HSCOIE)がマスクされている状態では、常に"0"(割込み発生無し)の読出しとなるレジスタです。

HS	COI	R	レ	ジ	ス	タ

				110001	ハレンハン			7/	
		7	6	5	4	3	2 (		0
	bit Symbol					TENDIR0	RENDIR0	RFWIR0	RFRIR0
	Read/Write						( F	₹ ^	
HSC0IR	リセット後				/	0		)) 0	0
(C0EH)						TEND0	REND0	RFW0	RFR0
						割り込み	割り込み	割り込み	割り込み
	機能					0: なし	0:なし	0: なし	0: なし
						1: 発生	1: 発生	1: 発生	1: 発生
						4		.d(	
		15	14	13	12		> 10	9	8
	bit Symbol					$\bigwedge$	1	HOL	
	Read/Write				<i>}</i>		> ] /	Z	$\not = \not$
	リセット後				<del>\</del>	/	/		
(C0FH)						$\Rightarrow$	C	$\bigcirc$	
	機能								
					\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \				

図 3.12.22 HSC0IR レジスタ

HSC1IR レジスタ

			-11////						
		7	(V <sub>6</sub> ))	5	4	⇒ 3	2	1	0
	bit Symbol	7	$\bigg) \bigg/$			TENDIR1	RENDIR1	RFWIR1	RFRIR1
	Read/Write	¥	$\int_{I}$		¥		F	₹	
HSC1IR	リセット後				/	0	0	0	0
(C2EH)						TEND1	REND1	RFW1	RFR1
	100 641	>				割り込み	割り込み	割り込み	割り込み
	機能				>	0: なし	0: なし	0: なし	0: なし
			(	>		1: 発生	1: 発生	1: 発生	1: 発生
_			7						
		// 15 <u> </u>	14	13	12	11	10	9	8
	bit Symbol	H	J.						
//	Read/Write								
	リセット後		1						
(C2FH)									
	機能								

図 3.12.23 HSC1IR レジスタ

(a)<TENDIR0>
TEND0 割り込みの発生状態を示すビットです。

(b)<RENDIR0> REND0割り込みの発生状態を示すビットです。

(c)<RFWIR0> RFW0割り込みの発生状態を示すビットです。

(d)<RFRIR0> RFR0 割り込みの発生状態を示すビットです。

# (4) HSC0CR(HSC0 CRC レジスタ)

HSCOCR は送信/受信データの CRC 演算結果を格納するレジスタです。

#### HSC0CR レジスタ

		7	6	5	4	3	2	1	0
	bit Symbol	CRCD007	CRCD006	CRCD005	CRCD004	CRCD003	CRCD002	CRCD001	CRCD000
	Read/Write				F	}			
HSC0CR	リセット後				C	)		( ),	
(C06H)	機能			CRC	演算結果相	各納 レジスタ	7 [7:0]		
		15	14	13	12	11	10	9	8
	bit Symbol	CRCD015	CRCD014	CRCD013	CRCD012	CRCD011	CRCD010	CRCD009	CRCD008
	Read/Write				F	2			
	リセット後				(				
(C07H)	機能			CRC	演算結果格	納レジスタ[1	5:8]	2	

# 図 3.12.24 HSC0CR レジスタ

#### HSC1CR レジスタ

				113010	W D XVX				
		7	6	5	4	3	((,2/<	1	0
	bit Symbol	CRCD107	CRCD106	CRCD105	CRCD104	CRCD103	CRCD102	CRCD101	CRCD100
	Read/Write				R	١//			
HSC1CR	リセット後				> 0		) )		
(C26H)	機能			CRC	演算結果格	各納レジスタ	7.[7:0]		
		15	14	13	12 _	\\11	10	9	8
	bit Symbol	CRCD115	CRCD114	CRCD113	CRCD112	CRCD111	CRCD110	CRCD109	CRCD108
	Read/Write		$(7/\delta)$		<b>₹</b>	18			
	リセット後								
(C27H)	機能			CRO	演算結果格	納レジスタ[1	5:8]		

図 3.12.25 HSC1CR レジスタ

#### (a) <CRCD015:000>

HSC0CT<CRC16\_7\_b0><CRCRX\_TX\_B0><CRCRESET\_B0> レジスタの設定に従って演算した結果を格納するレジスタです。CRC16 の場合 全ビット有効で、CRC7 の場合下位 7 ビットが有効です。

送信データの CRC16 を演算する場合の動作手順を例として説明します。

まず、<CRC16\_7\_b0>="1", <CRCRX\_TX\_B0>="0", <CRCRESET\_B0>="0"をライト後に、<CRCRESET\_B0>="1"をライトして CRC 演算レジスタの初期化を実施します。次に送信データを HSC0TD レジスタヘライトし CRC を演算する全データを送信終了させます。

送信終了は HSC0ST<TEND0>で確認してください。終了後、HSC0CR レジスタをリードする と送信データの CRC16 をリードできます。



# (5) 送信データレジスタ送信データをライトするレジスタです。

#### HSC0TD レジスタ

		7	6	5	4	3	2	1	0
	bit Symbol	TXD007	TXD006	TXD005	TXD004	TXD003	TXD002	TXD001	TXD000
	Read/Write				R/\	W		7/	
HSC0TD	リセット後				0		(		
(C10H)	機能				送信データ	レジスタ[7:0]		)\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	
		15	14	13	12	11	10	// 9	8
	bit Symbol	TXD015	TXD014	TXD013	TXD012	TXD011	TXD010	TXD009	TXD008
	Read/Write		•		R/	W	(( ))		
	リセット後				C				
(C11H)	機能			ì	送信データレ	ジスタ[15:8]			

#### 図 3.12.26 HSC0TD レジスタ

#### HSC1TD レジスタ

								$\sim$ /	
		7	6	5 (	4	3	(2/	1	0
	bit Symbol	TXD107	TXD106	TXD105	TXD104	TXD103	TXD102	TXD101	TXD100
	Read/Write			4	R/\	N/			
HSC1TD	リセット後				<u> </u>				
(C30H)	機能				送信データー	<b>ノジスタ[7:0]</b>	//		
		15	14(	<b>13</b>	12	11	10	9	8
	bit Symbol	TXD115	TXD114	TXD113	TXD112	TXD111	TXD110	TXD109	TXD108
	Read/Write				RM	W			
/ <del>-</del>	リセット後		$( \vee / ) )$		0				
(C31H)	機能			,	送信データレ	ジスタ[15:8]			

図 3.12.27 HSC1TD レジスタ

# (a) <TXD015:000>

送信データをライトするレジスタです。リードすると最後にライトしたデータがリードされます。本レジスタが空になってない状態で、次のデータをライトすると上書きされますので その場合は RFWO のステータスを確認後 ライトしてください。

HSC0CT<UNIT160>="1"の場合 全ビット有効で、HSC0CT<UNIT160>="0"の場合下位 8 ビットが有効です。



# (6) 受信データレジスタ受信データをリードするレジスタです。

#### HSC0RD レジスタ

		7	6	5	4	3	2	1	0				
	bit Symbol	RXD007	RXD006	RXD005	RXD004	RXD003	RXD002	RXD001	RXD000				
	Read/Write				F	₹							
HSC0RD	リセット後				C	)		( )					
(C12H)	機能		受信データレジスタ[7:0]										
		15	14	13	12	11	10	9	8				
	bit Symbol	RXD015	RXD014	RXD013	RXD012	RXD011	RXD010	RXD009	RXD008				
	Read/Write	R											
(C13H)	リセット後				(								
	機能			ž	受信データレ	・ジスタ[15:8]	>	2					

# 図 3.12.28 HSC0RD レジスタ

# HSC1RD レジスタ

		7	6	5	4	3	((,2/ \)	1	0				
	bit Symbol	RXD107	RXD106	RXD105	RXD104	RXD103	RXD102	RXD101	RXD100				
	Read/Write		,		F								
HSC1RD	リセット後				> c								
(C32H)	機能		受信データレジスタ[7:0]										
		15	14	13	12 _	\\11	10	9	8				
	bit Symbol	RXD115	RXD114	RXD113	RXD112	RXD111	RXD110	RXD109	RXD108				
	Read/Write		$(7/\delta)$		<b>₹</b>								
	リセット後					$\nearrow$							
(C33H)	機能				受信データレ	ジスタ[15:8]							

図 3.12.29 HSC1RD レジスタ

(a) <RXD015:000>

受信データをリードするレジスタです。リードする際には RFRO のステータスを確認後 リードしてください。

HSC0CT<UNIT160>="1"の場合 全ビット有効で、HSC0CT<UNIT160>="0"の場合下位 8 ビットが有効です。



# (7) 送信データシフトレジスタ

送信データをシリアルへ変換するレジスタです。主に LSI のテスト時に変換状態を確認する ために使用します。

HSC0TS レジスタ

		7	6	5	4	3	2 <	1	0
	bit Symbol	TSD007	TSD006	TSD005	TSD004	TSD003	TSD002	TSD001	TSD000
	Read/Write				F	₹		( )>	
HSC0TS	リセット後				C	)			
(C14H)	機能			送付	信データシフ	'トレジスタ[	7:0]	3)	
		15	14	13	12	11	10	9	8
	bit Symbol	TSD015	TSD014	TSD013	TSD012	TSD011	TSD010	TSD009	TSD008
	Read/Write				F	2			
(C15H)	リセット後				C	) Al		7(	
	機能			送信	データシフ	トレジスタ[1	5:8]		

# 図 3.12.30 HSC0TS レジスタ

				HSC11	Sレジスタ		(0/1)						
		7	6	5	4	3_	(2)	1	0				
	bit Symbol	TSD107	TSD106	TSD105	TSD104	T\$D103	TSD102	TSD101	TSD100				
	Read/Write				R								
HSC1TS	リセット後		0										
(C34H)	機能	送信データシフトレジスタ[7;0]											
		15	14	<u> </u>	12 🦙		10	9	8				
	bit Symbol	TSD115	TSD114	TSD113	TSD112	TSD111	TSD110	TSD109	TSD108				
	Read/Write		$(\vee/)$		F								
(C35H)	リセット後			^	((///\\	)							
	機能			送信	データシフ	トレジスタ[1!	5:8]						

# 図 3.12.31 HSC1TS レジスタ

# (a) <TSD015:000>

送信データのシフトレジスタの状態をリードするレジスタです。

HSCOCT<UNIT160>="1"の場合 全ビット有効で、HSCOCT<UNIT160>="0"の場合下位 8 ビット が有効です。

# (8) 受信データシフトレジスタ

受信データシフトレジスタをリードするレジスタです。

#### HSCORS レジスタ

		7	6	5	4	3	2	1	0			
	bit Symbol	RSD007	RSD006	RSD005	RSD004	RSD003	RSD002	RSD001	RSD000			
	Read/Write				R			//				
HSC0RS	リセット後				0	ı	(					
(C16H)	機能			受	言データシフ	トレジスタ[	7:0]	),				
		15	14	13	12	11	10,	J) 9	8			
	bit Symbol	RSD015	RSD014	RSD013	RSD012	RSD011	RSD010	RSD009	RSD008			
	Read/Write		R									
(C17H)	リセット後				C							
	機能			受信	データシフ	トレジスタ[1	5:8]					

# 図 3.12.32 HSC0RS レジスタ

#### HSC1RS レジスタ

								$\sim$ /		
		7	6	5 (	4	3	(2)	1	0	
	bit Symbol	RSD107	RSD106	RSD105	RSD104	RSD103	RSD102	RSD101	RSD100	
	Read/Write			4	R					
HSC1RS	リセット後				0					
(C36H)	受信データシフトレジスタ[7:0] 機能									
		15	14(	<b>13</b>	12	11	10	9	8	
	bit Symbol	RSD115	RSD114	RSD113	RSD112	RSD111	RSD110	RSD109	RSD108	
	Read/Write				R					
(C37H)	リセット後		$( \lor / ) )$	0						
	機能			受信	データシウ	トレジスタ[1	5:8]			

# 図 3.12.33 HSC1RS レジスタ

# (a) <RSD015:000>

受信データシフトレジスタの状態をリードするレジスタです。

HSCOCT<UNIT160>="1"の場合 全ビット有効で、HSCOCT<UNIT160>="0"の場合下位 8 ビットが有効です。

# 3.12.3 動作タイミング

以下に各種、動作タイミングを説明します。




図 3.12.34 送信タイミング図

上記において、HSC0TD レジスタに送信データを書き込み直後に、HSC0ST<RFW0>フラグが"0"にセットされます。HSC0TD レジスタのデータが送信用レジスタ (HSC0TS) にシフトが完了すると HSC0ST<RFW0>ビットは"1"にセットされ、次の送信データの書き込み準備が整ったことを知らせ、同時に HSCLK0 端子及び HSSO0 端子からクロックとデータの送信が開始されます。

この時、HSCOST<RFW0>フラグの立上りに同期して、HSCOIS、HSCOIR が変化し INTHSCO 割り込みが発生します。HSCOIR レジスタが"1"にセットされたままの状態では HSCOST<RFW0> が"1"にセットされても、割り込みは発生しません。

また、送信が終了し HSC0TD レジスタ及び HSC0TS レジスタに送信すべきデータがなくなった時点で HSC0ST < TEND0>フラグが"1"にセットされ、送信データとクロックが停止し、同時に INTHSC0 割り込みが発生します。この時、HSC0IS < RFW0>をクリアしておかないと、割込み ソースの種類が異なる場合で HSC0ST < TEND0>が"1"にセットされても、INTHSC0 は発生しませんので、注意が必要です。

# (2)設定条件

UNIT=8 ビット、LSB ファーストでの UNIT 受信




図 3.12.352121 UNIT 受信(HSC0CT<RXUEN0>=1)の場合

HSCORD レジスタ内に有効な受信データがない (HSCOST<RFR0>=0) 状態で、 HSCOCT<RXUEN0>=1 を設定すると UNIT 受信を開始します。受信が終了し HSCORD レジスタに受信データが格納されると、HSCOST<RFR0>フラグが"1"にセットされ、受信データの読み出し準備が整ったことを知らせます。HSCORD レジスタを読み出すと直後に、HSCOST<RFR0>フラグが"0"にクリアされ、次のデータの受信を自動的に開始します。 UNIT 受信を終了するには、HSCOST<RFR0>フラグが"1"にセットされているのを確認後、HSCOCT<RXUEN0>=0 を設定します。



#### (3)設定条件

UNIT=8 ビット、LSB ファーストでの連続受信





図 3.12.36 連続受信(HSC0CT<RXWEN0>=1)の場合

HSCORD レジスタ内に有効な受信データがない (HSCOST<RFR0>=0) 状態で、 HSCOCT<RXWEN0>=1 を設定すると連続受信を開始します。1 回目の受信が終了し HSCORD レジスタに受信データが格納されると、HSCOST<RFR0>フラグが"1"にセットされ、受信データの読み出し準備が整ったことを知らせます。連続受信は、HSCORD、HSCORS レジスタ双方に受信データが格納されるまで連続して受信動作を行います。

連続受信を終了するには、HSC0ST<RFR0>フラグ及び HSC0SR<REND0>フラグが"1" にセットされているのを確認後、HSC0CT<RXWEN0>=0 を設定します。



#### (4)設定条件

UNIT=8 ビット、LSB ファーストでのマイクロ DMA を利用した送信




図 3.12.37 マイクロ DMA 転送(送信)

HSC0IE レジスタの全ビットを"0"に、HSC0CT<DMAERFW0>=1 に設定した状態で、HSC0TD レジスタに送信データを書き込み送信開始します。

HSC0TD レジスタのデータが HSC0TS レジスタにシフトされ HSC0ST<RFW0>ビットが"1"にセットされ、次の送信データの書き込み準備が整うと INTHSC0 割り込み(RFW0 割り込み)が発生します。

この割り込みによってマイクロ DMA の起動をかけることにより、連続したデータの送信を自動的に行うことができます。

なお、マイクロ DMA での送信を行うには、あらかじめマイクロ DMA の設定が必要です。



#### (5)設定条件

UNIT=8 ビット、LSB ファーストでのマイクロ DMA を利用した受信




図 3.12.38 マイクロ DMA 転送(UNIT 受信(HSC0CT<RFUEN0>=1))

HSC0IE レジスタの全ビットを"0"に、HSC0CT<DMAERFR0>=1 に設定した状態で、HSC0CT<RXUEN0>=1 を設定し UNIT 受信を開始します。

受信が終了し HSC0RD レジスタに受信データが格納され、受信データの読み出し準備が整うと INTHSC0 割り込み(RFR0 割り込み)を発生します。

この割り込みによってマイクロ DMA の起動をかけることにより、連続したデータの受信を自動的に行うことができます。

なお、マイクロ DMA での受信を行うには、あらかじめマイクロ DMA の設定が必要です。



# 3.12.4 使用例

HSC0の設定手順を以下に説明します。

#### (1)UNIT 送信

下記設定で送信を行い、送信終了で INTHSCO 割り込みを発生させる場合の設定例を示します。

UNIT: 8bit、 LSBファースト

ボーレート選択:fsys/8

同期クロックエッジ: 立ち上がり

# 設定例\_

ldw (hsc0ct),0x0040 ; データ長を 8bit に設定

ldw (hsc0md), 0x2c43; システムクロックイネーブル、ボーレート選択: fsys/8

; LSB ファースト、同期クロックエッジ設定:立ち上がりに設定

ld (hsc0ie), 0x08 ; TENDO 割り込み許可に設定

ld (inteahsc0), 0x10; INTHSC0 割り込みレベルを1に設定

ei ; 割り込み許可(iff=0)

loop:

送信データレジスタに未送信データが無いことを確認

bit 1, (hsc0st) ; <RFW0>=1 ?

jr z, loop

ld (hsc0td), 0x3a ; 送信データライト & 送信スタート

HSCOTD ライトパルス HSCLK0 出力 HSSOO 出力

図 3.12.39 UNIT 送信例

#### (2)UNIT 受信

下記設定で受信を行い、受信終了で INTHSCO 割り込みを発生させる場合の設定例を示します。

UNIT: 8bit、 LSBファースト

ボーレート選択:fsys/8

同期クロックエッジ: 立ち上がり

# <u>設定例</u>

ldw (hsc0ct), 0x0040 ; データ長を8bit に設定

ldw (hsc0md), 0x2c43; システムクロックイネーブル、ボーレート選択: fsys/8

; LSB ファースト、同期クロックエッジ設定:立ち上がりに設定

ld (hsc0ie), 0x01 ; RFRO 割り込み許可に設定

ld (inteahsc0), 0x10: INTHSC0 割り込みレベルを1に設定

ei ; 割り込み許可(iff=0)

set 0x0, (hsc0ct) ; UNIT 受信スタート

.

HSC0CT

ライトパルス

HSCLK0 出力

HSSI0 入力

INTHSC0 割り込み信号

HSC0RD データ

図 3.12.40 UNIT 受信例

XX

0x3A

#### (3)連続送信

下記設定で送信を行い、2バイトの連続送信を行う場合の設定例を示します。

UNIT: 8bit、 LSBファースト

ボーレート選択:fsys/8

同期クロックエッジ: 立ち上がり

# <u>設定例</u>

Idw (hsc0ct), 0x0040; データ長を8bit に設定

ldw (hsc0md), 0x2c43; システムクロックイネーブル、ボーレート選択: fsys/8

; LSB ファースト、同期クロックエッジ設定:立ち上がりに設定

loop1: 

; 送信データレジスタに未送信データが無いことを確認

bit 1, (hsc0st) ;  $\langle RFW0 \rangle = 1$ ?

jr z, loop1

ld (hsc0td), 0x3a ; 1バイト目送信データライト & 送信スタート

bit 1, (hsc0st) ; <RFW0>=1 ?

jr z, loop2

ld (hsc0td), 0x55 ; 2 バイト目送信データライト

loop3: 送信データシフトレジスタに未送信データが無いことを確認

bit 3, (hsc0st) (TEND0)=1?

jr z, loop3

; 送信終了

HSCOTD ライトパルス HSCLK0 出力 HSSO0 出力 INTHSCO(RFW0) 割り込み信号

注) 図のタイミングは一例です。ボーレートが高い場合など、1 バイト目の送信と 2 バイト目の送信間隔が発生する場合があります。

図 3.12.41 連続送信例

#### (4)連続受信

下記設定で受信を行い、2 バイトの連続受信を行う場合の設定例を示します。

UNIT: 8bit、 LSBファースト

ボーレート選択:fsys/8

同期クロックエッジ: 立ち上がり

# 設定例

ldw (hsc0ct), 0x0040; データ長を8bit に設定

ldw (hsc0md), 0x2c43 ; システムクロックイネーブル、ボーレート選択 : fsys/8

; LSB ファースト、同期クロックエッジ設定:立ち上がりに設定

set 0x01, (hsc0ct) ; 連続受信スタート

bit 0, (hsc0st);  $\langle RFR0 \rangle = 1$ ?

jr z, loop1

loop2: 受信データシフトレジスタに2バイト目のデータがあることを確認

bit 2, (hsc0st) ; <RENDO>=1 ?

jr z, loop2

res 0x01, (hsc0ct) ; 連続受信ディセーブル

ld a, (hsc0rd) ; 1バイト目受信データリード

loop3: ; 受信データシフトレジスタから受信データレジスタに

; 2 バイト目の受信データがシフトされたことを確認

bit 0, (hsc0st);  $\langle RFR0 \rangle = 1$ ?

jr z, loop3

ld w, (hsc0rd) ; 2バイト目受信データリード

HSCORD
リードパルス
HSCLK0 出力
HSSI0 入力
HSCORS データ
XX

Ox55

AX OXOC

HSCORD  $\vec{\tau}$  –  $\vec{y}$  XX  $\sqrt{0x55}$  < RFR0>

<REND0>

図 3.12.42 連続受信例

**TOSHIBA** TMP92CM27

#### (5)マイクロ DMA を利用した連続送信

下記設定でマイクロ DMA を利用し 4 バイト連続送信を行う場合の設定例を示します。

UNIT: 8bit, LSB ファースト

ボーレート選択:fsys/8

同期クロックエッジ: 立ち上がり

# <u>設定例</u>

#### メインルーチン

```
;-- マイクロ DMA 設定 --
```

; マイクロ DMAO を INTHSCO に設定 Ιd (dma0v), 0x25

Ιd wa, 0x0003 ; マイクロ DMA 転送回数に、転送回数 - 1回に設定(3回)

ldc dmac0, wa

a. 0x08 ; マイクロ DMA モード設定: 転送元 INC モード,1 バイト転送 ld

dmam0, a ldc

Ιd xwa, 0x806000 ; 転送元アドレス設定

ldc dmas0, xwa

転送先アドレスを HSCOTD レジスタに設定 ١d xwa, 0xc10

ldc dmad0, xwa

;-- HSCO 設定 --

ポート設定 PDO:HSSIO, PD1:HSSOO, PD2:HSCLKO ١d (pdfc), 0x07 Ιd

; ポート設定 PDO:HSS10, PD1:HSS00, PD2:HSCLK0 (pdcr), 0x06

l dw (hscOct), 0x0040 ; データ長を 8bit に設定

I dw (hse0md), 0x2c43 ; システムクロックイネーブル、ボーレート選択: fsys/8

; LSB ファースト、同期クロックエッジ設定:立ち上がりに設定

(hsc0ie), 0x00 Ιd 割り込み禁止に設定

> 1, (hsc0ct+1) ; RFWO によるマイクロ DMA 動作をイネーブルに設定

√Ìd-(intetc01), 0x01; INTTC0 割り込みレベルを 1 に設定

еi ; 割り込み許可(iff=0)

〉送信データレジスタに未送信データが無いことを確認 Toop1:

bit 1, (hsc0st) ; <RFWO>=1 ?

z, loop1 jr

(hsc0td), 0x3a ; 送信データライト & 送信スタート ١d

#### 割り込みルーチン(INTTCO)

set

#### loop2:

1. (hsc0st)  $; \langle RFW0 \rangle = 1 ?$ bit

jr z, loop2

3, (hsc0st)  $; \langle TENDO \rangle = 1 ?$ bit

z, loop2 jr

nop

**TOSHIBA** TMP92CM27

#### (6)マイクロ DMA を利用した UNIT 受信

下記設定でマイクロ DMA を利用して UNIT 受信を 4 バイト連続で行う場合の設定例を示します。

UNIT: 8bit, LSB ファースト

ボーレート選択:fsys/8

同期クロックエッジ: 立ち上がり

# <u>設定例</u>

#### メインルーチン

;-- マイクロ DMA 設定 --

; マイクロ DMAO を INTHSCO に設定 ١d (dma0v), 0x25

Ιd wa, 0x0003 ; マイクロ DMA 転送回数に、転送回数 - 1回に設定(3回)

ldc dmac0, wa

a. 0x00 ; マイクロ DMA モード設定: 転送先 INC モード, 1 バイト転送 ld

dmam0, a ldc

Ιd xwa, 0xc12 ; 転送元アドレスを HSCORD レジスタに設定

ldc dmas0, xwa

xwa, 0x807000 ١d ; 転送先アドレスを設定

ldc dmad0, xwa

;-- HSCO 設定 --

ポート設定 PDO: HSS10, PD1: HSS00, PD2: HSCLK0 ١d (pdfc), 0x07 Ιd

; ポート設定 PDO:HSS10, PD1:HSS00, PD2:HSCLK0 (pdcr), 0x06

l dw (hscOct), 0x0040 ; データ長を 8bit に設定

I dw (hse0md), 0x2c43 ; システムクロックイネーブル、ボーレート選択: fsys/8

; LSB ファースト、同期クロックエッジ設定:立ち上がりに設定

(hsc0ie), 0x00 Ιd 割り込み禁止に設定

> 0, (hsc0ct+1) ; RFRO によるマイクロ DMA 動作をイネーブルに設定

√Ìd-(intetc01), 0x01 ; INTTCO 割り込みレベルを 1 に設定

еi ; 割り込み許可(iff=0)

0x0. (hsc0ct) JUNIT 受信スタート set

#### 割り込みル--チン(INTTC0)

set

loop2: ; UNIT 受信の場合の受信終了まち

> 0, (hsc0st) ;  $\langle RFR0 \rangle = 1$  ? bit

jr z, loop2

res 0, (hsc0ct) ; UNIT 受信ディセーブル ١d a, (hsc0rd) ; 最終受信データのリード

nop

# 3.13 SDRAM コントローラ(SDRAMC)

TMP92CM27 は、データ用、プログラム用としてアクセス可能な、SDRAM コントローラを内蔵しています。下記にその特徴を記します。

(1) サポート SDRAM

データレートタイプ: SDR(シングルデータレート) タイプのみ

メモリ容量: 16 / 64Mbitバンク数: 2 / 4 バンクデータバス幅: 16 bit

読み込みバースト長 : 1 ワード /フルページ 書き込みモード : シングル / バースト

(2) イニシャライズシーケンスコマンドのサポート

全バンクプリチャージコマンド 8回のオートリフレッシュコマンド モードレジスタセットのコマンド

(3) アクセスモード

	CPU Access
バースト長	1ワード/ フルページ
アドレッシングモード	シーケンシャル
CAS レイテンシ(クロック)	(2)
書き込みモード	シングル/バースト

(4)アクセスサイクル

CPU アクセス

リードサイクル :1ワード-4ステート/フルページ-1ステート ライトサイクル :シングル-3ステート/バースト-1ステート

データサイズ

: 1Byte / 1Word / 1LongWord

- (5) リフレッシュサイクル自動発生
  - ・ オート・リフレッシュは、SDRAM アクセス以外の期間に発生します。
  - リフレッシュ間隔は、プログラマブルです。/
  - ・ セルフ・リフレッシュ機能をサポートしています。

(注)

·SDRAM領域は、メモリコントローラの CS3 の設定により決まります。

# 3.13.1 コントロールレジスタ

図 3.13.1に SDRAMC コントロール・レジスタを示します。これらのレジスタを設定することで、SDRAMC の動作を制御します。

SDRAM アクセスコントロールレジスタ 1

SDACR1	
(0250H)	

	7	6	5	4	3	2	$\bigcup_{1}^{\nu}$	0
Bit symbol	_	_	SMRD	SWRC	SBST	SBL1 \	SBL0	SMAC
Read/Write				R/	w			
リセット後	0	0	0	0	0		0	0
機能	"0"を ライト してくだ さい。	"0"を ライト してくださ い。	モードレ ジスタリ カバリタ イム 0: 1clock 1: 2clock	ライトリ カバリタ イム 0: 1clock 1: 2clock	バースト ストッド コマンド 0:オールジ リチャースト ストップ	00: 予約 01:フルペー バースト 10:1 ワード	ライト ジリード、 ライト ジリード、	SDRAM コントロ ーラ 0:禁止 1:許可

(注 1) <SBL1:0>を変更後、モードレジスタ設定コマンドを実行してください。なお、"フルページリード" 状態から"1 ワードリード"へ変更する場合は注意が必要です。 3.13.3 4) の注意事項を参照してください。

#### SDRAM アクセスコントロールレジスタ 2

SDACR2 (0251H)

						. /		
	7	6	)5	4	3	2	1	0
Bit symbol		/h	$\nearrow$	SBS	SDRS1	SDRS0	SMUXW1	SMUXW0
Read/Write						R/W		
リセット後				0	0	0	0	0
機能		7		バシク数 0:2 バンク 1:4 バンク	選択 00: 2048rc 01: 4096rc	レスサイズ ows (11bits) ows (12bits) ows (13bits)	00: TypeA	(A9- ) (A10- )

# SDRAM リフレッシュコントロールレジスタ

SDRCR (0252H)

	7	6	> 5	4	3	2	1	0
Bit symbol	$\hat{}$	#		SSAE	SRS2	SRS1	SRS0	SRC
Read/W rite	R/W	Z				R/W		
リセット後	0/	$\left/ \right/$		1	0	0	0	0
	"o"+			SR オート	IJ	フレッシュ間	隔	オート
	"0"を ライト			Exit 機能				リフレッシュ
機能	してください。			0:Disable 1:Enable	000: 47st 001: 78st 010: 97st 011:124s	ate 101 ate 110	:156state :195state :249state 1:312state	0:Disable 1:Enable

#### SDRAM コマンドレジスタ

7 6 5 4 3 2 1 0 **SDCMM** Bit symbol SCMM2 SCMM1 SCMM0 (0253H) Read/Write R/W リセット後 0 0 0 コマンド実行 (注1)(注2) 000: 実行なし 001: イニシャライズコマンド実行 a.全バンクをプリチャージ 6.8回のオートリフレッシュ 機能 c.モードレジスタ設定 100: モードレジスタセット 101: セルフリフレッシュ ENTRY 実行 110: セルフリフレッシュ EXIT 実行 その他: 予約

- (注1) コマンドが実行された後に<SCMM2:0>は"000"にクリアされます。 ただし、セルフリフレッシュ ENTRY コマンドの実行ではクリアされません。この場合、セルフリフレッシュ EXIT コマンドの実行でクリアされます。
- (注2) セルフリフレッシュ EXIT コマンドを除く他のコマンド実行時は<SCMM2:0>が"000"であることを確認した後、 ライトしてください。

図 3.13.1SDRAMC コントロールレジスタ

### 3.13.2 動作説明

#### (1) メモリアクセスコントロール

SDACR<SMAC>に"1"を設定すると、アクセスコントローラはイネーブルになります。

その時、SDRAM コントロール信号(SDCS、SDRAS、SDCAS、SDWE、SDLLDQM、SDLUDQM、SDCLK、SDCKE)は、CPUが、CS3 エリアをアクセスしている期間動作します。

アクセスサイクル中、A0 端子から A15 端子よりロー/カラムのマルチプレクスアドレスを出力します。また、マルチプレクス幅は、SDACR2<SMUXW0:1>の設定により決定します。マルチプレクス幅とロー/カラムアドレスの関係を下記の表 3.13.1に示します。

表 3.13.1	ア	ドレス	マルチ	プレク	ス
----------	---	-----	-----	-----	---

92CM27		ジレス		
ピン		ローアドレス		カラムアドレス
名称	TypeA	TypeB	TypeC	16Bit データバス幅
	<smuxw>"00"</smuxw>	<smuxw>"01"</smuxw>	<smuxw>"10"</smuxw>	B3CSH <bnbus>="01"</bnbus>
A0	A9	A10	A11	A1 <
A1	A10	A11	A12	A2
A2	A11	A12	A13	A3 ((/
А3	A12	A13	A14	A4
A4	A13	A14	A15	A5
A5	A14	A15	( A16	A6 // \
A6	A15	A16	A17	AŽ
A7	A16	A17	A18	A8
A8	A17	A18	A19	A9
A9	A18	A19/	A20	A10
A10	A19	A20\	) A21	AP
A11	A20	A21	A22 ^	
A12	A21	A22	A23	
A13	A22	A23	0 (	ローアドレス
A14	A23		0	$\rightarrow$
A15	0	( / / 50	0	

CPUによる SDRAM リードおよびライトのバースト長は、SDACR1<SBL1:0>により選択可能です。

SDRAM アクセスサイクルは図 3.13.2および図 3.13.3に示します。

SDRAMアクセスサイクル数はメモリコントローラの B3CSL レジスタ設定では決まりません。

フルページバーストリードおよびライトサイクルではモードレジスタセットサイクル、プリチャージサイクルはサイクルの前後に自動挿入されます。

#### (2) SDRAM 上での命令実行

CPU は SDRAM に格納された命令を実行することが可能です。しかし、以下の機能は動作することができません。

- a) HALT 命令の実行
- b) SDCMM レジスタへのライト命令の実行

上記の動作が必要とされる場合、内蔵 RAM 等の他のメモリに分岐して実行することが必要となります。




図 3.13.3 CPU ライトサイクルのタイミング (データバスの構造: 16bit×1, オペランドサイズ: 2byte, アドレス: 2n+0)

#### (3) リフレッシュコントロール

TMP92CM27 はオートリフレッシュおよびセルフリフレッシュの 2 つのリフレッシュコマンドをサポートしています。

#### (a) オートリフレッシュ

オートリフレッシュコマンドは、SDRCR<SRS2:0>に設定された間隔を SDRCR<SRFC>を"1"にすることで自動的に発生します。発生間隔は  $47\sim312$  ステートの間に設定することが可能です。

(2.4μs-15.6μs @ fsys=20MHz)

CPU の動作 (命令フェッチおよび実行) はオートリフレッシュコマンドを実行している間停止します。オートリフレッシュサイクルを図 3.13.4に示します。また、オートリフレッシュ発生間隔を表 3.13.2に示します。オートリフレッシュは CPU が IDLE1 モード、STOP モードでは動作しません、ノーマルモードか IDLE2 モードにすることが必要です。




図 3.13.4 オートリフレッシュサイクルのタイミング

表 3.13.2オートリフレッシュ挿入間隔

SDRCR <srs2:0></srs2:0>			挿入間隔 (ステート)	ク)					
SRS2	ŚŔS1	SRS0		6MHz	10MHz	12.5MHz	15MHz	17.5MHz	20MHz
0 /	0	0	47	7.8	4.7	3.8	3.1	2.7	2.4
_0	( 0)	1	78	13.0	7.8	6.2	5.2	4.5	3.9
0		0	97	16.2	9.7	7.8	6.5	5.5	4.9
0	)	(1 <sup>2</sup>	124	20.7	12.4	9.9	8.3	7.1	6.2
H	0	(0,/)	156	26.0	15.6	12.5	10.4	8.9	7.8
7	0	1/	195	32.5	19.5	15.6	13.0	11.1	9.8
1	1	0	249	41.5	24.9	19.9	16.6	14.2	12.4
1	1	1	312	52.0	31.2	25.0	20.8	17.8	15.6

単位[μs]

(b) セルフリフレッシュ

セルフリフレッシュ ENTRY コマンドは SDCMM<SCMM2:0>を"101"に設定することにより発生します。セルフリフレッシュサイクルを図 3.13.5に示します。セルフリフレッシュ ENTRY の間、リフレッシュは SDRAM 内で動作します。(オートリフレッシュコマンドは必要ありません)

- 注 1) リセットによりスタンバイモードが解除された場合、I/O レジスタは初期化され、オートリフレッシュ機能は動作しません。
- 注 2) セルフリフレッシュ ENTRY の間は SDRAM にアクセスすることはできません。
- 注 3) セルフリフレッシュ ENTRY コマンドの後、 CPU を IDLE1 あるいは STOP モードに 切り換えてください。 HALT 命令と SDCMM<SCMM2:0>を"101"に設定する間は、10 バイト以上の NOP あるいはほかの命令を実行してください。




図 3.13.5セルフリフレッシュサイクルのタイミング

セルフリフレッシュ状態は、セルフリフレッシュ EXIT コマンドを実行することにより解除できます。セルフリフレッシュ EXIT コマンドの実行は、SDCMM<SCMM2:0>に"110"をライトする方法と、HALT 状態解除に同期して自動的に EXIT する方法の 2 通りがあります。いずれの場合もセルフリフレッシュ EXIT 直後に 1 回のオートリフレッシュを実行し、その後は設定された条件でオートリフレッシュを実行します。<SCMM2:0>に"110"をライトにより EXIT した場合、<SCMM2:0>は"000"にクリアされます。

HALT 状態解除に同期した EXIT コマンドの実行は、SDRCR<SSAE>を"0"にすることにより禁止することができます。自動的に EXIT させたくない場合は禁止してください。クロックギアダウンなどの動作クロック周波数低下により SDRAMの使用条件を満たさなくなる状態で EXIT する場合も禁止してください。この場合の実行フローを図 3.13.6に示します。




図 3.13.6クロックギアダウンで HALT 命令実行する際の実行フロー例

# 推奨例)

LOOP1:

LDB A,(SDCMM) ; コマンドレジスタクリアチェック

ANDB A,00000111B J NZ,LOOP1

LDW (SDRCR),0000010100000011B ; AUTO EXIT DISABLE→SR-ENTRY

NOP×10 ; SR\_ENTRYコマンド実行待ち

LD (SYSCR1),XXXXXX001B ; クロックギアダウン (fc/2)

HALT

NOP ; SREF EXIT (内部信号のみ)

LD (SYSCR1),XXXXX000B ; クロックギアアップ (fc)

LD (SDCMM),00000110B ; SR\_EXIT

LD (SDRCR),0001---1B ; AUTO EXIT ENABLE

# (4) SDRAM イニシャライズ

リセット解除後 SDRAM に必要な以下のサイクルを発生することが出来ます。そのサイクルを下記に示します。

- 1. オールバンクプリチャージ
- 2.8 サイクルのオートリフレッシュ・サイクル
- 3. モード・レジスタセット

上記サイクルは、SDCMM<SCMM2:0>を"001"に設定することにより発生します。

このサイクルを実行中、CPUの動作(命令フェッチ、実行)は停止します。

また、イニシャライズサイクルを実行する前に、SDRAM コントロール信号とアドレス信号 (A0-A15)としてのポートの設定が必要となります。

イニシャライズサイクルが終了した後、SDCMM < SCMM2:0>は自動的に"000"に設定されます。




図 3.13.7イニシャライズサイクルのタイミング

TOSHIBA TMP92CM27

# (5) 接続例

SDRAM との接続例を図 3.13.8 に示します。

表 3.13.3 SDRAM との接続

92CM27 ピン名称	SDRAM ピン名称				
	データバス	ス幅 16bit			
	16M	64M			
A0	A0	A0 \\			
A1	A1	A1			
A2	A2	A2(7/<			
A3	A3	A3V			
A4	A4	A4			
A5	A5	A5			
A6	A6	A6			
A7	A7	A7			
A8	A8 📈	A8			
A9	A9	A9			
A10	A10	A10			
A11	B\$ (// <	A11_			
A12		BS0			
A13		BS1			
A14	<u> </u>	- 📿			
A15	\(\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\-\	- ( 🗸			
SDCS	CS	CS ~			
SDLUDQM	UDQM	UDQM			
SDLLDQM	LDQM	(LDQM )			
SDRAS	RAS	RAS			
SDCAS	CAS	CAS			
SDWE	WE	WE			
SDCKE	CKE	CKE			
SDCLK	CLK	CLK			
SDACR2 <smuxw1:0></smuxw1:0>	00: TypeA	00: TypeA			

(An): ローアドレス

: Command address pin of SDRAM




図 3.13.8 SDRAM との接続 (64Mbit: 4M ワード×16 ビット)

#### 3.13.3 SDRAM 使用時の注意点

SDRAM コントローラを使用する上でいくつかの注意点があります。 下記項目をよく確認いただき、誤った使用をしないようにご注意願います。

1) WAIT/BUSRQ アクセス

SDRAM を使用する際は、SDRAM 以外のメモリアクセスに一部条件が追加されます。 本 LSI の持つ、N-WAIT 設定または BUSRQ 入力において、SDRAM コントローラが制御するオートリフレッシュ機能のリフレッシュ間隔×8190 を超える時間を外部 WAIT または外部 BUSRQ として挿入することはできません。外部 WAIT または外部 BUSRQ はオートリフレッシュ間隔×8190 以下の時間にしてください。

2) HALT 命令前の SDRAM SR(セルフリフレッシュ)-Entry、Initialize、Mode-set コマンド実行

SDRAMコントローラの持つコマンド(SR-Entry、Initialize、Mode-set)の実行には数ステートの実行時間が必要です。

よって、その後にHALT命令を実行する場合は、HALT命令との間に10バイト以上のNOP命令、あるいは他の命令を実行してください。

3) AR(オートリフレッシュ)間隔の設定

SDRAM 使用においては、使用する SDRAM の最低動作周波数、最低リフレッシュ間隔を満たすような CPU のクロックを設定することが必要です。

SDRAM を使用しクロックギアをダウンさせることがあるシステムでは、SDRAM のオートリフレッシュ期間に注意の上、システム設計をしてください。

なお、AR 間隔を変更時は SDRCR<SRC>に"0"をライトし AR を禁止にした状態で変更してください。

4) アクセスモード変更時の注意点

ei

SDRAM アクセスモードを"フルページリード"から"1 ワードリード"へ変更する場合、以下の手順で実行してください。なお、このプログラムは SDRAM 上で実行しないでください。

di ; 割込み禁止(追加)
ld a,(任意の外部メモリアドレス) ; ダミーリード命令(追加)
ld (sdacr1),00001101b ; "1-word リード"へ変更
ld (sdcmm),0x04 ; MRS(モードレジスタセット)の実行

; 割込み許可(追加)

# 3.14 アナログ/デジタルコンバータ

TMP92CM27 は、12 チャネルのアナログ入力を持つ、10 ビット逐次比較方式アナログ/デジタルコンバータ(ADコンバータ)を内蔵しています。

図 3.14.1に AD コンバータのブロック図を示します。

12 チャネルのアナログ入力端子(ANO~AN11)は、入力専用ポート M, N と兼用で入力ポートとしても使用できます。

注) IDLE2, IDLE1, STOP モードにより電源電流を低減させる場合は、タイミングにより内部の コンパレータがイネーブル状態のままスタンバイに入ることがありますので、AD コンバー タの動作が停止していることを確認してから"HALT"命令を実行してください。




図 3.14.1 AD コンバータのブロック図

# 3.14.1 アナログ/デジタルコンバータレジスタ

AD コンバータは、3 つの AD モードコントロールレジスタ(ADMOD0, ADMOD1, ADMOD2) により制御されています。また、AD 変換結果は、AD 変換結果上位/下位レジスタ ADREG0H/L から ADREGBH/L の 24 個のレジスタに格納されます。図 3.14.2から図 3.14.6 に AD コンバータ関係のレジスタを示します。




図 3.14.2 AD コンバータのレジスタ (1)

92CM27-352 2005-04-12

AD モードコントロールレジスタ 1

		7	6	5	1	2	2	1	
	hit Oracele et		6	5	4	3			0
ADMOD1	bit Symbol	VREFON	I2AD	 		ADCH3	ADCH2	ADCH1	ADCH0
(12B9H)	Read/Write	R/W	R/W		W		1	W I o	
	リセット後	0 VREF	0 IDLE2モード時	0 "0" を書いて	0 "0" を書いて	0	0	0	0
	機能	印加制御 0: OFF 1: ON	0: 停止 1: 動作	ください。	ください。		アナログ入力	チャネル選択	
·								( ) P	
						アナロ・	グ入力チャネ	ル選択	
				A	DMOD0 <sc< td=""><td></td><td>\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \</td><td>)) 1</td><td></td></sc<>		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	)) 1	
						<i>(</i> + +	ネル	/ ( F + :	
				< ADC	H3:0>	固	定	<b>スキ</b>	ャン丿
					0000	1A.	10 AN	)	
					0001	, (At	M AN	0 → AN1	
					0010	1A		$0 \rightarrow AN1 \rightarrow$	AN2
					0011			/> \	AN2 → AN3
					0100	( A			AN2 → AN3
							$\rightarrow$ AN		()
					0101	/\ AN	15 AN	$0 \rightarrow AN1 \rightarrow$	AN2 → AN3
							$\rightarrow$ AN	4 → AN5	
					0110	AN AN	16 AN	$0 \rightarrow AN1 \rightarrow$	$AN2 \rightarrow AN3$
				(			$\rightarrow$ AN	$4 \rightarrow AN5 \rightarrow$	AN6
					0111	AN	17 ( / AN	$\rightarrow$ AN1 $\rightarrow$	$AN2 \rightarrow AN3$
				40			$\rightarrow$ AN	$4 \rightarrow AN5 \rightarrow$	AN6 → AN7
					1000	// AN	1		$AN2 \rightarrow AN3$
					$\vee$		$\rightarrow AN$	$ 4 \rightarrow AN5 \rightarrow$	$AN6 \rightarrow AN7$
							$\rightarrow$ AN		
				7	1001	/ AI			$AN2 \rightarrow AN3$
			( (	$\langle \rangle$	`				$AN6 \rightarrow AN7$
				<u> </u>				8 → AN9	
			(07)		1010	AN			AN2 → AN3
						$\rightarrow$			$AN6 \rightarrow AN7$
				_				$18 \rightarrow AN9 \rightarrow AN4$	
					1011	AN			$AN2 \rightarrow AN3$
									$AN6 \rightarrow AN7$ $AN10 \rightarrow AN11$
			$\supset$	1	100~1111			o → AN9 → しないでくだ	
		>			100~1111		設定し	フないとくだ	<u> </u>
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	N		_	$\supset$				
			_(						
^									
<		<b>川</b> .					モード時の動	作制御	<del></del> 1
			, (( )	))			<u>"</u>		
1						1 動	作		
						→ AD ⊐ :	ンバータ用基準	<b>準電圧印加</b> 制	]御
							FF		
						1 0			
						_ , 10			

注)AN11 端子は、ADTRG 入力端子と兼用になっています。このため ADMOD2<ADTRGE>="1"で ADTRG を使用している場合、ADMOD1<ADCH3:0>="1011"に設定しないでください。


図 3.14.3 AD コンバータのレジスタ (2)

**TOSHIBA** TMP92CM27

			Α	Dモードコ	ントロールレ	ジスタ 2			
		7	6	5	4	3	2	1	0
ADMOD2	Bit symbol	_	_	_	_	_	_	_	ADTRGE
(12BAH)	Read/Write								R/W
	リセット後				0				0
	機能			"0'	を書いてくださ	ι <b>ν</b> 。			AD 外部トリガ スタート制御 0:ディセーブル 1:イネーブル
						0	外部トリガ <i>ト</i> ディセーブ		<b>→</b> ! — ト制御。
						1	イネーブル		
^			<		$\Rightarrow$				

図 3.14.4 AD コンバータのレジスタ (3)


TOSHIBA TMP92CM27



- ビット5~1を読み出すと、常に"1"になります。
- ビット 0 は AD 変換格納フラグ<ADRxRF>です。AD 変換値が格納されると、"1"にセットされます。ど ちらかのレジスタ(ADREGxH, ADREGxL)をリード すると、"0"にクリアされます。

図 3.14.5 AD コンバータのレジスタ (4)

**TOSHIBA** TMP92CM27



変換値が格納されると、"1"にセットされます。ど ちらかのレジスタ(ADREGxH, ADREGxL)をリード すると、"0" にクリアされます。

図 3.14.6 AD コンバータのレジスタ (5)

# 3.14.2 動作説明

# (1) アナログ基準電圧

アナログ基準電圧の "High" レベル側を AVCC 端子に、 "Low" レベル側を AVSS 端子に印加します。AVCC-AVSS 間の基準電圧をストリング抵抗により 1024 等分し、アナログ入力電圧と比較判定を行うことにより、AD 変換を行います。

ADMOD1<VREFON>に"0"を書き込むことにより、AVCC-AVSS間のスイッチをOFFできます。なお、OFF している状態から AD 変換スタートをさせる場合は、必ず <VREFON>に"1"を書き込んだ後、内部基準電圧が安定するまでの  $3\mu$  s(システムクロック周波数 fc に関係ありません)待ち、ADMOD0<ADS>に"1"を書き込んでください。

#### (2) アナログ入力チャネルの選択

アナログ入力チャネルの選択は、ADコンバータの動作モードによって異なります。

- アナログ入力チャネルを固定で使用する場合 (ADMOD0<SCAN> = "0")
   ADMOD1<ADCH3~ADCH0>の設定により、アナログ入力 ANO~AN11 端子の中から 1 チャネルを選択します。
- アナログ入力チャネルをスキャンで使用する場合(ADMODO<SCAN> = "1")
   ADMOD1<ADCH3~ADCH0>の設定により、12種類のスキャンモードの中から1つのスキャンモードを選択します。

表 3.14.1に動作モード別のアナログ入力チャネルの選択を示します。

リセット後、ADMOD0<SCAN>は"0"に、ADMOD1<ADCH3~ADCH0>は"0000"に 初期化されますので、ANO 端子のチャネル固定入力が選択されます。なお、アナログ入力チャネルとして使用しない端子は、通常の入力ポートとして使用できます。

<adch3~0></adch3~0>	チャネル固定	チャネルスキャン
CADCI 15~02	<scan> = "0" &lt;</scan>	<scan> = "1"</scan>
0000	ANO	ANÓ
// 0001	AN1 ((//	$\bigwedge$ ANO $\rightarrow$ AN1
0010	AN2	$/$ AN0 $\rightarrow$ AN1 $\rightarrow$ AN2
0011	AN3	$AN0 \rightarrow AN1 \rightarrow AN2 \rightarrow AN3$
0100	AN4	$AN0 \rightarrow AN1 \rightarrow AN2 \rightarrow AN3$
		$\rightarrow$ AN4
	AN5	$AN0 \rightarrow AN1 \rightarrow AN2 \rightarrow AN3$
		$\rightarrow$ AN4 $\rightarrow$ AN5
0110	AN6	$AN0 \rightarrow AN1 \rightarrow AN2 \rightarrow AN3$
	AI.	$\rightarrow$ AN4 $\rightarrow$ AN5 $\rightarrow$ AN6
)) 0111	AN7	$AN0 \to AN1 \to AN2 \to AN3$
		$\rightarrow$ AN4 $\rightarrow$ AN5 $\rightarrow$ AN6 $\rightarrow$ AN7
1000	) ) AN8	$AN0 \to AN1 \to AN2 \to AN3$
		$\rightarrow$ AN4 $\rightarrow$ AN5 $\rightarrow$ AN6 $\rightarrow$ AN7
		→ AN8
1001	AN9	$AN0 \rightarrow AN1 \rightarrow AN2 \rightarrow AN3$
	~	$\rightarrow$ AN4 $\rightarrow$ AN5 $\rightarrow$ AN6 $\rightarrow$ AN7
		$\rightarrow$ AN8 $\rightarrow$ AN9
1010	AN10	$AN0 \to AN1 \to AN2 \to AN3$
		$\rightarrow$ AN4 $\rightarrow$ AN5 $\rightarrow$ AN6 $\rightarrow$ AN7
		$\rightarrow$ AN8 $\rightarrow$ AN9 $\rightarrow$ AN10
1011	AN11	$AN0 \rightarrow AN1 \rightarrow AN2 \rightarrow AN3$
		$\rightarrow$ AN4 $\rightarrow$ AN5 $\rightarrow$ AN6 $\rightarrow$ AN7
		$\rightarrow$ AN8 $\rightarrow$ AN9 $\rightarrow$ AN10 $\rightarrow$ AN11

表 3.14.1 アナログ入力チャネルの選択

#### (3) AD 変換開始

AD 変換は、ADMODO<ADS>あるいは ADMOD2<ADTRGE>に"1"を設定し、ADTRG 端子より立ち下がりエッジを入力することにより開始されます。AD 変換が開始されると、 AD 変換中を示す AD 変換 BUSY フラグ(ADMODO<ADBF>)が"1"にセットされます。また、AD 変換中に、ADTRG 端子に立ち下がりエッジを入力しても無視されます。

(4) AD 変換モードと AD 変換終了割り込み

AD変換には、4種類のモードが用意されています。

- チャネル固定シングル変換モード
- チャネルスキャンシングル変換モード
- チャネル固定リピート変換モード
- チャネルスキャンリピート変換モード

AD 変換モードの選択は、 ADMODO<REPEAT, SCAN>で行います。

AD 変換が終了すると、AD 変換終了割り込み INTAD の割り込み要求が発生します。また、AD 変換終了を示す ADMOD0<EOCF>が "1" にセットされます。

① チャネル固定シングル変換モード


ADMOD0<REPEAT, SCAN>に"00"を設定すると、チャネル固定シングル変換モードになります。

このモードでは、選択した 1 チャネルの変換を 1 回だけ行います。変換が終了した後、ADMOD0<EOCF>が "1" にセット、ADMOD0<ADBF>が "0" にクリアされ、INTAD の割り込み要求が発生します。

② チャネルスキャンシングル変換モード

ADMOD0<REPEAT, SCAN>に"01"を設定すると、チャネルスキャンシングル変換モードになります。

このモードでは、選択したスキャンチャネルの変換を 1 回だけ行います。変換が終了した後、ADMOD0<EOCF> が "1" にセット、ADMOD0<ADBF>が "0" にクリアされ、INTAD の割り込み要求が発生します。



#### ③ チャネル固定リピート変換モード

ADMOD0<REPEAT, SCAN>に"10"を設定すると、チャネル固定リピート変換モードになります。

このモードでは、選択した 1 チャネルの変換を繰り返し行います。変換が終了するごとに、ADMODO<EOCF>が "1" にセットされます。ADMODO<ADBF>は "0" にクリアされず "1" を保持します。INTAD の割り込み要求タイミングは ADMODO<ITMO>の設定により選択できます。

<ITM0>を "0" に設定すると AD 変換が 1 回終了するごとに割り込み要求が発生します。 <ITM0>を "1" に設定すると AD 変換が 4 回終了するごとに割り込み要求が発生します。

#### 4 チャネルスキャンリピート変換モード

ADMOD0<REPEAT, SCAN>に"11"を設定するとチャネルスキャンリピート変換モードになります。

このモードでは、選択したスキャンチャネルの変換を繰り返し行います。1回のスキャン変換が終了するごとに ADMODO<EOCF>が "1" にセットされ、INTAD 割り込み要求が発生します。ADMODO<ADBF>は "0" にクリアされずに "1" を保持します。

リピート変換モード(③, ④)の動作を停止させたい場合は、ADMODO<REPEAT>に"0"を書き込んでください。実行中の変換を終了した時点で、リピート変換モードは終了し、ADMODO<ADBF>は"0"にクリアされます。

ADMOD1<I2AD>= "0" の場合、IDLE2, IDLE1, STOP モードのいずれかのホールト状態へ移行すると、AD 変換中でも AD コンバータは直ちに動作を停止します。ホールト解除後、リピート変換モード(③, ④)では AD 変換を最初から開始します。シングル変換モード(①, ②)では、変換動作を再開しません(停止したままです)。

表 3.14.2 に AD 変換モードと割り込み要求の関係を示します。

ADMOD0 割り込み要求の発生 モード <REPEAT> <SCAN> <NTM0> チャネル固定 変換終了後 Χ 0 0 シングル変換モード チャネルスキャン スキャン変換終了後 Χ 0 1 シングル変換モード チャネル固定 1回変換するごとに 0 1 n リピート変換モード 4回変換するごとに 1 チャネルスキャン 1回のスキャン変換が Χ 1 1 リピート変換モード 終了するごとに

表 3.14.2 AD 変換モードと割り込み要求の関係

X: Don't care

#### (5) AD 変換時間

1 チャネルあたりの AD 変換ステートは、99 ステート(4.95 μs @ f<sub>svs</sub> ( 20 MHz) です。

### (6) AD 変換結果の格納と読み出し

AD 変換結果は、AD 変換結果上位/下位レジスタ(ADREG0H/L~ADREGBH/L)に格納されます(ADREG0H/L~ADREGBH/L は、読み出し専用のレジスタです)。

チャネル固定リピート変換モードではかつ ADMODO<ITMO>="1"の場合、AD 変換結果は、ADREG0H/L~ADREG3H/L へと順次格納されます。それ以外のモードでは、アナログ入力チャネル ANO, AN1, AN2, AN3, から AN11 の変換結果が、それぞれ ADREG0H/L, ADREG1H/L, ADREG2H/L, ADREG3H/L,から ADREGBH/L に格納されます。

表 3.14.3にアナログ入力チャネルと AD 変換結果レジスタの対応を示します。

アナログ入力	AD 変換結	果レジスタ		
チャネル (Port M / Port N)	右記以外の変換モード	チャネル固定リピート 変換モード (ADMODO <itm0>="1")</itm0>		
AN0	ADREG0H/L			
AN1	ADREG1H/L			
AN2	ADREG2H/L			
AN3	ADREG3H/L			
AN4	ADREG4H/L			
AN5	ADREG5H/L			
AN6	ADREG6H/L	ADRÈG0H/L ←		
AN7	ADREG7H/L	ADDECALL/I		
AN8	ADREG8H/L	ADRÉG1H/L		
AN9	ADREG9H/L	ADREG2H/L		
AN10	ADREGAH/L	↓ · · · =		
AN11	ADREGBH/L	ADREG3H/L		

表 3.14.3 アナログ入力チャネルと AD 変換結果レジスタの対応

AD 変換結果格納フラグ<ADRxRF>は、その AD 変換結果レジスタをリードしたかどうかを示しています。このフラグは、AD 変換結果レジスタに変換値が格納されると"1"にセットされ、どちらかの AD 変換結果レジスタ(ADREGxH, ADREGxL)を読み出すと"0"にクリアされます。

√また、AD 変換結果の読み出しに伴い、AD 変換終了フラグ ADMOD0<EOCF>は"0" にクリアされます。



### 設定例:

① AN3 端子のアナログ入力電圧を AD 変換し、AD 割り込み(INTAD)処理ルーチンで変換値を 2800H のメモリへ書き込む場合


```
メインルーチンでの設定
           7 6 5 4 3 2 1 0
\mathsf{INTEPAD} \leftarrow \mathsf{X} - - - \mathsf{X} + \mathsf{1} + \mathsf{0} + \mathsf{0}
                             INTAD をイネーブルにし、レベルを"4"に設定します。
ADMOD1 ← 1 1 0 0 0 0 1 1
                             アナログ入力チャネルを AN3 に設定します。
チャネル固定シングル変換モードで変換を開始します。
割り込みルーチンでの処理例
                             汎用レジスタWA(16ビット)へADREG3L, ADREG3Hの値を読
Γwα
        ← ADREG3H/L
                             み出します。
                             WAに読み出した内容を右へ6回シフトし、上位ビットに"0"
WA
        > > 6
                             を入れます。
(2800H)
                             2800H番地へWAの内容を書き込みます。
        \leftarrow \ \mathsf{WA}
```

② ANO~AN2の3端子のアナログ入力電圧をチャネルスキャンリピート変換モードでAD変換し続ける場合

```
      INTEPAD
      ← X - - - X 0 0 0
      NTAD を禁止します。

      ADMOD1
      ← 1 1 0 0 0 0 1 1 0
      アナログ入力チャネルを ANO~AN2 に設定します。

      ADMOD0
      ← X X 0 0 0 1 1 1
      チャネルスキャンリピート変換モードで変換を開始します。
```





### 3.15 デジタル/アナログコンバータ


2 チャネルの 8 ビット分解能 D/A コンバータを内蔵しており次のような特長をもっています。

- 8ビット分解能の D/A コンバータを 2 チャネル内蔵
- 各チャネルにはフルレンジ Buffer AMP を内蔵
- 各チャネルにコントロールレジスタにてスタンバイ設定可能

### 3.15.1 動作

コントロールレジスタ 0 DACnCNT0<OPn><REFONn>を"11"に設定して、出カレジスタ DACnREG に出力 CODE およびコントロールレジスタ 1 DACnCNT1<VALIDn>に"1"をライトすることにより、CODE に対応した出力電圧が出力端子 DAOUTn に現われます。<VALIDn>が設定されていない場合は、出力レジスタの値は DAOUTn に反映されません。したがって、CODE を更新する場合は必ず DACnREG で 8 ビットのデータが更新されたのちにDACnCNT1<VALIDn>を設定してください。<VALIDn>に"1"がライトされた時点で DACnREGのデータが 8 ビットデータとして DA コンバータへ取りこまれ CODE として認識されます。また、DACnCNT0<OPn>を"0"に設定することにより出力 DAOUTn は High-Z になります。DACnCNT0<REFONn>を"0"に設定することにより Irefをカットし、消費電流を削減することができます。なお、HALT 命令実行後も CODE に対応した出力電圧が出力端子 DAOUTn より出力されますので、HALT 命令実行前に DACnCNT0<OPn><REFONn>の設定が必要となります。図 3.15.1に D/A コンバータのブロック図を示します。

(注) DACnCNT0<OPn>に"1"をライト直後から DAOUT n より"1"が出力されます。その後、DACnREG で設定された値が DAOUTn より出力されます。






図 3.15.1 D/A コンバータのブロック図

コントロールレジスタ O DACOCNTO レジスタ

DAC0CNT0 (12E3H)

	7	6	5	4	3	2	1	0
Bit Symbol		H					REFON0	OP0
Read/Write	>		)				R/W	R/W
リセット後							0	0
機能		$\wedge$					0: Ref off	0: 出力 HZ
		$\mathcal{A}($					1: Ref on	1: 出力

コントロールレジスタ 0 DAC1CNT0 レジスタ

DAC1CNT0 (12E7H)

	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	6	5	4	3	2	1	0
Bit Symbol							REFON1	OP1
Read/Write							R/W	R/W
リセット後							0	0
機能							0: Ref off	0: 出力 HZ
							1: Ref on	1: 出力

### コントロールレジスタ 1 DAC0CNT1

DAC0CNT1 (12E1H)

	7	6	5	4	3	2	1	0
Bit Symbol	_	_	_	_				VALID0
Read/Write	R/W	R/W	R/W	R/W				W
リセット後	0	0	0	0				0
機能	"0" をライ	"0" をライ	"0" をライ	"0" をライ		>/		0: Don't
	トしてく	トしてく	トしてく	トしてく				care
	ださい	ださい	ださい	ださい			)*	1: 出力
						77		CODE
						// ))		有効

# 出カレジスタ DACOREG

DACOREG (12E0H)

	7	6	5	4	3	2		0
Bit Symbol	DAC07	DAC06	DAC05	DAC04	DAC03	DAC02	DAC01	DAC00
Read/Write		R/W						
リセット後	0	0	0	0//	) ) o	00	0	0
機能			/					

(注) デジタルデータ及び VALID の書き込みは必ず DACOREG→DACOCNT1 の順で行ってください。

# コントロールレジスタ 1 DAC1CNT1

DAC1CNT1 (12E5H)

	7	6	5	4	3	2	1	0
Bit Symbol	_	H	// -	-	eq			VALID1
Read/Write	R/W	R/W	// R/W	R/W	7			W
リセット後	0 /	0	0	Q				0
機能	"0" をライ	"0" をライ	"0"をライ	"0"をライ				0: Don't
	トレてく	FLT	トしてく	150				care
	ださい//	ださい	ださい	ださい				1:出力
	1) (		$(\alpha)$	^				CODE
								有効

### 出カレジスタ DAC1REG

DAC1REG (12E4H)

	7	6	5	4	3	2	1	0
Bit Symbol	DAC17	DAC16	DAC15	DAC14	DAC13	DAC12	DAC11	DAC10
Read/Write		41	R/W					
リセット後	0	0	0	0	0	0	0	0
機能	$\wedge$ ((							

(注) デジタルデータ及び VALID の書き込みは必ず DAC1REG→DAC1CNT1 の順で行ってください。

# 3.16 ウォッチドッグタイマ (暴走検出用タイマ)

暴走検出用のウォッチドッグタイマを内蔵しています。

ウォッチドッグタイマ (WDT) は、ノイズなどの原因により CPU が誤動作 (暴走) を始めた場合これを検出し、正常な状態に戻すことを目的としています。暴走を検出するとノンマスカブル割り込みを発生し CPU に知らせ、外部へはウォッチドッグタイマアウト端子 WDTOUT より"0"を出力し周辺装置へ暴走の検出を知らせます。

また、このウォッチドッグタイマアウトをリセット (チップ内部) へ接続することにより、強制的にリセット動作を行うことができます。

### 3.16.1 構成

図 3.16.1にウォッチドッグタイマのブロック図を示します。






図 3.16.1 ウォッチドッグタイマのブロック図

ウォッチドッグタイマは、システムクロック f<sub>SYS</sub> を入力クロックとする、22 段のバイナリカウンタで構成されています。バイナリカウンタの出力には 2<sup>15</sup>, 2<sup>17</sup>, 2<sup>19</sup> および 2<sup>21</sup> があります。このうちの 1 出力を WDMOD <WDTP1:0> で選択することにより、そのオーバフロー時に、図 3.16.2 で示すように、ウォッチドッグタイマ割り込みを発生し、また、ウォッチドッグタイマアウトを出力します。

ウォッチドッグタイマアウト端子(WDTOUT)は、ウォッチドッグタイマのオーバーフローにより"0"を出力するため、周辺装置のリセットを行うことも可能です。この"0"出力は、ウォッチドッグタイマのクリア(WDCR レジスタにクリアコード(4EH)をライト)により、"1"にセットされます。すなわち、通常モードの場合、クリアコードが WDCR レジスタに書かれるまで、WDTOUT 端子は"0"を出力し続けます。



また、オーバフロー時に、チップ自身をリセットすることも選択可能です。この場合、図 3.16.3 で示すように 22~29 システムクロック (17.6~23.2  $\mu$ s @  $f_{sys}$  = 20 MHz,) の期間、リセットを行います。



3.16.2 コントロールレジスタ

ウォッチドッグ タイマ (WDT) は、2 つのコントロールレジスタ (WDMOD, WDCR) によって制御されています。

- (1) ウォッチドッグタイマモードレジスタ (WDMOD)
- ①. ウォッチドッグ タイマ検出時間の設定 <WDTP1: 0>

暴走検出のためのウォッチドッグ タイマ割り込み時間を設定する 2 ビットのレジスタです。 リセット時 WDMOD <WDTP1:0> = "00"にイニシャライズされます。

ウォッチドッグ タイマの検出時間を図 3.16.4 に示します。

②. ウォッチドッグタイマイネーブル/ディセーブル制御レジスタ<WDTE>

リセット時 WDMOD <WDTE> = "1" にイニシャライズされますので、ウォッチドッグ タイマはイネーブルになっています。ディセーブルにするには、このビットを"0" にクリアするとともに WDCR レジスタにディセーブル コード (B1H) を書き込む必要があります。この二重設定のため、暴走によるウォッチドッグ タイマのディセーブルが発生し難くなっています。

逆にディセーブル状態からイネーブル状態に戻す場合は、<WDTE>ビットを "1" にセットするだけでイネーブルとなります。

③. ウォッチドッグタイマアウトのリセット接続<RESCR>

暴走検出により自分自身をリセットするか否かを設定するレジスタです。リセット時 WDMOD <RESCR>= "0" に初期化されますので、ウォッチドッグタイマアウト出力によるリセットは行われません。

(2) ウォッチドッグタイマコントロールレジスタ (WDCR)

ウォッチドッグタイマ機能のディセーブルおよびバイナリカウンタのクリアを制御するレジスタです。

ディセーブル制御

WDMOD <WDTE> を "0" にクリアしたあと、この WDCR レジスタにディセーブル コード (B1H) を書き込むとウォッチドッグ タイマをディセーブルにすることができます。

WDMOD  $\leftarrow$  0 - - - - - - WDMOD<WDTE> を "0"にクリアします。 WDCR  $\leftarrow$  1 0 1 1 0 0 0 1 ディセーブルコード (B1H)を書き込みます。

イネーブル制御

WDMOD<WDTE>を"1"に設定します。

ウォッチドッグタイマのクリア制御

WDCR レジスタにクリア コード (4EH) を書き込むと、バイナリカウンタはクリアされ、再カウントします。

WDCR  $\leftarrow 0 \ 1 \ 0 \ 1 \ 1 \ 1 \ 0$  クリアコード (4EH)を書き込みます。

**TOSHIBA** 

		7	6	5	4	3	2	1	0		
	bit symbol	WDTE	WDTP1	WDTP0	=	-	I2WDT	RESCR	-		
WDMOD	Read/Write		R/W				R/	W			
(1300H)	リセット後	1	0	0	0	0	0	0	0		
( 222 )	機能	WDT 制御 1: 許可	検出時間選択 00: 2 <sup>15</sup> /f <sub>SYS</sub> 01: 2 <sup>17</sup> /f <sub>SYS</sub> 10: 2 <sup>19</sup> /f <sub>SYS</sub> 11: 2 <sup>21</sup> /f <sub>SYS</sub>		"0"をライ トしてく ださい。	"0"をライトしてください。	IDLE2 0: 停止 1: 動作	1:リセット 端子にウ ォッチド ッグタイ マアウト	"0"をライトしてください。		
							( ( / / ) )	自身を接			
								<b>続</b>			
						-	<del></del>				
						<u> </u>	チドッグタイ <sup>・</sup>	ファウト制御			
						0 -	<u> </u>	4 ) . V . V .			
							Connects WDT	out to a rese	et		
								7//			
						IDLE2	新御 事止	70/			
				<			协作	)			
								/			
			<b></b> -	ウォッチド	ッグタイマ検	出時間	(//)	@ fo	c = 40MHz		
				ギア値	> /	Watch Dog Timer 検出時間					
				<gear2:0< td=""><td>)&gt;</td><td></td><td>WDMOD<wd< td=""><td>TP1:0&gt; 10</td><td>11</td></wd<></td></gear2:0<>	)>		WDMOD <wd< td=""><td>TP1:0&gt; 10</td><td>11</td></wd<>	TP1:0> 10	11		
			(\(\frac{\tau}{\tau}\)	000 (fc)	1.638		/	6.214 ms	104.857 ms		
			_	000 (fc) 001 (fc/2)	3/277			2.429 ms	209.715 ms		
			///	010 (fc/ <sub>4</sub> )	6.554			04.857 ms	419.430 ms		
			\ \ \	011 (fc/8)	13.10			9.715 ms	838.860 ms		
				100 (fc/ <sub>16</sub> )	26.21	<b>\</b>		9.430 ms	1.677 s		
			<u> </u>	(	77/^	/					
			$\supset$		$\langle \rangle \rangle$	ウォッチト	<sup>、</sup> ッグタイマイ	ネーブル/ディ	ィセーブル制御		
		/ \					禁止(ディセー				
							午可(イネーブ				
						<u> </u>					
	7/	( ) 図:	3.16.4 ウォ	ッチドッ	グタイマモ	ードレジ	スタ				
			3.10.1	,,,,		. , , ,	~ ~				
	()			>							
				*							

WDCR (1301H)

	7	6	5	4	3	2	1	0		
Bit symbol				=	-					
Read/Write		W								
リセット後				=	=					
機能	B1H: WDT ディセーブルコード 4EH: WDT クリアコード									
						- ( (				

→ WDT ディセーブル/クリア制御

Втн	ディセーブル
4EH	クリアコード
その他	Don't care



### 3.16.3 動作説明

ウォッチドッグタイマは、WDMOD <WDTP1,0> レジスタで設定された検出時間後に割り込み INTWD を発生させ、ウォッチドッグタイマアウト端子(WDTOUT)より"L"レベルを出力させるタイ マです。ソフトウエア (命令) でウォッチドッグタイマ用のバイナリカウンタを INTWD 割り込みが 発生する前にゼロクリアすることが必要です。もし、CPU がノイズなどの原因で誤動作 (暴走) し バイナリカウンタをクリアする命令を実行しなければ、バイナリカウンタはオーバフローし、 INTWD 割り込みが発生します。CPU は INTWD 割り込みにより誤動作 (暴走) が発生したことを知 り、誤動作(暴走)対策プログラムにより正常な状態に戻すことができます。またウォッチドッグタ イマアウト端子を周辺装置のリセット等へ接続することにより、CPUの誤動作(暴走)に対処するこ とができます。

ウォッチドッグタイマは、リセット解除後ただちに動作を開始します。

また、IDLE1 モードおよび STOP モード中のウォッチドッグタイマはリセットされ停止していま す。バス開放中(BUSAK = "L")は、カウントを続けます。

IDLE2 モードでは、WDMOD < I2WDT> の設定に依存します。必要に応じて、IDLE2 モードに入 る前に WDMOD <I2WDT> を設定してください。

例: ① バイナリカウンタをクリアします。.

WDCR  $\leftarrow 0.1.0.0.1.1.1.0$ クリアコード (4EH)を書き込みます。

② ウォッチドッグタイマ検出時間を 2<sup>17</sup>/ f<sub>sys</sub>に設定します。

 $\mathsf{WDMOD} \quad \leftarrow \ 1 \ \ 0 \ \ 1 \ \ \mathsf{X} \ \ 0 \ \ \text{-} \ \ \text{-} \ \ \text{-}$ 

③ ウォッチドッグタイマをディセーブルします。

WDMOD  $\leftarrow$  0 - - X 0 -

<WDTE> ビットを 0 にクリアします。

 $\leftarrow 1 \ 0 \ 1 \ 1 \ 0 \ 0 \ 0 \ 1$ ディセーブルコード(B1H)を書き込みます。 WDCR



92CM27-370

### 3.17 外部バス開放機能

外部にバスマスタを接続可能な外部バス開放機能をもっています。

バス開放要求(BUSRQ)、バス開放応答(BUSAK)端子は、ポート 86,87 端子にアサインされており P8CR,P8FC レジスタに設定することにより有効になります。

図3.17.1 に動作タイミング例を示します。なお、BUSRQ 端子に"0"を入力後、バス開放する(BUSAK を"0"にする)までの時間は、その時に CPU が実行している命令に依存して異なります。




図 3.17.1 バス開放機能の動作タイミング例

#### 3.17.1 被開放端子

CPU は、外部バス開放要求を受付けると次のバス起動は行なわずに、BUSAK 端子を"0"にし外部にバスを開放します。この際に開放される端子には図3.17.1 に示すように A,B,C,D の4種類のタイプがあり ハイインピーダンス(HZ)にする直前の動作が異なります(注 1)。 表3.17.1 にタイプ別の対応端子を示します。いずれの端子もポート設定により、その機能に設定されている場合にのみ被開放端子となります。よって出力ポートなどに設定されている場合には被開放端子とならず、前の状態を保持します。


表3.17.1 被開放端子

	タ	HZにする	対象機能(端子名)
	1	直前の動作	
	プヘク	<u> </u>	
,	À	"1"をドライブ	A23-A16(R67-P60), A15-A8, A7-A0,
			CS0 (P80), CS1 (P81), CS2 (P82), CS3 (P83), SDCS (P83),
(			CS4 (P84), CS5 (P85), SDWE (P90), SDRAS (P91),
			SDCAS (P92), SDLLDQM(P93), SDLUDQM(P94), SDCLK(P96)
_	В	"1"をドライブ	RD, WRLL (P71), WRLU (P72), R/W (P73),
>			SRWR (P74), SRLLB (P75), SRLUB (P76)
,	С	"0"をドライブ	SDCKE(P95)
	D	何もしない	D15-D8(P17-P10), D7-D0

注 1 : バス開放時、RD, WRLL (P71), WRLU (P72), R/W (P73), SRWR (P74), SRLLB (P75), SRLUB (P76)端子の出力バッファはオフされていますが、プルアップが ON された状態になり、ハイインピーダンス (HZ)になりません。

#### 3.17.2 接続例

図3.17.2に接続例を示します。



バス開放中の内蔵 I/O の動作

### 3.17.3 注意事項

外部バス開放機能を使用する上での制限事項を以下に示します。

- 1) SDRAMコントローラとの併用禁止 SDRAMC は基本的には使用禁止としますが、外部バスマスタも SDRAM を使用する場合は バス開放要求前に SDRAM を SR(セルフリフレッシュ)状態にし、バス開放終了後に SR 状態を 解除して使用してください。その際には、汎用ポートなどによるハンドシェークによりお互い の状況を確認するようにしてください。
- 2) スタンバイモードの対応 本機能を受付け可能な状態は、CPU が動作している状態、および IDLE2 モード中のみです。 IDLE1,STOP 態中では受付けません(バス開放要求を無視します)。
- 3) 内蔵リソースのアクセス不可 外部バスマスタは、本製品の内蔵メモリ、内蔵 I/O はアクセスできません。
  - バス開放中、内蔵 I/O は動作を継続しますので注意してください。特にウォッチドッグタイマは、バス開放時間を考慮して暴走検出時間を設定してください。

# 4. 電気的特性


# 4.1 最大定格

項目	記号	定格	単位
電源電圧	VCC	-0.5 to 4.0	\ \
入力電圧	VIN	-0.5~VCC+0.5	V
出力電流(1 端子当り)	IOL	2	(mA)
出力電流(1 端子当り)	IOH	-2	mA
出力電流 (合計)	ΣΙΟΙ	80 ( (	/mA
出力電流 (合計)	ΣΙΟΗ	-80	mA
消費電力 (Ta=85°C)	P <sub>D</sub>	600	mW
はんだ付け温度(10s)	TSOLDER	260	ပ
保存温度	T <sub>STG</sub>	-65~150	င္
動作温度	TOPR	-40~85	င္္က

注意: 最大定格とは瞬時たりとも超えてはならない規格であり、どの1つの項目も超える 事ができない規格です。最大定格を超えると、破壊や劣化の原因となり、破裂・燃 焼による傷害を負うことがあります。従って、必ず最大定格を超えないように、応 用機器の設計を行ってください。

鉛フリー品(G付製品)へのはんだ濡れ性についての注意事項

試験項目	試験条件	備考
はんだ付け性	230℃ 5 秒間 1 回 R タイプフラックス使用(鉛はんだ使用時)	フォーミングまでの半田付着率
	245°C 5秒間1回Rタイプフラックス使用(鉛フリーはんだ使用時)	95%を良品とする



**TOSHIBA** 

# 4.2 DC 電気的特性

 $VCC = 3.3 \pm 0.3 V / X1 = 4 \sim 40 MHz / Ta = -40 \sim 85 ^{\circ}C$ 

記号	項目	最小	標準	最大	単位	条件
VCC	電源電圧 (DVCC=AVCC=DAVCC) (DVSS=AVSS=DAVSS=0V)	3.0		3.6	V	X1 = 6 ~ 10MHz(PLL 使用時) X1 = 4 ~ 40MHz(PLL 未使用時)
VIL0	低レベル入力電圧 D0 ~ D7 P10 ~ P17(D8 ~ 15)			0.6	6	
VIL1	低レベル入力電圧 PC0 ~ PC1, PC3 ~ PC4, PD0, PL4			0.3 × VCC		<i>○</i> )
VIL2	低レベル入力電圧 P71 ~ P77, P86, P87, PA0 ~ PA5, PC2, PC5, PD1 ~ PD5, PF0 ~ PF7, PJ0 ~ PJ7, PK0 ~ PK7, PL0 ~ PL3, PL5 ~ PL7, PM0 ~ PM7, PN0 ~ PN3, NMI, RESET	-0.3	(	0.25 × VCC	)) >>	
VIL3	低レベル入力電圧 AM0 ~ AM1			0.3		
VIL4	低レベル入力電圧 X1			0.2 × VCC		(2)
VIH0	高レベル入力電圧 D0~D7 P10~P17(D8~15)	2.0				
VIH1	高レベル入力電圧 PC0~PC1, PC3~PC4, PD0, PL4	0.7 × VCC	>			
VIH2	高レベル入力電圧 P71~P77, P86, P87, PA0~PA5, PC2, PC5, PD1~PD5, PF0~PE7, PJ0~PJ7, PK0~PK7, PL0~PL3, PL5~PL7, PM0~PM7, PN0~PN3, NMI, RESET	0.75 × VCC		VCG+0.3	V	
VIH3	高レベル入力電圧 AM0 ~ AM1	VCC - 0.3				
VIH4	高レベル入力電圧 X1	0.8 × VCC				

記号	項目	最小	標準	最大	単位	条件
VOL	低レベル出力電圧			0.45		IOL = 1.6mA
VOL2	低レベル出力電圧 PC0 ~ PC1, PC3 ~ PC4			0.45	V	IOL = 3.0mA
VOH	高レベル出力電圧	2.4				IOH = –400 μ A
ILI	入力リーク電流		0.02	±5	μΑ	$0.0 \le Vin \le VCC$
ILO	出カリーク電流		0.05	±10	μΑ	$0.2 \leq \text{Vin} \leq \text{VCC} - 0.2\text{V}$
VSTOP	パワーダウン電圧 (@STOP, RAM バックアップ)	1.8		3.6	٧	$VIL2 = 0.2 \times VCC,$ $VIH2 = 0.8 \times VCC$
RRST	RESET 端子 プルアップ抵抗					
RKH	プログラマブル プルアップ抵抗 P70~P72, P74~P76	80		500	KΩ	
CIO	端子容量			10	pF	fc= 1 MHz
VTH	シュミット幅 P71~P77, P86, P87, PA0~PA5, PC2, PC5, PD1~PD5, PF0~PF7, PJ0~PJ7, PK0~PK7, PL0~PL3, PL5~PL7, PM0~PM7, PN0~PN3, NMI, RESET	0.4	1.0			
VTH2	シュミット幅 PC0~PC1, PC3~PC4	0.2	~(		V	
	NORMAL (注 2)		50.0	60.0		
ICC	IDLE2		25.0	31.5	mA (	VCC=3.6V, fc=40MHz(fsys=20MHz)
100	IDLE1		7.5	11.5		
	STOP	<1	0.2	50//	μΑ	VCC=3.6V

(注 1): Typ 値は特に指定のない限り Ta = 25°C、Vcc = 3.3 V の値です。

(注 2): ICC NORMAL の測定条件:

全て動作、バス端子の CL=30pF、バス以外の出力端子は開放、入力端子はレベル固定。



# 4.3 AC 電気的特性

# 4.3.1 基本バスサイクル

リードサイクル

VCC =  $3.3 \pm 0.3$ V / fc =  $4 \sim 40$ MHz / Ta =  $-40 \sim 85$ °C

	-7.0	F	計算	章式	fc=40MHz	fc=27MHz	W / I
No.	項目	記号	Min	Max	fsys=20MHz	fsys=13.5MHz	単位
1	発振周期 (X1/X2)	tosc	25	250	25	37.0	
2	システムクロック周期 (=T)	t <sub>CYC</sub>	50	500	50	74.0	
3	SDCLK 低レベルパルス幅	$t_{\sf CL}$	0.5T – 15		10	22	
4	SDCLK 高レベルパルス幅	t <sub>CH</sub>	0.5T – 15	^	(/10\	22	
5-1	A0 ~ A23 有効 → D0 ~ D15 入力 @ 0 ウェイト	t <sub>AD</sub>		2.0T - 50	50		
5-2	A0~A23 有効 → D0~D15 入力 @ 1 ウェイト	t <sub>AD3</sub>		3.0T – 50	100		
6-1	RD 立ち下がり → D0~D15 入力 @ 0 ウェイト	t <sub>RD</sub>		1.5T – 45	> 30	66	
6-2	RD 立ち下がり → D0~D15 入力 @ 1 ウェイト	t <sub>RD3</sub>		2.5T – 45	80	140	ns
7-1	RD 低レベルパルス幅 @0ウェイト	t <sub>RR</sub>	1.5T = 20		55	91	
7-2	RD 低レベルパルス幅 @ 1 ウェイト	t <sub>RR3</sub>	2.5T - 20		105	165	
8	A0~A23 有効 → $\overline{ m RD}$ 立ち下がり	t <sub>AR</sub>	0.5T - 20		5	17	
9	RD 立ち下がり → SDCLK 立ち上がり	t <sub>RK</sub>	0.5T – 20		5	17	
10	A0 ~ A23 有効 → D0 ~ D15 保持	t <sub>HA</sub>	0		$7/\sqrt{0}$	0	
11	$\overline{ m RD}$ 立ち上がり $ ightarrow$ D0 ~ D15 保持	t <sub>HR</sub>	0		/ <u>/</u> )b	0	
12	WAIT セットアップ時間	$t_{\tau \kappa}$	20		20	20	
13	WAIT ホールド時間	t <sub>KT</sub>	5		5	5	
14	SRAM 用データバイト制御アクセス時間	t <sub>SBA</sub>		1.5T - 45	40	66	
15	RD 高レベルパルス幅	t <sub>RRH</sub>	0.5T – 15	~ //	10	22	

### ライトサイクル


 $VCC = 3.3 \pm 0.3 \text{V / fc} = 4 \sim 40 \text{MHz / Ta} = -40 \sim 85^{\circ}\text{C}$ 

No.	項目	記号(	計算	I	fc=40MHz	fc=27MHz	単位
			(//Min)	Max	fsys=20MHz	fsys=13.5MHz	
16-1	D0 ~ D15 有 <u>効</u> → WRxx 立ち上がり @ 0WAIT	t <sub>DW</sub>	1.25T – 35		27.5	57.5	
16-2	D0 ~ D15 有 <u>効</u> → WRxx 立ち上がり @ 1WAIT	t <sub>DW3</sub>	2.25T – 35		77.5	131.5	
17-1	WRxx 低レベルパルス幅 @ 0WAIT	t <sub>ww</sub>	1.25T – 30		32.5	62.5	
17-2	WRxx 低レベルパルス幅 @ 1WAIT	t <sub>ww3</sub>	2.25T - 30		82.5	136.5	
18	A0~A23 有効 → WR 立ち下がり	t <sub>AW</sub>	0.5T – 20		5	17	
19	WRxx 立ち木がり → SDCLK 立ち上がり	t <sub>wk</sub>	0.5T – 20		5	17	
20	WRxx 立ち上がり →A0~A23 保持	$t_{WA}$	0.25T – 5		7.5	13.5	ns
21	WRxx 立ち上がり → D0~ D15 保持	$t_{WD}$	0.25T – 5		7.5	13.5	
22	RD 立ち上がり → D0~D15 出力	t <sub>RDO</sub>	0.5T – 5		20		
23	SRAM 用ライトパルス幅	t <sub>SWP</sub>	1.25T - 30		32.5	62.5	
24	SRAM データバイト制御 ~ ライト終了時間	t <sub>SBW</sub>	1.25T – 30		32.5	62.5	
25	SRAM 用アドレスセットアップ時間	t <sub>SAS</sub>	0.5T – 20		5	17	
26	SRAM 用ライトリカバリ時間	t <sub>swr</sub>	0.25T – 5		7.5	13.5	
27	SRAM 用データセットアップ時間	t <sub>SDS</sub>	1.25T – 35		27.5	57.5	
28	SRAM 用データ保持時間	t <sub>SDH</sub>	0.25T – 5		7.5	13.5	

AC 測定条件


●出力レベル : High = 0.7Vcc, Low = 0.3Vcc, CL = 50pF ●入力レベル : High = 0.9Vcc, Low = 0.1Vcc

# (1) リードサイクル (0 wait, fc=f\_OSCH, f\_FPH=fc/1)




注: X1 入力信号と、他の信号の間の位相関係は未定義です。また、上記のタイミングチャートは一例を示します。


# (2) ライトサイクル (0 wait, fc= $f_{OSCH}$ , $f_{FPH}$ =fc/1)




注: X1 入力信号と、他の信号の間の位相関係は未定義です。また、上記のタイミングチャートは一例を示します。

92CM27-378 2005-04-12





# (4) ライトサイクル (1 wait,fc= $f_{OSCH}$ , $f_{FPH}$ =fc/1)



# 4.3.2 ページ ROM リードサイクル


# (1) Page ROM Read Cycle (3-2-2-2 mode)

No	記号	項目	計算式		40MHz	27MHz	単位
			Min	Max			
1	t <sub>CYC</sub>	System Clock Period (=T)	50	166.7	50	74	
2	t <sub>AD2</sub>	A0,A1 → D0 ~ D15 入力		2.0T - 50	50	98	
3	t <sub>AD3</sub>	A2~A23 → D0~D15 入力		3.0T – 50	(100/	172	ns
4	t <sub>RD3</sub>	RD 立ち下がり → D0 ~ D15 入力		2.5T – 45	80	140	115
5	t <sub>HA</sub>	A0~A23 無効 → D0~D15 保持	0		0	0	
6	t <sub>HR</sub>	RD 立ち上がり → D0 ~ D15 保持	0		6	0	

AC 条件

●出力: High = 0.7Vcc, Low = 0.3Vcc, CL = 50pF

●入力: High = 0.9Vcc, Low = 0.1Vcc



# 4.3.3 SDRAM コントローラ AC 電気的特性

No	記号	項目	計算式	ŧ	40MHz	27MHz	単位
			Min	Max			
1	t <sub>RC</sub>	Ref/Active to Ref/Active Command	2T		100	148	
		Period					
2	t <sub>RAS</sub>	Active to Precharge Command Period	2T	12210	100	148	
3	t <sub>RCD</sub>	Active to Read/Write Command Delay	Т		50	74	
		Time			$(\mathbb{Z}/\mathbb{S})$		
4	$t_{RP}$	Precharge to Active Command Period	Т		50	74	
5	t <sub>RRD</sub>	Active to Active Command Period	3T	(	150	222	
6	$t_{WR}$	Write Recovery Time(CL*=2)	Т		50	74	
7	t <sub>CK</sub>	CLK Cycle Time(CL*=2)	Т	4	50	74	
8	t <sub>CH</sub>	CLK High Level Width	0.5T-15	77/	10	22	
9	t <sub>CL</sub>	CLK Low Level Width	0.5T-15	()	⟨10 (	22	ns
10	t <sub>AC</sub>	Access Time from CLK(CL*=2)		T-30 20		44	
11	t <sub>OH</sub>	Output Data Hold Time	0	<b>&gt;</b>	0	0	
12	t <sub>DS</sub>	Data-in Set-up Time	0.5T-10		15	27	
13	t <sub>DH</sub>	Data-in Hold Time	T-15		()/35	59	
14	t <sub>AS</sub>	Address Set-up Time	0.75T-30		7.5	25.5	
15	t <sub>AH</sub>	Address Hold Time	0.25T-9		3.5	9.5	
16	t <sub>cks</sub>	CKE Set-up Time	0.5T-15		// 10	22	
17	t <sub>CMS</sub>	Command Set-up Time	0.5T-15		10	22	<b>   </b>
18	t <sub>CMH</sub>	Command Hold Time	0.5T-15		10	22	<b>   </b>
19	t <sub>RSC</sub>	Mode Register Set Cycle Time	T		50	74	


\*CL は CAS レイテンシイを示しています。

AC 測定条件


- ・ 出力レベル: High = 0.7 Vcc, Low = 0.3 Vcc, CL = 50 pF
- ・ 入力レベル: High = 0.9 Vcc, Low = 0.1 Vcc.




# (1) SDRAM リードタイミング(CPU アクセス)




# (2) SDRAM ライトタイミング(CPU アクセス)




# (3) SDRAM バーストリードタイミング(バーストサイクル開始)



# (4) SDRAM バーストリードタイミング(バーストタイミング終了)




(5) SDRAM 初期化タイミング



**TOSHIBA** 

# (6) SDRAM リフレッシュタイミング




# 4.3.4 シリアルチャネルタイミング

### (1) SCLK 入力モード(I/O インターフェースモード)

項目	記号	計算3	計算式		fc=40MHz fsys=20MHz		fc=27MHz fsys=13.5MHz	
	·	Min	Max	Min	Max	Min	Max	
SCLK 周期(プログラマブル)	t <sub>SCY</sub>	16X		0.4		0.59		μs
出力データ → SCLK 立ち上がり/立ち下がり	t <sub>oss</sub>	t <sub>SCY</sub> /2-4X-90	_	10		58		
SCLK 立ち上がり/立ち下がり → 出力データ保持	t <sub>ohs</sub>	t <sub>SCY</sub> /2+2X+0		250		370		
SCLK 立ち上がり/立ち下がり → 入力データ保持	t <sub>HSR</sub>	3X+10		85	>	121		ns
SCLK 立ち上がり/立ち下がり → 入力データ有効	t <sub>SRD</sub>		t <sub>scy</sub> -0		400		592	
入力データ有効 → SCLK 立ち上がり/立ち下がり	t <sub>RDS</sub>	0		> o <	, (	0	>	

# (2) SCLK 出力モード(I/O インターフェースモード)

			fc=40MHz			7MHz	単位	
項目	記号		$\searrow$	fsys=2	fsys=20MHz		fsys=13.5MHz	
		Min	Max	Min	Max	Min	Max	
SCLK 周期(プログラマブル)	t <sub>scy</sub>	16X	8192X	0.4	204	0.59	303	μs
出力データ → SCLK 立ち上がり/立ち下がり	toss	t <sub>scy</sub> /2-40		160		256		
SCLK 立ち上がり/立ち下がり → 出力データ保持	tons	t <sub>SCY</sub> /2-40		160		256		
SCLK 立ち上がり/立ち下がり → 入力データ保持	t <sub>HSR</sub>	0		0		0		ns
SCLK 立ち上がり/立ち下がり → 入力データ有効	tsrd		t <sub>SCY</sub> -1X-180		195		375	
入力データ有効 → SCLK 立ち上がり/立ち下がり	t <sub>RDS</sub>	1X+180		205		217		



### 4.3.5 割り込み動作

項目	記号	計算式		fc=40MHz fsys=20MHz		fc=27MHz fsys=13.5MHz		単位
		Min	Max	Min	Max	Min	Max	
INT0~INTB, NMI 低レベルパルス幅	t <sub>INTAL</sub>	4T+40		240		336		ns
INT0~INTB, NMI 高レベルパルス幅	t <sub>INTAH</sub>	4T+40		240		336		115

### 4.3.6 AD 変換特性

記号	項目	Min	Тур	Max	単位
AVCC	AD コンバータ電源供給電圧	vce	vcc &	vcc	
AVSS	AD コンバータ GND	vss	Vss	Vss	V
AVIN	アナログ入力電圧	AVSS		AVCC	
E⊤	総合誤差		±1.0	±4.0	LSB
LT	(量子化誤差 ±0.5LSB 含む)		¥1.0	14.0	LOB

- 注 2) 最低動作周波数について

AD コンバータの動作は、クロックギアで選択されたクロックの周波数が4 MHz 以上で保証します。

注3) AVCC 端子より流れる電源電流は、VCC 端子の電源電流 (lcc) に含みます。

# 4.3.7 DA 変換特性

記号	項目	条件	Min	Тур	Max	単位
DAOUT	出力電圧範囲	RL = 3.6 KΩ	DAVSS+0.3		DAVCC-0.3	V
E <sub>T</sub>	総合誤差	RL = 3.6 KΩ		±1.0	±4.0	LSB
RL	抵抗性負荷	DAVSS+0.3 ≦ DAOUT ≦ DAVCC-0.3	3.6			ΚΩ

- 注 2) DAVCC 端子に流れる電源電流は、VCC 端子の電源電流(Icc)に含みます。

4.3.8 イベントカウンタ(TA0IN, TA2IN, TA4IN, TA6IN, TB0IN0, TB0IN1, TB1IN0, TB1IN1, TB2IN0, TB2IN1, TB3IN0, TB3IN1 )

項目	記号	計算	拿式	fc = 40 fsys = 2		fc = 27MHz fsys = 13.5MHz		単
		Min	Max	Min	Max	Min	Max	位
クロックサイクル	$t_{VCK}$	8X+100		300		396		ns
低レベルクロック幅	$t_{VCKL}$	4X+40		140		188		ns
高レベルクロック幅	t <sub>VCKH</sub>	4X+40		140		188		ns

(注) 表中の「X」は、クロック  $f_{\text{FPH}}$  の周期を示します。  $f_{\text{FPH}}$  の周期は、CPU コアで使用されるシステム クロック  $f_{\text{SYS}}$  周期の 1/2 です。 クロック  $f_{\text{FPH}}$  の周期は、クロックギアの設定に依存します。


### 4.3.9 高速 SIO タイミング

記号	項目	計算	迁	40 MHz	36 MHz	27MHz	単位
配力	模口	Min Max		40 1011 12	30 IVII 12	27 1011 12	丰位
f <sub>PP</sub>	HSCLK 周波数 (= 1/X)		10	10	9	6.75	MHz
t <sub>r</sub>	HSCLK 立ち上がり時間		8	8	8	8	
t <sub>f</sub>	HSCLK 立ち下がり時間		8	8	8 <	8	
t <sub>WL</sub>	HSCLK 低レベルパルス幅	0.5X-8		42	47	66	
$t_{WH}$	HSCLK 高レベルパルス幅	0.5X-16		34	39	58	
t <sub>ODS1</sub>	出力データ有効 → HSCLK 立ち上がり	0.5X-18		32	37	56	
t <sub>ODS2</sub>	出力データ有効 → HSCLK 立ち下がり	0.5X-23		27	32	51	ns
todh	HSCLK 立ち上がり/立ち下がり → 出力データ保持	0.5X-10		40	45	64	
t <sub>IDS</sub>	入力データ有効 → HSCLK 立ち上がり/立ち下がり	0X+20		20	20	20	
t <sub>IDH</sub>	HSCLK 立ち上がり/立ち下がり → 入力データ保持	0X+5		5	5	5	


AC 測定条件

出力レベル : High = 0.7 VCC, Low = 0.2 VCC, CL = 25 pF

入力レベル : High = 0.9 VCC, Low = 0.1 VCC




### 4.3.10 バスリクエスト/バスアクノリッジ



		計算	算式 \	fc=40	MHz	
項目	記号			fsys=2	20MHz	単位
		Min	Max	Min	Max	
BUSAK 立ち下がりまでのフローティ		60	30	.0	30	ns
ング時間	t <sub>ABA</sub>			< ?>	30/	))
BUSAK 立ち上がりからのフローティ	+	0	30		30	7
ング時間	t <sub>BAA</sub>		30	0/	30	ns

- 注 1) BUSRQ を "Low" にしてバスの解放を要求したとき、それ以前のバスサイクルがウェイト動作により終了していないときは、そのウェイトが解除されるまで、バスは解放されません。
- 注 2) この破線は、出力バッファが OFF になっていることだけを示しています。信号レベルが中間 電位になることを示すものではありません。バス解放直後は、外部の負荷容量により、バス解放直前の信号レベルをダイナミックに保持しています。そのため、外付け抵抗などでバス解放 中の信号レベルを確定させるときは、バス解放直後、外部の負荷容量により、信号レベルの確 定が遅れ (CR の時定数) ますので、そのことを考慮した設計が必要です。内蔵のプログラマブルプルアップ/プルダウン抵抗は、内部信号の状態に応じて、働き続けています。



# 5 特殊機能レジスター覧表

特殊機能レジスタ(SFR: Special Function Register)とは、入出力ポートおよび周辺部のコントロール レジスタで、000000H~001FFFHの8Kバイトのアドレス空間に割り付けられています。

(1) 入出カポート

(2) 割り込み制御

(3) DMA コントローラ

(4) メモリコントローラ

(5) クロック制御 / PLL

(6) SDRAM コントローラ

(7) 8 ビットタイマ

(8) 16 ビットタイマ

(9) パターンジェネレータ

(10) 高速シリアルチャネル

(11) UART/シリアルチャネル

(12) I<sup>2</sup>CBUS/シリアルチャネル

(13) AD コンバータ

(14) DA コンバータ

(15) ウォッチドッグタイマ

(16) キーオンウェイクアップ

#### 表の構成

シンボル	名称	アドレス 7 6 1 0
		シンボル Read/Write  ・ リセット時の初期値  ・ 備考

注意 1: 表中の"RMW 禁"は、リードモディファイライト形式の命令をそのレジスタに対して使用禁止であることを示します。

例)P1CR レジスタの bit 0 のみを"1"にしたい場合、通常は"SET 0,(0006H)"ですが、 このレジスタは"RMW 禁"のため、"LD"(転送)命令にて 8 ビットレジスタに対して 書き込む必要があります。

### 記号の意味

R/W

: リード/ライト可能

R

:リードのみ可能

W

: ライトのみ可能

W\*

: リード/ライト可能 (ただし、リードした場合、"1" が読み出されます)

RMW 禁

: ワードモディファイライトができません。(EX, ADD, ADC, BUS, SBC, INC,

DEC,AND, OR, XOR, STCF, RES, SET, CHG, TEST, RLC, RRC, RL, RR, SLA,

SRA, SLL, SRL, RLD, RRD 命令の使用不可)。

RMW\*禁

: 当該ポートのプルアップ制御の際には、リードモディファイライト命令は

使用できません。

表 5.I/O レジスタマップ

[1] 入出力ポート

アドレス	レジスタ名		アドレス	レジスタ名	アドレス	レジスタ名		アドレス	レジスタ名
0000H			0010H		0020H	P8		0030H	PC
1H			1H		1H	P8CR		1H	PCFC2
2H			2H		2H	P8FC		2H	PCCR
3H			3H		3H	P8FC2		3H	PCFC
4H	P1		4H		4H	P9		≥ 4H	PD
5H			5H		5H	P9DR	(	5H	PDFC2
6H	P1CR		6H		6H			6H	PDCR
7H	P1FC		7H		7H	P9FC	$\overline{}$	7H	PDFC
8H			8H	P6	8H	PA (//		) 8H	
9H			9H		9H	PAFC2		9H	
AH			AH	P6CR	AH	PACR		AH	
BH			BH	P6FC	BH	PAFC )	7	BH	
CH			CH	P7	CH			CH	PF
DH			DH		DH/			DH	PFFC2
EH			EH	P7CR	EH			EH	PFCR
FH			FH	P7FC	FI			(FH)	PFFC
						$\bigcirc)$			$\tilde{0}$
		L							//

				<
アドレス	レジスタ名		アドレス	レジスタ名
0040H			0050H	PK
1H			1H	PKFC2
2H			2H	
3H			3H	PKFC
4H			4H	PL ))
5H			5H	PLFC2
6H			6H	PLCR
7H			χH	PLFC
8H			-48	PM
9H			( / 9H)	
AH			(YAH)	
BH			BH	PMFC ((
CH	PJ /	_	CH	PN \
DH	PJFC2		DH	
EH	PJCR		> EH	
FH	PJFC		FH	PNFC
	>.<			
				$\rightarrow$
		1 .		

注意)レジスタ名の割り付けられていないアドレスにはアクセスしないで下さい。 そのアドレスにはレジスタが割り当てられていません。.

[2] 割り込み制御

#### [3] DMA コントローラ

[-] 1177							_		
アドレス	レジスタ名		アドレス	レジスタ名	アドレス	レジスタ名		アドレス	レジスタ名
00D0H	INTE01		00E0H	INTETB0	00F0H	INTETC01		0100H	DMA0V
1H	INTE23		1H		1H	INTETC23		1H	DMA1V
2H	INTE45		2H	INTETB1	2H	INTETC45		2H	DMA2V
3H	INTE67		3H		3H	INTETC67		3H	DMA3V
4H	INTETA01		4H	INTEPAD	4H			≥ 4H	DMA4V
5H	INTETA23		5H	INTETB2	5H	SIMC		5H	DMA5V
6H	INTE8TA45		6H	INTETB3	6H	IIMC0	\	)6H	DMA6V
7H	INTE9TA67		7H	INTETB4	7H		$\overline{}$	7H	DMA7V
8H	INTES0		8H	INTETB5	8H	INTCLR (//		() 8H	DMAB
9H	INTES1		9H	INTETBOX	9H			/ 9H	DMAR
AH	INTES2		AH		AH	IIMC1		AH	
BH	INTES3		BH		BH	IIMC2	>	BH	
CH	INTESB0		CH		CH	BECSL		CH	INTSEL
DH	INTESB1		DH		DH,	BECSH		DH	NTST
EH	INTEAHSC0		EH		EH	EMUCR		_ ÆH.	IIMC3
FH	INTEBHSC1		FH	INTNMWDT	FI	MSAREMU		ZFH.	HMC4
						$\langle \rangle \rangle \sim$		$(\bigcirc)$	~
					(,)		_	70/	)
		J							//

#### [4] メモリコントローラ

## \_\_\_\_[5] クロック制御 / PLL

[ · ] · –									[-] ,	
アドレス	レジスタ名		アドレス	レジスタ名		アドレス	レジスタ名	)	アドレス	レジスタ名
0140H	B0CSL		0150H	B4CSL		0160H			10E0H	SYSCR0
1H	B0CSH		1H	B4CSH	~	<b>∠1⊬</b>			1H	SYSCR1
2H	MAMR0		2H	MAMR4		2H.			2H	SYSCR2
3H	MSAR0		3H	MSAR4		3H			3H	EMCCR0
4H	B1CSL		4 <del>H</del>	B5CSL		_ 4H			4H	EMCCR1
5H	B1CSH		5H	B5CSH		5H			5H	EMCCR2
6H	MAMR1		6H	MAMR5		6H	PMEMCR		6H	
7H	MSAR1		7H	MSAR5	/		>		7H	
8H	B2CSL		((//8H)	BEXCSL	(	8H			8H	PLLCR0
9H	B2CSH /		94	BEXCSH /	7	)_ 9H			9H	PLLCR1
AH	MAMR2	) :	AH		//	( ) ) AH			AH	
BH	MSAR2		∕BH		//	∠/ BH			BH	
CH	B3CSL		CH			CH			CH	
DH	B3CSH		> DH		_/	DH			DH	
EH	MAMR3		EH			EH			EH	
FH	MSAR3		FH			FH			FH	
				7						

[6] SDRAM コントローラ [7] 8 ビットタイマ

[6] SDR.	AM コントロー	ラ [7] 8 년	<b>ごットタイマ</b>				
アドレス	レジスタ名	アドレス	ス レジスタ名		アドレス	レジスタ名	
0250H		1100			1110H	TA45RUN	
1H 2H		11	H   H   TA0REG		1H 2H	TA4REG	
3H			H TA1REG		3H	TA5REG	
4H		41	H TA01MOD		4H	TA45MOD	
5H		51			5H	TA5FFCR	
6H 7H		6l 7l			6H 7H		
8H		81			8H	TA67RUN	
9H		91			9H		
AH BH			H TA2REG H TA3REG		AH BH	TA6REG TA7REG	>
CH		CI			CH	TA67MOD	
DH		DI	H TA3FFCR		DH,	TA7FFCR	
EH FH		E			EH		
"		FI	7		FE		
						$\supset)$	
				(			
					>		
			40				
				>			
			(())				
		/			$\wedge$		
		(	(				
					163	$\rangle$	
			5)				
				(//			
				1			
				->			
	$\wedge$	~					
	7						
			$\mathcal{A}($				
	(())						
		> ((					
	<u></u>	50					
		4					
	>						

[8] 16 ビットタイマ

アドレス	レジスタ名	1	アドレス	レジスタ名	アドレス	レジスタ名		アドレス	レジスタ名
1180H	TB0RUN		1190H	TB1RUN	11A0H	TB2RUN		11B0H	TB3RUN
1H			1H		1H			1H	
2H	TB0MOD		2H	TB1MOD	2H	TB2MOD		2H	TB3MOD
3H	TB0FFCR		3H	TB1FFCR	3H	TB2FFCR		3H	TB3FFCR
4H			4H		4H			≥ 4H	
5H			5H		5H			5H,	
6H			6H		6H		\	6H	
7H			7H		7H		$\rightarrow$		
8H	TB0RG0L		8H	TB1RG0L	8H	TB2RG0L		( ) 8H	TB3RG0L
9H	TB0RG0H		9H	TB1RG0H	9H	TB2RG0H	_	/ 9H	TB3RG0H
AH	TB0RG1L		AH	TB1RG1L	AH	TB2RG1L		AH	TB3RG1L
BH	TB0RG1H		BH	TB1RG1H	BH	TB2RG1H	>	BH	TB3RG1H
CH	TB0CP0L		CH	TB1CP0L	CH	TB2CP0L		CH	_TB3CP0L
DH	TB0CP0H		DH	TB1CP0H	DH,	TB2CP0H		DH/	TB3CP0H
EH	TB0CP1L		EH	TB1CP1L	EH	TB2CP1L		EH/	TB3CP1L
FH	TB0CP1H		FH	TB1CP1H	胜	TB2CP1H		ÆH	TB3CP1H
						(1)		$(\bigcirc)$	~
							_	70	$\bigcirc)$

アドレス	レジスタ名		アドレス	レジスタ名
11C0H	TB4RUN		11D0H	TB5RUN
1H			1H	$\langle \rangle$
2H	TB4MOD		2H	TB5MOD
3H	TB4FFCR		3H	TB5FFCR
4H			4H	
5H			5H	
6H			6H-	
7H			χH	))
8H	TB4RG0L		H8	TB5RG0L
9H	TB4RG0H		( / 9H	TB5RG0H
AH	TB4RG1L		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	TB5RG1L
BH	TB4RG1H		BH	TB5RG1H
CH	TB4CP0L	/	CH	TB5CP0L
DH	TB4CP0H		DH	TB5CP0H
EH	TB4CP1L		> EH	TB5CP1L
FH	TB4CP1H		Y FH	TB5CP1H
				$\rightarrow$

[9] パターンジェネレータ

アドレス	レジスタ名
1460H	PG0REG
1H	PG1REG
2H	PG01CR
3H	
4H	PG01CR2
5H	
6H	
7H	
8H	
9H	
AH	
BH	
CH	
DH	
EH	
FH	

#### [10] 高速シリアルチャネル

	ノフノルノドイ	.,,			\ \			/	//	
アドレス	レジスタ名		アドレス	レジスタ名		アドレス	レジスタ名	\	アドレス	レジスタ名
0C00H	HSC0MD		0C10H	HSC0TD		0C20H	HSC1MD		0C30H	HSC1TD
1H	HSC0MD		1H	HSC0TD		1 <del>H</del>	HSC1MD		1H	HSC1TD
2H	HSC0CT		2H	HSC0RD	<b>&gt;</b>	2H	HSC1CT		2H	HSC1RD
3H	HSC0CT		3H	HSC0RD		3H	HSC1CT		3H	HSC1RD
4H	HSC0ST		4H	HSC0TS		4H	HSC1ST		4H	HSC1TS
5H	HSC0ST		5H	HSC0TS		5H	HSC1ST		5H	HSC1TS
6H	HSC0CR		6H	HSC0RS		<6H	HSC1CR		6H	HSC1RS
7H	HSC0CR		ŻΗ	HSC0RS		∠ \∠H	HSC1CR		7H	HSC1RS
8H	HSC0IS		-8H			(H8-7)	HSC1IS		8H	
9H	HSC0IS		( / 9H)		<		HSC1IS		9H	
AH	HSC0WE		\Y_AH)			AH	HSC1WE		AH	
BH	HSC0W/E/		BH	_ ((		( ∖ BH	HSC1WE		BH	
CH	HSC0E	/_	€H			// CH	HSC1IE		CH	
DH	HSC0IE		DH			DH	HSC1IE		DH	
EH	HSC0IR		> EH		$\supset$	EH	HSC1IR		EH	
FH	HSC0IR		Y FH			FH	HSC1IR		FH	
	5/			$\gamma$						

TOSHIBA TMP92CM27

## [11] シリアルチャネル

レジスタ名		アドレス	レジスタ名
SC0BUF		1210H	SC2BUF
SC0CR		1H	SC2CR
SC0MOD0		2H	SC2MOD0
BR0CR		3H	BR2CR
BR0ADD		4H	BR2ADD
SC0MOD1		5H	SC2MOD1
		6H	
SIR0CR		7H	
SC1BUF		8H	SC3BUF
SC1CR		9H	SC3CR
SC1MOD0		AH	SC3MOD0
BR1CR		BH	BR3CR
BR1ADD		CH	BR3ADD
SC1MOD1		DH	SC3MOD1
		EH	
		FH	
	SCOBUF SCOCR SCOMODO BROCR BROADD SCOMOD1 SIROCR SC1BUF SC1CR SC1MODO BR1CR BR1ADD	SCOBUF SCOCR SCOMODO BROCR BROADD SCOMOD1 SIROCR SC1BUF SC1CR SC1MODO BR1CR BR1ADD	SC0BUF       1210H         SC0CR       1H         SC0MOD0       2H         BR0CR       3H         BR0ADD       4H         SC0MOD1       5H         6H       5IR0CR         7H       8C1BUF         8H       9H         SC1CR       9H         SC1MOD0       AH         BR1CR       BH         BR1ADD       CH         SC1MOD1       DH         EH

# [12] I<sup>2</sup>CBUS/シリアルチャネル

アドレス	レジスタ名
1240H	SBI0CR1
1H	SBI0DBR
2H	I2C0AR
3H	SBI0CR2/SBI0SR
4H	SBI0BR0
5H	SBI0BR1
6H	
7H	0014004
)) 8H	SBI1CR1
9H	SBI1DBR I2C1AR
AH BH	
СН	SBI1CR2/SBI1SR SBI1BR0
DH	SBI1BR1
EH	OBINDICI
ÆH	
	$\rightarrow$
	$\bigcirc$
$\mathcal{N}$	

# [13] AD コンバータ

٠.					
I	アドレス	レジスタ名		アドレス	レジスタ名
I	12A0H	ADREG0L		12B0H	ADREG8L
	1H	ADREG0H		1H	ADREG8H
	2H	ADREG1L		2H	ADREG9L
	3H	ADREG1H		3H	ADREG9H
	4H	ADREG2L		4 <del>H</del>	ADREGAL
	5H	ADREG2H		5H	ADREGAH
	6H	ADREG3L		6H	ADREGBL
	7H	ADREG3H		7H	ADREGBH
	8H	ADREG4L	/	((/,8H)	ADMOD0
	9H	ADREG4H		94	ADMOD1
	AH	ADREG5L	) .	AH	ADMOD2
	BH	ADREG5H		→BH	
	CH	ADREG6L		CH	
	DH	ADREG6H		⇒ DH	
	EH	ADREG7L		EH	
	FH	ADREG7H		FH	
		· · ·			7
I					
	_	1 1			

# [14] DA コンバータ

1 TJ D/ ( —	
アドレス	レジスタ名
12E0H	DAC0REG
1H	DAC0CNT1
2H	
3H	DAC0CNT0
4H	DAC1REG
5H	DAC1CNT1
6H	
7H	DAC1CNT0
8H	
9H	
AH	
BH	
CH	
DH	
EH	
FH	

[15] ウォッチドッグタイマ [16] キーオンウェイクアップ

		ツナトツクダイ	X			1 7 7
	ドレス	レジスタ名		アドレス	レジスタ名	
1	300H	WDMOD		0090H		
	1H 2H	WDCR		1H 2H		
	2⊓ 3H			2H 3H		$\wedge$
	4H			4H		
	5H			5H		
	6H			6H		
	7H 8H			7H 8H		. (774
	9H			9H		
	AΗ			AH		
	BH			BH		
	CH			CH		
	DH EH			DH EH	KIEN	$\langle \langle \rangle \rangle$
	FH			FH	KICR	
					/	
						$\langle \langle \langle \langle \langle \rangle \rangle \rangle \rangle$
					7 /	<u> </u>
				((//5)		
			))		~ ((	7/^ ~
			/_			<b>(</b> ())
		7,				
				$\supset$		
		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		/	$\rightarrow$	
				N	(	
<		(())				
			7		)) ~	
<=	$\overline{}$				//	
			4			
		>				

## (1) I/O ポート(1/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
			P17	P16	P15	P14	P13	P12	P11	P10
P1	ポート1	0004H				R	Ŵ	•		
				外音	『端子データ	(出カラッ-	チレジスタは	、"0"にクリ	ア)	
			P67	P66	P65	P64	P63	_P62	P61	P60
P6	ポート6	0018H					./W			
				外音	『端子データ	(出カラッ <del>)</del>	チレジスタは	、"0"にクリ	ア)	
			P77	P76	P75	P74	P73	P72	P71	
							./W		) }`	
P7	ポート7	001CH					チレジスタは、			
					プルアップ抵				ップ抵抗	
					0:OFF 1:OI				1:ON	
			P87	P86	P85	P84	P83	P82	P81	P80
P8	ポート 8	0020H	F1 40±m =	, —» h	1	R	W ( )	0	1	1
ΓΟ	W- 1- 0	002011	外部端子 (出カラッラ		l	l			'	<b>!</b>
			は、"1"に			(				
		<del> </del>	16, 11,	P96	P95	P94	P93	P92	P91	> P90
P9	ポート9	0024H		1 30	1 00	1 37	R/W	1 1 32	21131	7 1 30
				1	1	(17)	1	1 (	1	1
					PA5	PA4	) PA3	PA2	) PA1	PA0
PA	ポートA	0028H						/W	(1/1)	
					(	外部端子デー	タ(出力ラッテ	チレジスタは、	"1"にセット)	
					PC5	PC4	PC3	PC2	PC1	PC0
PC	ポートC	0030H			7(			W		
						外部端子デー		チレジスタは、		
					PD5	PD4	17/	PD2	PD1	PD0
PD	ポートD	0034H			7( /			/W \		
		<u> </u>					タ(出力ラッ		_	
חר	ポートF	000011		PF6	PF5	PF4		PF2	PF1	PF0
PF	W- F F	003CH			対立につい	= <i>b</i> (i) +	R/W コラッチレジ	フカけ "4"1	- <del>-</del> L \	
			D 17	D/IO						D.10
PJ	ポートJ	004CH	PJ7	PJ6	PJ5	PJ4	/W	PJ2	PJ1	PJ0
FJ	/K 1-3	004011		N立	<u></u>		<u>/vv</u> チレジスタは	· "1" -+- \\	F.)	
			PK7			PK4		PK2	PK1	DIVO
PK	ポートK	0050H	PK/	PK6	PK5		PK3 /W	į PNZ	PNI	PK0
1 1	W I K	003011					<u>/vv</u> 子データ			
			PL7/	PL6	PL5	PL4	PL3	PL2	PL1	PL0
PL	ポートL	0054H	- FLM	PLO	PLS		/W	PLZ	FLI	PLU
1 L	/K	003411	)	州立	<b>『端子データ</b>	<del></del>	<u>/vv</u> チレジスタは	· "1" -+-\"	F)	
			PM7	PM6	PM5	PM4	PM3	PM2	PM1	PM0
PM	ポートM	0058H	F IVI /	FIVIO	FINIS		rivio R	FIVIZ	FIVII	FIVIU
1 171	1	00001		( =			<u>'</u> セーブル			
			$\prec$	$\overline{}$		////	PN3	PN2	PN1	PN0
PN	ポートN	005CH					1 110	-	<u>: FINI :</u> R	I INU
	2	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		^	$\sim$		<u> </u>		<u>ハ</u> ィセーブル	
	~			/>			1	/\///	, _ ///	

I/O ポート(2/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
,		0006H	P17C	P16C	P15C	P14C	P13C	P12C	P11C	P10C
P1CR	ポート 1 コントロール	ООООП		•		١.	Ň	•	•	•
FICK	レジスタ	(RMW 禁)	0	0	0	0	0	0	0	0
						0:入力	1:出力			
										P1F
	ポート1	0007H								W
P1FC	ファンクション レジスタ	(RMW 禁)								0:ポート
	D D X 3									1:データバス
									M	(D8 to D15)
	ポート 6	001AH	P67C	P66C	P65C	P64C	P63C	P62C	P61C	P60C
P6CR	コントロール	(RMW 禁)	0	0	0		N (	7/0	0	0
	レジスタ	(KIVIVV 赤)	0			0 0:入力	1:出力	1	0	0
			D67E	Deet	Desc			Dean	D61E	DeoE
	ポート 6	001BH	P67F	P66F	P65F	<u>P64F</u> ν	P63F V	P62F	P61F	P60F
P6FC	ファンクション	(RMW 禁)	1	1	1	1		1	1	1
	レジスタ	(**************************************			 0:ポート		ノスバス (A1	1		
			P77C	P76C	P75C	P74C	P73C	P72C /	P71C	
	ポート7	001EH	1770	1700	1700		W 1700	, 1720 Z	11/100	
P7CR	コントロール レジスタ	(RMW 禁)	0	0	0	(07)	0	0	0	
	0009			- ŭ		0:入力		( ( (		
			P77F	P76F	P75F /	P74F	P73F	P72F	P71F	
	ポート7	001FH	1 / / 1	1 701	1731		<u>; 1731                                   </u>	: (/21	7(0)	
P7FC	ファンクション		0	0	0	0	0 /	70	0	
	レジスタ	(RMW 禁)	0:ポート	0:ポート	0:ポナル	0:ポート	0:ポート	0:ポート	0:ポート	
			1: WAIT	1: SRLUB	1: SRLLB	1: SRWR	1:R/ W	1: WRLU	1: WRLL	
			P87C	P86C	7	<b>V</b>	HAI			
P8CR	ポート 8 コントロール	0021H	V	V	400			))		
POUR	レジスタ	(RMW 禁)	0	0 1						
			0:入力	1:出力		//				
			P87F	P86F	P85F	P84F	P83F	P82F	P81F	P80F
	ポート8	0022H			/ /		W//	•		•
P8FC	コントロール	(RMW 禁)	0	_ 0	0	0	0	0	0	0
	レジスタ	(14444 246)	0:ポート /	0:/#_F	0∶ポート	0/ポート	0:ポート	0∶ポート	0∶ポート	0:ポート
			1: BUSAK	1: BUSRQ	1: <p85f2></p85f2>	1: CS4	1: <p83f2></p83f2>	1: <del>CS2</del>	1: CS1	1: <del>CS0</del>
				4	P85F2	THEN	P83F2			
	ポート8	0023H	(0)	_	W	7// ~	W			
P8FC2	ファンクション	(RMW 禁)		)	0	~	0	-		
	レジスタ 2			/	0: C\$5		0: <del>CS3</del>			
		// /			1: WDOUT	) )	1: SDCS			
	18 1 2	0025H		P96D	P95D	P94D	P93D	P92D	P91D	P90D
P9DR	ポート 9 ドライブ				1/	-	R/W			
	レジスタ	(RMW 禁)		1/	1/	1 1	1	1 1	1 1	1
	A.	$\rightarrow$				ロはハイイン		1:HALT 中	•	
	>	Sanari A		P96F	P95F	P94F	P93F	P92F	P91F	P90F
DOEC	ポート9	0027H		()			W 0	1 0	Ι ο	1 0
P9FC	ファンクション レジスタ	(RMW 禁)	-	0	0:ポート	0.+2. 1	0:ポート	0:ポート	0:ポート	0:ポート
4		)))		0:ポート 1:SDCLK	0:ホート 1:SDCKE	0:ポート 1:SDLUDQM	0:ホート 1:SDLLDQM		1	1
		<i>//</i>		1.SDULI	1.SDUNE	1.30LUDQM	I.SULLUUM	1: SDCAS	1: SDRAS	1: SDWE

I/O ポート(3/6)

					PA4F2				PA1F2	
	ポートA	0029H			W				W	
PAFC2	ファンクション	(RMW 禁)			0				0	
	レジスタ 2	(KIVIVV 宗)			<pafc td="" の<=""><td></td><td></td><td>&lt;</td><td>PAFC の</td><td></td></pafc>			<	PAFC の	
					欄を参照>				闌を参照>	
				PA5C	PA4C	PA3C	PA		PA1C	PA0C
	ポートA	002AH		17.00	1740	17100	W		17(10	17100
PACR	コントロール	(RMW 禁)		0	0	0	100		0	0
	レジスタ	(KIVIVV 宗)		0	0				U	1 0
						<pafc (<="" td=""><td>の欄を参</td><td>照&gt;</td><td></td><td></td></pafc>	の欄を参	照>		
				PA5F	PA4F	PA3F	(PA	2F 🔪	PA1F	PA0F
					W	'				
				0	0	0	0		0	0
						-	77/	· ·		·
				<paxf2,pax< td=""><td>F,PAxC&gt; PA5</td><td>PA4</td><td>PA3</td><td>PA2</td><td>PA1</td><td>PA0</td></paxf2,pax<>	F,PAxC> PA5	PA4	PA3	PA2	PA1	PA0
								4		
				00			入力ポート	入力ポート	入力ポート	入力ポート
				00	1 出力ポート	出力ポート	出力ポート	出力ポート	出力ポート	出力ポート
	+° ∟ ∧	002BH		01		設定禁止	RXD1 入力	SCLK0/	設定禁止	RXD0 入力
PAFC	ポートA ファンクション				CTS1 入力			CTS0 入力		
. , 0	レジスタ	(RMW 禁)		01	1 SCLK1出力	b TXD1 出力	設定禁止	SCLK0 出力	TXD0 出力	設定禁止
					77	(Open Drain		M	(Open Drai	
						Disable)			Disable)	
				10	0 (177/^	設定禁止		X	設定禁止	
				10	<del>- + +</del> x / \	設定禁止	$\lambda$	(())	設定禁止	1\
				11	<del></del> <\ /	設定禁止	1 X .	17/	設定禁止	1 \
				11		TXD1 出力		1 6	TXD0 出力	1 \ 1
				1		(Open Drain		////	(Open Drai	, \
						Enable)	///	T ~ /	Enable)	1 \
				74(		(Litabic)		1)	(Litable)	
		0031H			PC4F2	PC3F2	\ \ _	4_	PC1F2	PC0F2
PCFC2	ポート C ファンクション	003111			√ W		7			W
FCFCZ	レジスタ2	(RMW 禁)		7	0	0\//	/ ) )		0	0
			(		DOEO 0.#	88 -4 -4 NT (			-DOFO (	188 ± 4 D70
<del></del>				* \	くとしたし の相	剰を参照>	_//		<pufu 0<="" td=""><td>)禰を参照&gt;</td></pufu>	)禰を参照>
			7	PC5C	<pcfc td="" の相<=""><td></td><td>PC</td><td>2C</td><td></td><td>O欄を参照&gt;</td></pcfc>		PC	2C		O欄を参照>
	ポートC	0032H		PC5C	PC4C	東を参照> PC3C	PC:	2C	PC1C	PC0C
PCCR	コントロール		S		PC4C	PC3C	W		PC1C	PC0C
PCCR		0032H (RMW 禁)		PC5C 0		PC3C	W	) [		
PCCR	コントロール			0	PC4C 0	PC3C 0 <pcfc< td=""><td>W 0 の欄を参照</td><td>照&gt;</td><td>PC1C 0</td><td>PC0C 0</td></pcfc<>	W 0 の欄を参照	照>	PC1C 0	PC0C 0
PCCR	コントロール				PC4C	PC3C	W 0 の欄を参照 PC	照>	PC1C	PC0C
PCCR	コントロール			0 PC5F	PC4C  0  PC4F	0 <pcfc PC3F</pcfc 	W 0 の欄を参照 PC: W	(E) (E) (E)	PC1C 0 PC1F	PC0C   0   PC0F
PCCR	コントロール			0	PC4C 0	PC3C 0 <pcfc< td=""><td>W 0 の欄を参照 PC</td><td>(E) (E) (E)</td><td>PC1C 0</td><td>PC0C 0</td></pcfc<>	W 0 の欄を参照 PC	(E) (E) (E)	PC1C 0	PC0C 0
PCCR	コントロール			0 PC5F	PC4C 0 PC4F 0	0 <pcfc PC3F</pcfc 	W 0 の欄を参照 PC: W	(E) (E) (E)	PC1C 0 PC1F	PC0C   0   PC0F
PCCR	コントロール			0 PC5F	PC4C 0 PC4F 0	0 <pcfc PC3F</pcfc 	W 0 の欄を参照 PC: W	(E) (E) (E)	PC1C 0 PC1F	PC0C   0   PC0F
PCCR	コントロール			0 PC5F 0 <pcxf2,pc;< td=""><td>PC4C 0 PC4F 0 PC5</td><td>PC3C  0  <pcfc 0="" pc3f="" pc4<="" td=""><td>W の欄を参り PC W</td><td>照&gt; 2F</td><td>PC1C 0 PC1F 0 PC1</td><td>PC0C  0  PC0F  0  PC0</td></pcfc></td></pcxf2,pc;<>	PC4C 0 PC4F 0 PC5	PC3C  0 <pcfc 0="" pc3f="" pc4<="" td=""><td>W の欄を参り PC W</td><td>照&gt; 2F</td><td>PC1C 0 PC1F 0 PC1</td><td>PC0C  0  PC0F  0  PC0</td></pcfc>	W の欄を参り PC W	照> 2F	PC1C 0 PC1F 0 PC1	PC0C  0  PC0F  0  PC0
PCCR	コントロール			0 PC5F 0	PC4C 0 PC4F 0 FF.PCxC> PC5	PC3C 0 ≪PCFC PC3F 0 PC4 入力ポート	W 0 の欄を参見 PC W 0 PC3	)	PC1C 0 PC1F 0 PC1 Aカポート	PC0C 0 PC0F 0 PC0 Aカポート
PCCR	コントロール			0 PC5F 0	PC4C 0 PC4F 0 (F,PCxC> PC5 ) 入力ポート 出力ポート	PC3C 0 ≪PCFC PC3F 0 PC4 入力ポート 出力ポート	W 0 の欄を参見 PC W 0 PC3 入力ポート	例	PC1C 0 PC1F 0 PC1 入力ポート 出力ポート	PC0C 0 PC0F 0 PC0 Aカポート 出カポート
PCCR	コントロール			0 PC5F 0	PC4C 0 PC4F 0 (F,PCxC> PC5 ) 入力ポート 出力ポート	PC3C 0 <pcfc PC3F 0 PC4 入カポート 出カポート Si1 入力</pcfc 	W 0 の欄を参照 PC: W 0 PC3 入力ポート 出力ポート SO1 出力	)	PC1C 0 PC1F 0 PC1 Aカポート	PC0C  0  PC0F  0  PC0  Aカポート  曲カポート  S00 出力
PCCR	コントロールレジスタ	(RMW 禁)		0 PC5F 0	PC4C 0 PC4F 0 (F,PCxC> PC5 ) 入力ポート 出力ポート	PC3C 0 <pcfc PC3F 0 PC4 入カポート 出カポート Si1 入力</pcfc 	W 0 の欄を参見 PC: W 0 PC3 入力ボート 出力ボート SO1 出力 (Open Drain	例	PC1C 0 PC1F 0 PC1 入力ポート 出力ポート	PC0C  0  PC0F  0  PC0  入力ポート  出力ポート  SO0 出力 (Open Drain
	コントロール レジスタ ポート C			0 PC5F 0 -PCxF2,PC; 000 000	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 入力	PC3C 0 ≪PCFC PC3F 0 PC4 入カポート 出カポート Sl1 入力	W の の欄を参則 PC W 0 PC3 入力ポート 出力ポート SO1 出力 (Open Drain Disable)	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C 0 PC1F 0 PC1 入力ポート 出力ポート S10 入力	PC0C  PC0F  0  PC0  Aカポート  出カポート  SO0 出力 (Open Drain Disable)
PCCR	コントロール レジスタ ボートと ファンクション	(RMW 禁)		0 PC5F 0	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 入力	PC3C 0 ≪PCFC PC3F 0 PC4 入カポート 出カポート SI1 入力	W の の欄を参則 PC W 0 PC3 入力ポート 出力ポート SO1 出力 (Open Drain Disable) SDA1 入出力	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C 0 PC1F 0 PC1 入力ポート 出力ポート SI0 入力	PCOC  PCOF  O  PCO  Aカポート  出カポート  SOO 出力 (Open Drain Disable)  SDAO 入出力
	コントロール レジスタ ポート C	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PC; 000 000	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 入力	PC3C の <pcfc PC3F の PC4 人力ポート S11 入力</pcfc 	W 0の欄を参則 PC W 0 0 D PC3 Aカポート 出カポート SO1 出カ (Open Drain Disable) SDA1 入出力 (Open Drain Disable) SDA1 入出力 (Open Drain Disable) SDA1 入出力 (Open Drain Disable)	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C 0 PC1F 0 PC1 入力ポート 出力ポート SI0 入力	PC0C  PC0F  0  PC0  Aカポート  曲カポート  SO0 出力 (Open Drain Disable)  SDA0 入出力 (Open Drain
	コントロール レジスタ ボートと ファンクション	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PCy -000 -010	PC4C  0  PC4F  0  #FPCxC> PC5  みカポート  BCK1 みカ  SCK1 出力	PC3C  の  PCFC  PC3F  0  PC4  入カポート  出カポート  S11 入力  SCL1 入出力 (Open Drain Disable)	W 0の欄を参則 PC W 0 PC3 入力ポート BO1 出力 (Open Drain Disable) SDA1 入出力 (Open Drain Disable)	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C 0 PC1F 0 PC1 入力ポート 出力ポート SI0 入力	PCOC  O  PCOF  O  PCO  入力ポート  世力ポート  SOO 出力 (Open Drain Disable)  SDAO 入出力 (Open Drain Disable)
	コントロール レジスタ ボートと ファンクション	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PCy -000 -011	PC4C  0  PC4F  0  #FPCxC> PC5  Aカポート  SCK1 Aカ  SCK1 出力	PC3C  の  PCFC  PC3F  0  PC4  入カポート  出カポート SI1 入力  SCL1 入出力 (Open Drain Disable) 設定禁止	W Oの欄を参則 PC: W O D PC3 入力ポート 出力ポート SO1 出力 (Open Drain Disable) SDA1 入出力 (Open Drain Disable) 設定禁止	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C  0  PC1F  0  PC1  入力ポート  出力ポート  SI0 入力  SCL0 入出力 (Open Drain Disable) 設定禁止	PCOC  O  PCOF  O  PCO  入力ポート  出力ボート  SOO 出力 (Open Drain Disable)  SDAO 入出力 (Open Drain Disable)  SDAO 入出力 (Open Drain Disable)
	コントロール レジスタ ボートと ファンクション	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PC3 -000 -011 	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 出カ	PC3C  の  PCFC  PC3F  0  PC4  入カポート  出カポート  S11 入力  SCL1 入出力 (Open Drain Disable)	W Oの欄を参則 PC: W O O M欄を参則 PC: W O O PC3 入力ポート 出力ポート 出力ポート (Open Drain Disable) SDA1 入出力 (Open Drain Disable) 設定禁止 設定禁止	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C 0 PC1F 0 PC1 入力ポート 出力ポート SI0 入力	PCOC  O  PCOF  O  PCO  入力ポート  世力ポート  SOO 出力 (Open Drain Disable)  SDAO 入出力 (Open Drain Disable)
	コントロール レジスタ ボートと ファンクション	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PCy -000 -011	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 出カ	PC3C  の  PCFC  PC3F  0  PC4  入カポート  出カポート SI1 入力  SCL1 入出力 (Open Drain Disable) 設定禁止	W Oの欄を参則 PC: W O D PC3 入力ポート 出力ポート SO1 出力 (Open Drain Disable) SDA1 入出力 (Open Drain Disable) 設定禁止	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C  0  PC1F  0  PC1  入力ポート  出力ポート  SI0 入力  SCL0 入出力 (Open Drain Disable) 設定禁止	PCOC  O  PCOF  O  PCO  入力ポート  出力ボート  SOO 出力 (Open Drain Disable)  SDAO 入出力 (Open Drain Disable)  SDAO 入出力 (Open Drain Disable)
	コントロール レジスタ ボートと ファンクション	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PC3 -000 -011 	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 出カ	PC3C  の	W Oの欄を参則 PC: W O O M欄を参則 PC: W O O PC3 入力ポート 出力ポート 出力ポート (Open Drain Disable) SDA1 入出力 (Open Drain Disable) 設定禁止 設定禁止	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C 0 PC1F 0 PC1 Aカポート 出カポート SI0 入力 SCL0 入出力 (Open Drain Disable) 設定禁止 設定禁止	PCOC  O  PCOF  O  PCO  入力ポート  出力ポート  SOO 出力 (Open Drain Disable)  SDAO 入出力 (Open Drain Disable)  B文学生  設定禁止  設定禁止
	コントロール レジスタ ボートと ファンクション	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PC3 -000 -011 	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 出カ	PC3C  0  ≪PCFC PC3F  0  PC4  入カポート  出カポート  S11 入力  SCL1 入出力 (Open Drain Disable) 設定禁止 設定禁止 設定禁止	W 0 の欄を参則 PC3 入力ボート 出力ボート SO1 出力 (Open Drain Disable) 設定禁止 設定禁止 SO1 出力	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C 0 PC1F 0 PC1 Aカポート 出カポート SI0 入力 SCL0 入出力 (Open Drain Disable) 設定禁止 設定禁止	PC0C  O PC0F  0 PC0  Aカポート  出カポート  SO0 出力 (Open Drain Disable) B次定禁止 B次定禁止 Bの 出力
	コントロール レジスタ ボートと ファンクション	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PC3 -000 -011 	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 出力	PC3C  0  ≪PCFC PC3F  0  PC4  入カポート  出カポート  S11 入力  SCL1 入出力 (Open Drain Disable) 設定禁止 設定禁止 設定禁止	W の の欄を参則 PC. W O の欄を参則 PC. W O O PC3 入力ボート 出力ボート SO1 出力 (Open Drain Disable) SDA1 入出力 (Open Drain Disable) 設定禁止 設定禁止 SO1 出力 (Open Drain Disable) SO1 出力 (Open Drain Disable)	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C 0 PC1F 0 PC1 入カポート 出カボート SI0 入力 (Open Drain Disable) 設定禁止 設定禁止 設定禁止	PC0C  0  PC0F  0  PC0  Aカポート  出カポート  出カポート  SO0 出力 (Open Drain Disable)  SDA0 A出力 (Open Drain Disable)  B定禁止  B定禁止  SO0 出力 (Open Drain Disable)
	コントロール レジスタ ボートと ファンクション	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PC; 000 010 011	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 出力	PC3C  0  ≪PCFC PC3F  0  PC4  入カポート  出カポート Sl1 入力  (Open Drain Disable)  設定禁止 設定禁止  設定禁止	W の の欄を参則 PC. W O の欄を参則 PC. W O O PC3 入力ボート 出力ボート SO1 出力 (Open Drain Disable) SDA1 入出力 (Open Drain Disable) 設定禁止 設定禁止 SO1 出力 (Open Drain Disable) SO1 出力 (Open Drain Disable)	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C 0 PC1F 0 PC1 入カポート 出カボート SI0 入力 (Open Drain Disable) 設定禁止 設定禁止 設定禁止	PCOC  PCOF  O  PCO  Aカボート  出カボート  出カボート  SOO 出力 (Open Drain Disable)  SDAO 入出力 (Open Drain Disable)  B定禁止  SOO 出力 (Open Drain Disable)  SDAO 入出力
	コントロール レジスタ ボートと ファンクション	(RMW 禁) 0033H		0 PC5F 0 -PCxF2,PC; 000 010 011	PC4C  0  PC4F  0  Aカポート  出カポート  SCK1 出力	PC3C  O  《PCFC  PC3F  O  PC4  入カポート  出カポート SI1 入力  SCL1 入出力 (Open Drain Disable) 設定禁止 設定禁止 設定禁止 SCL1 入出力 (Open Drain Disable)	W Oの欄を参門 PC. W O O M欄を参門 PC. W O O PC3 入カボート 出カボート SO1 出力 (Open Drain Disable) SDA1 入出力 (Open Drain Disable) 設定禁止 SO1 出力 (Open Drain Enable) SDA1 入出力 (Open Drain Enable) SDA1 入出力	照> 2F PC2 入カポート 出カポート SCK0 入力	PC1C  0  PC1F  0  PC1  入カポート  出カポート  SI0 入力  (Open Drain Disable)  設定禁止 設定禁止 設定禁止	PCOC  PCOF  O  PCO  Aカボート  出カボート  出カボート  SOO 出力 (Open Drain Disable)  SDAO 入出力 (Open Drain Disable)  B定禁止  SOO 出力 (Open Drain Disable)  SDAO 入出力

I/O ポート(4/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
						PD4F2				
PDFC2	ポートD	0035H				W				
PDFC2	ファンクション レジスタ 2	(RMW 禁)				0 <pdfc td="" の<=""><td></td><td></td><td></td><td></td></pdfc>				
						《PDFCの 欄を参照>				
		222211			PD5C	PD4C	PD3C	PD2C	PD1C	PD0C
DDCD	ポートロ	0036H			1 200	1 2 10		W	1 1 1 1 0	1 200
PDCR	コントロール レジスタ	(RMW 禁)			0	0	0	0	0	0
							<pdfc 0<="" td=""><td>)欄を参照&gt;</td><td>&gt;</td><td></td></pdfc>	)欄を参照>	>	
					PD5F	PD4F	PD3F	PD2F	PD1F	PD0F
								W		
					0	0	0 (	// 0	0	0
					<pdxf2,pd< td=""><td>xF,PDxC&gt; PD5</td><td>PD4</td><td>PD3 PD.</td><td>2 PD1</td><td>PD0</td></pdxf2,pd<>	xF,PDxC> PD5	PD4	PD3 PD.	2 PD1	PD0
					00	0 入力ポー	ト 入力ポート	入力ポート 入力ポー	-ト 入力ポート	入力ポート
					00			出力ポート 出力ポー		出力ポート
	ポートD	0037H			01			RXD2 入力 設定禁止	上 設定禁止	HSSI0 入力
PDFC	ホートロ   ファンクション					CT\$2 A				
	レジスタ	(RMW 禁)			01	1 SCLK2 H		設定禁止 HSCLK	0 出力 HSSO0 出力	設定禁止
							(Open Drain Disable)	15		
					10	0	設定禁止	6 (0		
					10	<u> </u>	設定禁止	1~ 45		
					(110		設定禁止	1/1/	4/	
					11:	1 / /	TXD2 出力			
					4()		(Open Drain Enable)			
							Lindolo)		_	
		003DH		PF6F2		PF4F2	194	PF2F2		PF0F2
PFFC2	ポートF ファンクション			0 (		0 W	- (VC	0 W		0 W
02	レジスタ 2	(RMW 禁)		<pffc td="" ø<=""><td></td><td><pffc td="" の<=""><td></td><td><pffc td="" の<=""><td></td><td><pffc td="" の<=""></pffc></td></pffc></td></pffc></td></pffc>		<pffc td="" の<=""><td></td><td><pffc td="" の<=""><td></td><td><pffc td="" の<=""></pffc></td></pffc></td></pffc>		<pffc td="" の<=""><td></td><td><pffc td="" の<=""></pffc></td></pffc>		<pffc td="" の<=""></pffc>
				欄を参照>		欄を参照>		欄を参照>		欄を参照>
	ポートF	003EH		PF6C	PF5C	PF4C	PF3C	PF2C	PF1C	PF0C
PFCR	ホートト   コントロール				)_)		W			
	レジスタ	(RMW 禁)		0	0	0	0	0	0	0
				DECE	DEFE		FFC の欄を参		DE4E	DEAL
		1	1	PF6F	PF5F	PF4F	PF3F W	PF2F	PF1F	PF0F
		1		0	0 ^	0	0	0	0	0
			((//			7/	1 1	1		<del>-</del>
				<pfxf2,f< td=""><td>PFxF,PFxC&gt; PF6</td><td>6 PF5</td><td>PF4 F</td><td>PF3 PF2</td><td>PF1</td><td>PF0</td></pfxf2,f<>	PFxF,PFxC> PF6	6 PF5	PF4 F	PF3 PF2	PF1	PF0
		002511	$) \perp $		000 入力ポー	ト 入力ポート	入力ポート 入力:	ポート 入力ポート	入力ポート 入	.カポート
PFFC	ポートF ファンクション	003FH			001 出力ポー	ト 出カポート	出力ポート 出力:	ポート 出力ポート	出力ポート 出	カポート
1110	レジスタ	(RMW 禁)			010 TA6IN .	入力 設定禁止	設定禁止 RXD	2入力 設定禁止	設定禁止 H	SSI0 入力
					011 設定禁.		設定禁止 TA3C			定禁止
	^	$\rightarrow$			100 設定禁.	出力	出力 設定禁止		出力	
	\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	< .			100 設定禁 101 設定禁		設定禁止	設定禁止	- \	定禁止 定禁止
					110 INT3 入		INT2 入力	INT1 入力	-	ITO 入力
			<		111 設定禁	_ \	設定禁止	設定禁止	- \ -	定禁止
			~ (							
			( ) (	))						
/ "		\	/// //							
			/ ^ \							

I/O ポート(5/6)

	ポートJ	004DH	PJ7F	PJ6F	Po	J5F	PJ4F						
	<b>ホート</b> 3 ファンクション				W								
	レジスタ 2	(RMW 禁)	0	0		0	0						
				<pjfc< td=""><td>の欄を参</td><td>照&gt;</td><td></td><td></td><td></td><td></td><td></td><td></td><td></td></pjfc<>	の欄を参	照>							
1 .	ポートJ	004EH	PJ7C	PJ6C	Pu	I5C	PJ4C	PJ3	BC	PJ2C	PJ10		PJ0C
	コントロール							W					
	レジスタ	(RMW 禁)	0	0		0	0	0		0	0		0
								の欄を参照					
			PJ7F	PJ6F	Po	J5F	PJ4F	PJ3	8F   /	PJ2F	PJ1I	-	PJ0F
								W			>		
			0	0		0	0	0		0	0		0
				:PJxF2,PJxF,PJxC>	PJ7	PJ6	PJ5	PJ4	PJ3	PJ2	PJ1	PJ0	
			H	000	3 4-40 1	3 4-40 1	3 4 40 1	7 + 27 1	2 200	1144	3 4 40 1	3 4 40 1	+
	ポートJ	004FH	-	000	入力ポート 出力ポート	入力ポート 出力ポート	入力ポート 出力ポート		入力ポート 出力ポート	入力ポート 出力ポート	入力ポート 出力ポート	入力ポート 出力ポート	+
	ホートs ファンクション		-	010	設定禁止	設定禁止	設定禁止		設定禁止	設定禁止	設定禁止	設定禁止	1
	レジスタ	(RMW 禁)	-	011			TB2OUT1	TB2OUT0	TB1OUT1	TB1OUT0			+
				011	TB3OUT1 出力	TB3OUT0 出力	出力	出力	出力	出力	TB0OUT1 出力	TB0OUT0 出力	
			-	100	設定禁止	設定禁止	設定禁止	設定禁止	M.7.	шл	m.	M.7.	1
			T I	101	設定禁止	設定禁止	設定禁止	設定禁止		/ <	1/	X	·
			-	110	設定禁止	設定禁止	設定禁止	設定禁止		1			ŀ
			Ī	111	TB5OUT1	TB5OUT0	TB4OUT1	TB4OUT0			Y		
					出力	出力	出力 📗	出力	$\Diamond$			\	
			PK7F2	PK6F2	PK	5F2/	PK4F2	PK3	F2	PK2F2	PK1F	2 [	PK0F2
	ポートK	0051H	1 10/1 2	1 1 1 1 1 1 1	110	51 2	1 141 2	W	12	11212	U KII	2 1	NOI Z
	ファンクション	(RMW 禁)	0	0		0	0	0		0	0		0
'	レジスタ 2					9	₹PKFC	 の欄を参照	3>	$\bigcirc$			-
<del>                                     </del>			PK7F	PK6F	Pk	(5F)	PK4F	PK		PK2F	PK1	F	PK0F
		ŀ	1 1371	1 1101	1(^	<u>,,,</u>	11111	w (?	7/\	11121	1 131	<u> </u>	1 1101
		ŀ	0	0	7	0	0	1 0	$\langle \cdot \rangle \rangle$	0	0		0
		005011			1				$\leq$				<del></del>
	ポートK	0053H	<	:PKxF2,PKxF>	PK7	PK6	PK5	PK4	PK3	PK2	PK1	PK0	
	ファンクション レジスタ	(RMW 禁)	-	20/							l		+
[			-	00	入力ポート	入力ポート	入力ポート	\ //	入力ポート	入力ポート	入力ポート	入力ポート	+
1			-	10	TB3IN1 人力 設定禁止	TB3IN0 人力 設定禁止	TB2IN1 入力 設定禁止	TB2IN0 人力 設定禁止	TB1IN1 人力 設定禁止	TB1IN0 人力 設定禁止	TB0IN1 入力 設定禁止	TB0IN0 人力 設定禁止	4
1							A				<u> </u>		4
1			L	(11 )	INTB入力	INTA 入力	INT9 入力	INT8 入力	INT7 入力	INT6 入力	INT5 入力	INT4 入力	<u> </u>

I/O ポート(6/6)

Symbol	Name	Address	7	6		5	4	3		2	1		0
	ポートL	0055H		PL6F2	PL	.5F2	PL4F2	PL3		PL2F2	PL1F	2	PL0F2
PLFC2	ホートL ファンクション							W					
	レジスタ 2	(RMW 禁)		0		0	0	0		0	0		0
			DI 70	BI 60		50		PLFC の相		DI 00	DI 44		DI 00
	ポートL	0056H	PL7C	PL6C	PL	_5C	PL4C	PL3 W	iC	PL2C	PL10	ز ز	PL0C
PLCR	ファンクション	(RMW 禁)	0	0		0	0	VV 0		70	0		0
	レジスタ			1 0	ı	0		<u>:</u> の欄を参照			. 0		
			PL7F	PL6F	Pl	L5F	PL4F	PL3		RL2F	PL1I	=	PL0F
								W				•	
			0	0		0	0	0	(0)	<sup>7</sup> _0	0		0
				<plxf2,plxf,plxc></plxf2,plxf,plxc>	PL7	PL6	PL5	PL4	PL3	PL2	PL1	PL0	
			İ	000	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポート	入力ポー	<b>F</b>
			l	001	出力ポート	出力ポート	出力ポート		出力ポート	出力ポート	出力ポート	出力ポー	
	ポートL	0057H		010	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	
PLFC	<b>ホートし</b> ファンクション			011	PG13 出力	PG12 出力	PG11 出力	PG10出力	PG03 出力	PG02 出力	PG01 出力	PG00 出	h
	レジスタ	(RMW 禁)		100		設定禁止	設定禁止	HSSI1入力	設定禁止	SCLK3/ CTS3 入力	設定禁止	RXD3 入:	ħ
				101		HSCLK1 出	カHSSO1出力	設定禁止	設定禁止	SCLK3出力	TXD3 出力 (Open Drain Disable)	設定禁止	
				110	\	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	設定禁止	
				111		設定禁止	設定禁止	設定禁止	TA7OUT 出力	設定禁止	TXD3出力 (Open Drain Enable)	設定禁止	
													<del></del>
PMFC	ポート M ファンクション	005BH	PM7F	PM6F	PN	M5F	PM4F	W (	BE)	PM2F	PM1	F	PM0F
FIVIEC	レジスタ	(RMW 禁)	1	1		1	1	- (1)		1	1		1
				<	0 )	ポートル	ヘカ/キー	-入力 1	アナログ	ブ入力			
		005FH					74	PN	3F	PN2F	PN1I	F	PN0F
PNFC	ポート N ファンクション				1/ ~			J.,	1		W		
	レジスタ	(RMW 禁)			) )			//1		<u>1</u> -ト入力	1		1

# (2) 割り込み制御 (1/5)

Symbol	Name	Address	7	6	5	4	3	2	1	0
				11	NT1			IN	IT0	
			I1C	I1M2	I1M1	I1M0	I0C	I0M2	IOM1	I0M0
INTE01	INT0 & INT1 Enable	00D0H	R		R/W		R		R/W	
			0	0	0	0	0	0	0	0
			1:INT1	割	り込み要求レ	ベル	1:INT0	割	り込み要求レ	ベル
				II.	NT3			IN	IT2	
			I3C	13M2	I3M1	I3M0	I2C	(I2M2)	I2M1	I2M0
INTE23	INT2 & INT3 Enable	00D1H	R		R/W		R		R/W	
			0	0	0	0	0()	/ <sub>\\</sub> 0	0	0
			1:INT3	割	り込み要求レイ	ベル 〈	1:INT2	割割	り込み要求レ	ベル
				II.	NT5		7//		IT4	
			I5C	I5M2	I5M1	I5M0	146	I4M2	I4M1	I4M0
INTE45	INT4 & INT5 Enable	00D2H	R		R/W		$(R)_{\mathcal{P}}$	,	R/W	
			0	0	0	0	0	0	0	0
			1:INT5	割	り込み要求レ	ベル	1:JNT4	割/	り込み要求レ	ベル
					NT7	(1)	~		176	
	INT6 & INT7		I7C	I7M2	I7M1	17M0	I6C	I6M2	I6M1	I6M0
INTE67	Enable	00D3H	R		R/W	$-(Q/\Delta)$	R		R/W	
			0	0	0	\( \( \frac{1}{2} \)	0 🛇	(0)	0	0
			1:INT7		り込み要求レ	×11	1:INT6	111	り込み要求レ	ベル
			ITA1C		(TMRA1)	ITA1M0	ITAOC		(TMRA0)	ITA0M0
INITETAGA	INTTA0 &	000 411	R	ITA1M2	ITA1M1 R/W	TTA/INIU	ITA0C R	ITA0M2	ITA0M1 R/W	I I AUIVIU
INTETA01	INTTA1 Enable	00D4H	0	0	0	0	0		0	0
			1:INTTA1		り込み要求レ		1:INTTA0	$\sim$	<u>: 0</u> り込み要求レ	
			I.IINI I A I		17	\$10	1.11V1 1/AU	\		ヘル
			ITAGO		(TMRA3)	ITAON AO	LTA OO		(TMRA2)	ITAOMO
INTETA23	INTTA2 & INTTA3	00D5H	ITA3C R	ITA3M2	ITA3M1 R/W	ITA3M0	ITA2C R	ITA2M2	ITA2M1 R/W	ITA2M0
INTETAZS	Enable	000311	0	0	0	1<0	0	0	0	0
			1:INTTA3		り込み要求レ		1:INTTA2		<u> </u>	
				-	A5 (TMRA5)		$\sqrt{/}$		(TMRA4)	• *
			ITA5C	ITA5M2		ITA5M0	ITA4C	ITA4M2	ITA4M1	ITA4M0
INTE8TA45	INTTA4 & INT8/INTTA5	00D6H	R /	~ ^ _	R/W		R		R/W	
INTEGRAS	Enable	000011	0	0)	0 /	10	0	0	0	0
			1:INT8/ INTTA5	割	り込み要求レ	rijų )	1:INTTA4	割り	り込み要求レ	ベル
			IIVI PAS	NT9/INTT	A7 (TMRA7)	4		INTTA6	(TMRA6)	
			ITA7C	ITA7M2	ITA7M1	ITA7M0	ITA6C	ITA6M2	ITA6M1	ITA6M0
INITECTACE	INTTA6 &	000711	) R	<u> </u>	R/W/	11741410	R		R/W	
INTE9TA67	INT9/INTTA7 Enable	00D7H	0	0	0	0	0	0	0	0
		1	1:INT9/	割	り込み要求レイ	ベル	1:INTTA6	割り	り込み要求レ	ベル
			INTTA7							

割り込み制御 (2/5)

ITXOC ITXOM2 ITXOM1 ITXOM0 IRXOC IRXOM2	
INTRX0 & ITXOU TAKEN TO TAKE TO TAKE THE TOTAL TO THE TAKEN THE TA	IRX0M1 IRX0M0
INTESO INTIXO 00D8H R R/W R	R/W
Enable 0 0 0 0 0 0	0 0
1:INTTX0 割り込み要求レベル 1:INTRX0/ 割り込	∆み要求レベル
INTTX1 INTRX	<b>K</b> 1
INTRX1 & ITX1C ITX1M2 ITX1M1 ITX1M0 IRX1C IRX1M2	IRX1M1 IRX1M0
INTES1 INTTX1 00D9H R R/W R	R/W
Enable 0 0 0 0 0	0 0
1:INTTX1 割り込み要求レベル 1:INTRX1 割り込	込み要求レベル
INTTX2 INTRX	⟨2
INTRX2 & ITX2C ITX2M2 ITX2M1 ITX2M0 IRX2C IRX2M2	IRX2M1 IRX2M0
INTES2 INTTX2 00DAH R R/W R	R/W
Enable 0 0 0 0 0	0 0
1:INTTX2 割り込み要求レベル 1:INTRX2 割り込	Δみ要求レベル
INTTX3 INTRX	(3)
INTRX3 & ITX3C ITX3M2 ITX3M1 ITX3M0 IRX3C IRX3M2	IRX3M1 IRX3M0
INTES3 INTTX3 00DBH R R/W R	R/W
Enable 0 0 0 0 0	0 0
1:INTTX3 割り込み要求レベル 1:INTRX3 割り込み	込み要求レベル
- INTSBE	E0
INTEGRO INTSBEO COROLL ISBEOC ISBEOM2 II	ISBE0M1 ISBE0M0
INTESBU Enable UUDCH R	R/W
0 0	0 0
注: 0 をライトしてください 1:INTSBE0 割り込	Δみ要求レベル
INTSBE	E1
	ISBE1M1 ISBE1M0
INTESB1 Enable 00DDH R	R/W
	0 0
注: 0 をライトしてください 1:JNTSBE1 割り込	込み要求レベル
INTHSCO INTA	
INTA & INTERPRETATION OF THE STANDAR	IAM1 IAM0
INTEAHSC0	R/W 0 0
	0 ひみ要求レベル
INTHSC1 INTBC INTBC1 INTB	
INTB & IHSC1C JHSTX1M1 IHSTX1M0 IBC IBM2	IBM1 IBM0
INTEBHSC1 INTHSC1 00DFH R R/W R	R/W
Enable 0 0 0 0 0	0 0
1:INTHSC1 割り込み要求レベル 1:INTB 割り込	Δみ要求レベル

割り込み制御 (3/5)

Symbol	Name	Address	7	6	5	4	3	2	1	0
				INTTB0	1 (TMRB0)			INTTB00	(TMRB0)	
	INTTB00 &		ITB01C	ITB01M2	ITB01M1	ITB01M0	ITB00C	ITB00M2	ITB00M1	ITB00M0
INTETB0	INTTB01	00E0H	R		R/W		R		R/W	
	Enable		0	0	0	0	0	0	0	0
			1:INTTB01	割	り込み要求レベ	ンレ	1:INTETB00	割	り込み要求レ	ベル
				INTTB1	1 (TMRB1)			INTTB10	(TMRB1)	
	INTTB10 &		ITB11C	ITB11M2	ITB11M1	ITB11M0	ITB10C	ITB10M2	ITB10M1	ITB10M0
INTETB1	INTTB11	00E2H	R		R/W		R		R/W	
	Enable		0	0	0	0	0	0	0	0
			1:INTTB11	割	り込み要求レベ	いし	1:INTTB10	/   割	り込み要求レ	ベル
				INTTB2	1 (TMRB2)	_	// //	INTTB20	(TMRB2)	
	INTTB20 &		ITB21C	ITB21M2	ITB21M1	ITB21M0	ITB20C	ITB20M2	ITB20M1	ITB20M0
INTETB2	INTTB21	00E5H	R		R/W		R		R/W	
	Enable		0	0	0	0	(0)	0	0	0
			1:INTTB21	割	り込み要求レベ	ル	1:INTTB20	割	り込み要求レ	ベル
						7(		NTTB31/INT	TB30 (TMRB:	3)
	INTTB30 &					17	ITB3XC	ITB3XM2	ITB3XM1	ITB3XM0
INTETB3	INTTB31	00E6H					R	(2)	R/W	
	Enable					(0/0)	0	0	0	0
				注: 0 を	・ライトしてく	ださい ))	1:INTTB31/30	割	り込み要求レ	ベル
							I	NTTB41/INT	TB40 (TMRB	4)
	INTTB40 &				#	7	ITB4XC	ITB4XM2	TB4XM1	ITB4XM0
INTETB4	INTTB41	00E7H					R //		R/W	
	Enable				4( )		0 (	0	0	0
				注: 0 を	ライトしてく	ださい	1:INTTB41/40	/ 割り	り込み要求レ	ベル
						7	(O/A)	NTTB51/INT	TB50 (TMRB	5)
	INTTB50 &				7		ITB5XC	ITB5XM2	ITB5XM1	ITB5XM0
INTETB5	INTTB51	00E8H		7(			R		R/W	
	Enable						\\0	0	0	0
				注: 0 を	ライトしてく	ださい	1:INTTB51/50	割	り込み要求レ	ベル
								INT	ГВОХ	
	INITTOOY			1	-		ITBOXC	ITBOXM2	ITBOXM1	ITBOXM0
INTETBOX	INTTBOX (Overflow)	00E9H				^	R	· = • · · · · ·	R/W	
	Enable		( (				0	0	0	0
				140 #	: :ライトしでく	だせい	1:INTTBOX	_ ·	<u>·                                    </u>	
				<u>√∓. U &amp;</u>	2711000	K-CR.	111100	一	ソルの女ポレ	· 1//

割り込み制御 (4/5)

				IN	ITP0			INT	ΓAD	
			IP0C	IP0M2	IP0M1	IP0M0	IADC	IADM2	IADM1	IADM0
INTEPAD	INTP0 & INTAD Enable	00E4H	R		R/W	•	R		R/W	_
	2.10510		0	0	0	0	0	0	0	0
			1:INTP0	割	り込み要求レイ	ベル	1:INTAD	割り	J込み要求レ	ベル
				N	IMI			/T/NI	WDT	
	NIMI O INITIAIDT		INCNM	_	-	_	INCWD	77	_	_
INTNMWDT	NMI & INTWDT Enable	00EFH	R				R			
			0				0	(( ))		
			1:NMI				1:INTWDT	)		
				INTTC <sup>2</sup>	1 (DMA1)		. (7)	/ (INTTC0	(DMA0)	
	INTTC0 &		ITC1C	ITC1M2	ITC1M1	ITC1M0	1TC0C	JTC0M2	ITC0M1	ITC0M0
INTETC01	INTTC1	00F0H	R		R/W	•	R		R/W	-
	Enable		0	0	0	0	(0)	, 0	0	0
			1:INTTC1	割	り込み要求レイ	ベル	1:INTTC0	割り	J込み要求レ	ベル
				INTTC	3 (DMA3)			INTTC2	(DMA2)	
	INTTC2 &		ITC3C	ITC3M2	ITC3M1	ITC3M0	ITC2C	ITC2M2	ITC2M1	ITC2M0
INTETC23	INTTC3 Enable	00F1H	R		R/W		R		R/W	-
	Enable		0	0	0	(-0)	√ 0	0	0	0
			1:INTTC3	割	り込み要求レイ	ベル(// イ)	1:INTTC2	割	J込み要求レ	ベル
				INTTC:	5 (DMA5)		$\vee$	INTTC4	(DMA4)	
	INTTC4 &		ITC5C	ITC5M2	ITC5M1	ITC5M0	ITC4C	ITC4M2	UTC4M1	ITC4M0
INTETC45	INTTC5	00F2H	R		R/W		R	3 //	R/W	
	Enable		0	0	0	0	0 ((	0 ,	0	0
			1:INTTC5	割	り込み要求レイ	ベンレン	1:INTTC4	/ ))割	J込み要求レ	ベル
				INTTC	7 (DMA7)	>		NTTC6	(DMA6)	
	INTTC6 &		ITC7C	ITC7M2	L (ITC7M1)	ITC7M0	ITC6C	ITC6M2	ITC6M1	ITC6M0
INTETC67	INTTC7	00F3H	R	.(/	R/W		R	/	R/W	
	Enable		0	0	0	0	0	0	0	0
			1:INTTC7	割	り込み要求レイ	ベル	1:INTTC6	割り	<b>リ込み要求レ</b>	ベル

割り込み制御 (5/5)

Symbol	Name	Address	7	6	5	4	3	2	1	0
- ,			_				IR3LE	IR2LE	IR1LE	IR0LE
			W					R,	W	•
	SIO Interrupt	00F5	0				1	1	1	1
SIMC	Mode	(RMW 禁)	"1"をライ				INTRX3	INTRX2	INTRX1	INTRX0
	コントロール		トしてく				0: edge mode	0: edge mode	0: edge mode	0: edge mode
			ださい				1: level	1: level	1: level	1: level
							mode	mode	mode	mode
										NMIREE
						1		7		R/W
	Interrupt	00F6H						$\langle \cdot \rangle \rangle$		0
IIMC0	入力モード コントロール 0	(RMW 禁)								NMI O:Falling
										0:Falling 1:Falling
							(( //			and
										Rising
			I7LE	I6LE	I5LE	I4LE (	13LE	I2LE (	<b>IJPÉ</b>	IOLE
	Interrupt	00FAH	0	0	0		W 0	0 1	0	0
IIMC1	入力モード コントロール 1	(RMW 禁)	INT7	INT6	INT5	INT4	INT3	0 INT2	INT1	INT0
			0:Edge	0:Edge	0:Edge	0:Edge	0:Edge	0:Edge	0:Edge	0:Edge
			1:Level	1:Level	1:Level	1:Level	1:Level	1:LeveL	1:Level	1:Level
			17EDGE	I6EDGE	I5EDGE	14EDGE	I3EDGE	12EDGE	ИÉDGE	I0EDGE
				-			W	7		1 ^
1111400	Interrupt 入力モード	00FBH	0 INT7	0 INT6	INT5	0 INT4	0 ((	0 INT2	0 INT1	0 INT0
IIMC2	人力モード   コントロール 2	(RMW 禁)	0: Rising	0: Rising	0: Rising	0: Rising	0: Rising	0: Rising	0: Rising	0: Rising
			/High	/High	/High	/High	/High	/High	/High	/High
			1: Falling	1: Falling	1: Falling	1: Falling	1: Falling	1: Falling	1: Falling	1: Falling
			/Low	/Low	/Low	/Low	/Low	/ /Low	/Low	/Low
						77	IBLE	IALE	I9LE	I8LE
	Interrupt	010EH							W	
IIMC3	入力モード コントロール 3	(RMW 禁)		(			0 INTB	0 INTA	0 INT9	0 INT8
					V		0:Edge	0:Edge	0:Edge	0:Edge
				~/ ^			1:Level	1:Level	1:Level	1:Level
			4		7	1	IBEDGE	IAEDGE	I9EDGE	18EDGE
							0	R	W 0	0
IIMO4	Interrupt 入力モード	010FH	-(O/4)	\		4/	INTB	INTA	INT9	INT8
IIMC4	コントロール 4	(RMW 禁)	$\langle \langle \langle \rangle \rangle$	)		$\rightarrow$	0: Rising	0: Rising	0: Rising	0: Rising
				^	[ ((///	<b>\</b>	/High	/High	/High	/High
						V	1: Falling	1: Falling	1: Falling	1: Falling
		1		~=			/Low —	/Low —	/Low —	/Low —
	Interrupt	00F8H	_	(=			N –			
INTCLR	Clear コントロール	(RMW 禁)	0	0	0	0	0	0	0	0
		2		マイクロ	I DMA 起動べ	クタの書き込	みによる割込	み要求フラグ	のクリア	
	4/			DP49SEL	DP48SEL	DP47SEL	DP39SEL	DP37SEL	DP26SEL	DP24SEL
				1			R/W			
	(()	010CH		0	0	0	0	0	0	0
INTSEL	割り込み	ノノ		0:INTTB50 割り込み	0:INTTB40 割り込み	0:INTTB30 割り込み	0:INTB 割り込み	0:INTA 割り込み	0:INTTA7 割り込み	0:INTTA5 割り込み
	兼用選択	(RMW 禁)	> ((	有効	制り込み	制り込み	制り込み無効	制り込み無効	制り込み	割り込み
(-				1:INTTB51	1:INTB41	1:INTTB31	1:INTB	1:INTA	1:INT9	1:INT8
		Ì		割り込み	割り込み	割り込み	割り込み	割り込み	割り込み	割り込み
			~ / / /	有効	有効	有効	有効	有効	有効	有効
	<b>\</b>		V		TBOF5ST	TBOF4ST	TBOF3ST	TBOF2ST	TBOF1ST	TBOF0ST
			<del> </del>		0	0	0 R	W 0	0	0
					Read 時	Read 時	Read 時	Read 時	Read 時	Read 時
	割り込み	010DH			0:割り込み	0:割り込み	0:割り込み	1.割り込み	0:割り込み	0:割り込み
INTST	割り込み 発生フラグ	(RMW 禁)			発生なし	発生なし	発生なし	発生なし	発生なし	発生なし
					1:割り込み	1:割り込み	1:割り込み	1:割り込み	1:割り込み	1:割り込み
					発生あり	発生あり	発生あり	発生あり	発生あり	発生あり
					Write 時 0:"0"クリア	Write 時 0:"0"クリア	Write 時 0:"0"クリア	Write 時 0:"0"クリア	Write 時 0:"0"クリア	Write 時 0:"0"クリア
					1:Don't care	1:Don't care	1:Don't care	0:0クリア 1:Don't care	1:Don't care	1:Don't care
	l	<u> </u>	1		Domituale	Dom touic	·Dom.touic	Domedic	·Doi.ttouic	,boiltouic

## (3) DMA コントローラ

Symbol	Name	Address	7	6	5	4	3	2	1	0
					DMA0V5	DMA0V4	DMA0V3	DMA0V2	DMA0V1	DMA0V0
DMA0V	DMA0 Start	0100H					R	W		
DIVIAOV	Vector	010011			0	0	0	0	0	0
							DMA0 St	art Vector		
					DMA1V5	DMA1V4	DMA1V3	DMA1V2	DMA1V1	DMA1V0
DMA1V	DMA1 Start	0101H					R	W		
DIVIATV	Vector	010111			0	0	0	( 0 ) }	0	0
							DMA1 St	art Vector		
					DMA2V5	DMA2V4		DMA2V2	DMA2V1	DMA2V0
DMA2V	DMA2 Start	0102H					)\\R	W)		
	Vector	0.02			0	0	0	0	0	0
							1	art Vector		
					DMA3V5	DMA3V4	DMA3V3		DMA3V1	DMA3V0
DMA3V	DMA3 Start	0103H	ļ					W		:
	Vector				0	0	0	0 ~	(0)	0
							<del>-</del>	art Vector		=
	DMA4				DMA4V5	DMA4V4	DMA4V3	DMA4V2	DMA4V1	DMA4V0
DMA4V	Start	0104H	ļļ				(R)	$\sim$	$(\cap)$	
	Vector				0 (	0	0	0	//0	0
					514/5/5	D1445)44		art Vector	DMA51/4	D14451/0
	DMA5				DMA5V5	DMA5V4		DMA5V2	DMA5V1	DMA5V0
DMA5V	Start Vector	0105H			0	> 0	(0 )	W 0	0	0
	Vector					/ 0		art Vector	0	U
				$\sim$ .(7	DMA6V5	DMA6V4		DMA6V2	DMA6V1	DMA6V0
	DMA6			- 291	DIVIAOVS	DIVIAUV4		/W	DIVIAUVI	DIVIAOVO
DMA6V	Start Vector	0106H			0	0	0	0	0	0
	Vector							art Vector		
				4	DMA7V5	DMA7V4	DMA7V3	DMA7V2	DMA7V1	DMA7V0
DN44-7) /	DMA7	040711	$\rightarrow$	7				W	= •• • •	
DMA7V	Start Vector	0107H	((		0 /	0	0	0	0	0
	1					(12)	DMA7 St	art Vector		
			DBST7	DBST6	DBST5	DBST4	DBST3	DBST2	DBST1	DBST0
DMAB	DMA Burst	0108H		)		R/		:	=	=
אייייי	J.W. Buist	0,0011	) 0	0 _	(0//	0	0	0	0	0
						DMA request		,	<u> </u>	·
		0109H	DREQ7	DREQ6	DREQ5	DREQ4	DREQ3	DREQ2	DREQ1	DREQ0
DMAR	DMA Request					R/		0		
		(RMW 禁)	0	0	0	0 1:DMA reque	et in software	0	0	0
L					$\rightarrow$	i.טואות וeque	ot iii ooitwale	<del>-</del>		

## (4) メモリコントローラ (1/3)

Symbol	Name	Address	7	6	5	4	3	2	1	0
				B0WW2	B0WW1	B0WW0		B0WR2	B0WR1	B0WR0
				Bottile	W	1 2011110		BOTTILE	W	Domito
	BLOCK 0			0	1	0		0	1	0
B0CSL	MEMC	0140H		Write waits		•		Read waits		
BUCSL	コントロール レジスタ Low	(RMW 禁)		001:0WAIT	010:1W			001:0WAIT	010:1	
	DDAYLOW			101:2WAIT	110:3W		<	101:2WAIT	110:3V	
				111:4WAIT		AIT 端子		111:4WAIT		VAIT 端 <del>子</del>
				Others:予約				Others:予約		
			B0E	_	_	B0REC	B0OM1	B00M0	B0BUS1	B0BUS0
			W 0			0		W	0	0
	BLOCK 0 MEMCT	0141H					0	$\leftarrow \sim$		
B0CSH	コントロール	(RMW 禁)	CS select 0:Disable	"0"をライ	"0"をライ	0:ダミーサイクル を入れない	00:ROM/SR	AM))	Data Bus w 00:8bit	idth
	レジスタ High	(RIVIVV 宗)	1:Enable	トしてく	トしてく	1:ダミーサイクル	01:予約 10:予約		00.66it	
				ださい	ださい	を入れる	11:予約		10:予約	
							((,,,,))		11:予約	
				B1WW2	B1WW1	B1WW0		B1WR2	B1WR1	B1WR0
					W			(	W	
	BLOCK 1	0144H		0	1	0		0		0
B1CSL	MEMC コントロール			Write waits 001:0WAIT	010:1W	/AIT		Read waits 001:0WAIT	010:1V	/ΔΙΤ
	レジスタ Low	(RMW 禁)		101:2WAIT	110:3W			101:2WAIT	110:1V	
				111:4WAIT	_	VAIT 端子		111:4WAIT	/ ~ \	······ VAIT 端 <del>子</del>
				Others:予約	011.7	AV.11 3(1)		Others:予約		VAII >    ]
			B1E	——————————————————————————————————————		B1REC	B1OM1	B1OM0	B1BUS1	B1BUS0
			W				((	W	2.200.	1 2.2000
	BLOCK 1		0			0	0	0	0	0
B1CSH	MEMC	0145H	CS select	"0"をライ	"0"をライ	0:ダミーサイクル	00;ROM/\$R	AM	Data Bus w	idth
Biodii	コントロール レジスタ High	(RMW 禁)	0:Disable	トしてく		を入れない 1:ダミーサイクル	01:予約		00:8bit	
	D D D D T High		1:Enable	ださい((	ださい	を入れる	10:予約		01:16bit	
				(1)			11:予約		10:予約	
				DOMANA	DOMANA	DOMANO		DOWDO	11:予約	DOM/DO
				B2WW2	B2WW1 W	B2WW0	$\mathcal{I}$	B2WR2	B2WR1 W	B2WR0
				(0.)	1	0	$\vee/$	0	1	0
50001	BLOCK 2 MEMC	0148H		Write waits	· · · · · · · · · · · · · · · · · · ·	^	<del></del>	Read waits	· · · · · ·	
B2CSL	コントロール	(RMW 禁)	((	001:0WAIT	010:1W			001:0WAIT	010:1	
	レジスタ Low	(1 20)		101:2WAIT	110:3\			101:2WAIT	110:3V	
				111:4WAIT	_	VAIT 端子		111:4WAIT		VAIT 端子
			$-((///\langle$	Others:予約				Others:予約		
	1		B2E	<i>)</i> B2M		B2REC	B2OM1	B2OM0	B2BUS1	B2BUS0
	1	// `	V		- ( ( / / <	1		W	0/4	0/4
	BLOCK 2 MEMC	0149H		0	(	0	0	0	0/1	0/1
B2CSH	コントロール		CS select	0:16MB		0:ダミーサイクル を入れない	00:ROM/SR	AM	Data Bus w	idth
	レジスタ High	(RMW 禁)	0:Disable 1:Enable	1:Sets area	トレてく	1:ダミーサイクル	01:予約 10:予約		00:8bit 01:16bit	
			3.E.I.abio	u,ou	ださい	を入れる	10:予約 11:予約		10:予約	
	$\sim$	7					ነ ነ . ነ . ነ ነ ነ ነ		11:予約	
	77	1		B3WW2	B3WW1	B3WW0		B3WR2	B3WR1	B3WR0
ĺ				((	W				W	
	BLOCK 3	014CH		0	1	0		0	1	0
B3CSL <	MEMC コントロール	) )		Write waits 001:0WAIT	010:1W	/AIT		Read waits 001:0WAIT	010:1V	//AIT
	レジスタ Low	(RMW 禁)	$>$ ( $\bigcirc$	101:2WAIT	110:3W			101:0WAIT	110:3V	
		(	//	111:4WAIT	_	·/··· VAIT 端子		111:4WAIT	_	·/···· VAIT 端子
/ /			///	Others:予約		., (() -    ]		Others:予約		V. (1) -1(1)
			B3E		_	B3REC	B3OM1	B3OM0	B3BUS1	B3BUS0
			W			DOILE	DOOM	W	202001	, 505000
	BLOCK 3		0			0	0	0	0	0
B3CSH	MEMC	014DH	CS select	"0"をライ	"0"をライ	0:ダミーサイク	00:ROM/SR	AM	Data Bus w	idth
	コントロール	(RMW 禁)	0:Disable	トしてく	トしてく	ルを入れない 1: ダミーサイク	00:((0)(/(0)(		00:8bit	
D3C311	しバフカ Linh	(	0.2.000.0							
ВЗСЗП	レジスタ High	(144417)	1:Enable	ださい	ださい	ルを入れる	10:予約		01:16bit	
B3C311	レジスタ High	(1					10:予約 11:SDRAM		01:16bit 10:予約 11:予約	

注) 1. B2CSH<B2BUS1:0>へは、リセット解除時の AM[1:0]端子の状態により値が設定されます。

#### メモリコントローラ (2/3)

Symbol	Name	Address	7	6	5	4	3	2	1	0
				B4WW2	B4WW1	B4WW0		B4WR2	B4WR1	B4WR0
					W				W	
	BLOCK 4			0	1	0		0	1	0
B4CSL	MEMC コントロール レジスタ Low	0150H (RMW 禁)		Write waits 001:0WAIT 101:2WAIT	010:1W 110:3W	/AIT	4	Read waits 001:0WAIT 101:2WAIT	010:1V 110:3V	VAIT
				111:4WAIT Others:予約	011: V	VAIT 端子		111:4WAIT Others:予約		VAIT 端子
			B4E	_	_	B4REC	B4OM1	B4OM0	B4BUS1	B4BUS0
			W					W		
	BLOCK 4		0			0	0	0	0	0
B4CSH	MEMC コントロール レジスタ High	0151H (RMW 禁)	CS select 0:Disable 1:Enable	"0"をライ トしてく ださい	"0"をライ トしてく ださい	0:ダミーサイク ルを入れない 1:ダミーサイク ルを入れる	00:ROM/SR 01:予約 10:予約 11:予約	AM	Data Bus w 00:8bit 01:16bit 10:予約 11:予約	idth
				B5WW2	B5WW1	B5WW0		B5WR2	B5WR1	B5WR0
					W				W	
	BLOCK 4	045411		0	11	0 \	$\vee$	0 1	1	0
B5CSL	MEMC コントロール レジスタ Low	0154H (RMW 禁)		Write waits 001:0WAIT 101:2WAIT 111:4WAIT	010:1W 110:3W 011: v	1////	$\Diamond$	Read waits 001:0WAIT 101:2WAIT 111:4WAIT Others:予約		
			5	Others:予約	((	3-3-0	D=0144			D=D1100
			B5E	_		B5REC	B5OM1	B5OM0	B5BUS1	B5BUS0
			W		$\mathcal{A}()$		. ((	W		
	BLOCK 4	0155H	0			∨ 0	0	(0)	0	0
B5CSH	MEMC コントロール レジスタ High	(RMW 禁)	CS select 0:Disable 1:Enable	"0"をライ トしてく ださい	"0"をライトしてく ださい	0:ダミーサイク ルを入れない 1:ダミーサイク ルを入れる	00:ROM/SR 01:予約 10:予約 11:予約	AM	Data Bus w 00:8bit 01:16bit 10:予約 11:予約	idth
				BEXWW2	BEXWW1	BEXWW0	44	BEXWR2	BEXWR1	BEXWR0
					\ W				W	•
	BLOCK EX			(0.	) 1	0	$\vee$	0	1	0
BEXCSL	MEMC コントロール レジスタ Low	0158H		Write waits 001:2WAIT 101:2WAIT 011:1+NWA	110:	1WAIT 2WAIT rs:予約		Read waits 001:2WAIT 101:2WAIT 011:1+NW	- 010 - 110 AIT Othe	:1WAIT :2WAIT ers:予約
			1(//4			7/	BEXOM1	BEXOM0	BEXBUS1	BEXBUS0
			$\setminus \setminus \setminus \setminus \setminus$	/		$\sim$		V	-	1
ĺ	BLOCK EX			0	(0// <	0	0	0	0	0
BEXCSH	MEMC コントロール レジスタ High	0159H		"0"をライ トしてく ださい	"0"をライ トしてく ださい	ださい	10:予約 11:予約		Data Bus v 00:8bit 01:16bit 10:予約 11:予約	
		Κ.		_	<u> </u>	OPGE	OPWR1	OPWR0	PR1	PR0
	4			$\wedge$	_			R/W		
	Page ROM		,	( (		0	0	0	1	0
PMEMCR	コントロール レジスタ	0166H				ROM page access 0:Disable 1:Enable	Wait numbe 00: 1state (n- 01: 2state (n- 10: 3state (n- 11: 予約	1-1-1 mode) 2-2-2 mode)	Byte number 00: 64by 01: 32by 10: 16by 11: 8byte	te te te

## メモリコントローラ (3/3)

	Memory		M0V20   M0V19   M0V18   M0V17   M0V16   M0V15   M0V14-9   M0	N8
MAMR0	マスク	0142H	R/W	
	レジスタ 0		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	<u> </u>
			M0S23 M0S22 M0S21 M0S20 M0S19 M0S18 M0S17 M0S	S16
	Memory スタート		R/W	310
MSAR0	アドレス	0143H		1
	レジスタ 0		Set スタート アドレス A23 to A16	
			M1V21 M1V20 M1V19 M1V18 M1V17 M1V16 MV15-9 M1	IV8
MAMR1	Memory マスク	0146H	R/W	
IVIAIVIKI	レジスタ 1	01460	1 1 1 1 1 1 1 1	1
			0:Compare enable 1:Compare disable	
	Memory		M1S23 M1S22 M1S21 M1S20 M1S19 M1S18 M1S17 M1S	S16
MSAR1	スタート	0147H	R/W (	
	アドレス レジスタ 1	0	1 1 1 1 1 1 1 1 1	<u>1</u>
			Set スタート アドレス A23 to A16	
	Memory		M2V22   M2V21   M2V20   M2V19   M2V18   M2V17   M2V16   M2V	<b>√15</b>
MAMR2	マスク	014AH	RW 1 1 1 1 1 1 1 1 1	
	レジスタ 2		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	<u></u>
			M2S23 M2S22 M2S21 M2S20 M2S19 M2S18 M2S17 M2S	C16
	Memory スタート		R/W	310
MSAR2	アドレス	014BH		
	レジスタ 2		Set スタート アドレス A23 to A16	
			M3V22   M3V21   M3V20   M3V19   M3V18   M3V17   M3V16   M3V	V15
MANADO	Memory マスク	04.4511	R/W	
MAMR3	レジスタ3	014EH	1 1 (1 1 1 1 1 1 1	1
			0:Compare enable 1:Compare disable	
	Memory		M3S23 M3S22 M3S21 M3S20 M3S19 M3S18 M3S17 M3S	S16
MSAR3	スタート	014FH	R/W	
me, a to	アドレス レジスタ 3	011111	1 1 1 1 1 1 1	1
	277,70		Set スタート アドレス A23 to A16	
	Memory		M4V22 M4V21 M4V20 M4V19 M4V18 M4V17 M4V16 M4V	<u>√15</u>
MAMR4	マスク	0152H	R/W	
	レジスタ 4		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	<u> </u>
			M4S23   M4S22   M4S21   M4S20   M4S19   M4S18   M4S17   M4S	S16
	Memory スタート		R/W	310
MSAR4	アドレス	0153H		1
	レジスタ 4		Set スタート アドレス A23 to A16	
		<< /	M5V22 M5V21 M5V20 M5V19 M5V18 M5V17 M5V16 M5V	V15
MANDE	Memory	0156H	R/W	
MAMR5	マスク レジスタ 5	MOCIO	1 1 1 1 1 1 1	1
			0:Compare enable 1:Compare disable	
	Memory	7	M5S23 M5S22 M5S21 M5S20 M5S19 M5S18 M5S17 M5S	S16
MSAR5	スタート	0157H	R/W	
WOARO	アドレス レジスタ 5		1 1 1 1 1 1 1 1 1 1	1
			Set スタート アドレス A23 to A16	

# (5) クロック制御/ PLL (1/2)

Symbol	Name	Address	7	6	5	4	3	2	1	0
								_		
ļ	System							R/W		
SYSCR0	Clock	10E0H						0	0	0
ļ	Control 0							"0"をライトし		
ļ								てください		
								GEAR2	GEAR1	GEAR0
								7/	R/W	
									0	0
								高周波のギ	ア値選択(fc)	
								000: fc	:	
SYSCR1	System Clock	10E1H					I. (C	001: fc		
	Control 1							) 010: fc		
								011: fc		
								100: fc		
								101: ( <del>-</del> 110: ( <del>-</del>		
								110. (		
			_		WUPTM1	WUPTMO	HALTM1	HALTMO	15 HOT)	DRVE
			R/W		WOPTWIT		M WENNI	TALTIVIO	1 3	R/W
			0		1	(0)	1	1/2		0
	System		"0"をライト		ウォームアッ		HALT <del>E</del>	-		1:
SYSCR2	Clock	10E2H	してくださ		00: 予約		1/		$\langle \rangle$	STOP <del>E</del> −
	Control 2		い.		01: 2 <sup>8</sup> /入力	周波数	00: 予約 01: STOP <del>1</del>			ド中も端子
					10: 2 <sup>14</sup> /入力	]周波数	10: IDLE1			をドライブ
					11: 2 <sup>16</sup> /入力	]周波数	10: IDLE / -			します
				FCSEL	LWUPFG		TT. IDLL2			
				R/W	R					
				0	4(0)	~	<del>  ((//-</del>	<u> </u>		<u> </u>
PLLCR0	PLL	10E8H		fc .	ロックアップ					
	Control 0	.020		クロック選択	タイマ			[		
				0: f <sub>osch</sub>	状態フラグ 0: not end					
				1: f <sub>PLL</sub>	1: end		[ ))			
			PLLON	1	7					
ļ			R/W		7	_				
PLLCR1	PLL	10E9H	0							
ILLONI	Control 1	IULSIT	PLL 制御		(		Ī			<u> </u>
ļ			1: ON		_	12				
			0: OFF	$\wedge$						

クロック制御/ PLL (2/2)

Symbol	Name	Address	7	6	5	4	3	2	1	0
			PROTECT					EXTIN	DRVOSCH	
			R					R/W	R/W	
	EMC		0					0	1	
EMCCR0	コントロール	10E3H	プロテクト				<	1: fc 外部	fc 発振器	
	レジスタ 0		フラグ					クロック	ドライブ	
			0: OFF						能力	
			1: ON					(( ))	1: NORMAL 0: WEAK	
						l			U. WLAR	
EMCCR1	EMC コントロール レジスタ 1	10E4H					よりプロテク EMCCR2="A5			<u>:</u>
							EMCCR2="5A			
FMOODO	EMC	405511		2	ILI. LIVIOC	7.51 - 7.511 , 1	-WOSITZ-3/	いことがフィ	•	
EMCCR2	コントロール レジスタ2	10E5H				<(		$\langle$		



# (6) SDRAM コントローラ

Symbol	名称	アドレス	7	6	5	4	3	2	1	0
			_	_	SMRD	SWRC	SBST	SBL1	SBL0	SMAC
			l		_		Z/W		1	
		1	0	0	0	0	0	1	0	0
			"0"をライ	"0"をライ	モード	ライト	バースト	バースト長退		SDRA コン
	SDRAM		トしてく	トしてく	レジスタリ	リカバリタ	ストップ	00: 予約		トローラ
SDACR1	Access	0250H	ださい。	ださい。	カバリタイ	イム	コマンド	01:フルページ	リード,	
OBMON	Control	020011			ム		a. 4 " =	バーストラ	ライト	0: 禁止
	Register1					0: 1clock	0: オールプ リチャージ	10:1 フードリー	<b>−</b> Ε,	1: 許可
					0: 1clock	1: 2clock	1: バースト	シングル	/	
					1: 2clock		ストップ	11:フルページ		
								<b>//シ</b> ングルラ		
						SBS	SDRS1	SDRS0	SMUXW1	SMUXW0
									W	,
	SDRAM					0	/0	V 0	0	0
004000	Access	005411				BANK 数	ROW アドレ	スサイズ選	アドレスマル	レチプレクス
SDACR2	Control	0251H				0:2バンク	択	// // · · ·	タイプ選択	
	Register2					1:4 バンク	00: 2048rows		00: TypeA (A	
							01: 4096rows		01: TypeB (A	
						((//	10: 8192rows 11: 予約	(13bits)	10: TypeC (A 11: 予約	11-)
						SSAE	SRS2	SRS1	SRS0	SRC
						SSAL	JNOZ	R/W	7 0100	SKC
		,	$\left  \cdot \right $	$\overline{}$	$\rightarrow$		0	0	0	0
	SDRAM Refresh					SR オート	- /	フレッシュ間		オートリフ
SDRCR	Control	0252H				Exit 機能				レッシュ
	Register						000: 47s	/ .	156state	0:Disable
	<b>J</b>				7( //	0:Disable	001: 78s	\ \	295state	1:Enable
				. (		1:Enable	010: 97s	- /	:249state	
							011:124		:312state	CCMMAC
				$\rightarrow$		1	T	SCMM2	SCMM1 R/W	SCMM0
			//	$\overline{\mathcal{A}}$	7	7	$\longrightarrow$	0	0	0
				16	))		\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	U	<u>∪</u> コマンド実行	
			/			_			コマンド天打	
			(					000: 実行な	L	
SDCMM	SDRAM	0253H							し ャライズコマン	/ド実行
SDCININ	Commandl Register	U253H			^	100			クをプリチャー	
	register		((//	$\langle \rangle$		71/			ートリフレッ	
			\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	<i>! )</i>				c. モード	レジスタ設定	
				^	((//	()			レジスタセット	
									リフレッシュ E	
		\"\							リフレッシュ E -	XIT 実行
				4				その他: 予約		
		_	~		\					
		Z								
	4			$\wedge$	~					
				71						
	1/	. \		(1)						

## (7) 8 ビットタイマ (1/2)

Symbol	Name	Address	7	6	5	4	3	2	1	0
			TA0RDE				I2TA01	TA01PRUN	TA1RUN	TA0RUN
			R/W					•	W	
	TMRA01		0				0	0	0	0
TA01RUN	RUN	1100H	Double				IDLE2		in/Stop contro	ol
	レジスタ		buffer				0: 停止		& Clear	
			0: Disable				1: 動作	1: Run	(count up)	
			1: Enable		_		_		_	1
TA0REG	TMRA0	1102H	_	_	_				_	
TAUREO	レジスタ	(RMW 禁)					// 「定	( )	>	
			_				·Æ			1
TA1REG	TMRA1	1103H	_				<u>N</u> . (7			
i, iii ii	レジスタ	(RMW 禁)					定	<del>/ ) )                                   </del>		
			TA01M1	TA01M0	PWM01	PWM00	TA1CLK1	TA1CLK0	TA0CLK1	TA0CLK0
			171011111	171011110	1 1111101	•	W	TATIOLING	INCOLIC	17.00Erto
			0	0	0	0	(0)	0	0	0
TA01MOD	TMRA01 MODE	1104H	動作モード		PWM 周期		TMRA1ソー	-スクロック	TMRA0 ソー	-スクロック
TAUTIMOD	レジスタ	110411	00: 8-Bit Tin		00: Reserve	ed ((	00: TA0TR0	3 <i>(</i>	00: TA0IN 2	(力
			01: 16-Bit T		01: 2 <sup>6</sup> 10: 2 <sup>7</sup>	</td <td>01: φT1</td> <td>. ~</td> <td>01: φT1</td> <td></td>	01: φT1	. ~	01: φT1	
			10: 8-Bit PP 11: 8-Bit PV		10. 2 11: 2 <sup>8</sup>		10: φT16 11: φT256	(2)	10: φT4	
			- 11. 0 Bit 1 V	- In thicae	- T	$+0/\wedge$		L TA (FEO)	11: \$T16	TAAFFIO
							TA1FFC1	TA1FFC0	TA1FFIE	TA1FFIS W
	TMRA01						1	W C	(//0	0
TA1FFCR	Flip-Flop	1105H			1		00: Invert To		TA1FF	TA1FF
TATIFICK	Conttol レジスタ	110311					01: Set TA1	FF	反転制御	Inversion
						$\rightarrow$	10: Clear Ty		0: Disable	select
							11: Don't ca	are	1: Enable	0: TMRA0 1: TMRA1
	-		TA2RDE			/	I2TA23	TA23PRUN	TA3RUN	TA2RUN
			R/W				12 1723		W	TAZITON
	TMRA23		0	4(			0	1 0	0	0
TA23RUN	RUN	1108H	Double		, T	//	IDLE2	Timer Ru	in/Stop contro	i
	レジスタ		buffer				0: 停止		& Clear	
			0: Disable 1: Enable	(( )	\		1: 動作	1: Run	(count up)	
		440411	1. Ellable		/		<del>\</del> _	_	_	
TA2REG	TMRA2	110AH			<u> </u>		<u> </u> 	<u> </u>	<u> </u>	I
	レジスタ	(RMW 禁)					··· 定			
	T140.40	110BH			- \	15	_	_	_	_
TA3REG	TMRA3 レジスタ		((7))			7/	Ň			
		(RMW 禁)	$\langle \langle \langle \rangle \rangle \rangle$			<u></u> → 不	定			
			TA23M1	TA23M0	PWM21	PWM20	TA3CLK1	TA3CLK0	TA2CLK1	TA2CLK0
		( /			( )	. /	W			
	TMRA23		0 =1/5= 13	0	0	0	0	0	0	0
TA23MOD	MODE	110CH	動作モード	oor Mode	PWM 周期	. d	TMRA3 Y-		TMRA2 ソー	
	レジスタ		00: 8-Bit Tin 01: 16-Bit T		00: Reserve	eu	00: TA2TR0 01: φT1	3	00: TA2IN ) 01: φT1	(J)
	^	$\Diamond$	10: 8-Bit PP		10: 2 <sup>7</sup>		10: φΤ16		01: φ11 10: φT4	
	\\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\	< .	11: 8-Bit PV		11: 2 <sup>8</sup>		11: φT256		10. φ14 11: φT16	
	-			17-			TA3FFC1	TA3FFC0	TA3FFIE	TA3FFIS
				11			4	W		W
/	TMRA23						1	1	0	0
					1		00: Invert T	A3FF	TA3FF	TA3FF
TASEECE	Flip-Flop	11004	_ (_				1			1
TA3FFCR	Flip-Flop Conttol	110DH	> ((				01: Set TA3	BFF	反転制御	Inversion
TA3FFCR	Flip-Flop	110DH					01: Set TA3 10: Clear T	BFF A3FF	反転制御 0: Disable	Inversion select
TA3FFCR	Flip-Flop Conttol	110DH					01: Set TA3	BFF A3FF	反転制御	Inversion
TA3FFCR	Flip-Flop Conttol	110DH					01: Set TA3 10: Clear T	BFF A3FF	反転制御 0: Disable	Inversion select 0: TMRA2

#### 8 ビットタイマ (2/2)

Symbol	Name	Address	7	6	5	4	3	2	1	0
Cymbol	ranio	71441000	TA4RDE		$\overline{}$		I2TA45	TA45PRUN	TA5RUN	TA4RUN
			R/W					R/		
	TMRA45		0				0	0	0	0
TA45RUN	RUN レジスタ	1110H	Double				IDLE2	Timer Ru	un/Stop contro	nl.
			buffer				0: 停止 〈		o & Clear	,
			0: Disable 1: Enable				1: 動作		(count up)	
			T. LITABLE	_	<u> </u>		_		b	
TA4REG	TMRA4	1112H		<u> </u>	<u> </u>	1	: N		<u> </u>	1
	レジスタ	(RMW 禁)					定	, , ,		
		1113H	_	_	<u> </u>		<del>~</del> -((/	<u> </u>	_	I –
TA5REG	TMRA5 レジスタ	ППЭП			<u> </u>	\	W	$\cup$		I
		(RMW 禁)				不	定			
			TA45M1	TA45M0	PWM41	PWM40	TA5CLK1	TA5CLK0	TA4CLK1	TA4CLK0
							W			
	TMRA45		0	0	0	0 (	0	0	0	0
TA45MOD	MODE	1114H	動作モード 00: 8-Bit Tin	oor Modo	PWM 周期 00: Reserve	, 4/	TMRA5 ソー 00: TA4TRG		TMRA4 ソー	
	レジスタ		00: 8-Bit Till		00. Reserved	,	00. ΤΑ4ΤΚΟ 01: φT1		00: TA4IN 01: φT1	())
			10: 8-Bit PP		10: 2 <sup>7</sup>	$(0/\delta)$	10: φT16		10: ¢T4	
			11: 8-Bit PV	VM Mode	11: 2 <sup>8</sup>		11: φT256	$\cdot$ $(\bigcirc)$	11: oT16	
					$\overline{A}$		TA5FFC1	TA5FFC0	/TA5FFIE	TA5FFIS
					(		R/	W	S/ R/	
	TMRA45 Flip-Flop						1 T	PFF 1	0 TA5FF	0 TA5FF
TA5FFCR	Conttol	1115H					00: Invert TA 01: Set TA5		TASEF 反転制御	Inversion
	レジスタ					>	10: Clear TA		0: Disable	select
						/	11: Don't ca	re	1: Enable	0: TMRA4
			TA6RDE		$\sim$		12TA67	/TACZDDUNI	TAZDUNI	1: TMRA5
			R/W	- A		$\rightarrow \nearrow $	121A67	TA67PRUN R/	TA7RUN W	TA6RUN
	TMRA67		0			$\leftarrow$	0	0	0	0
TA67RUN	RUN レジスタ	1118H	Double		<b>\</b> \		IDLE2	Timer Ri	un/Stop contro	.l
			buffer		I) I		0: 停止		o & Clear	,
			0: Disable 1: Enable		Í l	$\wedge$	1:/動作	1: Run	(count up)	
		444 411	_ ( (		<del>                                     </del>	//-	<u> </u>	_	_	_
TA6REG	TMRA6 レジスタ	111AH				1/6	N			1
		(RMW 禁)				不	定			
	TMDAZ	111BH	(\\/\	) –	=	37	_	_	_	_
TA7REG	TMRA7 レジスタ				$(\Omega)$		N			
		(RMW 禁)			_ ( \		定			
			TA67M1	TA67M0	PWM61	PWM60	TA7CLK1	TA7CLK0	TA6CLK1	TA6CLK0
		1	0	0_	10 1	R	W 0	0	0	0
	TMRA67		動作モード	: / 4	PWM 周期	U	TMRA7 ソー	•	TMRA6 ソー	
TA67MOD	MODE レジスタ	111CH	00: 8-Bit Tin	ner Mode	00: Reserve	d	00: TA6TRG		00: TA6IN 2	
			01: 16-Bit T		01: 2 <sup>6</sup>		01: φT1		01: φT1	
	<u> </u>		10: 8-Bit PP	7 /	10: 2 <sup>7</sup>		10: φT16		10: φT4	
		\	11: 8-Bit PV	vivi iviode	11: 2 <sup>8</sup>		11: φT256		11: φT16	· <b></b>
		))					TA7FFC1	TA7FFC0	TA7FFIE	TA7FFIS
	TMRA67	IJ.			<del>                                     </del>		R/ 1	vv 1	0 R/	0
TA7FFCR	Flip-Flop	111DH		))			00: Invert TA		TA7FF	TA7FF
IATECR	Conttol レジスタ	I I I I DII					01: Set TA7	FF	反転制御	Inversion
	Z						10: Clear TA		0: Disable	select
							11: Don't ca	ге	1: Enable	0: TMRA6 1: TMRA7
<u> </u>	~	I.	~				l			i. HVIDA/

## (8) 16 ビットタイマ (1/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
j			TB0RDE	_			I2TB0	TB0PRUN		TB0RUN
			R/W	R/W			R/W	R/W		R/W
	TMRB0		0	0			0	0		0
TB0RUN	RUN レジスタ	1180H	Double	"0"をライト			IDLE2	Timer Run	Stop control	
	DDAG		Buffer	してください			0: 停止	0: Stop & 0		
			0: Disable				1: 動作	1: Run (co		
			1: Enable							
			TB0CT1	TB0ET1	TB0CP0I	TB0CPM1	TB0CPM0	TB0CLE	TB0CLK1	TB0CLK0
			0 R/	0	W 1	0	0	R/W 0	0	0
					<del></del>				│ U U D D D D D D D D D D D D D D D D D	
			TB0FF1 反動 0: Disable		ソフトウエア	キャプチャタ	1 = 20	アップカウン		
	TMRB0	1182H	U. DISABIE	i. Eliable	キャプチャ 0: ソフトキャ	00: Disable		タクリア制御 0: Disable	00:TB0IN0 站 01: ₀T1	<b>前</b> 十人刀
TB0MOD	MODE レジスタ	(RMW 禁)	TB0CP1H/L ^	アップカウ	プチャ	เกา4 เมษ 01: TB0IN0↑	上りエッジ	1: Enable	10: φΤ4	
		(KIVIVV 示)	アップカウンタ		1: 未定義		,IBUINT E上りエッジ	>	11: φT16	
			値のキャプチャ 時	TB0RG1H/L の一致時		10: TB0IN0 1	\ \ / / /			
						. /	下りエッジ	/		
						11: TA1OUT 1		$\sim$		
							上りエッジ			
				TB0FF1C0	TB0C1T1	TB0C0T1	TB0E1T1	TB0E0T1	TB0FF0C1	TB0FF0C0
			W			$(\bigvee \angle)$		$-(\bigcirc)$	W	,
			1	1	0 TB0FF0 反	#= \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	0	0	( ) <u>1</u>	1 /m
	TMRB0 Flip-Flop	1183H	TB0FF1 制行	闻	1 (7)			- // 7	JB0FF0 制	御
TB0FFCR	コントロール	(RMW 禁)	00: Invert 01: Set		0: Disable	1: Enable			00: Invert 01: Set	
	レジスタ	(141111 354)	10: Clear			TB0CP0H/L ~	アップカウン	アップカウン	10: Clear	
			11: Don't ca	are		のアップカウ	عد	ダと	11: Don't ca	are
			リード時は常に		タ取り込み時	ンタ取り込み 時	TB0RG1H/L との一致時	TB0RG0H/L との一致時		こ"11"が読み出
				れます		hd.	200/ 150.00	_	されます	
TB0RG0L	TMRB0	1188H					V	_	_	_
IBORCOL	レジスタ 0 Low	(RMW 禁)					定			
		440011	_		_	_ /	//_	_	_	_
TB0RG0H	TMRB0 レジスタ 0 High	1189H			<del>)</del>	V	W/	<u> </u>		I
	レンスタ U High	(RMW 禁)		$\rightarrow$ $\wedge$			<u></u> 定			
			- ((	( )-)	- /	4/	_	_	-	_
TB0RG1L	TMRB0	118AH				112	V	- '	-	
	レジスタ 1 Low	(RMW 禁)	((7)			<u>Д</u>	· 定			
	<del> </del>		$\overline{}$	/ _	(67)	<u> </u>			_	
TB0RG1H	TMRB0	118BH			<del>  (( //                                </del>	ī\	. – V		_	_
]	レジスタ 1 High	(RMW 禁)		-	<del>\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\</del>		<u>.</u> 定			
		1	-			<u> </u>	_	_	_	_
TB0CP0L	TMRB0 Capture	118CH				•	₹	=		:
1500101	レジスタ 0 Low	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	~				<u>·</u> 定			
	,	(								
ТВ0СР0Н	TMRB0 Capture	118DH	_	<u> </u>		<u> </u>	<u> </u>	_	_	_
1000-011	レジスタ 0 High	I IODN	<	41			<u>`</u> 定			
(	( ( (	))	-		_		_	_	_	_
TB0CP1L	TMRB0 Capture	118EH /	> (	1		<b>.</b>	<u>.                                    </u>			ı
IBUCFIL	レジスタ 1 Low	I IOEH		<del>))</del>						
//			~ / / _				定			1
TB0CP1H	TMRB0 Capture	118FH		_	_	<u> </u>	<u>। –</u> २	_		_
IBUCFIR	レジスタ 1 High	ПОГП					<del>ヾ</del> 定			
			<u> </u>			<u>ተ</u>	汇			

16 ビットタイマ (2/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
•			TB1RDE	_			I2TB1	TB1PRUN		TB1RUN
			R/W	R/W			R/W	R/W		R/W
	TMRB1		0	0			0	0		0
TB1RUN	RUN レジスタ	1190H	Double	"0"をライト			IDLE2	Timer Run	/Stop control	
			Buffer	してください			0: 停止	0: Stop & 0		
			0: Disable				1: 動作	1: Run (co		
			1: Enable TB1CT1	TB1ET1	TB1CP0I	TB1CPM1	TB1CPM0	TB1CLE	TB1CLK1	TB1CLK0
			R/		W	IBICEMII	TBICHNO	R/W	IBICERI	IBICERO
			0	0	1 1	0	0	10	0	0
			TB1FF1 反車	テトリガ	ソフトウエア	キャプチャタイ	= 1/19	アップカウン	入力クロック	選択
			0: Disable		キャプチャ	00: Disable	1 )	タクリア制御	00: TB1IN0 ₫	
TB1MOD	TMRB1 MODE	1192H			0: ソフトキャ		FULT	0: Disable	01: φΤ1	
IBINIOD	レジスタ	(RMW 禁)	TB1CP1H/L へ アップカウンタ		プチャ	01:TB1IN0 1, T		1: Enable /	10: φΤ4	
			値のキャプチャ		1: 未定義	INT6は立」	\ \ \ \	N	11: φT16	
			時	一致時		10: TB1IN0 ↑ , 1	FB1IN0↓			
						INT6は立て	\			
						11: TA1OUT 1,	/			
			TR4EE4C4	TB1FF1C0	TB1C1T1	INT6 は立上 TB1C0T1		TB1E0T1	TB1FF0C1	TB1FF0C0
			IBIFFICI W	•	IBICIIII		W	I IDVEWIT	TBIFFUCI W	
			1	1	/0	0	0 (	0	1	1
	TMRB1		TB1FF1 制	<u></u> 御	TB1FF0 反				TB1FF0 制	<u>.                                    </u>
TB1FFCR	Flip-Flop コントロール	1193H	00: Invert		0: Disable	1: Enable			00: Invert	
	レジスタ	(RMW 禁)	01: Set		1	İ	I_ (\( \lambda \) \( \lambda \)	12	01: Set	
			10: Clear	1	TB1CP1H/L へ のアップカウン			アップカウン タと	10: Clear	
			11: Don't c	are こ"11"が読み出	タ取り込み時	ンタ取り込み		TB1RG0H/L	11: Don't ca   リード時は常に	
				こ 11 か読み田		時	との一致時	との一致時	リート時は吊    されます	こ II が読み出
		1198H	_	((- )	_	- \	<b>\</b> //	_	_	_
TB1RG0L	TMRB1 レジスタ 0 Low			$\sim$		Ì	W			
		(RMW 禁)	((	~ ^		不	定			
	TMRB1	1199H	- (\	<i>\ \</i>	- /	///	_	_	_	_
TB1RG0H	レジスタ 0 High	(RMW 禁)					W			
		(KIVIVV 示)	$((///\langle$			不	定			
	T14554	119AH	\ <u>\~</u> ()	<u> </u>			<u> </u>	_	_	-
TB1RG1L	TMRB1 レジスタ 1 Low					) 1	W			
		(RMW 禁)				/ 不	定			
	T14004	119BH	-		77	_	_	_	_	_
TB1RG1H	TMRB1 レジスタ 1 High	· ·	$\overline{}$				W			
		(RMW 禁)				<u>.</u>	定			
	TMRB1	K .	_		<b>\</b> -	_	_	_	-	_
TB1CP0L	Capture	119CH		$\bigcap$			R			
	レジスタ 0 Low		<	11		不	定			
<	TMRB1	))		1-	_	_	_	_	_	_
TB1CP0H	Capture	119DH	>_((	11			R			
	レジスタ 0 High	(	1/2)			不	定			
	TMRB1	`	> <-	<b>/</b> -	-	-	-	_	_	_
TB1CP1L	Capture	119EH	~///				R			
	レジスタ 1 Low					不	定			
	T14004		_	_	I –	<u> </u>		_	_	_
TB1CP1H	TMRB1 Capture	119FH		I			R	I	I.	l
	レジスタ 1 High						·· 定			
	i .	<u> </u>	1			<u> </u>				

16 ビットタイマ (3/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
			TB2RDE	_			I2TB2	TB2PRUN		TB2RUN
			R/W	R/W			R/W	R/W		R/W
	TMRB2		0	0			0	0		0
TB2RUN	RUN レジスタ	11A0H	Double	"0"をライト			IDLE2	Timer Run	/Stop control	
	レンスタ		Buffer	してください			0: 停止	0: Stop & (		
			0: Disable				1: 動作	1: Run (co		
			1: Enable					( ) ) `	• • •	
			TB2CT1	TB2ET1	TB2CP0I	TB2CPM1	TB2CPM0	TB2CLE	TB2CLK1	TB2CLK0
			R/	_	W			R/W	-	
			0	0	1	0	0	0	0	0
			TB2FF1 反東		ソフトウエア	キャプチャタイ	ミング	アップ	入力クロック	. —
	TMRB2	11A2H	0: Disable	1: Enable	キャプチャ	00: Disable		カウンタ	00: TB2IN0 站	<sub>耑</sub> 子入力
TB2MOD	MODE		TB2CP1H/L へ	アップカウ	0: ソフトキャ	INT8は立し	<b>ヒりエッジ</b>	クリア制御	01: φT1 10: φT4	
	レジスタ	(RMW 禁)	アップカウンタ		プチャ 1: 未定義	01: TB2IN0 ↑, 7		0: Disable	11: \psiT16	
			値のキャプチャ	TB2RG1H/L の一致時	1. 水龙栽	INT8は立」	\	1: Enable		
			時	07—致時		10: TB2IN0 ↑ ) T	/			
						INT8は立1		~~~		
					1	11: TA3OUT ↑,				
			TR2FF1C1	TB2FF1C0	TB2C1T1	INT8は立」 TB2C0T1	Eりエッシ I TB2E1T1	TB2E0T1	TB2FF0C1	TB2FF0C0
			W		IDZCIII		/W	; IBZLUII	W	
			1	1	0	1 0	0	0	1	1
	TMRB2		TB2FF1 制		TB2FF0 反	<u>,                                    </u>	(7/<		TB2FF0 制行	卸
TB2FFCR	Flip-Flop	11A3H	00: Invert			1: Enable	$\langle \langle \rangle \rangle$	')	00: Invert	
1BZITOK	コントロール レジスタ	(RMW 禁)	01: Set	4(					01: Set	
			10: Clear		TB2CP1H/L ~	1 ( )	アップカウン	アップカウン	10: Clear	
			11: Don't ca	are	のアップカウン	のアップカウ ンタ取り込み	: 11	タと TB2RG0H/L	11: Don't ca	are
			リード時は常し		タ取り込み時	・フタ取り込み ・時	・ IBZRGIN/L との一致時	IBZRGUH/L との一致時	リード時は常に	こ"11"が読み出
			- 4	れます	_		_	_	されます -	_
TB2RG0L	TMRB2	11A8H	- (	~ \			<u> </u>		<u> </u>	_
IBZROOL	レジスタ 0 Low	(RMW 禁)		$\rightarrow$			vv 「定			
						777				
TB2RG0H	TMRB2	11A9H	-(7/4)	_			<u>                                     </u>	_	_	_
IDZINOOII	レジスタ 0 High	(RMW 禁)	$\overline{}$	<del>)                                    </del>			<u>vv</u> 定			
			)		((///	1) -	·佐 	_	_	
	TMRB2	11AAH/				<del>!/</del>	<u> </u>			_
TB2RG1L	レジスタ 1 Low	(RMW 禁)								
		( 20)		<	$\rightarrow$	不	定			
	TMRB2	_11ABH		-//		<u> </u>		_	_	_
TB2RG1H	レジスタ 1 High	(RMW 禁)					W			
	4	(IVIVIV 禁)		$\wedge$		<u></u>	定	_	-	
	TMRB2		- ,	1( -	_				_	_
TB2CP0L	Capture	11ACH		//			R			
<	レジスタ 0 Low	7)				不	定			
	TMDDQ	1	2 (	1) -	_			_	_	_
TB2CP0H	TMRB2 Capture	11ADH	110	<del>)</del>	B	E	<u>:</u> R	<u> </u>	<u> </u>	
	レジスタ 0 High						· <u>··</u> 定			
			-//	_	_			_	_	_
TDOCD41	TMRB2	1115			<u> </u>	<b>.</b>	<u>.                                    </u>	I	<u> </u>	
TB2CP1L	Capture レジスタ 1 Low	11AEH								
					_	不	·定 <del></del>	_		
	TMRB2		_	_	_	_	_	_	_	_
TB2CP1H	Capture レジスタ 1 High	11AFH					R			
						不	定			

# 16 ビットタイマ (4/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
			TB3RDE	-			I2TB3	TB3PRUN		TB3RUN
			R/W	R/W			R/W	R/W		R/W
	TMRB3		0	0			0	0		0
TB3RUN	RUN レジスタ	11B0H	Double	"0"をライト			IDLE2	Timer Run	Stop control	
	DDA9		Buffer	してください			0: 停止	0: Stop & 0		
			0: Disable				1: 動作	1: Run (co		
			1: Enable			<b>TD</b> 0 C T : : :	<b>TD</b> 0.5 = : :			
			TB3CT1	TB3ET1	TB3CP0I	TB3CPM1	TB3CPM0	TB3CLE	TB3CLK1	TB3CLK0
			0	W 0		0	0	R/W 0	0	0
					<u> </u>	<del></del>			<u>∪</u> 入力クロック	
			TB3FF1 反車 0: Disable		ソフトウエア	キャプチャタ		アップ		
	TMRB3	11B2H	U. Disable	I. LIIADIE	キャプチャ 0: ソフトキャ	00: Disable	/////	カウンタ クリア制御	00: TB3IN0 <sup>1</sup> 01: φT1	而于人力
TB3MOD	MODE レジスタ	(RMW 禁)	TB3CP1H/L へ	アップカウ	0. ノフトヤヤ プチャ	114171877			10: φT4	
		(KIVIVV 示)	アップカウンタ	ンタと TB3RG1H/L	1: 未定義	01:TB3IN0↑, TI		0: Disable 1: Enable	11: φT16	
			値のキャプチャ 時	の一致時		INTA は立上 10: TB3IN0↑, T		T. Enable		
						INTA は立て		,		
						11: TA3OUT 1,		$\lambda$		
						INTA は立J				
			TB3FF1C1	TB3FF1C0	TB3C1T1	TB3C0T1	TB3E1T1	TB3E0T1	TB3FF0C1	TB3FF0C0
			V				W		V	
			1	1 1	0	0	0	0	( ) 1	1 1
	TMRB3 Flip-Flop	11B3H	TB3FF1 制	御	TB3FF0反			7//~	TB3FF0制	<b>山</b>
TB3FFCR	コントロール	(RMW 禁)	00: Invert 01: Set		0: Disable	1: Enable		~	00: Invert 01: Set	
	レジスタ	(1/1/1/1/ 示)	10: Clear		TB3CP1H/L ^	TB3CP0H/L ^	アップカウン	アップカウン	10: Set	
			11: Don't c	are		のアップカウ	タと	タと	11: Don't c	are
			リード時は常に	こ"11"が読み出	タ取り込み時	ンタ取り込み		TB3RG0H/L	リード時は常に	こ"11"が読み出
				れます		時	との一致時	との一致時	されます	I
TRAPCOL	TMRB3	11B8H	_	1 -41			N -		_	_
TB3RG0L	レジスタ 0 Low	(RMW 禁)					N \			
					\		·定 ) )   / /_			
TB3RG0H	TMRB3	11B9H	_		<u> </u>	<u> </u>	<u> </u>	_	_	_
12010011	レジスタ 0 High	(RMW 禁)		$\Rightarrow$	*		· <u>// ~</u> ·定			
			_ ((		^	1/7	·Æ	_	_	_
TB3RG1L	TMRB3	11BAH				16	<u></u>		I	I
IDORGIL	レジスタ 1 Low	(RMW 禁)	(17)	\						
			(V)	)		$\uparrow$	·定 ·	i	i	1
TD2DC4LL	TMRB3	11BBH		<u> </u>	-(7/4)	<del>- '</del>	<u> </u>		_	_
TB3RG1H	レジスタ 1 High	(RMW 禁)		$\longrightarrow$	$\leftarrow$ $\lor$ $\smile$ $)$		/ <u>/</u> :定			
						<u> </u>	· <u>正</u>	<u> </u>		_
TDOGGGG	TMRB3	44500	_			<u>:</u>		<u> </u>		_
TB3CP0L	Capture レジスタ 0 Low	11BCH					R			
		7				不	定			
	TMRB3		_	L -	_			_	_	_
TB3CP0H	Capture レジスタ 0 High	11BDH	,	4(			R			
,	- J. J. J. J. J. J. J. J. J. J. J. J. J.			1./	1	•	定	1	•	
<	TMRB3	7)	-		_	<u> </u>		_	_	_
TB3CP1L	Capture	11BEH/	> ((			ŀ	R			
< =	レジスタ 1 Low			J)		不	定			
	TMRB3		\/\_	-	_	_	_	_	_	_
TB3CP1H	Capture	11BFH		•	•		Ř		•	
	レジスタ 1 High		*			不	定			
-										

## 16 ビットタイマ (5/6)


Symbol	Name	Address	7	6	5	4	3	2	1	0	
			TB4RDE	_			I2TB4	TB4PRUN		TB4RUN	
			R/W	R/W			R/W	R/W		R/W	
	TMRB4		0	0			0	0		0	
TB4RUN	RUN	11C0H	Double	"0"をライト			IDLE2	Timer Run	/Stop control		
	レジスタ		Buffer	してください			0: 停止	0: Stop & (			
			0: Disable				1: 動作	1: Run (co			
			1: Enable								
			TB4CT1	TB4ET1	TB4CP0I	TB4CPM1	TB4CPM0	TB4CLE	TB4CLK1	TB4CLK0	
			R/		W			(R/W)	<u> </u>		
			0	0	1	0	0	0	0	0	
TD 4140D	TMRB4	11C2H	TB4FF1 反車		ソフトウエア	キャプチャタ	イミング (	アップ	入力クロック	選択	
TB4MOD	MODE レジスタ	(RMW 禁)	0: Disable	1: Enable	キャプチャ	00: Disable		カウンタ	00: 予約		
		(1 20)	TB4CP1H/L へ	アップカウ	0: ソフトキャ	01:予約	7//	クリア制御	01: φT1 10: φT4		
			アップカウンタ		プチャ	10:予約		0: Disable	10: φ14 11: φT16		
			値のキャプチャ		1: 未定義	11: TA5OUT	↑, TA5OUT ↓	1: Enable	11.ψ110		
			時	の一致時	<b>TD (0.17.</b>	<b>TD (00T)</b>			<b>TO</b> (FE 0.0 )	TD (55000	
				TB4FF1C0	TB4C1T1	TB4C0T1	TB4E1T1	TB4E0T1	TB4FF0C1	TB4FF0C0	
			W	/* 1	0	0 R	0	0 ~	1 W	1	
						-	0		<u> </u>	·	
	TMRB4 Flip-Flop	11C3H	TB4FF1 制	1町	TB4FF0 反		\		TB4FF0 制	刵	
TB4FFCR	コントロールレジスタ	(RMW 禁)	00: Invert		0: Disable	1: Enable		$\cdot$	00: Invert		
			01: Set 10: Clear		TB4CP1H/L	TB4CP0H/L ~	アップカウン	アップカウン	01: Set 10: Clear		
			11: Don't c	are	のアップカウン		タと	96	11: Don't ca	are	
			リード時は常に		タ取り込み時 ンタ取り込み TB4RG1H/L			TB4RG0H/L リード時は常に"11"が読みと			
				れます	4( )	時	との一致時	との一致時	されます	с 11 % вступ	
	TMRB4 レジスタ 0 Low	11C8H	_	_	//	_		Z.	-	-	
TB4RG0L			w (7/A								
		(RMW 禁)				不	定				
	THERE	11C9H	_	- 4		<u> </u>		_	_	-	
TB4RG0H	TMRB4 レジスタ 0 High		W								
	2 7 7 7 0 1 iigii	(RMW 禁)				/ / 不	定				
		11CAH	_		l) –		\/ <u>-</u>	_	_	_	
TB4RG1L	TMRB4 レジスタ 1 Low			$\neg \bigcirc$	/	, \	N				
		(RMW 禁)	((			不	·定				
		11CBH	_ (		_ <	77/	_	_	_	_	
TB4RG1H	TMRB4	TICBH				1					
	レジスタ 1 High	(RMW 禁)	((//<				· 定				
			100	/ _	(67)		_	_	_	_	
TB4CP0L	TMRB4 Capture	44CCH		$\wedge$	((//		<u>.                                    </u>	I			
1B4CFUL	レジスタ 0 Low	11CCH				/					
						ተ	定				
	TMRB4		<u> </u>			_	_	_	_	_	
TB4CP0H	Capture	11CDH	~				R				
	レジスタ 0 High	7				不	定				
	TMRB4	5	_	<u> </u>	× -					-	
TB4CP1L	Capture	11CEH		11			R				
A	レジスタ 1 Low	11.32.11				不	 定				
		<del>)                                    </del>	./		_	<u> </u>		_	_	_	
TB4CP1H	TMRB4 Capture	11CFH/	> 7(-)	1	<u> </u>	=	<u> </u>	<del>-</del>	<del>-</del>	_	
10-01 111	レジスタ 1 High	110111	100	<del>))</del>			<u>··</u> :定				
			7.			<u> </u>	·Æ				

## 16 ビットタイマ (6/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0	
			TB5RDE	_			I2TB5	TB5PRUN		TB5RUN	
			R/W	R/W			R/W	R/W		R/W	
	TMRB5		0	0			0	0		0	
TB5RUN	RUN レジスタ	11D0H	Double	"0"をライト			IDLE2	Timer Run	/Stop control		
	DDA9		Buffer	してください			0: 停止	0: Stop & 0			
			0: Disable				1: 動作	1: Run (co			
			1: Enable								
			TB5CT1	TB5ET1	TB5CP0I	TB5CPM1	TB5CPM0	TB5CLE	TB5CLK1	TB5CLK0	
			R/		W			(R/W)	7		
			0	0	1	0	0	0	0	0	
TB5MOD	TMRB5 MODE	11D2H	TB5FF1 反車		ソフトウエア	キャプチャタ	イミング(()	アップ	入力クロック	選択	
TBSWOD	レジスタ	(RMW 禁)	0: Disable	1: Enable	キャプチャ	00: Disable	$\langle \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$	カウンタ	00:予約		
			TB5CP1H/L へ	アップカウ	0: ソフトキャ	•	7//	クリア制御	01: φT1 10: φT4		
			アップカウンタ		プチャ 1: 未定義	10:予約		0: Disable	11: φT16		
			値のキャプチャ 時	TB5RG1H/L の一致時		11: TA5OUT	TA5OUT L	1: Enable			
			•	TB5FF1C0	TB5C1T1	TB5C0T1	TB5E1T1	TB5E0T1	TB5FF0C1	TB5FF0C0	
			V		1200111		W	1 1202011	N N		
			1	1	0	0	Ŏ	0	1	1	
	TMRB5		TB5FF1 制	<del></del> 御	TB5FF0 反	転トリガン。			TB5FF0 制	御	
TB5FFCR	Flip-Flop	11D3H	00: Invert		0: Disable	1: Enable	\		00: Invert		
. 20 0	コントロール レジスタ	(RMW 禁)	01: Set			. \			01: Set		
			10: Clear		TB5CP1H/L	TB5CP0H/L ^	アップカウン	アップカウン	10: Clear		
			11: Don't ca		のアップカウン タ取り込み時	のアップカウ ンタ取り込み	タと TB5RG1H/L	タと TB5RG0H/L	11: Don't ca		
			リード時は常に		7 HX 9 ELOS LING	時	との一致時	との一致時	リード時は常l されます	こ"11"が読み出	
				れます				$\sim 1$	_	_	
TB5RG0L	TMRB5	11D8H				<u> </u>	N M	\		l	
IBSINGUL	レジスタ 0 Low	(RMW 禁)			1(->	'-	定	-			
				- 4(		-			_	_	
TB5RG0H	TMRB5 レジスタ 0 High	11D9H				1 /7	N			_	
120110011		(RMW 禁)	不定								
			_	$\Box$	1) _		~ 	_	_	_	
TDEDC41	TMRB5	11DAH			<del>''</del>	1	N			I	
TB5RG1L	レジスタ 1 Low	(RMW 禁)		7,							
		/	( (			// 不	定				
	TMRB5	TMRR5	11DBH	-	$\longrightarrow$	- <	17	_	_	_	_
TB5RG1H	レジスタ 1 High	(RMW 禁)	$(\Omega)$	_			N				
	ŭ	(INIVIVV 示)	(V/)	)			定	•	•		
	TMRB5			<u> </u>	(7)	<u> </u>	_	_	_	_	
TB5CP0L	Capture	11DCH				<u>)                                    </u>	R				
	レジスタ 0 Low					不	<del></del> 定				
			_		7_/	<u>.</u>	_	_	_	_	
ТВ5СР0Н	TMRB5 Capture	11DDH	<del>\</del>				<u> </u>				
12001 011	レジスタ 0 High	>					· 定				
	7,	\ \ \	_		<u> </u>				_	_	
TDEODAL	TMRB5	AADEC	_	7			<u> </u>				
TB5CP1L	Capture レジスタ 1 Low	11DEH		41			_				
	2 / / LOW					不	定				
	TMRB5	J .	~ 10	/ 2/	-	_	_	-	-	-	
TB5CP1H	Capture	11DFH		))			R				
	レジスタ 1 High					不	定				
			/^/								

# (9) パターンジェネレータ

PG0REG PG0			PG03	PG02	PG01	PG00	SA03	SA02	SA01	SA00
			W				R/W			
	DO0	1460H	0	0	0	0		7	不定	
PG0REG			パターンジ	ェネレータ	0(PG0)出力		シフタオル・	タネートレシ	ジスタ 0	
		(RMW 禁)	ラッチレジ	スタ			PG モード(4	4bit ライト)	対応レジスタ	
			(PG 出力に	設定された	ポートを			_		
			読むこと	により、リー	ード可能)					
			PG13	PG12	PG11	PG10	SA13	SA12	SA11	SA10
					N			<del>-                                    </del>	R/W	
	PG1	1461H	0	0	0	0			不定	
PG1REG	レジスタ	(DAMA( **)		ェネレータ	1(PG1)出力		1 1-7	タネートレシ		
		(RMW 禁)	ラッチレジ				PG E+V	4bit ライト)	対応レジスタ	
			,	(PG 出力に設定されたポートを						
				より、リー	,			<b>.</b>		r
	PG0,1 Control レジスタ	1462H	PAT1	CCW1	PG1M	PG1TE	PAT0	CCW0	PG0M	PG0TE
			RW							
			0	0	0	0	0	0	0	0
PG01CR			PG1 書き込み	PG1	PG1 モード (励磁)	PG1 トリガ入力	PG0 書き込み	PG0	PG0 モード (励磁)	PG0 トリガ入力
1 001010			モード	回転方向 0:正転	0:1 励磁	許可	モード	回転方向 0:正転	0:1 励磁	許可
			0:8bit	0.丘転 1:反転	または	0:禁止	0:8bit	1:反転	または	0:禁止
			書き込み 1:4bit	1./X.+4	2 励磁	1:許可	書き込み 1:4bit	1.100	2 励磁	1:許可
			書き込み		1:1-2 励磁		書き込み	1// 0	1:1-2 励磁	
						W.			PG1T	PG0T
					40		(6		R	/W
								$\sim$	0	0
						7	$(O/\langle$		PG1 シフト	PGO シフト
PG01CR2	PG0,1 Control2	1464H					$\downarrow (\lor \lor )$	)	トリガ	トリガ
	レジスタ			4(					0:8 ビットタ イマトリガ	0:8 ビットタ イマトリガ
									(TMRA23)	(TMRA01)
							))		ì:16 ビット	1:16 ビット
							<b>\</b> //		タイマトリ	
			I	: \ \ /	± /		> /	5	ガ(TMRB1)	ガ(TMRB0)



# (10)高速 SIO (1/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
•				XEN0				CLKSEL02	CLKSEL01	CLKSEL00
				R/W					R/W	
				0				1	0	0
		C00H		SYSCK 0:disable				ボーレート選	- 択 d 100:fsys/16	-
				1:enable				001:fsys/2 010:fsys/4	100:isys/10 101:fsys/3: 110:fsys/6	2
	High Speed							011:fsys/8	111:Reser	ved
HSC0MD	Serial Channel 0		LOOPBACK0	MSB1ST0	DOSTAT0		TCPOL0	RCPOL0	TDINV0	RDINV0
LISCOND	モード設定			R/W				\\ )R/	Ŵ	
	レジスタ		0	1	1		0	0	0	0
		00411	LOOPBACK テストモード	送受信開始 BIT	非 送 信 時 の HSSO0 端子		送信時の 同期クロック	受信時の 同期クロック	送信時の データ反転	受信時の データ反転
		C01H	0:disable	0:LSB	状態設定		エッジ設定	エッジ設定	0:disable	0:disable
			1:enable	1:MSB	0:"0"固定 1:"1"固定		0:立下り 1:立上り	0:立下り 1:立上り	1:enable	1:enable
								/		
				D/M	UNIT160	a	1	ALGNEN0	RXWEN0	RXUEN0
			0	R/W 1	0			0	R/W 0	0
		C02H	"0"をライト	"1"をライト		((// <		全2重での	連続受信	UNIT 受信
		C0211	してくださ	してくださ			/	アライメン	動作設定	動作設定
	High Speed Serial Channel 0 コントロール レジスタ		い	い	0: 8bit			1	0:disable	0:disable
					1: 16bit			0:disable	1:enable	1:enable
HSC0CT			00040 7 00	ODODY TV DO	ODODECT DO			1:enable	DMAEDEMA	DMAEDEDO
1100001		C03H	CRC16_7_B0	R/W	CRCREST_B0					DMAERFRO
			0	0	0		$(\alpha)$		0	0
			CRC 選択	CRC デー/	CRC 演算			)	μ DMA 動作	μ DMA 動作
			0:CRC7 1:CRC16	9	レジスタ				0: Disable	0: Disable
			1.00010	0:送信 1:受信	制御 0:リセット				1: Enable	1: Enable
					1:リセット 解除		< //			
					件体		TÉND0	REND0	RFW0	RFR0
			7	$\nearrow$		$\wedge$	TENDO	<u>r rendo</u> F		1 11110
							1	0	1	0
		C04H				1691	送信動作状態	受信シフトレ	送信バッフ	受信バッフ
	High Speed	00111	(O)			7/1	0: 送信中	ジスタ状態 0: データ無	ア状態	ア状態
HSC0ST	Serial Channel 0			))			1: 非送信中	0: データ無 1: データ有	0: 未送信 データ有	0: 有効 データ無
1100001	ステータス				(O/)	$\wedge$			1: 未送信	1: 有効
	レジスタ	$\leftarrow$				4			データ無	データ有
			$\leftarrow$		1/2					
		C05H							<u> </u>	
	High Speed	7	CRCD007	CRCD006	CRCD005	CRCD004	CRCD003	CRCD002	CRCD001	CRCD000
		С06Н		$\wedge$			R		·	
			0	_((0	0	0	0	0	0	0
HSC0CR &	Serial Channel 0			///	CR	C 演算結果格	8納レジスタ[	7:0]		
1 ISCUCK (	CRC	J)	CRCD015	CRCD014	CRCD013	CRCD012	CRCD011	CRCD010	CRCD009	CRCD008
	レジスタ	C07LL /	$\langle \rangle$ ((	// .			R	2	ų	
(-		C07H (	0	<u> </u>	0	0	0	0	0	0
			7/		CRO	C 演算結果格	納レジスタ[1	[5:8]		
					CR	ノ	rprs レンヘメ[	J.0]		

高速 SIO (2/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
<b>G</b> y56.		7 100.000					TENDIS0	RENDIS0	RFWIS0	RFRIS0
								R/		
							0	0	0	0
		00011			-		リード	リード	リード	リード
	High Speed Serial	C08H					0:割り込み無 1:割り込み有	0:割り込み無 1:割り込み有	0:割り込み無 1:割り込み有	0:割り込み無1:割り込み有
HSC0IS	Channel 0						1.割り込み有	1.割り込み有	1.割り込み有	
посио	割り込みステータス						ライト 0: Don't care	ライト 0: Don't care	ライト 0: Don't care	ライト 0: Don't care
	レジスタ						0. Don't care 1: クリア	1: クリア	0. Doilt cale 1: クリア	0. Doilt cale 1: クリア
								14-11		
		C09H								
		00311					L (C	7/\		
								( ) )		
							TENDWE0	RENDWE0	RFWWE0	RFRWE0
								R/	ŗ	Y
	High Speed	C0AH					0	0	0	0
	Serial Channel 0	CUAH					HSC0IS <tendis0></tendis0>	HSC0IS <rendis0></rendis0>	HSC0IS <rfwis0></rfwis0>	HSC0IS <rfris0></rfris0>
HSC0WE	割り込み					M	クリア	クリア	クリア	クリア
HISCOVIL	ステータス ライト						0:禁止 1:許可	0:禁止 1:許可	0:禁止 1:許可	0:禁止 1:許可
	イネーブル	COBH				1921		(2)	1	
	レジスタ				1		) ~			
								170	7))	
					7(					
					$\overline{}$		TENDIE0	RENDIE0	RFWIE0	RFRIE0
					72			// ) R/	W	·
		C0CH					0	<u></u>	0	0
	High Speed Serial						TEND0 割り込み	^REND0 割り込み	RFW0 割り込み	RFR0 割り込み
HSC0IE	Channel 0 割り込み			(			0:禁止	0:禁止	0:禁止	0:禁止
	イネーブル			N			1:許可	1:許可	1:許可	1:許可
	レジスタ					74	7			
		C0DH			<u> </u>					1
				1	<del>}                                    </del>		<b>\</b> //			
						A.	TENDIDO	DENDIDO	DEMIDO	DEDIDO
			$\rightarrow$				TENDIR0	RENDIR0	RFWIR0	RFRIR0
				$\bigcirc$	-		0	0	0	0
	High Speed	C0EH					TEND0	REND0	RFW0	RFR0
	Serial Channel 0		((//	$\cap$		71/	割り込み	割り込み	割り込み	割り込み
HSC0IR	割り込み			//		_	0:なし 1:発生	0:なし 1:発生	0:なし 1:発生	0:なし 1:発生
	要求 レジスタ		<del>\</del>				1.7.1	1.75.1	1.75.1	1.7.7
		C0FH								
										<u> </u>
		$\wedge$								

高速 SIO (3/6)

	•	<u> </u>									
		04011	TXD007	TXD006	TXD005	TXD004	TXD003	TXD002	TXD001	TXD000	
						R	:/W				
	High Speed	C10H	0	0	0	0	0	0	0	0	
HSC0TD	Serial Channel 0		送信データレジスタ[7:0]								
посотр	送信データ		TXD015	TXD014	TXD013	TXD012	TXD011	TXD010	TXD009	TXD008	
	レジスタ	04411					R				
		C11H	0	0	0	0	0	<b>0</b>	0	0	
					R/W 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 3 送信データレジスタ[7:0]  KD014 TXD013 TXD012 TXD011 TXD010 TXD009 R 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0						
			RXD007	RXD006	RXD005	RXD004	RXD003	RXD002	RXD001	RXD000	
							R		7		
	High Speed Serial Channel 0 受信データ レジスタ	C12H	0	0	0	0	0	0	0	0	
LICOOPP											
HSC0RD		C13H	RXD015	RXD014	RXD013				RXD009	RXD008	
			R								
			0	0	0	0	(0	> o	0	0	
			受信データレジスタ[15:8]								
	High Speed Serial	C14H	TSD007	TSD006			_		TSD001	TSD000	
						77	R	^	11		
			0	0	0	0	0	0 🔿	0	0	
HSC0TS	Channel 0		送信データシストレジスタ[7:0]								
посото	送信データ シフト	C15H	TSD015	TSD014	TSD013	TSD012	/ TSD011 <	TSD010	TSD009	TSD008	
	レジスタ						R	70	(/)/		
			0	0	0 _/(	0	0	0	<b>O</b>	0	
					送信	言データシフ	トレジスタ[	15:8]			
			RSD007	RSD006	RSD005	RSD004	RSD003	RSD002	RSD001	RSD000	
		0.001				\	R	, 0			
	High Speed	C16H	0	0	7(0)	0	(q //	0	0	0	
1100000	Serial Channel 0										
HSC0RS	受信データ		RSD015	RSD014					RSD009	RSD008	
	シフト レジスタ						R				
		C17H	0	(Ø	0	0	,0/	0	0	0	
					)) <u>52,</u>	= <i>≕a</i> s.¬	トレジスタ[	15.01			



高速 SIO (4/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
,				XEN1				CLKSEL12	CLKSEL11	CLKSEL10
				R/W					R/W	-
				0				1	0	0
		C20H		SYSCK				ボーレート選		
				0:disable 1:enable					100:fsys/16	
				1.enable				001:fsys/2 010:fsys/4	101:fsys/32 110:fsys/64	
	High Speed							011:fsys/8	111:Reser	
HSC1MD	Serial Channel 1		LOOPBACK1	MSB1ST1	DOSTAT1		TCPOL1	RCPOL1	TDINV1	RDINV1
HOOTIND	モード設定			R/W				)R/		
	レジスタ		0	1	1		0	0	0	0
			LOOPBACK テストモード	送受信開始 BIT	非 送 信 時 の HSSO1 端子		送信時の 同期クロック	受信時の 同期クロック	送信時の データ反転	受信時の データ反転
		C21H	0:disable	0:LSB	状態設定		エッジ設定	エッジ設定	0:disable	0:disable
			1:enable	1:MSB	0:"0"固定		0:立下り	0:立下り	1:enable	1:enable
					1:"1"固定		1 立上り	_1:立上り		
								E = = = = = = = = = = = = = = = = = = =		
						((				
			_		UNIT161	A	- W	ALGNEN1	RXWEN1	RXUEN1
			_	R/W	_			(2)	R/W	1 -
		00011	0	1	0	-(O/4)	<u> </u>	0	0	0
		C22H	"0"をライト してくださ	"1"をライト		(		全2重での	連続受信	UNIT 受信 動作設定
			い	してくださ	迭択 0: 8bit			アライメン	動作設定 0:disable	到TF改足 0:disable
	High Speed				1: 16bit			0:disable	1:enable	1:enable
LICCACT	Serial Channel 1							1;enable		<u> </u>
HSC1CT	コントロール		CRC16_7_B1		CRCREST_B1					DMAERFR1
	レジスタ		0	R/W 0	0	$\rightarrow$		^	0	W 0
			CRC 選択	CRC デー/	CRC 演算		( ( / / ·		μ DMA 動作	μ DMA 動作
		C23H	0:CRC7	9	レジスタ					
			1:CRC16	0:送信	制御				0: Disable 1: Enable	0: Disable 1: Enable
				1:受信	0:リセット		))		i. Lilable	1. Lilable
				(( )	1:リセット 解除		< //			
					7		TÉND1	REND1	RFW1	RFR1
			7	$\rightarrow \nearrow$		$\wedge$		<u>,</u>	A	1
							1	0	1	0
		C24H				1697	送信動作状態	受信シフトレ	送信バッフ	受信バッフ
	High Speed Serial	02	(O)			7/ ~	0: 送信中 1: 非送信中	ジスタ状態 0: データ無	ァ状態 0: 未送信	ァ状態 0: 有効
HSC1ST	Channel 1		$\setminus (\lor \angle)$	)			1. 乔达伯士	1: データ有	データ有	データ無
	ステータス レジスタ				(7/.	$\land$			1: 未送信	1: 有効
		<del></del>			A K	+			データ無	データ有
		0.5=11	$\leftarrow$		11/2					
		C25H								
		()	CRCD107	CRCD106	CRCD105	CRCD104	CRCD103	CRCD102	CRCD101	CRCD100
	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	COCH		$\wedge$	~	F	۲	2		
	High Speed	C26H	0	( 0	0	0	0	0	0	0
HCC4CD	Serial Channel 1		· ·	///	CR	C 演算結果格	S納レジスタ[	7:0]		
HSC1CR (	CRC	ノノ	CRCD115	CRCD114	CRCD113	CRCD112	CRCD111	CRCD110	CRCD109	CRCD108
_	レジスタ	COZLI	$\langle \rangle$ ((	// .		ſ	3	2	·	
(=		C27H (	0	<u> </u>	0	0	0	0	0	0
			7/		CR	C 演算結果格	·納レジスタ[1	[5:8]		
								•		

高速 SIO (5/6)

Symbol	Name	Address	7	6	5	4	3	2	1	0
j							TENDIS1	RENDIS1	RFWIS1	RFRIS1
								R/	W	
							0	0	0	0
		00011					リード	リード	リード	リード
	High Speed Serial	C28H					0:割り込み無	0:割り込み無	0:割り込み無	0:割り込み無
1100410	Channel 1						1:割り込み有	1:割り込み有	1:割り込み有	1:割り込み有
HSC1IS	割り込み ステータス						ライト	ライト	ライト	ライト
	レジスタ						0: Don't care 1: クリア	0: Don't care 1: クリア	0: Don't care 1: クリア	0: Don't care 1: クリア
								14		
		C29H								
		C29F1					^ (C	7/^		
								( ))		
							TENDWE1	RENDWE1	RFWWE1	RFRWE1
								R/	W	
	High Speed	00411					(0)	0	0	0
	Serial Channel 1	C2AH					HSC1IS <tendis1></tendis1>	HSC1IS <rendis1></rendis1>	HSC1IS <rfwis1></rfwis1>	HSC1IS <rfris1></rfris1>
LICOANE	割り込み					$\mathcal{A}($	クリア	クリア	クリア	クリア
HSC1WE	ステータス						0:禁止 1:許可	0:禁止 1:許可	0:禁止	0:禁止
	ライト イネーブル					101 N	1.54-1	1.611	1:許可	1:許可
	レジスタ									
		C2BH						/ N 97 C	(f)	
					(7					
					4		TENDIE1/	RENDIE1	RFWIE1	RFRIE1
					4(		(	) R/	å	A
		COCLI					0	~ Ø	0	0
	High Speed Serial	C2CH				<b>→</b>	TEND1	^REND1	RFW1	RFR1
HSC1IE	Channel 1				7( >>		割り込み 0:禁止	割り込み 0:禁止	割り込み 0:禁止	割り込み 0:禁止
HSC IIE	割り込み イネーブル			d			1:許可	1:許可	1:許可	1:許可
	レジスタ					$\nearrow$	11			
		C2DH					) )			
		OZDIT		(( )	\ \					
			$\rightarrow$				TENDIR1	RENDIR1	RFWIR1	RFRIR1
				<u>( ))</u>				, F	·	·
	High Speed	C2EH		$\leq$	\		0	0	0	0
	Serial		(O)	$\wedge$		7/ ~	TEND1 割り込み	REND1 割り込み	RFW1 割り込み	RFR1 割り込み
HSC1IR	Channel 1 割り込み		( V/ )	) )		$\rightarrow$	0:なし	0:なし	0:なし	0:なし
	要求				$\sim 100$	<b>_</b>	1:発生	1:発生	1:発生	1:発生
	レジスタ		$\sqrt{2}$			<i>y</i>				
		C2FH								
			$\searrow$	11-						

高速 SIO (6/6)

	ا کاک تعرادا									
			TXD107	TXD106	TXD105	TXD104	TXD103	TXD102	TXD101	TXD100
		00011				R	2/W			
	High Speed	C30H	0	0	0	0	0	0	0	0
HSC1TD	Serial Channel 1					送信データ	レジスタ[7:0	]		
постти	送信データ		TXD115	TXD114	TXD113	TXD112	TXD111	TXD110	TXD109	TXD108
	レジスタ	00411					R			
		C31H	0	0	0	0	0	<b>0</b>	0	0
						送信データし	- レジスタ[15:8	3]		
			RXD107	RXD106	RXD105	RXD104	RXD103	RXD102	RXD101	RXD100
		00011					R		<b>-</b>	
	High Speed	C32H	0	0	0	0	0	0	0	0
HSC1RD	Serial Channel 1					受信データ	レジスタ[7:0	1//		
HOCIKD	受信データ		RXD115	RXD114	RXD113	RXD112	RXD111	RXD110	RXD109	RXD108
	レジスタ	00011					R			
		C33H	0	0	0	0	(0)	0	0	0
						受信データし	レジスタ[15:8	] 3]		
			TSD107	TSD106	TSD105	TSD104	TSD103	TSD102	TSD101	TSD100
		00411				41	R		11 />	
	High Speed Serial	C34H	0	0	0	0	0	0 (>)	0	0
HSC1TS	Channel 1				送	信データシぐ	トレジスタ	[7:0]		
постто	送信データ シフト		TSD115	TSD114	TSD113	TSD112	/ TSD111 <	TSD110	// TSD109	TSD108
	レジスタ	COELI		.,			R	70		,,
		C35H	0	0	0 _/(	0	0	0	○ 0	0
					送信	言データシフ	トレジスタ[	15:8]		
			RSD107	RSD106	RSD105	RSD104	RSD103	RSD102	RSD101	RSD100
		00011					R	, –		
	High Speed	C36H	0	0	( 0 /_	0	(0//	0	0	0
LICCADO	Serial Channel 1			۵(	受	信データシス	フトレジスタ	[7:0]		
HSC1RS	受信データ シフト		RSD115	RSD114	RSD113	R\$D112	RSD111	RSD110	RSD109	RSD108
	レジスタ	00=11					R			
		C37H	0	(0	0	0	,0/	0	0	0
					))	ミデータシフ	トレジスタ[	15·8]		
	1	1	1			-, , , ,	· · · ·			



### (11)UART / シリアルチャネル (1/4)

REF	Symbol	Name	Address	7	6	5	4	3	2	1	0
SCOR   Buffer   Display   PER   FER   SCLKS   DC   R   RW   R (Clear O by reading)   D   O   O   O   O   O   O   O   O   O				RB7 / TB7	RB6 / TB6	RB5 / TB5	RB4 / TB4	RB3 / TB3	RB2 / TB2	RB1 / TB1	RB0/TB0
Script   Script	SC0BUF						R (受信) /	′ W (送信)			
SCOCK Charmel 0 し し			(IXIVIV ऋ)				不	定			
SCOR Serial Channel O				RB8	EVEN	PE	OERR	PERR	FERR	SCLKS	IOC
Scrolar Channel O コントロール				R	R.	W	R (C	lear 0 by rea	ding)	R/	W
SCOR   Channel 0   1.201H				0	0	0	0	0	0	0	0
SCOUND   1201   1201   1202   1202   1202   1202   1202   1202   1203   1203   1203   1203   1203   1203   1203   1204   1205   120						パリティ		1: Error			
Scorial   Serial   Part	SC0CR		1201H	ビット8			Overrun	Parity	Framing	1:SCLK0↓	
Scomodo   Serial		レジスタ			1:Even						0: Baud
Scrial Channel O BROADD   Serial Channel O Channel O BROADD   Serial Channel O Channel O BROADD   Serial Channel O Channel O Channel O CO D D D D D D D D D D D D D D D D D						i.⊑nable			7/		
Scrid   Scri							4		( ) )		
Scrial Channel 0 Mode 0 レジスタ								7///			
Serial Channel O				TB8	CTSE	RXE			SM0	SC1	SC0
SCOMODI Mode 0 しジスタ										1 0	0
BROADD   Mode 0   Disable 1: Enable   Disable 2: Enable 1: Enable   Disable 2: Enable 1: Enable   Disable 2: Enable 1: Ena									0		_
Property   Propert	SC0MOD0	Mode 0	1202H						face Mode		
BROADD Serial Channel 0		レジスタ								01: Baud Rate	e Generator
BROCR Serial Channel O							(0)				
BROCR Serial Channel 0 Baud Rate コントロール レジスタ 1203H 1								11: 9bit UAF	RT Mode		
BROCR Serial Channel O Baud Rate コントロールレジスタ 1203H 12				_	BR0ADDE	BR0CK1	BR0CK0	BR0S3	BR0S2	BR0S1	BR0S0
BROCR Serial Channel 0 Baud Rate June 1 1203H						1	R/	W	7//		
BROCR Channel 0		Serial		0		0	Ŏ	0 ((		0	0
BROADD Serial Channel 0 K 設定 レジスタ 1204H レジスタ 1205H LOST RAW RAW RAW RAW RAW RAW RAW RAW RAW RAW	DDOCD	Channel 0	400011								
BROADD Serial Channel 0 K 設定 レジスタ 1204H 1205H	BRUCK	コントロール	1203H	してください			選択 一		0t	o F	
BROADD   Serial Channel 0 K 設定 レジスタ   1204H		レジスタ					<b>V</b>	((// <			
BROADD Serial Channel 0 K 設定 レジスタ					1.Lilabic						
BROADD   Channel 0   K 設定 レジスタ					(1						
BROADD Channel 0 K 設定 レジスタ 1204H 205H 1205H 1207H 12						1	1	BR0K3	BR0K2	BR0K1	BR0K0
SCOMOD1 Serial Channel 0 Mode 1 レジスタ	DDOADD		400411		()	\			R,	/W	
SCOMOD1 Serial Channel 0 Mode 1 レジスタ	BRUADD		1204⊓			<u>/</u>		/0	0	0	0
SCOMOD1 Channel 0 Mode 1 レジスタ		D D A 9			$P_{\wedge}$		$\wedge$	N+(16-K	()/16 分周の	"K"値の設定	(1 to F)
SCOMOD1 Channel 0 Mode 1 レジスタ				1280	FDPX0		A.				
SCOMOD1 Channel 0 Mode 1 レジスタ 1205H 1205H 1205H 1: 動作 1: 動作 1: 動作 1: 全二重 1: 全二重 1: 全二重 1: 全二重 1: 全二重 1: 全二重 1: 全二重 1: 全二重 1: 金二重 1: 全二 1: 全二 1: 2: 2: 2: 2: 2: 2: 2: 2: 2: 2: 2: 2: 2:		Sorial		R/W	R/W		[2]				
SIROCR   IDLE2   INO interlace mode   0: 停止   1: 動作   1: 全二重   1: enable   1: en	SCOMOD1	Channel 0	1205H	(07//	5-4						
SIROCR   O: 特正   1: 動作   O: 半二重   1: 全二重   D: 全二重   D: 全二重   D: 全二重   D: 全二重   D: 全二重   D: 全二重   D: 会二重   D	SCONODT		120311				$\rightarrow$				
SIROCR Serial Channel 0 IDA コントロール レジスタ 1207H 21 207H 21 20 20 3/16 0: 3/16 0: 3/16 0: 3/16 0 1: enable 1: enable 2 3/16 0 1 207H 21						(7/4	\				
Serial Channel 0 IrDA コントロール レジスタ 25(3)16 0: 3/16 0:				7		$(\)$	)				
SIROCR Serial Channel O IrDA 1207H 1207H 1207H 1207H 2017			///	PLSEL	RXSEL	TXEN		A	SIR0WD2	SIR0WD1	SIR0WD0
SIROCR IrDA コントロール								y		1 0	
コントロール レジスタ 選択 論理 0: disable 0: disable 2x × (設定値+1)+100ns"以上のパルス幅を有効とする 0: 3/16 0: "H" pulse 1: enable 1: enable 設定可能: 1 to 14	SIR0CR		∼ 1207H							j U	U
0: 3/16 0: "H" pulse 1: enable 1: enable 設定可能: 1 to 14			<u> </u>							トのパルス恒さ	た右効とする しょうしょう
		D2X3				•		· · · · · · · · · · · · · · · · · · ·	,	・エッノハリレハ『田で	- HWIC 7 0
				1: 1/16	1: "L" pulse			設定不可: 0,			

## UART / シリアルチャネル (2/4)

SC1BUF   School   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Duby   Channel 1   Duby   Channel 1   Duby   Channel 1   Duby   Dub	Symbol	Name	Address	7	6	5	4	3	2	1	0
SC1BUP   Buffer   DV32   D				RB7 / TB7	RB6 / TB6	RB5 / TB5	RB4 / TB4	RB3 / TB3	RB2 / TB2	RB1 / TB1	RB0/TB0
SC1CR   Sorial Channel 1   1208H	SC1BUF						R (受信)	/ W (送信)			
R R RW R (Clear 0 by reading) RW 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0			(KIVIVV 宗)				不	定			
Scrial Scrial Channel 1 コントロール レジスタ				RB8	EVEN	PE	OERR	PERR	FERR	SCLKS	IOC
SC1CR Channel 1 コントロール レジスタ 1209H ビット8 0.Odd 1:Even 1209H ビット8 0.Odd 1:Even 1209H ビット8 0.Odd 1:Even 1209H ビット8 0.Disable 1:Enable 1:Enable 0:Disable 0:Disable 1:Enable 0:Disable 0:Disable 1:Enable 0:Disable 0:Disable 0:Disable 0:Disable 0:Disable 0:Disable 1:Enable 0:Disable				R	R	/W	R (C	lear 0 by rea	ding)	R/	W
SC1CR				0	0	0	0	0	0	0	0
SC1MODO Serial Channel 1 Mode 0 レジスタ					パリティ	パリティ		1: Error			
Part	SC1CR		1209H	ビット8			Overrun	Parity	Framing	1:SCLK1↓	
Scrial Channel 1 Mode 0 レジスタ		レジスタ			1:Even						0.1 = 0.10.0.
Scrial Scrial Reference to the first of th						1:Enable			7		
Serial Channel 1 Baud Rane   120AH									( ) )		1:SCLK1
Serial Channel 1 BR1CR Serial Channel 1 Li Sarial Channel 1 K 設定 レジスタ 120H Serial Channel 1 K 設定 レジスタ 120H Serial Channel 1 K 設定 レジスタ 120CH Serial Channel 1 K 設定 レジスタ 120CH Serial Channel 1 K 設定 レジスタ 120CH Serial Channel 1 K 設定 レジスタ 120CH Serial Channel 1 K 設定 レジスタ 120CH Serial Channel 1 Mode 1 Mode 1 Mode								7///			
Scrial Channel 1 Mode 0 レジスタ				TB8	CTSE	RXE		- 1	SM0	SC1	SC0
Scrial Channel 1 Mode 0 レジスタ 120AH と							,			1 0	
BR1CR   BR						_	- /-		0		Ů
BR1CR   Serial Channel 1   Bud Rate   Dot Dot Dot Dot Dot Dot Dot Dot Dot Dot	SC1MOD0	Mode 0	120AH						face Mode		
BR1CR Serial Channel 1 House Discourse Provided Note Pro		レジスタ						01: 7bit UAI	RT Mode	01: Baud Rate	e Generator
BR1ADD Serial Channel 1 K 設定 レジスタ 120CH SC1MOD1 Scrial Channel 1 Mode 1 レジスタ 120DH							(0)		7.		
BR1CR Serial Channel 1 Baud Rate Day hou								11: 9bit UAI	RT Mode		
BR1CR Serial Channel 1 Baud Rate Jントロールレジスタ 120BH 12				_	BR1ADDE	BR1CK1	BR1CK0	BR1S3	BR1S2	BR1S1	BR1S0
BR1CR						1	N R	W	7//		
BR1CR Baud Rate コントロール レジスタ 120BH 120BH 0:Disable 1:Enable 0:0: φ T0 01: φ T2 10: φ T8 11: φ T32 BR1K3 BR1K2 BR1K1 BR1K0 R/W 00: φ T0 01: φ T2 10: φ T8 11: φ T32 BR1K3 BR1K2 BR1K1 BR1K0 R/W 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0		Serial			0			0 (		0	0
BR1ADD Serial Channel 1 K 設定 レジスタ 120CH 120DH	DD4CD		400011						- //		
BR1ADD   Serial Channel 1   K 設定 レジスタ   120CH   12	BRICK	コントロール	120BH	してください		. / \ \ \	/ 選択		0 t	o F	
BR1ADD Serial Channel 1 K 設定 レジスタ 120CH 120CH 120CH 120DH		レジスタ				11 /	~	((///			
BR1ADD					1.LHabic						
BR1ADD   Serial Channel 1 K 設定 レジスタ   120CH					(1						
BR1ADD Channel 1 K 設定 レジスタ 120CH 120CH 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0						7	1	BR1K3	BR1K2	BR1K1	BR1K0
N	DD4ADD		400011		((	<u> </u>			R,	/W	
SC1MOD1 Serial Channel 1 Mode 1 レジスタ 120DH 120	BRIADD		120CH			J		/0	0	0	0
SC1MOD1 Serial Channel 1 Mode 1 レジスタ 120DH 120		レンスタ			$P_{\wedge}$			N+(16-K	()/16 分周の	"K"値の設定	(1 to F)
SC1MOD1 Serial Channel 1 Mode 1 レジスタ 120DH 120				I2S1 \	FDPX1		1				
SC1MOD1 Channel 1 Mode 1 レジスタ 120DH 120D		Sorial		R/W	R/W		171				
IDLE2 I/O interface mode 0: 半二重	SC1MOD1	Channel 1	120DH				7/				
0: 學工工 0: 半二重   ( // 〈	SCHWODT		120011				$\overline{}$				
						(7/4)	\				
				1: 動作	1: 全二重	$(\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ $	)				

UART / シリアルチャネル (3/4)

Symbol	Name	Address	7	6	5	4	3	2	1	0
	Serial		RB7 / TB7	RB6 / TB6	RB5 / TB5	RB4 / TB4	RB3 / TB3	RB2 / TB2	RB1 / TB1	RB0/TB0
SC2BUF	Channel 2 Buffer	1210H (RMW 禁)				R (受信)	/ W (送信)			
	レジスタ	(KIVIVV 宗)				不	定			
			RB8	EVEN	PE	OERR	PERR	FERR	SCLKS	IOC
			R	R	/W	R (C	lear 0 by rea	ding)	R/	W
			0	0	0	0	0	0	0	0
	Serial		受信データ	パリティ	パリティ		1: Error		0:SCLK2↑	I/O interface
SC2CR	Channel 2 コントロール	1211H	ビット8	0:Odd	付加	Overrun	Parity	Framing	1:SCLK2↓	用クロック 選択
	レジスタ			1:Even	0:Disable	0.0				0: Baud
					1:Enable			$\nearrow$		Rate Generator
								( ) )		1:SCLK2
										入力
			TB8	CTSE	RXE	WU	SM1	SM0	SC1	SC0
			_				W	/		_
	Serial		0	0	0	0	0	0	0	0
SC2MOD0	Channel 2 Mode 0	1212H	送信データ ビット8	CTS 制御	受信制御	Wake-up 0:Disable	転送モード 00: I/O Inter	food Mode	UART 用転送 00: TA0TRG (	
	レジスタ			0: Disable 1: Enable	0: Disable 1: Enable	1:Enable	00: 70 mei	RT Mode	01: Baud Rate	
				1. LIIADIC	1. Lilabic		10: 8bit UAF		10: Internal cl	
							11: 9bit UAF	RT Mode	11: External c	
			_	BR2ADDE	BR2CK1	BR2CK0	BR2S3	BR2S2	BR2S1	BR2S0
					1	R	W			
	Serial		0	0	0	0	0 //	- O	0	0
	Channel 2		"0"をライト	(16-K)/16	Baud Rate G		6	分周値"		-
BR2CR	Baud Rate コントロール	1213H	してください	分周	入力クロック	選択			o F	
	レジスタ			0:Disable	00: φT0	<b>/</b>	((//<			
				1:Enable	01: φT2 10: φT8			)		
				41	10. φ 18 11: φ T32					
					11.Φ102	$\prec \! \prec$	BR2K3	BR2K2	BR2K1	BR2K0
	Serial Channel 2				\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	1			W	
BR2ADD	K 設定	1214H			)		/0	0	0	0
	レジスタ				Ž	$\wedge$	N+(16-K		 "K"値の設定	(1 to F)
		<del>                                     </del>	12S2	FDPX2		1				
			R/W	R/W	$\overline{}$	19/				
	Serial Channel 2	40:=::	(07//	0		1//				
SC2MOD1	Mode 1	1215H	IDLE2/	I/O interface					8	
	レジスタ		0: 停止	/mode 0: 半二重	(0)	_				
		1	1: 動作	0. 十一里 1: 全二重		)				
			/			/				

UART / シリアルチャネル (4/4)


Symbol	Name	Address	7	6	5	4	3	2	1	0
	Serial		RB7 / TB7	RB6 / TB6	RB5 / TB5	RB4 / TB4	RB3 / TB3	RB2 / TB2	RB1 / TB1	RB0 / TB0
SC3BUF	Channel 3 Buffer	1218H (RMW 禁)				R (受信)	/ W (送信)			
	レジスタ	(IXIVIV ऋ)				不	定			
			RB8	EVEN	PE	OERR	PERR	FERR	SCLKS	IOC
			R	R.	W	R (C	lear 0 by rea	ding)	R/	W
			0	0	0	0	0	0	0	0
	Serial		受信データ	パリティ	パリティ		1: Error		0:SCLK3↑	I/O interface
SC3CR	Channel 3 コントロール	1219H	ビット8	0:Odd	付加	Overrun	Parity	Framing	1:SCLK3↓	用クロック 選択
	レジスタ			1:Even	0:Disable		,			0: Baud
					1:Enable			7/		Rate Generator
						4		( ) )		1:SCLK3
										入力
			TB8	CTSE	RXE	WU	SM1	SM0	SC1	SC0
			_	_			W())	/	1 -	_
	Serial		0	0	0	0	0	0	0	0
SC3MOD0	Channel 3 Mode 0	121AH	送信データ ビット 8	CTS 制御	受信制御	Wake-up 0:Disable	転送モード 00: I/O Inter	face Made	UART 用転送 00: TA0TRG (	
	レジスタ		ヒットの	0: Disable 1: Enable	0: Disable 1: Enable	1:Enable	00: 1/0 me		01: Baud Rate	e Generator
				1. LIIADIC	1. Lilable		10: 8bit UAI		10: Internal cl	ock fsys
						((// 5)	11: 9bit UAI	RT Mode	11: External c	
			_	BR3ADDE	BR3CK1	BR3CK0	BR3S3	BR3S2	BR3S1	BR3S0
					((		W	- ///		
	Serial		0	0	0	0	0 (1	-θ.	0	0
	Channel 3		"0"をライト	(16-K)/16	Baud Rate G		6	分周値"	- N"の設定	•
BR3CR	Baud Rate コントロール	121BH	してください	分周	入力クロック	'選択			o F	
	レジスタ			0:Disable	00: φT0	<b>/</b>	((7/<			
				1:Enable	01: φT2 10: φT8		$\langle \langle \rangle \rangle$	')		
				41	10.φ16 11:φT32					
					11.ψ132		BR3K3	BR3K2	BR3K1	BR3K0
	Serial Channel 3				\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	1			W	Ditorto
BR3ADD	K 設定	121CH			)		/0	0	0	0
	レジスタ				8/	$\wedge$	N+(16-k	()/16 分周の	<u>.</u> "K"値の設定	(1 to F)
			12\$3	FDPX3		4	(.01	.,		()
			R/W	R/W	$\sim$	71				
	Serial Channel 3		/07//	0		$H \rightarrow$			i	
SC3MOD1	Mode 1	121DH	IDLE2	I/O interface		$\rightarrow$			<u></u>	š
	レジスタ		0: 停止	/mode 0: 半二重	(0)	~				
			1. 動作	0: 干一里 1: 全二重	$(\vee/)$	)				
			//	···		/			1	į.

## (12) I<sup>2</sup>CBUS/Serial Channel(1/4)

記号	・ レジスタ 名	アドレス	7	6	5	4	3	2	1	0
	10		BC2	BC1	BC0	ACK		SCK2	SCK1	SCK0/ SWRMON
				W	I	R/W			W	R/W
		1240H	0	0	0	0	<	0	0	0
SBI0CR1	SBIO コントロール	(no RMW) I <sup>2</sup> C mode		transfer bits 1:1 010:2	-	Acknowledge mode 0:Disable 1:Enable		Setting of the 000:5 00	ne divide valu 1:6 010:7 1:10 110:11	e "n" 011:8
	レジスタ 1		SIOS	SIOINH	SIOM1	SIOM0	4	SCK2	SCK1	SCK0
		1240H			W	=			N	W
		(no RMW)	0	0	0	0	7//	0	0	0
		SIO mode	Transfer 0:Stop 1:Start	Transfer 0:Continue 1:Abort	Transfer mo 00:8bit trans 10:8bit ransr 11:8bit recei	mit mit/receive		000:4 001 100:8 101	ne divide valu :5 010:6 0 :9 110:10 Il clock SCK0	11:7
	SBI0		RB7/TB7	RB6/TB6	RB5/TB5	RB4/TB4	RB3/TB3	RB2/TB2	RB1/TB1	RB0/TB0
SBI0DBR	Buffer	1241H (no RMW)			·i······	(Receiving)/V	V(Transmissi	on)		
	レジスタ	(110 1(1010)				( ) Únc	lefine			
			SA6	SA5	SA4	SA3	SA2	SA1	SA0	ALS
	I2CBUS0			,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,			W	70		
I2C0AR	アドレス	1242H	0	0	0 (	0	0	0	0	0
12007 111	レジスタ	(no RMW)			Setti	ng Slave ア	F <sub>L</sub> Z			アドレス recognition 0:Enable 1:Disable
			MST	TRX	BB	PIN	SBIM1	SBIM0	SWRST1	SWRST0
				.(			W ( )			
		1243H	0	0 <	0>	/1/	0	0	0	0
SBI0CR2	SBI0 コントロール	(no RMW) I <sup>2</sup> C mode	0:Slave 1:Master	0:Receive 1:Transmit	Start/stop generation 0:Stop 1:Start	INTSBI0 interrupt 0:Request 1:Cancel	Operation mo 00:Port mod 10: SIO mod 01: I <sup>2</sup> C mode 11:予約	de le	write "10" a	set generate nd "01", then reset signal d.
SBIUCKZ	レジスタ 2						SBIM1	SBIM0	_	_
					<	12	V	V	W	W
		1243H (no RMW)	$(\Omega)$	$\wedge$			0	0	0	0
		SIO mode		)) _			Operation mo 00:Port mod 10:SIO mode 01:I <sup>2</sup> C mode 11:予約	de	"びをライトし てください	"がをライトし てください
			MST	TRX	BB	PIN	AL	AAS	AD0	LRB
	^	$\wedge$					R		1 2	
		1243H	0	0 OrDossiyo	0 Diva atatua	1	0 Arbitration	O Slavo	Conorol	0
	4	(no RMW) J <sup>2</sup> C mode	0:Slave 1:Master	0:Receive 1:transmit	Bus status monitor	interrupt	Arbitration lost	Slave address	General call	Last receive bit monitor
SBI0SR	SBI0 Status	Cinode			0:Free 1:Busy	0:request 1:Cancel	detection monitor 1:Detect	match detection monitor 1:Detect	detection 1:Detect	0: "0" 1: "1"
	レジスタ	(	J.J.				SIOF	SEF		
//		1243H	$\mathcal{N}$				•	R		
		(no RMW)			<u> </u>		0 Transfer	O Chift atatus		
		SIO mode					Transfer status 0:Stopped 1:In	Shift status 0:Stopped 1:In progress		
<u> </u>		]		L	1		progress	1		

# I<sup>2</sup>CBUS/Serial Channel(2/4)

記号	レジスタ 名	アドレス	7	6	5	4	3	2	1	0
			-	I2SBI0						
				R/W						
SBI0BR0	SBI0 Baud rate	1244H	-	0			/			
SBIOBRO	レジスタ 0	124411	"0"をライト してくださ い	IDLE2 0:Abort 1:Operate						
			P4EN	_						
			R/W	W				7/		
	SBI0		0	0		4		( ) )		
SBI0BR1	Baud rate レジスタ 1	1245H	Clock control 0:Stop 1:Operate	"0"をライト してくださ い				<b>)</b>		



### I<sup>2</sup>CBUS/Serial Channel(3/4)

	しごフカ									0
記号	レジスタ 名	アドレス	7	6	5	4	3	2	1	U
			BC2	BC1	BC0	ACK		SCK2	SCK1	SCK0/ SWRMON
				W	•	R/W		١	Ŵ	R/W
		1248H	0	0	0	0	<	0	0	0
		(no RMW) I <sup>2</sup> C mode	Number of	transfer bits		Acknowledge		Setting of th	ne divide valu	ie "n"
		1 C IIIoue	000:8 001			mode 0:Disable			1:6 010:7	011:8
	SBI1		100:4 101	1:5 110:6	111:7	1:Enable			1:10 110:1°	1
SBI1CR1	コントロール		0100		0.014	010140		111:予約	00111	0.01/0
	レジスタ 1		SIOS	SIOINH	SIOM1	SIOM0	A 16	SCK2	SCK1	SCK0
		1248H			W				W	W
		(no RMW)	0	0	0	0		0	0	0
		SIO mode	Transfer 0:Stop	Transfer 0:Continue	Transfer mo				ne divide valu :5 010:6 (	
		mode	1:Start	1:Abort	10:8bit ransr			100:8 101		711.7
					11:8bit recei				al clock SCK1	
	SBI0	404011	RB7/TB7	RB6/TB6	RB5/TB5	RB4/TB4	RB3/TB3	RB2/TB2	RB1/TB1	RB0/TB0
SBI1DBR	Buffer	1249H (no RMW)			R	(Receiving)/V	V(Transmissi	on)		
	レジスタ	(IIO ITIVIVV)					define			
			SA6	SA5	SA4	\SA3	SA2 🛆	. \$A1	SA0	ALS
	IOODI IOA						W	170	(/))	
I2C1AR	I2CBUS1 アドレス	124AH	0	0	0 ((	0	0	0	<u> </u>	0
12CTAR	レジスタ	(no RMW)					((	~/\		アドレス
					Setti	ng Slave ア	ドレス	$\langle \rangle \rangle$		recognition 0:Enable
										1:Disable
			MST	TRX	BB	PIN	SBIM1	∖ SBIM0	SWRST1	SWRST0
				(			w V			
		124BH	0	0 <	0	/1/	0	0	0	0
		(no RMW)	0:Slave	0:Receive	Start/stop	INTSBI1	Operation mo			set generate
		I <sup>2</sup> C mode	1:Master	1:Transmit		interrupt	00:Port mod			nd "01", then
		I <sup>2</sup> C mode	1:Master	1:Transmit	0:Stop	0:Request	10: SIO mod		an internal	reset signal
	SBI1	I <sup>2</sup> C mode	1:Master	1:Tránsmit			10: SIO mod 01: I <sup>2</sup> Cmode			reset signal
SBI1CR2	コントロール	I <sup>2</sup> C mode	T:Master	1:Tránsmit	0:Stop	0:Request	10: SIO mod		an internal	reset signal
SBI1CR2		I <sup>2</sup> C mode	1:Master	1:Tránsmit	0:Stop	0:Request	10: SIO mod 01: I <sup>2</sup> Cmode 11:予約 SBIM1	le	an internal	reset signal
SBI1CR2	コントロール	I <sup>2</sup> C mode	T:Waster	1:Tránsmit	0:Stop	0:Request	10: SIO mod 01: I <sup>2</sup> Cmode 11:予約 SBIM1	SBIM0	an internal	reset signal
SBI1CR2	コントロール	124BH (no RMW)	T:Waster	1:Tránsmit	0:Stop	0:Request	10: SIO mod 01: I <sup>2</sup> Cmode 11:予約 SBIM1	SBIMO V 0	an internal	reset signal
SBI1CR2	コントロール	124BH (no RMW) SIO	Tiwaster	1:Tránsmit	0:Stop	0:Request	10: SIO mod 01: J <sup>2</sup> Cmode 11:予約 SBIM1	SBIMO V 0 de selection	an internal	reset signal
SBI1CR2	コントロール	124BH (no RMW)	1: waster	1:Tránsmit	0:Stop	0:Request	10; SIO mode 01; I <sup>2</sup> Cmode 11: 予約 SBIM1 0 Operation mo 00: Port mode 10:SIO mode	SBIMO V 0 de selection	an internal	reset signal
SBI1CR2	コントロール	124BH (no RMW) SIO	1: waster	1:Tránsmit	0:Stop	0:Request	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1 0 Operation mode 00:Port mode 01:I <sup>2</sup> C mode	SBIMO V 0 de selection	an internal	reset signal
SBI1CR2	コントロール	124BH (no RMW) SIO			0:Stop 1:Start	0:Request 1:Cancel	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1 0 Operation mode 00:Port mode 10:SIO mode 01:I <sup>2</sup> C mode 11:予約	SBIMO V 0 de selection	an internal is generate	reset signal d.
SBI1CR2	コントロール	124BH (no RMW) SIO	MST	1:Transmit	0:Stop	0:Request 1:Cancel	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1  O Operation mode 00:Port mode 10:SIO mode 01:I <sup>2</sup> C mode 11:予約 AL	SBIMO V 0 de selection	an internal	reset signal
SBI1CR2	コントロール	124BH (no RMW) SIO mode	MST	(TRX	0:Stop 1:Start	0:Request 1:Cancel	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1  O Operation mode 00:Port mode 10:SIO mode 01:I <sup>2</sup> C mode 11:予約 AL	SBIMO V 0 de selection de	an internal is generate	reset signal d.
SBI1CR2	コントロール	124BH (no RMW) SIO mode	MST	TRX 0	0:Stop 1:Start	0:Request 1:Cancel	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1  O Operation mode 00:Port mode 10:SIO mode 01:I <sup>2</sup> C mode 11:予約 AL	SBIMO V 0 de selection	an internal is generate  AD0	reset signal d.
SBI1CR2	コントロール	124BH (no RMW) SIO mode	MST	(TRX	0:Stop 1:Start	0:Request 1:Cancel	10: SIO mode 01: PCmode 11: 予約 SBIM1 0 OO::Port mode 01: PC mode 11: 予約 AL R 0 Arbitration lost	SBIMO V 0 de selection de  AAS 0 Slave address	an internal is generate	LRB  Last receive bit monitor
SBI1CR2	コントロール	124BH (no RMW) SIO mode	MST 0 0:Slave	TRX 0 0:Receive	0:Stop 1:Start BB 0 Bus status monitor 0:Free	PIN  1 INTSBI1 interrupt 0:request	10: SIO mode 01: PCmode 11: 予約 SBIM1 0 Operation mode 01: PC mode 11: 予約 AL R 0 Arbitration lost detection	SBIMO V 0 de selection de  AAS 0 Slave address match	AD0  O General call detection	LRB  Last receive bit monitor 0: "0"
	コントロール レジスタ 2	124BH (no RMW) SIO mode	MST 0 0:Slave	TRX 0 0:Receive	0:Stop 1:Start BB 0 Bus status monitor	PIN  1 INTSBI1 interrupt	10: SIO mode 01: PCmode 11: 予約 SBIM1 0 OO::Port mode 01: PC mode 11: 予約 AL R 0 Arbitration lost	SBIMO V 0 de selection de  AAS 0 Slave address	AD0  General call	LRB  Last receive bit monitor
SBI1CR2	コントロール レジスタ 2 SBI1 Status	124BH (no RMW) SIO mode	MST 0 0:Slave	TRX 0 0:Receive	0:Stop 1:Start BB 0 Bus status monitor 0:Free	PIN  1 INTSBI1 interrupt 0:request	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1  0 Operation mode 00:Port mode 10:SIO mode 01:I <sup>2</sup> C mode 11:予約 AL R  0 Arbitration lost detection monitor 1:Detect	SBIMO V 0 de selection de  AAS  O Slave address match detection monitor 1:Detect	AD0  O General call detection	LRB  Last receive bit monitor 0: "0"
	コントロール レジスタ 2	124BH (no RMW) SIO mode	MST 0 0:Slave	TRX 0 0:Receive	0:Stop 1:Start BB 0 Bus status monitor 0:Free	PIN  1 INTSBI1 interrupt 0:request	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1  0 Operation mode 00:Port mode 10:SIO mode 01:I <sup>2</sup> C mode 11:予約 AL R  0 Arbitration lost detection monitor 1:Detect	SBIMO V 0 de selection de  AAS  O Slave address match detection monitor 1:Detect SEF	AD0  O General call detection	LRB  Last receive bit monitor 0: "0"
	コントロール レジスタ 2 SBI1 Status	124BH (no RMW) SIO mode 124BH (no RMW) I <sup>2</sup> C mode	MST 0 0:Slave	TRX 0 0:Receive	0:Stop 1:Start BB 0 Bus status monitor 0:Free	PIN  1 INTSBI1 interrupt 0:request	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1  0 Operation mode 00:Port mode 10:SIO mode 01:I <sup>2</sup> C mode 11:予約 AL  R  0 Arbitration lost detection monitor 1:Detect	SBIMO V 0 de selection de  AAS  O Slave address match detection monitor 1:Detect SEF	AD0  O General call detection	LRB  Last receive bit monitor 0: "0"
	コントロール レジスタ 2 SBI1 Status	124BH (no RMW) SIO mode	MST 0 0:Slave	TRX 0 0:Receive	0:Stop 1:Start BB 0 Bus status monitor 0:Free	PIN  1 INTSBI1 interrupt 0:request	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1  0 Operation mode 00:Port mode 11:予約 AL R 0 Arbitration lost detection monitor 1:Detect SIOF	SBIMO V 0 de selection de  AAS  O Slave address match detection monitor 1:Detect SEF R 0	AD0  O General call detection	LRB  Last receive bit monitor 0: "0"
	コントロール レジスタ 2 SBI1 Status	124BH (no RMW) SIO mode 124BH (no RMW) I <sup>2</sup> C mode	MST 0 0:Slave	TRX 0 0:Receive	0:Stop 1:Start BB 0 Bus status monitor 0:Free	PIN  1 INTSBI1 interrupt 0:request	10; SIO mode 01; I <sup>2</sup> Cmode 11:予約 SBIM1  0 Operation mode 00:Port mode 11:予約 AL R  0 Arbitration lost detection monitor 1:Detect SIOF  0 Transfer	SBIMO V 0 de selection de  AAS  O Slave address match detection monitor 1:Detect SEF R 0 Shift status	AD0  O General call detection	LRB  Last receive bit monitor 0: "0"
	コントロール レジスタ 2 SBI1 Status	124BH (no RMW) SIO mode 124BH (no RMW) I <sup>2</sup> C mode	MST 0 0:Slave	TRX 0 0:Receive	0:Stop 1:Start BB 0 Bus status monitor 0:Free	PIN  1 INTSBI1 interrupt 0:request	10: SIO mode 01: PCmode 11: 予約 SBIM1 0 Operation mode 01: PC mode 11: 予約 AL R 0 Arbitration lost detection monitor 1: Detect SIOF 0 Transfer status 0: Stopped	SBIMO V 0 de selection de  AAS  OSlave address match detection monitor 1:Detect SEF R 0 Shift status 0:Stopped 1:In	AD0  O General call detection	LRB  Last receive bit monitor 0: "0"
	コントロール レジスタ 2 SBI1 Status	124BH (no RMW) SIO mode 124BH (no RMW) I <sup>2</sup> C mode	MST 0 0:Slave	TRX 0 0:Receive	0:Stop 1:Start BB 0 Bus status monitor 0:Free	PIN  1 INTSBI1 interrupt 0:request	10: SIO mode 01: PCmode 11: 予約 SBIM1 0 OO: Port mode 01: PC mode 11: 予約 AL R O Arbitration lost detection monitor 1: Detect SIOF U Transfer status	SBIMO V 0 de selection de  AAS  O Slave address match detection monitor 1:Detect SEF R 0 Shift status 0:Stopped	AD0  O General call detection	LRB  Last receive bit monitor 0: "0"

# I<sup>2</sup>CBUS/Serial Channel(4/4)

記号	レジスタ 名	アドレス	7	6	5	4	3	2	1	0
			-	I2SBI1						
				R/W						
SBI1BR0	SBI1 Baud rate	124CH	-	0						
SBITBRO	レジスタ 0	124011	"0"をライト してくださ い	IDLE2 0:Abort 1:Operate						
			P4EN	_				THE STATE OF THE S		
			R/W	W				7/		
	SBI1		0	0		4		( ) )		
SBI1BR1	Baud rate レジスタ 1	124DH	Clock control 0:Stop 1:Operate	"0"をライト してくださ い				>		



# (13) AD コンバータ (1/3)

Symbol	Name	Address	7	6	5	4	3	2	1	0
			EOCF	ADBF	_	_	ITM0	REPEAT	SCAN	ADS
			F	₹	R/	W		R	/W	
	AD Mode		0	0	0	0	0	0	0	0
ADMOD0	AD MODE コントロール レジスタ 0	12B8H	AD 変換 終了フラグ 1: 終了	AD 変換 BUSY フラグ 0: 変換停止 1: 変換中	"0"を <del>-</del>	ライト ださい	チャネル固定 リピートモード 時の割り込み 制御 0: 1 回変換毎 1: 4 回変換毎		スキャン モード制御 O: 固定変換 1: スキャン 変換	AD 変換 スタート 0: Don't care 1: 変換開始
			VREFON	I2AD	_	_	ADCH3/	ADCH2	ADCH1	ADCH0
			R/W	R/W	R/	W	11/1/	√/ R	/W	-
			0	0	0	0	0	0	0	0
ADMOD1	AD Mode コントロール レジスタ 1	12B9H	VREF 印加 制御 0: OFF 1: ON	IDLE2 0: 停止 1: 動作	"0" *** U C X	ライトださい	アナログ入力 国定/ 0000: AN0 / 0001: AN1 / 0010: AN2 / 0011: AN3 / 0100: AN4 / 0101: AN5 / 0111: AN7 / 1000: AN8 / 1001: AN9 /	スキャン変換 AN0 AN0→AN1- AN0→AN1- AN0→AN1- AN4→AN5- AN0→AN1- AN4→AN5- AN0→AN1- AN4→AN5- AN0→AN1- AN4→AN5- AN0→AN1- AN4→AN5- AN0→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN8→AN1- AN4→AN5- AN1-AN1- AN4→AN5- AN1-AN1-AN1- AN1-AN1-AN1- AN1-AN1-AN1-AN1-AN1-AN1-AN1-AN1-AN1-AN1-	→AN2 →AN2→AN3 →AN2→AN3→ →AN2→AN3→ →AN6 →AN2→AN3→ →AN6→AN7→ →AN2→AN3→ →AN6→AN7→ →AN2→AN3→ →AN6→AN7→ →AN2→AN3→ →AN6→AN7→	
ADMOD2	AD Mode コントロール レジスタ 2	12BAH	0 ************************************	ー 0 "0"をライト してください	ー 0 "0"をライト してくださ	0 "0"をライト してくださ い				ADTRGE R/W 0 AD 外部トリガ スタート制御 0: disable 1: enable

### AD コンバータ (2/3)

Symbol	Name	Address	7	6	5	4	3	2	1	0		
	AD Result レジスタ 0 Low	12A0H	ADR01	ADR00						ADR0RF		
ADREG0L			F	₹						R		
			不	定						0		
	AD Beauty		ADR09	ADR08	ADR07	ADR06	ADR05	ADR04	ADR03	ADR02		
ADREG0H	AD Result レジスタ 0 High	12A1H	R									
						不	定					
	AD Result		ADR11	ADR10						ADR1RF		
ADREG1L	レジスタ 1 Low	12A2H	F					(( ))	?	R		
			不							0		
ADDECALL	AD Result	404011	ADR19	ADR18	ADR17	ADR16	ADR15	ADR14	ADR13	ADR12		
ADREG1H	レジスタ 1 High	12A3H					2 \	<i>))</i>				
			A D D 0.4	ADDOO		不	正	$\prec$		ADDODE		
ADREG2L	AD Result	12A4H	ADR21	ADR20			1			ADR2RF		
ADREGZL	レジスタ 2 Low	12/4/1								0 R		
			不 ADR29	凡 ADR28	ADR27	ADR26	ADR25	ADR24	ADR23	ADR22		
ADREG2H	AD Result	12A5H	ADRZ9	ADRZO	ADRZI			ADRZ4	ADRZS	ADRZZ		
ADINEOZII	レジスタ 2 High	IZASH		不定								
			ADR31	ADR30		4724		4		ADR3RF		
ADREG3L	AD Result レジスタ 3 Low	12A6H	F	•		$\langle \langle \rangle \rangle$				R		
			不		(			119	O/	0		
	AD Result レジスタ 3 High		ADR39	ADR38	ADR37	ADR36	ADR35	ADR34	ADR33	ADR32		
ADREG3H		12A7H	R (C)									
			不定									
	AD Result レジスタ 4 Low	12A8H	ADR41	ADR40			TAH			ADR4RF		
ADREG4L			F	2	4 )		$(\vee/)$	)		R		
			不							0		
	AD Result	12A9H	ADR49	ADR48	ADR47	ADR46	ADR45	ADR44	ADR43	ADR42		
ADREG4H	レジスタ 4 High		R									
						<u></u>	定 / /	_	_			
	AD Result レジスタ 5 Low		ADR51	ADR50						ADR5RF		
ADREG5L				+ \						R		
			<b>本DD50</b>		ADDEZ (	ARDEO	ADD55	ADD54	ADDEO	0		
ADREG5H	AD Result		ADR59	ADR58	ADR57	ADR56	ADR55	ADR54	ADR53	ADR52		
AUKEGOH	レジスタ 5 High		2ABH R 不定									
			ADR61	ADR60	ATI	$\sim$	<u>L</u>			ADR6RF		
ADREG6L	AD Result	12ACH	ADROL				$\vdash$			R		
ABREGGE	レジスタ 6 Low	IZACII	不							0		
	1		ADR69	ADR68	ADR67	ADR66	ADR65	ADR64	ADR63	ADR62		
ADREG6H	AD Result レジスタ 6 High	12ADH	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	1.2,100	1.21.91		7121100					
						 不						
	\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \\ \	ow 12AEH	ADR71	ADR70	À					ADR7RF		
ADREG7L	AD Result レジスタ 7 Low			27						R		
	DDAG (LOW		木	定						0		
<	11	))	ADR79	ADR78	ADR77	ADR76	ADR75	ADR74	ADR73	ADR72		
ADREG7H	AD Result レジスタ 7 High	12AFH				F	₹					
		(	Ta	))		不	定					
			. 77	7	_	_		_		_		

# AD コンバータ (3/3)

Symbol	Name	Address	7	6	5	4	3	2	1	0		
	AD Result レジスタ 8 Low	12B0H	ADR81	ADR80						ADR8RF		
ADREG8L			R							R		
			不	定						0		
	400 "		ADR89	ADR88	ADR87	ADR86	ADR85	ADR84	ADR83	ADR82		
ADREG8H	AD Result レジスタ 8 High	12B1H	R									
				不定								
	AD Dooult		ADR91	ADR90						ADR9RF		
ADREG9L	AD Result レジスタ 9 Low	12B2H	F	?					1	R		
			不定					$\rightarrow$		0		
	AD Result レジスタ 9 High	12B3H	ADR99	ADR98	ADR97	ADR96	ADR95	ADR94	ADR93	ADR92		
ADREG9H			R									
			不定									
	AD Result	12B4H	ADRA1	ADRA0			1			ADRARF		
ADREGAL	レジスタ A Low		R							R		
			不	定		1		. (		0		
	AD Result	12B5H	ADRA9	ADRA8	ADRA7	ADRA6	ADRA5	ADRA4	ADRA3	ADRA2		
ADREGAH	レジスタ A High		( ) R									
							定					
	AD Dooult		ADRB1	ADRB0	$\sim$		~	1/40	<i>7</i> }}_	ADRBRF		
ADREGBL	AD Result レジスタ B Low AD Result	B Low 12B6H	R							R		
			不	定				<b>*</b>		0		
			ADRB9	ADRB8	ADRB7	ADRB6	ADRB5	ADRB4	ADRB3	ADRB2		
ADREGBH	レジスタ B High						۲ 💮					
					7( //	不	定((/// <					

### (14) DA コンバータ

Symbol	Name	Address	7	6	5	4	3	2	1	0	
	DA 0		DAC07	DAC06	DAC05	DAC04	DAC03	DAC02	DAC01	DAC00	
DAC0REG		12E0H	R/W								
DACUREG	レジスタ	12500	0	0	0	0	0	0	0	0	
							<				
			_	_	_	-				VALID	
				R	W	•		(( );	<b>)</b>	W	
	D		0	0	0	0				0	
DACOCNT1	DA 0 コントロール レジスタ 1	12E1H			"0" をライ トしてく ださい					0:Don't care 1:出力 CODE 有効	
	DA 0 コントロール レジスタ 0	12E3H							REFON0	OP0	
								-		/W	
DAC0CNT0						41	$\rightarrow$	N	0	0	
						(7)			0:Ref off 1:Ref on	0:出力 HZ 1:出力	
	DA 1 レジスタ	12E4H	DAC17	DAC16	DAC15	DAC14	DAC13	DAC12	DAC11	DAC10	
DAC1REG			RW								
DACINEG			0	0	0 (	0	0	0	0	0	
						, v	((				
		12E5H	-	-	6/	<b>▽</b> –		$\nearrow \nearrow \nearrow$		VALID	
	DA 1 コントロール レジスタ 1			R	W	>				W	
			0	0	1( //		((///	\		0	
DAC1CNT1				"0" を ライ トしてくだ さい	"0" をライトしてく ださい	"0" をライ トしてく ださい				0:Don't care 1:出力 CODE 有効	
	DA 1 コントロール レジスタ 0	ノトロール 12E7H					A		REFON1	OP1	
				~ ^						W	
DAC1CNT0									0	0	
									0:Ref off 1:Ref on	0:出力 HZ 1:出力	

### (15) ウォッチドッグタイマ

Symbol	Name	Address	7	6	5	4	3	2	1	0
WDMOD			WDTE	WDTP1	WDTP0	=	_	I2WDT	RESCR	_
			R/W R/W				R/W	R/W		
	WDT Mode レジスタ	1300H	1	0	0	0	0	0	0	0
			WDT 制御 1: enable	検出時間選 00: 2 <sup>15</sup> /f <sub>5</sub> 01: 2 <sup>17</sup> /f <sub>5</sub> 10: 2 <sup>19</sup> /f <sub>5</sub> 11: 2 <sup>21</sup> /f <sub>5</sub>	択 SYS SYS SYS SYS		ライト ださい.	IDLE2 0: 停止 1: 動作	1: リセット 端子に WDT 出力を内部 接続	"0"をライト してください.
WDCR	WDT コントロール レジスタ	ントロール 1301H	- W							
			-\\\							
			B1H: WDT disable code							

### (16)キーオンウェイクアップ

						2 4 1						
Symbol	Name	Address	7	6	5	4	3	2	1	0		
			KI7EN	KI6EN	KI5EN	KI4EN	KI3EN	KI2EN	KHEN	KI0EN		
		000511	((// \w \ \ (\) )									
KIEN	キー入力 許可設定 レジスタ	009EH	0	0	0	(0)	0	~ 0~	( ) b	0		
KIEN		(RMW 禁)	KI7 入力	KI6 入力	KI5 入力	KI4 入力	KI3 入力	KI2入力	KII 入力	KI0 入力		
			0:禁止	0:禁止	0:禁止	0:禁止	0:禁止/	0:禁止	0:禁止	0:禁止		
			1:許可	1:許可	1;許可	1:許可	1:許可(	1:許可	1:許可	1:許可		
	キー入力 コントロール レジスタ		KI7EDGE	KI6EDGE	KI5EDGE	KI4EDGE	KI3EDGE	KI2EDGE	KI1EDGE	KI0EDGE		
		000511	W									
KICD		009FH	0	0	7(0)	0	(0/)	) 0	0	0		
KICR		(RMW 禁)	KI7 エッジ	KI6 エッジ	KI5 エッジ	KI4 エッジ	KI3 エッジ	KI2 エッジ	KI1 エッジ	KIO エッジ		
			0:立上り	0:立上り	0:立上り	0:並上り	0:立上り	0:立上り	0:立上り	0:立上り		
			1:立下り	1:立下り	1:立下り	1:立下り	1:立下り	1:立下り	1:立下り	1:立下り		



TOSHIBA TMP92CM27

#### 6. 使用上の注意、制限事項

- (1) 特別な表記、言葉の説明
  - a. 内蔵 I/O レジスタの説明: レジスタシンボル<ビットシンボル>

例) TA01RUN <TA0RUN>: レジスタ TA01RUN のビット TA0RUN を示します。

b. リードモディファイライト命令 (RMW)

CPUが、1つの命令でメモリに対してデータをリードした後に、そのデータを操作し同じメモリアドレスにデータをライトする命令。

例 1: SET 3, (TA01RUN) ... TA01RUN レジスタのビット 3 をセットする

例 2: INC 1, (100H) ... アドレス 100H のデータを1 する

• TLCS-900 におけるリードモディファイライト命令

交換命令

EX (mem), R

#### 算術命令

ADD (mem), R/# ADC (mem), R/# SUB (mem), R/# SBC (mem), R/# INC #3, (mem) DEC #3, (mem)

#### 論理演算

AND (mem), R/# OR (mem), R/# XOR (mem), R/#

#### ビット操作

STCF #3/A, (mem) RES #3, (mem)
SET #3, (mem) CHG #3, (mem)
TSET #3, (mem)

#### ローテート、シフト

RRC RLC (mem) (mem) RR RL (mem) (mem) SRA SLA (mem) (mem) SLL (mem) SRL (mem) RLD RRD (mem) (mem)

c. f<sub>OSCH</sub>, fc, f<sub>FPH</sub>, f<sub>SYS</sub>,および1ステート

X1, X2 端子より入力されるクロック周波数を fosch、PLLCR0 <FCSEL> レジスタにより選択されるクロック周波数を fc と呼びます。

また、SYSCR1 <GEAR2:0> レジスタにより選択されるクロック周波数を  $f_{FPH}$ 、 $f_{FPH}$  を 2 分周して得られたクロック周波数をシステムクロック  $f_{SYS}$  と呼びます。

このfSYSの1周期を1ステートと呼びます。

#### (2) 使用上の注意、制限事項

a. AM0 と AM1 端子

これらの端子は、VCC (電源レベル) または VSS (グランドレベル) に接続します。動作中は接続されている電位を変更しないでください。

b. アドレス空間の予約領域

FFFFF0H~FFFFFHの16バイト空間は内部エリアとして予約されているため使用できません。また、エミュレータを使用する場合、16Mバイト空間の任意の64Kバイトは、エミュレータの制御の為に使用されるため、その空間を使用することができません。

c. ウォームアップカウンタ

外部発振器を用いるシステムでも、STOPモードが解除されるとウォームアップカウンタは 動作を始めます。結果として、解除要求入力からシステムクロックが出力されるまでの間には ウォームアップ時間と同じだけの時間が掛かります。

d. ウォッチドッグタイマ

リセット後、ウォッチドッグタイマは動作状態となっていますので、ウォッチドッグタイマを使用しない場合は動作禁止に設定してください。

e. AD コンバータ

VREFH~VREFL 端子間のラダー抵抗をプログラマブルに接続、切り離しする機能がありますので、STOP モードなどで消費電力を下げる場合は、HALT 命令を実行する前にプログラムで切り離してください。

f. CPU (マイクロ DMA)

LDC cr, r 命令、および LDC r, cr 命令だけが CPU 内の制御レジスタとのアクセスに利用できます。(例えば、DMASn レジスタなど)

g. 未定義 SFR ビット

SFR (Special function register) の未定義ビットの値は、読み出すと不定値が出力されます。

h. 「POP SR」命令

「POP SR」命令の実行は、DI (割り込み不許可) 状態で行ってください。

i. 割り込み

割り込みを使用する場合は、必ず SIMC レジスタのビット 7 に"1"をライトしてください。



TOSHIBA TMP92CM27

## 7. 外形寸法図

Package Name: P-LQFP144-1616-0.40C

単位:mm

