


東芝 CMOS リニア集積回路 シリコンモノリシック

TCKE1401NM

75 V, 6 A eFuse IC with adjustable Overcurrent Protection

1. 概要

TCKE1401NM は最大 75 V 入力可能な 1 入力 1 出力の eFuse IC です。繰り返し利用可能なヒューズとして使用することができ、外付け抵抗による調整可能な過電流保護、低電圧誤動作防止、過電圧保護、短絡保護、外付け容量によるスルーレート制御、過熱保護と多くの保護機能を備えています。また 44.5 mΩ (標準) の低 ON 抵抗および 6.0 A までの出力電流能力を備えており、ファンやバッテリーパックといった産業機器の電源回路保護用途に適しています。パッケージは小型 VQFN24D (4.0 mm (標準) × 4.0 mm (標準)) であるため、基板の小型化に貢献します。



質量: 41.9 mg (標準)

2. アプリケーション

48 V や 54 V の電源ライン (AI サーバー、PLC、電動工具など)

3. 特長

- 高い入力動作電圧: $V_{IN} = 75\text{ V}$ (最大)
- 低オン抵抗: $R_{ON} = 44.5\text{ m}\Omega$ (標準)
- 調整可能な過電流保護機能 (外付け抵抗): 0.82 A ~ 6.43 A (標準)
- 調整可能な過電圧保護機能 (外付け抵抗)
- 調整可能な低電圧誤動作防止機能 (外付け抵抗)
- 調整可能なスルーレート制御機能 (外付け容量)
- 逆流電流防止機能 (外付け MOSFET)
- 入力逆接続保護機能 (外付け MOSFET)
- オートリトライかラッチオフで復帰モードを選択可能
- パワーグッド機能
- FLAG 機能
- 過熱保護機能
- 小型パッケージ: VQFN24D (4.0 mm (標準) × 4.0 mm (標準)、t: 0.9 mm (最大))

製品量産開始時期
2026-07

4. ブロック図




図 4.1 ブロック図

注: ブロック図内の機能ブロックおよび回路は省略または簡略化されている場合があります。

5. 端子接続図 (Top view)

*中心の電極パッドは GND かオープンランドパターンに実装してください。





図 5.1 端子接続図

Top Marking



6. 端子説明

表 6.1 端子説明

端子名	タイプ (注 1)	説明
VIN	P	電源入力端子です。
VSYS	P	eFuse IC 内部回路への電源供給端子です。外付け MOSFET を使用する場合は図 7.1 を参照し、VSYS 端子を MOSFET のソースに接続してください。外付け MOSFET を使わない場合は VSYS 端子を VIN 端子に接続してください。
BGATE	O	外付けの Blocking Nch MOSFET (Q1) 用ゲート駆動端子です。本 MOSFET を使用する場合は図 7.1 を参照し、BGATE 端子をゲートに接続してください。本 MOSFET を使わない場合は、BGATE 端子をオープンにしてください。
DRV	O	外付けの Fast pull-down Nch MOSFET 用ゲート駆動端子です。本 MOSFET を使用する場合は図 7.1 を参照し、DRV 端子をゲートに接続してください。本 MOSFET を使わない場合は、DRV 端子をオープンにしてください。
UVLO	I	低電圧誤動作防止機能 (UVLO) の入力端子です。UVLO 端子のしきい値は外付け抵抗で調整可能です。UVLO 端子電圧がしきい値以下になると、出力 (V _{OUT}) はオフに、FLAG 端子は Low を出力します。UVLO 端子はオープンにしないでください。内部 UVLO しきい値を使う場合は、UVLO 端子と GND を接続してください。
OVP	I	過電圧保護機能 (OVP) の入力端子です。OVP 端子のしきい値は外付け抵抗で調整可能です。OVP 端子電圧がしきい値を超えると、出力 (V _{OUT}) はオフに、FLAG 端子は Low を出力します。OVP 端子はオープンにしないでください。内部 OVP しきい値を使う場合は、OVP 端子と GND を接続してください。
dV/dT	I/O	出力立ち上がり時間の設定端子です。dV/dT 端子と GND の間に容量を接続することで、出力スルーレートの調整が可能です。
ILIM	I/O	過電流保護機能の出力制限電流 I _{LIM} 設定端子です。ILIM 端子と GND の間に抵抗を接続することで、I _{LIM} の調整が可能です。
MODE	I	オートリトライまたはラッチオフの復帰モード選択端子です。表 7.3 を参照してください。
EN	I	入力イネーブル端子です。外部から eFuse IC を制御しない場合は、EN 端子をオープンにします。この場合、EN 端子は内部でプルアップされています。ラッチオフ状態の eFuse IC を再起動するには、EN 端子を再入力してください。
IMON	O	出力電流モニター端子です。出力電流モニターを使用する際は、IMON 端子と GND の間に抵抗を接続します。V _{SYS} が 9 V より高く出力電流モニターを使わない場合、IMON 端子をオープンにできます。
FLAG	O	FLAG 出力端子です。異常検出後、FLAG 端子出力は Low になります。FLAG 端子を使わない場合は、GND に接続するかオープンにしてください。
PGTH	I	パワーグッド機能 (PGOOD) しきい値入力端子です。PGTH 端子はオープンにしないでください。
PGOOD	O	PGOOD 出力端子です。V _{PGTH} がしきい値 (V _{PGTHR}) を超えると、PGOOD 端子は High を出力し、出力電圧が有効なレベルであることを示します。V _{PGTH} がしきい値 (V _{PGTHF}) を下回ると、PGOOD 端子は Low を出力し、出力電圧が有効なレベルに達していないことを示します。PGOOD 端子を使わない場合は、GND に接続するかオープンにしてください。
VOU	P	出力端子です。
DNC	-	本端子は GND に接続するか、オープンにしてください。

注 1: I = Input、O = Output、I/O = Input and Output、P = Power

7. 機能説明

TCKE1401NM は、48 V/ 54 V 電源ライン向け産業用 eFuse IC で、4.7 V ~ 75 V で動作する電源ラインを保護します。外付け MOSFET を使用することで、逆流防止および入力逆接続保護にも対応します。外付け容量を用いたスルーレート制御機能を備えており、活線挿抜時の出力立ち上がりを制御できます。また過電流保護機能、OVP、UVLO は外付け抵抗で調整できます。パワーグッド機能のしきい値は VOUT 端子、PGTH 端子、GND 間に分圧抵抗を接続して調整できます。

7.1. 突入電流抑制機能

出力がオンになると、負荷側の容量を充電するために電流が流れます。この電流が大きすぎると、過電流保護回路が動作し、起動できなくなる可能性があります。これを防ぐため、出力電圧上昇時のスルーレートを制御することで、この突入電流を抑制します。スルーレートは dV/dT 端子と GND 間に外付け容量で設定し、使用用途に応じて立ち上がり時間を調整できます。式 1 および式 2 を用いて突入電流を算出します。

$$\text{式 1: } I(A) = C \frac{dV}{dT} \geq I_{\text{INRUSH}} = C_{\text{OUT}} \frac{V_{\text{IN}}}{t_{dV/dT}}$$

$$\text{式 2: } t_{dV/dT} (s) = 20.8 \times 10^3 \times V_{\text{IN}} \times C_{dV/dT}$$

I_{INRUSH} : 突入電流値 (A)

C_{OUT} : 出力容量 (F)

V_{IN} : 入力電圧 (V)

$t_{dV/dT}$: VOUT 立ち上がり時間 (0% to 100%) (s)

$C_{dV/dT}$: dV/dT 端子外付け容量 (F)

7.2. パワーグッド機能 (PGOOD)

パワーグッド機能 (PGOOD) は、出力電圧が有効なレベルに達しているか否かを判別する機能です。PGOOD しきい値は、VOUT 端子、PGTH 端子、GND 間に分圧抵抗を接続して調整できます。出力がオンになり、出力電圧が上昇して VPGTH が VPGTHR を超えると、PGOOD 端子は High を出力します。一方で、VPGTH が VPGTHF を下回ると、PGOOD 端子は Low を出力します。PGOOD 端子の出力について、VPGTH の立ち上がりでは tPGOODR の、VPGTH の立ち下がりでは tPGOODF のデグリッチ時間を設けています。PGOOD はオープンドレイン出力のため、外付けのプルアップ抵抗が必要です。PGTH は後段回路の UVLO しきい値の設定に使用でき、PGOOD は後段回路のイネーブル/ディセーブル制御にも使用できます。

表 7.1 PGOOD 出力状態と各保護機能の動作

IC 状態 (注 2)		IC 動作	PGOOD 出力
通常状態		通常動作	High
過熱	$T_J > T_{SD}$	シャットダウン	Low
低電圧	$V_{UVLO} < V_{UVLOF}$ $V_{SYS} < V_{SYS_UVLO}$ (注 3)	シャットダウン	Low
過電圧	$V_{OVP} > V_{OVPR}$ $V_{SYS} > V_{SYS_OVP}$ (注 4)	シャットダウン	Low
過電流 (tCL_PLIM 中)	$I_{\text{LIM}} < I_{\text{OUT}} < I_{\text{FASTTRIP}}$	IOUT 電流リミット	High / Low (注 5)
過電流 (tCL_PLIM 後)	$I_{\text{LIM}} < I_{\text{OUT}} < I_{\text{FASTTRIP}}$	シャットダウン	Low
逆流 (注 6)	$V_{\text{OUT}} - V_{\text{SYS}} \geq 10 \text{ mV}$	外部 MOSFET (Q1) OFF	High
逆接続 (注 6)	$V_{\text{SYS}} > -80 \text{ V}$, $V_{\text{OUT}} > -0.3 \text{ V}$, $V_{\text{SYS}} - V_{\text{OUT}} \geq -85 \text{ V}$ (注 7)	OFF 状態維持	Low

注 2: 特に指定がない場合、4.7 V $\leq$ V_{SYS} = V_{IN} $\leq$ 75 V の条件です。

注 3: UVLO 端子を GND にショートし、内部 UVLO モードにした場合の条件です。

注 4: OVP 端子を GND にショートし、内部 OVP モードにした場合の条件です。

注 5: PGTH 端子電圧が VPGTHF 以上の場合は High、VPGTHF 未満の場合は Low を出力します。

注 6: 逆流防止機能・入力逆接続防止機能の詳細は 7.6 章、7.7 章をご参照ください。

注 7: 電圧印加は 10 ms パルスの条件です。

なお、FLAG 機能も PGOOD 機能と同様に IC の状態を外部回路へ通知しますが、PGOOD 機能とは別の判定回路を備えています。そのため、PGOOD 出力は FLAG 出力に影響しません。FLAG 機能の詳細については、7.11 章をご参照ください。

7.3. VOUT 検知 (PGTH)

PGTH 端子はパワーグッド機能のしきい値入力端子です。VOUT 端子、PGTH 端子、GND 間に分圧抵抗を接続することで、有効なレベルと見なされる出力電圧値を設定できます。

図 12.1 に基づく PGTH 端子電圧は、式 3 で表されます。

$$\text{式 3: } V_{\text{PGTH}} (\text{V}) = V_{\text{OUT}} \times \frac{R_5}{R_4 + R_5}$$

OVP や UVLO などの異常状態から復帰する際、VPGTH の状態に応じて高速復帰モードか dV/dT モードで起動します。これにより、異常状態と過渡的な現象を区別し、起動タイミングを適切に制御できます。

異常状態からの復帰時に VPGTH レベルが VPGTHF を超えている場合、C_{av/dT} の値に関係なく OVP_{ton_fast} 経過後に高速復帰モードで起動します。高速復帰モードは、出力スルーレート制御後に約 500 μs 経過してから有効になります。

VPGTH レベルが VPGTHF を下回っている場合は、dV/dT モードで起動します。この時のスルーレートは dV/dT 端子に接続された外付け容量により決まります。

PGTH 端子を GND に接続することで、高速復帰モードを無効にできます。この場合、PGOOD は Low を出力します。

7.4. 低電圧誤動作防止機能 (UVLO)

本製品は調整可能な低電圧誤動作防止機能 (UVLO) を備えています。UVLO 端子の電圧が V_{UVLOF} を下回ると出力がオフになり、FLAG 端子は 0.33 μs (標準) 後に Low を出力します。UVLO のヒステリシスは 70 mV (標準) です。UVLO のしきい値を設定するには、周辺回路例 (図 12.1) に示すように、VIN 端子、UVLO 端子、GND に分圧抵抗を接続してください。

また、14.84 V (標準) の固定しきい値 (V_{sys_UVLO}) と 980 mV (標準) のヒステリシスからなる内部 UVLO モードも備えています。このモードを使用するには、UVLO 端子を GND にショートしてください。UVLO を使用しない場合は、UVLO 端子を V_{sys} 端子に接続できます。この時、UVLO 端子の定格：-0.3 V (最小) に十分注意して回路を設計してください。なお UVLO 端子はオープンにしないでください。入力逆接続保護を使用する場合は、UVLO 端子と V_{sys} 端子間に最低でも 300 kΩ の抵抗を接続してください。図 12.1 に基づいた UVLO のしきい値は、以下の式 4 および式 5 を用いて設定します。

$$\text{式 4: } V_{\text{IN_UVLOF}} = \frac{R_1 + R_2 + R_3}{R_2 + R_3} \times V_{\text{UVLOF}}$$

$$\text{式 5: } V_{\text{IN_UVLOR}} = \frac{R_1 + R_2 + R_3}{R_2 + R_3} \times V_{\text{UVLOR}}$$

V _{IN_UVLOF}	: UVLO 下降時入力電圧
V _{UVLOF}	: 1.12 V (標準)
V _{IN_UVLOR}	: UVLO 上昇時入力電圧
V _{UVLOR}	: 1.19 V (標準)
R ₁ 、R ₂ 、R ₃	: 分圧抵抗

7.5. 過電圧保護機能 (OVP)

本製品は調整可能な過電圧保護機能 (OVP) を備えています。OVP 端子に V_{OVPR} を超える電圧が印加されると出力がオフになり、負荷を保護します。OVP のしきい値を設定するには、周辺回路例 (図 12.1) に示すように、VSYS 端子、OVP 端子、GND に分圧抵抗を接続してください。

また、35.72 V (標準) の固定しきい値 (V_{SYS_OVPR}) と 380 mV (標準) のヒステリシスからなる内部 OVP モードも備えています。このモードを使用するには、OVP 端子を GND にショートしてください。なお OVP 端子はオープンにしないでください。図 12.1 に基づいた OVP のしきい値は、以下の式 6 および 7 を用いて設定します。

$$\text{式 6: } V_{IN_OVPR} = \frac{R_1 + R_2 + R_3}{R_3} \times V_{OVPR}$$

$$\text{式 7: } V_{IN_OVPR} = \frac{R_1 + R_2 + R_3}{R_3} \times V_{OVPR}$$

V_{IN_OVPR}	: OVP 上昇時入力電圧
V_{OVPR}	: 1.233 V (標準)
V_{IN_OVPR}	: OVP 下降時入力電圧
V_{OVPR}	: 1.15 V (標準)
R_1, R_2, R_3	: 分圧抵抗

過電圧保護動作に入ると、FLAG 端子は 0.74 μ s (標準) 後に Low を出力し、過電圧保護が解除されるまで Low 出力を維持します。

7.6. 入力逆接続保護機能 (BGATE、DRV)

入力逆接続保護機能は、入力電源が逆に接続された場合に負荷を保護します。本機能を使用する場合は、図 7.1 (左) に示すように外付け Blocking Nch MOSFET (Q1) と Fast pull-down Nch MOSFET (Q2) を接続してください。Q1 と eFuse IC が電源電圧ライン上にバックトゥバックで接続され、Q2 は Q1 のプルダウンスイッチとして機能します。通常動作時は、BGATE 端子からゲート駆動電圧 (V_{BGATE}) が供給されて Q1 がオンになります。

Q2 はプルダウンスイッチとして機能し、保護動作時に Q1 のゲート電圧をプルダウンして Q1 を高速でオフします。Q2 には $V_{DSS} \geq 15$ V、 $V_{GSS} = \pm 20$ V 定格、 $C_{iss} \leq 50$ pF、 $V_{GTH} \leq 3$ V の Nch MOSFET を使用してください。

Nch MOSFET は、BGATE 端子および DRV 端子の電気特性を参照して選定ください。

入力逆接続保護および逆流防止機能を使わない場合は、VSYS 端子と VIN 端子をショートし、BGATE 端子および DRV 端子をオープンにしてください (図 7.1 (右))。




図 7.1 入力逆接続保護および逆流防止機能を使用するときの回路接続図 (左)
上記保護機能を使用しないときの回路接続図 (右)

7.7. 逆流防止機能

本製品は、外付け Blocking Nch MOSFET (Q1) を使用した常時監視逆流防止機能を備えています。V_{sys} - V_{out} が逆流防止電圧しきい値 (V_{RB}) を下回ると、Q1 がオフになります。この場合 Q1 がオフになるまでの合計時間は t_{RCB_fast} + t_{Driver} で表されます。t_{Driver} は以下の式 8 を用いて算出します。

$$\text{式 8: } t_{\text{Driver}} = R_{\text{DS(ON)(Q2)}} \times C_{\text{iss(Q1)}} \times \ln \frac{V_{\text{GTH(Q1)}}}{V_{\text{BGATE}}}$$

R _{DS(ON)(Q2)}	: Fast pull-down Nch MOSFET (Q2) のオン抵抗
C _{iss(Q1)}	: Q1 の入力容量
V _{GTH(Q1)}	: Q1 のゲートしきい値電圧
V _{BGATE}	: 10 V (標準)

Q1 は、V_{sys} - V_{out} が V_{RB} を超えると出力がオンします。V_{sys} - V_{out} の差が大きいほど、出力オフ時間 t_{RCB} は速くなります。

7.8. 過電流保護機能 (OCP)

過電流保護機能は、起動時および通常動作時における異常発生時の電力消費を抑制し、eFuse IC 本体および負荷のダメージを防止します。出力制限電流は以下の式 9 を用いて設定します。

$$\text{式 9: } I_{\text{LIM}} = \frac{18.9}{R_{\text{ILIM}}} + 0.13$$

I _{LIM}	: 出力制限電流 (A)
R _{ILIM}	: 出力制限電流調整用抵抗 (kΩ)

出力電流が設定値の出力制限電流 I_{LIM} を超えると、本製品は I_{LIM} で出力電流を制限し出力電圧を低下させます。本動作中の消費電力は (V_{IN} - V_{OUT}) × I_{LIM} であり、これにより eFuse IC 本体が発熱し、最終的に過熱保護機能 (TSD) に移行する場合があります。I_{LIM} で制限される最大の持続時間 (t_{CL_PLIM}) は 160 ms (標準) です。この時間の間で TSD に移行した場合は出力オフとなり、表 7.3 に示す MODE 端子の状態に応じてオートリトライまたはラッチオフで復帰します。

7.9. 短絡保護機能

短絡による急激な電流増加に対し、本製品には短絡保護回路が搭載されています。短絡保護のしきい値電流は I_{FASTTRIP} に設定されています。短絡後に出力が数 μs オフした後、再度出力が立ち上がり、I_{LIM} 制限での OCP 動作に移行します。出力電流が I_{SCP} = 45 A (標準) を超える場合は、t_{SCP} = 1 μs (標準) で高速応答し即座に出力をオフします。

出力がオフするまでの時間は I_{FASTTRIP} に基づいており、I_{FASTTRIP} が大きいほど短絡保護応答時間 t_{FASTTRIP} は短くなります。I_{FASTTRIP} < I_{OUT} < I_{SCP} の範囲では、t_{FASTTRIP} は 3 μs (標準) です。

7.10. 出力電流モニター (IMON)

IMON 端子は、出力電流をアナログ電圧に変換して出力する電流モニターです。IMON 端子の出力電流と、VOUT 端子の出力電流は比例します。IMON 端子の出力電流は、IMON 端子と GND 間に接続した外付け抵抗 R_{IMON} により電圧に変換されます。電流モニターの最大電圧 ($V_{IMON\ max}$) は、4 V ($9\ V \leq V_{SYS} = V_{IN}$ の場合) または 2 V ($V_{SYS} = V_{IN} < 9\ V$ の場合) に制限されます。 $V_{IMON\ max}$ を超えないよう、 R_{IMON} は以下の式 10 を用いて設定してください。電流モニターの追従性が悪化するため、IMON 端子には容量を接続しないでください。 V_{SYS} が 9 V 以上で出力電流モニターを使用しない場合、IMON 端子はオープンにできます。

$$\text{式 10: } V_{IMON} = [I_{OUT} \times G_{IMON}] \times R_{IMON}$$

G_{IMON} : I_{MON}/I_{OUT} ゲイン (27.9 $\mu A/A$ (標準))

I_{OUT} : VOUT 端子出力電流 (A)

7.11. 異常検出 (FLAG)

FLAG 端子は、低電圧、過電圧、過電流、逆流、ILIM 端子短絡、過熱などの異常状態を検出すると Low を出力します。異常の誤検出を防止するため、内部回路にデグリッチを設けています。FLAG 端子を使用しない場合、オープンまたは GND に接続できます。

表 7.2 FLAG 出力の対象機能と動作

IC 状態 (注 2)		IC 動作	FLAG 出力
通常状態		通常動作	High
過熱	$T_J > T_{SD}$	シャットダウン	Low
低電圧	$V_{UVLO} < V_{UVLOF}$ $V_{SYS} < V_{SYS_UVLO}$ (注 3)	シャットダウン	Low
過電圧	$V_{OVP} > V_{OVPR}$ $V_{SYS} > V_{SYS_OVP}$ (注 4)	シャットダウン	Low
過電流	$I_{LIM} < I_{OUT} < I_{FASTTRIP}$, $t_{CL_PLIM_FLAG} < t_{CL_PLIM}$	I_{OUT} 電流リミット	Low
逆流 (注 6)	$V_{OUT} - V_{SYS} \geq 10\ mV$	外部 MOSFET (Q1) OFF	Low
逆接続 (注 6)	$V_{SYS} > -80V$, $V_{OUT} > -0.3\ V$, $V_{SYS} - V_{OUT} \geq -85\ V$ (注 7)	OFF 状態維持	Indefinite

注 2: 特に指定がない場合、 $4.7\ V \leq V_{SYS} = V_{IN} \leq 75\ V$ の条件です。

注 3: UVLO 端子を GND にショートし、内部 UVLO モードにした場合の条件です。

注 4: OVP 端子を GND にショートし、内部 OVP モードにした場合の条件です。

注 6: 逆流防止機能・入力逆接続防止機能の詳細は 7.6 章、7.7 章をご参照ください。

注 7: 電圧印加は 10ms パルスの条件です。

7.12. VSYS、VIN および GND 端子

VSYS 端子と GND 間に容量を接続して、VSYS 端子に安定した電源を供給してください。入力逆接続保護および逆流防止を使用する場合は、外部 MOSFET の Q1 および Q2 を接続してください。接続方法は図 7.1 を参照してください。

7.13. 過熱保護機能 (TSD)

過熱保護機能 (TSD) は、連続的な大電流で eFuse IC の接合温度 (T_j) が設定値を超えた場合、IC の動作を停止する機能です。TSD 後に、表 7.3 に示す復帰モードに応じて、ラッチオフまたは $T_j < 140^\circ\text{C}$ (標準) 後に $t_{\text{TSD_retry}} = 330\text{ ms}$ (標準) 周期のオートリトライを開始します。

7.14. 外部制御 (EN)

外部から eFuse IC を制御する場合、EN 端子に信号を入力します。EN 端子をオープンにした場合、内部で High 状態にプルアップされます。EN 端子の電圧が 0.8 V 以下の場合、EN 端子は Low 状態になります。外部からの信号で EN 端子を High 状態にする場合は、 2 V 以上入力してください。

7.15. MODE 端子設定

本製品は、MODE 端子の状態に応じて復帰モードを変更できます。MODE 端子の状態については表 7.3 を参照してください。

表 7.3 復帰モード設定

MODE 端子状態	復帰モード
Open	異常状態後、eFuse IC はラッチオフします。eFuse IC を再起動するには、EN 端子を再印加するか、VSYS 端子への入力電圧を一度 0 V にした後に再印加するか、または UVLO 端子電圧を V_{UVLOF} 以下にした後に再度 UVLO を解除してください。
GND にショート	$t_{\text{TSD_retry}}$ の周期でオートリトライします。

8. 絶対最大定格

表 8.1 絶対最大定格 (注 8)

(特に指定がない場合、 $T_a = 25\text{ }^{\circ}\text{C}$)

項目		記号	定格	単位
V _{SYS}		V _{SYS}	-80 ~ 80	V
V _{IN} , V _{OUT} , V _{UVLO} , V _{FLAG} , V _{PGOOD} , V _{PGTH}		V _{IN} , V _{OUT} , V _{UVLO} , V _{FLAG} , V _{PGOOD} , V _{PGTH}	-0.3 ~ 80	V
V _{SYS} - V _{OUT} with the external blocking MOSFET (10ms Pulse)		V _{SYS} - V _{OUT}	-85 (最小)	V
B _{GATE}		V _{BGATE}	-80 ~ 94	V
B _{GATE} - V _{SYS}		V _{BGATE} - V _{SYS}	-0.3 ~ 14	V
D _{RV}		V _{DRV}	-80 ~ 85	V
D _{RV} - V _{SYS}		V _{DRV} - V _{SYS}	-0.3 ~ 6	V
OVP, dV/dT, I _{MON} , MODE, EN, I _{LIM}		V _{OVP} , V _{dV/dT} , V _{IMON} , V _{MODE} , V _{EN}	-0.3 ~ 6	V
		V _{LIM}	Internally limited	V
シンク電流	FLAG, dV/dT, PGOOD	I _{FLAG} , I _{dV/dT} , I _{PGOOD}	0 ~ 10	mA
ソース電流	dV/dT, I _{LIM} , MODE, EN	I _{dV/dT} , I _{LIM} , I _{MODE} , I _{EN}	Internally limited	A
許容損失		P _D	2.2 (注 9)	W
接合温度		T _j	150	°C
保存温度		T _{stg}	-55 ~ 150	°C

注 8: 本製品の使用条件（使用温度/電流/電圧など）が絶対最大定格/動作範囲以内での使用でも、高負荷（高温および大電流/高電圧印加、多大な温度変化等）で連続して使用される場合は、信頼性が著しく低下するおそれがあります。弊社半導体信頼性ハンドブック（取り扱い上のご注意とお願いおよびディレーティングの考え方と方法）および個別信頼性情報（信頼性試験レポート、推定故障率等）をご確認の上、適切な信頼性設計をお願いします。

注 9: 基板実装時の定格: FR4 基板 (76.2 mm × 114.3 mm × 1.6 mm、4 層基板)

9. 動作範囲

表 9.1 動作範囲

項目	記号	範囲		単位
入力電圧	V_{SYS} 、 V_{IN}	4.7 ~ 75		V
UVLO、FLAG、PGOOD、PGTH	V_{UVLO} 、 V_{FLAG} 、 V_{PGOOD} 、 V_{PGTH}	0 ~ 75		V
OVP、MODE	V_{OVP} 、 V_{MODE}	0 ~ 4		V
IMON	V_{IMON}	$9\text{ V} \leq V_{SYS} = V_{IN}$	0 ~ 4	V
		$V_{SYS} = V_{IN} < 9\text{ V}$	0 ~ 2	V
dV/dT	$V_{dV/dT}$	0 ~ 3		V
EN 端子電圧	V_{EN}	0 ~ 5		V
出力制限電流抵抗	R_{ILIM}	3 ~ 30		k Ω
IMON 端子外付け抵抗	R_{IMON}	1 (最小) (注 10)		k Ω
入力容量	$C_{V_{SYS}}$ 、 C_{IN}	0.1 (最小)		μF
動作接合温度	T_{j_opr}	-40 ~ 125		$^{\circ}\text{C}$
dV/dT 端子外付け容量	$C_{dV/dT}$	10 (最小)		nF

注 10: 電流モニターゲイン (GIMON) 特性を参照の上、 V_{IMON} の動作範囲内でご使用ください。

10. 電気的特性

表 10.1 DC 項目 (1)

(特に指定がない場合、 $T_a = -40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ 、 $4.7\text{ V} \leq V_{\text{SYS}} = V_{\text{IN}} \leq 75\text{ V}$ 、 $V_{\text{EN}} = 2\text{ V}$ 、 $R_{\text{ILIM}} = 30\text{ k}\Omega$)

項目	記号	測定条件	T _a = 25°C			T _a = -40 ~ 125°C (注 12)		単位	
			最小	標準	最大	最小	最大		
基本特性									
オン抵抗 (注 11)	R _{ON}	0.6 A ≤ I _{OUT} ≤ 6 A	—	44.5	—	—	80	mΩ	
消費電流 (ON 時)	I _Q	V _{EN} = 2 V	—	0.5	—	—	1.2	mA	
消費電流 (OFF 時)	I _{Q(OFF)}	V _{EN} = 0 V	—	41	—	—	79	μA	
GND 電流 (入力逆接続時)	I _{GND}	V _{SYS} = -24 V、V _{IN} = Open、V _{OUT} = 0 V	—	144	—	—	200	μA	
UVLO									
内部 UVLO しきい値電圧	V _{SYS_UVLO}	V _{SYS} rising、V _{UVLO} = 0 V	—	15.82	—	14.61	23.62	V	
		V _{SYS} falling、V _{UVLO} = 0 V	—	14.84	—	13.45	22.23	V	
UVLO しきい値電圧	V _{UVLOR}	上昇時	—	1.19	—	1.142	1.224	V	
	V _{UVLOF}	下降時	—	1.12	—	1.039	1.15	V	
内部 UVLO モード切り替え電圧	V _{SEL_UVLO}		—	213	—	153.2	272.8	mV	
UVLO 端子リーク電流	I _{UVLO}	0 V ≤ V _{UVLO} ≤ 75 V	—	8	—	-320	320	nA	
OVP									
内部 OVP しきい値電圧	V _{SYS_OVP}	V _{SYS} rising、V _{OVP} = 0 V	—	35.72	—	33.11	45.93	V	
		V _{SYS} falling、V _{OVP} = 0 V	—	35.34	—	32.74	45.46	V	
OVP しきい値電圧	V _{OVPR}	上昇時	—	1.233	—	1.18	1.298	V	
	V _{OVPF}	下降時	—	1.15	—	1.09	1.187	V	
内部 OVP モード切り替え電圧	V _{SEL_OVP}		—	216	—	167	265	mV	
OVP 端子リーク電流	I _{OVP}	0 V ≤ V _{OVP} ≤ 4 V	—	0	—	-320	320	nA	
ILIM (注 13)									
出力制限電流 (注 11)	I _{LIM}	V _{IN} - V _{OUT} = 1 V	R _{ILIM} = 30 kΩ	—	0.82	—	0.54	1.10	A
			R _{ILIM} = 9 kΩ	—	2.21	—	1.84	2.59	A
			R _{ILIM} = 4.02 kΩ	—	4.83	—	4.18	5.47	A
			R _{ILIM} = 3 kΩ	—	6.43	—	5.58	7.28	A
短絡保護しきい値電流	I _{FASTTRIP}		—	I _{LIM} × 2.0	—	—	—	A	
高速応答しきい値電流	I _{SCP}	4.7 V ≤ V _{SYS} = V _{IN} ≤ 75 V	—	45	—	—	—	A	

注 11: パルス測定で接合温度と周囲温度がほぼ等しくなるように測定しています。

注 12: このパラメーターは設計的に保証された項目です。

注 13: V_{SYS} が 9 V を下回る場合、IMON 端子に RIMON を接続してご使用ください ($1\text{ k}\Omega \leq R_{\text{IMON}} \leq 10\text{ k}\Omega$)。

表 10.2 DC 項目 (2)

(特に指定がない場合、 $T_a = -40\text{ }^{\circ}\text{C} \sim 125\text{ }^{\circ}\text{C}$ 、 $4.7\text{ V} \leq V_{\text{SYS}} = V_{\text{IN}} \leq 75\text{ V}$ 、 $V_{\text{EN}} = 2\text{ V}$ 、 $R_{\text{ILIM}} = 30\text{ k}\Omega$)

項目	記号	測定条件	Ta = 25℃			Ta = -40 ~ 125℃ (注 12)		単位
			最小	標準	最大	最小	最大	
BGATE								
BGATE 端子出力電圧	VBGATE		—	VSYS +10	—	VSYS +8	VSYS +14	V
BGATE 端子チャージ電流	IBGATE	VBGATE – VSYS = 1 V	—	22	—	16	25	μA
BGATE 端子プルダウン抵抗 (注 14)	RBGATE		—	—	—	—	16	MΩ
DRV								
DRV 端子出力電圧	VDRV	CDRV ≤ 50 pF	—	VSYS +4.5	—	VSYS +3.0	VSYS +5.2	V
逆流防止								
逆流防止動作電圧しきい値	VRB	VSYS – VOUT	—	-15	—	-45	-3	mV
逆流防止解除電圧しきい値	VRBR	VSYS – VOUT	—	61	—	28	82	mV
逆流防止時リーク電流	IRB	VSYS = 0 V、VOUT = 24V	—	—	—	-100	—	μA
dV/dT								
dVdT 端子チャージ電流	IdV/dT	VdV/dT = 0 V	—	1.5	—	1.33	1.67	μA
dVdT 端子ゲイン (VOUT/ VdV/dT)	GdV/dT		—	32	—	30	34	V/V
dVdT 端子最大容量電圧	VdV/dT		—	3.0	—	2.8	3.2	V
dVdT 端子ディスチャージ抵抗	RdV/dT		—	5.5	—	2.2	22.7	Ω
EN								
EN 端子電圧 (ON)	VEN ON		—	—	—	2	5	V
EN 端子電圧 (OFF)	VEN OFF		—	—	—	0	0.8	V
EN 端子プルアップ電圧	VENUP	IEN = -20 nA	—	3.2	—	2	4.6	V
EN 端子リーク電流	IEN	VEN = 0 V	—	—	—	-10	—	μA
IMON								
電流モニターゲイン (IMON/ IOUT)	GIMON	0.6 A ≤ IOUT < 1 A < ILIM	—	27.9	—	17.58	38.22	μA/A
		1 A ≤ IOUT < 2 A < ILIM	—	27.9	—	22.3	33.5	μA/A
		2 A ≤ IOUT < 4.5 A < ILIM	—	27.9	—	23.9	31.9	μA/A
		4.5 A ≤ IOUT < 6 A < ILIM	—	27.9	—	24.4	31.4	μA/A
		6 A ≤ IOUT < ILIM	—	27.9	—	25.0	30.8	μA/A
FLAG								
FLAG 端子プルダウン抵抗	RFLAG	IFLAG = 1 mA、FLAG = L	—	16	—	5	40	Ω
FLAG 端子リーク電流	IFLAG	0 V ≤ VFLAG ≤ 75 V	—	6	—	-320	320	nA
PGOOD								
PGOOD 端子プルダウン抵抗	RPGOOD	IPGOOD = 1 mA、PGOOD = L	—	16	—	5	40	Ω
PGOOD 端子リーク電流	IPGOOD	0 V ≤ VPGOOD ≤ 75 V	—	—	—	-320	320	nA
PGTH								
PGTH 端子出力電圧上昇時しきい値	VPGTHR		—	1.17	—	1.13	1.22	V
PGTH 端子出力電圧下降時しきい値	VPGTHF		—	1.11	—	1.06	1.15	V
PGTH 端子リーク電流	IPGTH	0 V ≤ VPGTH ≤ 75 V	—	—	—	-320	320	nA
過熱保護 (注 14)								
過熱保護しきい値温度	TSD	Tj	—	165	—	—	—	℃
過熱保護ヒステリシス	TSDH	Tj	—	20	—	—	—	℃

注 12: このパラメーターは設計的に保証された項目です。

注 14: このパラメーターは参考値です。

表 10.3 AC 項目 (1)

(特に指定がない場合、 $T_a = -40\text{ }^{\circ}\text{C} \sim 125\text{ }^{\circ}\text{C}$ 、 $4.7\text{ V} \leq V_{\text{SYS}} = V_{\text{IN}} \leq 75\text{ V}$ 、 $R_{\text{ILIM}} = 30\text{ k}\Omega$ 、 $V_{\text{EN}} = 2\text{ V}$ 、 $C_{\text{OUT}} = 1\text{ }\mu\text{F}$)

項目	記号	測定条件		T _a = -40 ~ 125°C (注 12)			単位	
				最小	標準	最大		
UVLO復帰時間	UVLO_ton	UVLO = H (100 mV above V _{UVLOR}) to V _{OUT} = 100 mV with V _{PGTH} < V _{PGTHF} 、C _{dV/dT} ≥ 10 nF、[C _{dV/dT} in nF]		—	220 + 14.5 × C _{dV/dT}	—	μs	
UVLO復帰時間 (高速)	UVLO_ton_fast	UVLO = H (100 mV above V _{UVLOR}) to MOSFET ON with V _{PGTH} > V _{PGTHF}		—	195	410	μs	
UVLO動作時FLAG応答時間	UVLO_toff	UVLO = L (20 mV below V _{UVLOF}) to FLAG = L		—	0.33	3	μs	
UVLO解除時FLAG応答時間	UVLO_tFLAG	UVLO = H to FLAG = H delay		382	580	772	μs	
OVP動作時FLAG応答時間	OVP_toff	OVP = H (20 mV above V _{OVPR}) to FLAG = L		—	0.74	3	μs	
OVP復帰時間 (高速)	OVP_ton_fast	OVP = L (100 mV below V _{OVPF}) to MOSFET ON with V _{PGTH} > V _{PGTHF}		—	165	374	μs	
OVP復帰時間	OVP_ton	OVP = L (100 mV below V _{OVPF}) to MOSFET ON with V _{PGTH} < V _{PGTHF} 、C _{dV/dT} ≥ 10 nF、[C _{dV/dT} in nF]		—	190 + 14.5 × C _{dV/dT}	—	μs	
シャットダウン時間	tShutdown	V _{EN} = L (below V _{EN_OFF}) to MOSFET OFF、V _{IN} = 48 V		0.35	0.64	2	μs	
短絡保護応答時間	tFASTTRIP	I _{FASTTRIP} < I _{OUT} = I _{LIM} × 3 < I _{SCP} 、 I _{OUT} > I _{LIM} × 2 to I _{OUT} = I _{LIM} × 1	3 kΩ ≤ R _{LIM} ≤ 6 kΩ	V _{IN} = 24 V	—	3	5.2	μs
				V _{IN} = 48 V	—	3	5.2	μs
		6 kΩ < R _{LIM} ≤ 30 kΩ	V _{IN} = 24 V	—	4	8	μs	
			V _{IN} = 48 V	—	4	8	μs	
		tSCP	I _{OUT} > I _{SCP} to V _{OUT} = 0 V		—	1	—	μs
過電流保護応答時間	tLIM	Ta=25°C、I _{OUT} > I _{LIM} to I _{OUT} clamped at I _{LIM} 、 I _{LIM} (標準) × 1.4 < I _{OUT} < I _{FASTTRIP}		—	100	150	μs	
出力制限電流最大持続期間	tCL_PLIM	I _{LIM} < I _{OUT} < I _{FASTSTRIP} to V _{OUT} = 0 V		130	160	190	ms	
過電流保護時FLAG応答時間	tCL_PLIM_FLAG	I _{LIM} (標準) × 1.4 < I _{OUT} < I _{FASTTRIP}	12 V ≤ V _{IN} ≤ 75 V	1.0	1.9	3.5	ms	
			4.7 V ≤ V _{IN} < 12 V	1.0	2.2	5	ms	

注 12: このパラメーターは設計的に保証された項目です。

表 10.4 AC 項目 (2)

(特に指定がない場合、 $T_a = -40^{\circ}\text{C} \sim 125^{\circ}\text{C}$ 、 $4.7\text{ V} \leq V_{\text{SYS}} = V_{\text{IN}} \leq 75\text{ V}$ 、 $R_{\text{ILIM}} = 30\text{ k}\Omega$ 、 $V_{\text{EN}} = 2\text{ V}$ 、 $C_{\text{OUT}} = 1\text{ }\mu\text{F}$)

項目	記号	測定条件		$T_a = -40 \sim 125^{\circ}\text{C}$ (注 12)			単位
				最小	標準	最大	
過熱保護オートリトライ周期	$t_{\text{TSD_retry}}$	MODE = GND		230	330	430	ms
eFuse IC起動時間	t_{start}	$V_{\text{SYS}} = V_{\text{IN}} = 4.7\text{ V} \times 90\%$ to $V_{\text{OUT}} = 4.7\text{ V} \times 50\%$ during a ramp-up to $\geq 4.7\text{ V}$ 、 $V_{\text{EN}} = \text{H}$ (above $V_{\text{EN_ON}}$)、 $\text{UVLO} = \text{H}$ (100 mV above V_{UVLOR})、 $\text{OVP} = \text{L}$ (100 mV below V_{OVPF})		—	$291 + 57.5 \times C_{\text{dV/dT}}$	—	μs
V_{OUT} 立ち上がり時間 (10% ~ 90%)	t_{r}	$C_{\text{dV/dT}} = \text{OPEN}$	$V_{\text{IN}} = 24\text{ V}$	450	595	800	μs
		$C_{\text{dV/dT}} = 22\text{ nF}$	$V_{\text{IN}} = 24\text{ V}$	6.68	8.35	11.69	ms
PGOOD端子デグリッチ時間	t_{PGOODR}	Rising edge		0.89	1.3	1.8	ms
	t_{PGOODF}	Falling edge、 $\text{PGTH} = \text{L}$ (10mV below V_{PGTHF})		1.3	2.5	4.0	μs
逆流防止機能応答時間	$t_{\text{RCB_fast}}$	$(V_{\text{SYS}} - V_{\text{OUT}})\downarrow$ (1 V overdrive below V_{RB}) to $V_{\text{DRV}} - V_{\text{SYS}} = 3\text{ V}$		—	1.4	3.0	μs
	t_{RCB}	$(V_{\text{SYS}} - V_{\text{OUT}})\downarrow$ (10 mV overdrive below V_{RB}) to $V_{\text{DRV}} - V_{\text{SYS}} = 3\text{ V}$		—	2.3	7	μs
逆流防止機能動作時 FLAG応答時間	$t_{\text{RCB_FLAG}}$	$(V_{\text{SYS}} - V_{\text{OUT}})\downarrow$ (10 mV overdrive below V_{RB}) to $\text{FLAG} = \text{L}$		368	550	743	μs
逆流防止機能解除時間	$t_{\text{FWD_FLAG}}$	$(V_{\text{SYS}} - V_{\text{OUT}})\uparrow$ (10 mV overdrive above V_{RBR}) to $(V_{\text{BGATE}} - V_{\text{SYS}}) = 5\text{ V}$ 、 $\text{CBGATE} - V_{\text{SYS}} = 3.6\text{ nF}$		0.45	1.8	3.33	ms
逆流防止機能解除時 FLAG応答時間		$(V_{\text{SYS}} - V_{\text{OUT}})\uparrow$ (10 mV overdrive above V_{RBR}) to $\text{FLAG} = \text{H}$		457	690	923	μs

注 12: このパラメーターは設計的に保証された項目です。

11. タイミングチャート




図 11.1 UVLO 特性




图 11.2 OVP 特性




図 11.3 その他特性

12. アプリケーションノート

12.1. 周辺回路例

図 12.1 は、48 V 電源ラインにおける周辺回路例です。電源を VIN 端子および VSYS 端子に接続します。通常動作時は、MOSFET を通じて VIN 端子電圧とほぼ同じ電圧が VOUT 端子から出力されます。

短絡保護や過電流保護動作などで電流が急減すると、eFuse IC の入出力端子に接続される配線などのインダクタンス成分の逆起電力により高いスパイク電圧が発生し、eFuse IC の損傷や破壊を引き起こす恐れがあります。この場合、入力側には正のスパイク電圧、出力側には負のスパイク電圧が発生します。基板設計では、eFuse IC の入力側および出力側の配線長をできるだけ短くしてください。また、GND 配線面積をできるだけ広くしてインピーダンスを低減してください。




図 12.1 48 V 電源ラインにおける周辺回路例

C_{IN} には入力に発生する正のスパイク電圧のピーク値を抑える働きがあります。 C_{IN} は 0.1 μF 以上を推奨しますが、適切な容量値は実際の PCB 基板での動作に基づいて設計してください。スパイク電圧のピーク値 V_{SPIKE} と C_{IN} の容量値の関係は以下の式 11 に基づいて示されます。

$$\text{式 11: } V_{SPIKE} = V_{IN} + I_{OUT} \times \sqrt{\frac{L_{IN}}{C_{IN}}}$$

V_{SPIKE}	: 発生するスパイク電圧の波高値 (V)
V_{IN}	: 通常動作時の入力電圧 (V)
I_{OUT}	: 出力電流 (A)
L_{IN}	: 入力端子の実効インダクタンス (H)
C_{IN}	: 入力コンデンサー容量 (F)

V_{IN} が高い場合は V_{OUT} も高くなり、短絡保護や過電流保護時の電流変化が大きくなるため、 V_{IN} および V_{OUT} の不安定動作により IC の破壊に至る恐れがあります。 V_{IN} 端子に絶対最大定格を超える過渡電圧が印加される場合は、入力端子と GND 間に TVS ダイオード (ESD 保護ダイオード) またはツェナーダイオードを接続してください。過渡電圧の最大振幅が eFuse IC の絶対最大定格以下であっても、入力端子に発生する高速の過渡電圧が内部回路に影響して予期しない動作を引き起こす場合があります。TVS またはツェナーダイオードはこのような高速な過渡電圧を抑える働きがあります。

短絡保護動作時など出力側に発生する負のスパイク電圧に対しては、出力端子と GND 間に SBD (ショットキーバリアダイオード) を接続してください。これにより、出力電位が GND を大幅に下回ることを防止できます。

12.2. ご使用上の注意

- **絶対最大定格について**

本製品の絶対最大定格は、瞬時たりとも超えてはならない定格値です。

- **入出力コンデンサについて**

本製品はセラミックコンデンサが使用可能ですが、種類によっては非常に大きな温度特性を持つ場合もあります。コンデンサの選定にあたっては、使用環境を十分に考慮し、選定してください。

- **実装について**

IC と C_{OUT} 間の距離が長いと、配線やインダクターのインピーダンスにより位相余裕に影響する恐れがあります。安定した電源供給のため、C_{OUT} はできるだけ IC の近くに実装してください。また、入力および GND パターンをできるだけ大きくして配線インピーダンスを小さくしてください。

- **VSYS 端子について**

VSYS 端子は IC 内部回路への電源供給端子です。予期しない動作を防止するため、C_{IN}、C_{OUT}、インピーダンスを考慮し、この端子へ安定した電源が供給されるよう設計してください。

- **最大許容損失および出力電流について**

想定される最大許容損失と出力電流に対して十分な設計マージンを確保してください。周囲温度、入力電圧等を考慮し、最大許容損失と出力電流に対して適切なディレーティングを推奨します（一般的には最大定格の 70～80%）。

- **保護回路について**


本製品は過電流保護回路、過電圧保護回路、過熱保護回路を内蔵しておりますが、製品の動作を常に絶対最大定格内に抑える事を保証するものではありません。ご使用条件によっては製品仕様や信頼性保証に影響を与える可能性があります。

本製品のご使用にあたっては、上記および当社「半導体信頼性ハンドブック」等に記載の絶対最大定格に対するディレーティングを考慮の上、いかなる場合においても絶対最大定格を超えないようご注意ください。なお、セットにおいてフェールセーフ等の十分な安全対策を施すことを推奨いたします

13. パッケージ情報

13.1. 外形図

単位: mm



質量: 41.9 mg (標準)

図 13.1 外形図 (VQFN24D)

13.2. 参考ランドパターン

パッケージ: VQFN24D

単位: mm




図 13.2 参考ランドパターン

製品取り扱い上のお願い

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。

本資料に掲載されているハードウェア、ソフトウェアおよびシステムを以下「本製品」といいます。

- 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報（本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど）および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- 本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器（以下“特定用途”という）に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器（生命直結機器）、車載・輸送機器、防衛関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口まで、または当社 Web サイトのお問い合わせフォームからお問い合わせください。
- 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証（機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。）をしておりません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品の RoHS 適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。

東芝デバイス&ストレージ株式会社

<https://toshiba.semicon-storage.com/jp/>