


## CMOS 形デジタル集積回路シリコンモノリシック

TXZ+ファミリー  
TMPM4N グループ(1)

## 概要

- Arm® Cortex®-M4(FPU 機能搭載)
- 動作周波数: 1 ~ 200MHz、動作電圧: 2.7 ~ 3.6V
- 512K ~ 2048K バイトコードフラッシュ、32K バイトデータフラッシュ
- 高速 12bitAD コンバーター、豊富なタイマー/シリアルチャネル内蔵
- CAN コントローラー、ユニバーサルシリアルバス、イーサネットコントローラー内蔵



## 用途

OA/デジタル製品や産業機器など高速データ処理が必要な製品に使用可能

## 特長

- Arm Cortex-M4(FPU 機能搭載)
  - 動作周波数: 1 ~ 200MHz
  - メモリー保護ユニット(MPU)搭載
- 電源電圧と低消費電力モード
  - 動作電圧: 2.7 ~ 3.6V
  - 低消費電力動作: IDLE、STOP1、STOP2
- 動作温度範囲: -40 ~ +85°C @動作周波数 1 ~ 200MHz
- 内蔵メモリー
  - コードフラッシュ: 512K ~ 2048KB、書き換え: 10 万回
  - データフラッシュ: 32KB、書き換え: 10 万回
  - 命令実行と並行してデータフラッシュを書き換え可能
  - RAM: 192K ~ 256KB + バックアップ RAM: 2KB(全製品)
- クロック
  - 外部高速発振器: 8MHz ~ 20MHz(セラミック、水晶)
  - 外部高速クロック入力: 8MHz ~ 24MHz
  - 内蔵高速発振器 1(IHOSC1): 10MHz、ユーザートリミング
  - 内蔵高速発振器 2(IHOSC2): 10MHz
  - PLL: 200MHz 出力
  - 外部低速発振器: 32.768kHz
- 周波数検知回路(OFD): システムクロック異常検知
- 電圧検知回路(LVD): 7 レベル、割り込みとリセット出力選択
- 割り込み
  - 外部: 9 ~ 16 要因
  - (外部端子: 14 ~ 28、DNF(デジタルノイズフィルター)付き)
  - 内部 117 ~ 157 要因
- 入出力ポート: 86 ~ 146 本(入力: 4 本、出力: 1 本)
  - プルアップ/ダウン、オープンドレイン
  - 5V トレラント、3V トレラントあり
- オンチップデバッグ(JTAG/SW)、NBDIF(RAM モニター)
- トリガーセクター(TRGSEL)
  - DMA コントローラーやタイマーカウンターなどの起動要因を拡張
- DMA コントローラー: 3 ユニット
  - MDMAC: 1 ユニット、起動要因: 30 ~ 32 本、内部/外部トリガー
  - HDMAC: 2 ユニット、起動要因: 13 ~ 15 本、内部/外部トリガー
- 外部バスインターフェース(EBIF)
  - 64MB(プログラム/データ共通)まで拡張可能
  - 外部データバス(セパレートバス/マルチプレクスバス): 8/16 ビット幅
  - チップセレクトコントローラー: 4 チャンネル

製品量産開始時期  
2021-10

- 非同期シリアル通信回路
    - UART: 3~6 チャンネル、最大 5.0Mbps、FIFO(送信 8 段、受信 8 段)
    - FUART: 1~2 チャンネル、最大 2.5Mbps、FIFO(送信 32 段、受信 32 段)、IrDA 最大 115.2Kbps
  - シリアルペリフェラルインターフェース(TSPI): 5~9 チャンネル
    - SIO/SPI モード、最大 25MHz
    - FIFO(送信 16 ビット x 8 段、受信 16 ビット x 8 段)
    - フレームモード/セクターモード
  - 同期シリアルインターフェース(TSSI): 1、2 チャンネル
    - 送信部/受信部が独立通信可能。協調動作で全二重通信可能
    - FIFO(送信 32 ビット x 4 段、受信 32 ビット x 4 段)
  - I<sup>2</sup>C インターフェース
    - I<sup>2</sup>C インターフェース(I2C): 3~5 チャンネル  
マルチマスター、標準モード/ファストモード対応  
7-bit アドレッシングフォーマット対応
    - I<sup>2</sup>C インターフェースバージョン A(EI2C): 3~5 チャンネル  
マルチマスター、標準モード/ファストモード/ファストモード  
プラス対応  
7/10-bit アドレッシングフォーマット対応
- 注) I2C と EI2C は排他的に使用可能です。
- シリアルメモリーインターフェース(SMIF): 1 チャンネル
    - 最大 2 つのシリアルメモリーを接続可能
    - メモリー容量 64k ~ 128M バイト
    - SPI、Quad、QPI、Octal、OPI
  - CAN コントローラー(CAN): 2 ユニット
    - Version 2.0B Active 準拠、32 メールボックス、最大 1Mbps
  - ユニバーサルシリアルバス(USB): 1、2 ユニット
    - Universal Serial Bus Specification Rev2.0 準拠(Full Speed)
    - On-The-Go Supplement Rev 2.0 Specification 準拠
  - イーサネットコントローラー(ETHM): 1 ユニット
    - MII、RMII
    - IEEE 802.3-2008 準拠
  - CEC 制御回路(CEC): 1 チャンネル
- 注) TMPM4NN には搭載されていません。
- 8 ビット DA コンバーター(DAC): 2 チャンネル
  - 12 ビット AD コンバーター(ADC): 16~24 チャンネル入力
    - サンプル&ホールド回路内蔵
    - 変換時間: 1.0 $\mu$ s @ $f_{ADCLK}=60$ MHz
  - アドバンストプログラマブルモーター制御回路(A-PMD): 1 チャンネル
    - 3 相相補 PWM 出力、12 ビット ADC との同期動作
    - 外部入力による緊急停止機能(EMG0 端子、OVV0 端子)
  - 32 ビットタイマーイベントカウンタ(T32A)
    - 32 ビットタイマー時 16 チャンネル、16 ビットタイマー時 32 チャンネル
    - インターバルタイマー、イベントカウント、2 相カウンタ入力、インプットキャプチャー、PPG 出力、同期スタート、トリガースタート
  - インターバルセンサー検知回路(ISD): 1~3 ユニット
    - 1 ユニット当たり 4 本の入力が可能
    - ユニット同期モードで、最大 12 本を同時サンプリング可能
    - 低速発振器(32.768kHz)および 32 ビットタイマー出力をサンプリングクロックとして使用可能
  - I<sup>2</sup>S インターフェース(I2S): 2 チャンネル
    - 音声データフォーマット: I<sup>2</sup>S ステレオ/LR ステレオ/PCM モノラル
    - サンプリング周波数: ステレオ最大 192kHz、モノラル最大 384kHz
  - FIR 計算回路(FIR): 1 チャンネル
    - I<sup>2</sup>S インターフェース専用機能
    - 音声データを積和演算処理
  - ロングタームタイマー(LTTMR): 1 チャンネル
    - 0.1 $\mu$ s ~ 6553.5 $\mu$ s のインターバル時間が設定可能
  - リアルタイムクロック(RTC): 1 チャンネル
  - クロック選択式ウォッチドッグタイマー(SIWDT): 1 チャンネル
    - システムクロックと別系統のクロックを選択
    - クリアウインドウ、割り込みとリセット出力選択
  - リモコン受信回路(RMC): 1~2 チャンネル
  - パウンダリースキャン(BSC)対応

## 機能別製品一覧

この表は開発中製品を含みます。  
各製品の最新開発状況は、弊社営業担当までお問い合わせください。

表 1.1 TMPM4NR(1/2)

内蔵機能		TMPM4NRF20FG	TMPM4NRF15FG	TMPM4NRF10FG	TMPM4NRFDFG
Memory	Code Flash (KB)	2048	1536	1024	512
	Data Flash (KB)	32	32	32	32
	RAM (KB)	256	256	256	192
	Backup RAM (KB)	2	2	2	2
I/O port	PORT (pin)	146	146	146	146
External interrupt	Factor	16	16	16	16
	Pin	28	28	28	28
External bus	EBIF	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus
DMAC	MDMAC (ch)	32	32	32	32
	HDMAC (ch)	15	15	15	15
Timer function	T32A (ch)	16	16	16	16
	LTTMR (ch)	1	1	1	1
	RTC (ch)	1	1	1	1
Serial communication function	UART (ch)	6	6	6	6
	FUART (ch)	2	2	2	2
	I2C/EI2C (ch)	5/5	5/5	5/5	5/5
	TSPI (ch)	9	9	9	9
	TSSI (ch)	2	2	2	2
	SMIF (ch)	1	1	1	1
	CEC (ch)	1	1	1	1
CAN controller	CAN (unit)	2	2	2	2
Universal Serial Bus	USB (unit)	2	2	2	2
Ethernet MAC	ETHM (unit)	1	1	1	1
Analog function	12-bit ADC (ch)	24	24	24	24
	8-bit DAC (ch)	2	2	2	2
Motor control function	A-PMD (ch)	1	1	1	1
Remote Control preprocessor	RMC (ch)	2	2	2	2
Interval Sensor Detection	ISD (unit)	3	3	3	3
Inter-IC Sound	I2S (ch)	2	2	2	2
Finite Impulse Response	FIR (ch)	1	1	1	1
System function	LVD (ch)	1	1	1	1
	SIWDT (ch)	1	1	1	1
	OFD (ch)	1	1	1	1
	POR	1	1	1	1
Debug interface	Debug	On-chip debug (JTAG/SW), TRACE (4 bits), NBDIF			
Package	Package type	LQFP176 (20 mm x 20 mm, 0.4 mm pitch)			

表 1.2 TMPM4NR(2/2)

内蔵機能		TMPM4NRF20XBG	TMPM4NRF15XBG	TMPM4NRF10XBG	TMPM4NRFDXBG
Memory	Code Flash (KB)	2048	1536	1024	512
	Data Flash (KB)	32	32	32	32
	RAM (KB)	256	256	256	192
	Backup RAM (KB)	2	2	2	2
I/O port	PORT (pin)	146	146	146	146
External interrupt	Factor	16	16	16	16
	Pin	28	28	28	28
External bus	EBIF	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus
DMAC	MDMAC (ch)	32	32	32	32
	HDMAC (ch)	15	15	15	15
Timer function	T32A (ch)	16	16	16	16
	LTTMR (ch)	1	1	1	1
	RTC (ch)	1	1	1	1
Serial communication function	UART (ch)	6	6	6	6
	FUART (ch)	2	2	2	2
	I2C/EI2C (ch)	5/5	5/5	5/5	5/5
	TSPI (ch)	9	9	9	9
	TSSI (ch)	2	2	2	2
	SMIF (ch)	1	1	1	1
	CEC (ch)	1	1	1	1
CAN controller	CAN (unit)	2	2	2	2
Universal Serial Bus	USB (unit)	2	2	2	2
Ethernet MAC	ETHM (unit)	1	1	1	1
Analog function	12-bit ADC (ch)	24	24	24	24
	8-bit DAC (ch)	2	2	2	2
Motor control function	A-PMD (ch)	1	1	1	1
Remote Control preprocessor	RMC (ch)	2	2	2	2
Interval Sensor Detection	ISD (unit)	3	3	3	3
Inter-IC Sound	I2S (ch)	2	2	2	2
Finite Impulse Response	FIR (ch)	1	1	1	1
System function	LVD (ch)	1	1	1	1
	SIWDT (ch)	1	1	1	1
	OFD (ch)	1	1	1	1
	POR	1	1	1	1
Debug interface	Debug	On-chip debug (JTAG/SW)、TRACE (4 bits)、NBDIF			
Package	Package type	VFPGA177 (13 mm x 13 mm、0.8 mm pitch)			

表 1.3 TMPM4NQ(1/2)

内蔵機能		TMPM4NQF20FG	TMPM4NQF15FG	TMPM4NQF10FG	TMPM4NQDFDG
Memory	Code Flash (KB)	2048	1536	1024	512
	Data Flash (KB)	32	32	32	32
	RAM (KB)	256	256	256	192
	Backup RAM (KB)	2	2	2	2
I/O port	PORT (pin)	118	118	118	118
External interrupt	Factor	14	14	14	14
	Pin	21	21	21	21
External bus	EBIF	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus Multiplexed bus
DMAC	MDMAC (ch)	32	32	32	32
	HDMAC (ch)	15	15	15	15
Timer function	T32A (ch)	16	16	16	16
	LTTMR (ch)	1	1	1	1
	RTC (ch)	1	1	1	1
Serial communication function	UART (ch)	5	5	5	5
	FUART (ch)	2	2	2	2
	I2C/EI2C (ch)	5/5	5/5	5/5	5/5
	TSPI (ch)	8	8	8	8
	TSSI (ch)	1	1	1	1
	SMIF (ch)	1	1	1	1
	CEC (ch)	1	1	1	1
CAN controller	CAN (unit)	2	2	2	2
Universal Serial Bus	USB (unit)	2	2	2	2
Ethernet MAC	ETHM (unit)	1	1	1	1
Analog function	12-bit ADC (ch)	24	24	24	24
	8-bit DAC (ch)	2	2	2	2
Motor control function	A-PMD (ch)	1	1	1	1
Remote Control preprocessor	RMC (ch)	2	2	2	2
Interval Sensor Detection	ISD (unit)	2	2	2	2
Inter-IC Sound	I2S (ch)	2	2	2	2
Finite Impulse Response	FIR (ch)	1	1	1	1
System function	LVD (ch)	1	1	1	1
	SIWDT (ch)	1	1	1	1
	OFD (ch)	1	1	1	1
	POR	1	1	1	1
Debug interface	Debug	On-chip debug (JTAG/SW)、TRACE (4 bits)、NBDIF			
Package	Package type	LQFP144 (20 mm x 20 mm、0.5 mm pitch)			

表 1.4 TMPM4NQ(2/2)

内蔵機能		TMPM4NQF20XBG	TMPM4NQF15XBG	TMPM4NQF10XBG	TMPM4NQFDXBG
Memory	Code Flash (KB)	2048	1536	1024	512
	Data Flash (KB)	32	32	32	32
	RAM (KB)	256	256	256	192
	Backup RAM (KB)	2	2	2	2
I/O port	PORT (pin)	118	118	118	118
External interrupt	Factor	14	14	14	14
	Pin	21	21	21	21
External bus	EBIF	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus
DMAC	MDMAC (ch)	32	32	32	32
	HDMAC (ch)	15	15	15	15
Timer function	T32A (ch)	16	16	16	16
	LTTMR (ch)	1	1	1	1
	RTC (ch)	1	1	1	1
Serial communication function	UART (ch)	5	5	5	5
	FUART (ch)	2	2	2	2
	I2C/EI2C (ch)	5/5	5/5	5/5	5/5
	TSPI (ch)	8	8	8	8
	TSSI (ch)	1	1	1	1
	SMIF (ch)	1	1	1	1
	CEC (ch)	1	1	1	1
CAN controller	CAN (unit)	2	2	2	2
Universal Serial Bus	USB (unit)	2	2	2	2
Ethernet MAC	ETHM (unit)	1	1	1	1
Analog function	12-bit ADC (ch)	24	24	24	24
	8-bit DAC (ch)	2	2	2	2
Motor control function	A-PMD (ch)	1	1	1	1
Remote Control preprocessor	RMC (ch)	2	2	2	2
Interval Sensor Detection	ISD (unit)	2	2	2	2
Inter-IC Sound	I2S (ch)	2	2	2	2
Finite Impulse Response	FIR (ch)	1	1	1	1
System function	LVD (ch)	1	1	1	1
	SIWDT (ch)	1	1	1	1
	OFD (ch)	1	1	1	1
	POR	1	1	1	1
Debug interface	Debug	On-chip debug (JTAG/SW)、TRACE (4 bits)、NBDIF			
Package	Package type	VFBGA145 (12 mm x 12 mm、0.8 mm pitch)			

表 1.5 TMPM4NN

内蔵機能		TMPM4NNF20FG	TMPM4NNF15FG	TMPM4NNF10FG	TMPM4NNFDFG
Memory	Code Flash (KB)	2048	1536	1024	512
	Data Flash (KB)	32	32	32	32
	RAM (KB)	256	256	256	192
	Backup RAM (KB)	2	2	2	2
I/O port	PORT (pin)	86	86	86	86
External interrupt	Factor	9	9	9	9
	Pin	14	14	14	14
External bus	EBIF	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus	Separate bus/ Multiplexed bus
DMAC	MDMAC (ch)	30	30	30	30
	HDMAC (ch)	13	13	13	13
Timer function	T32A (ch)	16	16	16	16
	LTTMR (ch)	1	1	1	1
	RTC (ch)	1	1	1	1
Serial communication function	UART (ch)	3	3	3	3
	FUART (ch)	1	1	1	1
	I2C/EI2C (ch)	3/3	3/3	3/3	3/3
	TSPI (ch)	5	5	5	5
	TSSI (ch)	1	1	1	1
	SMIF (ch)	1	1	1	1
	CEC (ch)	0	0	0	0
CAN controller	CAN (unit)	2	2	2	2
Universal Serial Bus	USB (unit)	1	1	1	1
Ethernet MAC	ETHM (unit)	1	1	1	1
Analog function	12-bit ADC (ch)	16	16	16	16
	8-bit DAC (ch)	2	2	2	2
Motor control function	A-PMD (ch)	1	1	1	1
Remote Control preprocessor	RMC (ch)	1	1	1	1
Interval Sensor Detection	ISD (unit)	1	1	1	1
Inter-IC Sound	I2S (ch)	2	2	2	2
Finite Impulse Response	FIR (ch)	1	1	1	1
System function	LVD (ch)	1	1	1	1
	SIWDT (ch)	1	1	1	1
	OFD (ch)	1	1	1	1
	POR	1	1	1	1
Debug interface	Debug	On-chip debug (JTAG/SW)、TRACE (4 bits)、NBDIF			
Package	Package type	LQFP100 (14 mm x 14 mm、0.5 mm pitch)			

## 目次

概要 .....	1
用途 .....	1
特長 .....	1
機能別製品一覧 .....	3
目次 .....	8
図目次 .....	11
表目次 .....	12
序章 .....	14
表記規約 .....	14
用語・略語 .....	16
1. ブロック図 .....	17
2. 端子配置図 .....	18
2.1. LQFP176 .....	18
2.2. LQFP144 .....	19
2.3. LQFP100 .....	20
2.4. VFBGA177 .....	21
2.5. VFBGA145 .....	22
3. メモリーマップ .....	23
3.1. メモリー容量一覧 .....	24
4. 端子説明 .....	25
4.1. 機能端子名称と機能 .....	25
4.1.1. 周辺機能端子 .....	25
4.1.2. デバッグ端子 .....	30
4.1.3. 制御端子 .....	31
4.1.4. 電源端子 .....	32
4.2. 機能端子とポート割り当て(端子番号) .....	33
4.3. ポート .....	55
4.3.1. ポート仕様一覧 .....	56
5. 機能説明・動作説明 .....	61
5.1. リファレンスマニュアル .....	61
5.2. プロセッサコア .....	62
5.2.1. コアに関する情報 .....	62
5.2.2. 構成可能なオプション .....	62
5.3. クロック制御回路(CG) .....	63
5.4. フラッシュメモリー(コードフラッシュ、データフラッシュ) .....	63

5.5. 発振器 .....	64
5.6. トリミング回路(TRM) .....	64
5.7. 周波数検知回路(OFD).....	64
5.8. 電圧検知回路(LVD).....	65
5.9. デジタルノイズフィルター回路(DNF) .....	65
5.10. デバッグインターフェース(DEBUG) .....	66
5.11. ノンブレイクデバッグインターフェース(NBDIF) .....	66
5.12. インターバルセンサー検知回路(ISD).....	67
5.13. I <sup>2</sup> S インターフェース(I2S) .....	67
5.14. FIR 計算回路(FIR) .....	67
5.15. DMA コントローラー .....	68
5.15.1. 多機能 DMA コントローラー(MDMAC) .....	68
5.15.2. 高速 DMA コントローラー(HDMAC) .....	68
5.16. 外部バスインターフェース(EBIF).....	68
5.17. シリアルメモリーインターフェース(SMIF).....	69
5.18. 非同期シリアル通信回路 .....	69
5.18.1. 非同期シリアル通信回路(UART) .....	69
5.18.2. 高精度非同期シリアル通信回路(FUART) .....	70
5.19. シリアルペリフェラルインターフェース(TSPI) .....	70
5.20. 同期シリアルインターフェース(TSSI).....	71
5.21. I <sup>2</sup> C インターフェース .....	71
5.21.1. I <sup>2</sup> C インターフェース(I2C).....	71
5.21.2. I <sup>2</sup> C インターフェースバージョン A(EI2C).....	71
5.22. CAN コントローラー(CAN).....	72
5.23. ユニバーサルシリアルバス(USB) .....	72
5.24. イーサネットコントローラー(ETHM).....	72
5.25. CEC 制御回路(CEC).....	73
5.26. 8 ビットデジタルアナログコンバーター(DAC).....	73
5.27. 12 ビットアナログデジタルコンバーター(ADC).....	73
5.28. アドバンストプログラマブルモーター制御回路(A-PMD) .....	74
5.29. タイマーイベントカウンター(T32A).....	74
5.30. ロングタームタイマー(LTTMR) .....	75
5.31. リアルタイムクロック(RTC).....	75
5.32. クロック選択式ウオッチドッグタイマー(SIWDT) .....	75
5.33. リモコン受信回路(RMC) .....	76
5.34. バウンダリースキャン(BSC).....	76
6. 等価回路図 .....	77
6.1. ポート .....	77

6.2. USB 端子 .....	82
6.3. アナログ端子 .....	83
6.4. 制御端子 .....	83
6.5. クロック制御 .....	84
7. 電気的特性 .....	85
7.1. 絶対最大定格 .....	85
7.2. DC 電気的特性(1/2) .....	86
7.3. DC 電気的特性(2/2)(消費電流) .....	90
7.4. 12 ビット AD コンバーター特性 .....	92
7.5. 8 ビット DA コンバーター変換特性 .....	92
7.6. リセット時内部処理特性 .....	93
7.7. パワーオンリセット特性 .....	93
7.8. PORF 特性 .....	93
7.9. 電圧検知回路特性 .....	94
7.10. AC 電気的特性 .....	95
7.10.1. シリアルペリフェラルインターフェース(TSPI) .....	95
7.10.2. I <sup>2</sup> C インターフェース(I2C) .....	100
7.10.3. I <sup>2</sup> C インターフェースバージョン A(EI2C-A) .....	102
7.10.4. 32 ビットタイマーイベントカウンタ(T32A) .....	104
7.10.5. 外部バスインターフェース(EBIF) .....	106
7.10.6. シリアルメモリーインターフェース(SMIF) .....	120
7.10.7. I <sup>2</sup> S インターフェース(I2S) .....	122
7.10.8. 同期シリアルインターフェース(TSSI) .....	124
7.10.9. ユニバーサルシリアルバス(USB) .....	126
7.10.10. イーサネットコントローラー(ETHM) .....	127
7.10.11. 外部割り込み .....	129
7.10.12. 端子トリガー入力(TRGINx) .....	130
7.10.13. デバッグ通信 .....	131
7.10.14. 外部クロック入力 .....	135
7.11. フラッシュ特性 .....	136
7.11.1. コードフラッシュ .....	136
7.11.2. データフラッシュ .....	136
7.11.3. チップ消去 .....	137
7.12. レギュレーター .....	137
7.13. 発振回路 .....	138
7.13.1. 内蔵発振器 .....	138
7.13.2. 外部発振器 .....	138
7.13.3. セラミック発振子 .....	139
7.13.4. 水晶発振子 .....	139

7.13.5. プリント基板の設計に関する注意.....	139
8. 外形寸法図.....	140
8.1. P-LQFP176-2020-0.40-002.....	140
8.2. P-LQFP144-2020-0.50-002.....	141
8.3. P-LQFP100-1414-0.50-002.....	142
8.4. P-VFBGA177-1313-0.80-001.....	143
8.5. P-VFBGA145-1212-0.80-001.....	144
9. 使用上のご注意およびお願い事項.....	145
10. 改訂履歴.....	146
Appendix.....	147
全端子一覧.....	147
品番付与情報.....	150
製品取り扱い上のお願ひ.....	151

## 図目次

図 1.1 TPM4N グループ(1)のブロック図.....	17
図 3.1 TPM4NRF20 のメモリーマップ例.....	23
図 7.1 1st クロックエッジサンプリング(マスター).....	98
図 7.2 2nd クロックエッジサンプリング(マスター).....	98
図 7.3 1st クロックエッジサンプリング(スレーブ).....	99
図 7.4 2nd クロックエッジサンプリング(スレーブ).....	99
図 7.5 I <sup>2</sup> C インターフェースの AC タイミング.....	101
図 7.6 I <sup>2</sup> C インターフェースバージョン A の AC タイミング.....	103
図 7.7 カウントパルス入力.....	105
図 7.8 リードサイクル(最短サイクル)タイミング.....	108
図 7.9 リードサイクル(6 クロック/1 バスサイクル)タイミング.....	108
図 7.10 リードサイクル(外部ウエイト)タイミング.....	109
図 7.11 ライトサイクル(最短サイクル)タイミング.....	109
図 7.12 ライトサイクル(6 クロック/1 バスサイクル)タイミング.....	110
図 7.13 ライトサイクル(外部ウエイト)タイミング.....	110
図 7.14 リードサイクル(最短サイクル)タイミング.....	112
図 7.15 リードサイクル(8 クロック/1 バスサイクル)タイミング.....	113
図 7.16 リードサイクル(10 クロック/1 バスサイクル)タイミング.....	114
図 7.17 リードサイクル(外部ウエイト)タイミング.....	115
図 7.18 ライトサイクル(最短サイクル)タイミング.....	116
図 7.19 ライトサイクル(8 クロック/1 バスサイクル)タイミング.....	117
図 7.20 ライトサイクル(外部ウエイト)タイミング.....	118
図 7.21 EEXBCLK 同期セパレートバスモード/マルチプレクスバスモードタイミング.....	119
図 7.22 SMIF Input タイミング.....	120
図 7.23 SMIF Output タイミング.....	121
図 7.24 I <sup>2</sup> S インターフェースマスターモード.....	122
図 7.25 I <sup>2</sup> S インターフェーススレーブモード.....	123
図 7.26 マスター動作.....	124
図 7.27 スレーブ動作.....	125

図 7.28	USB_DP、USB_DM タイミング.....	126
図 7.29	MII インターフェース動作.....	127
図 7.30	RMII インターフェース動作.....	128
図 7.31	JTAG/SWD 波形.....	132
図 7.32	トレース信号波形.....	133
図 7.33	NBDIF 波形.....	134
図 7.34	外部クロック入力波形.....	135
図 7.35	発振回路例.....	138

## 表目次

表 1.1	TMPM4NR(1/2).....	3
表 1.2	TMPM4NR(2/2).....	4
表 1.3	TMPM4NQ(1/2).....	5
表 1.4	TMPM4NQ(2/2).....	6
表 1.5	TMPM4NN.....	7
表 3.1	メモリー容量とアドレス.....	24
表 4.1	周辺端子名称と機能(1/5).....	25
表 4.2	周辺端子名称と機能(2/5).....	26
表 4.3	周辺端子名称と機能(3/5).....	27
表 4.4	周辺端子名称と機能(4/5).....	28
表 4.5	周辺端子名称と機能(5/5).....	29
表 4.6	デバッグ端子名称と機能.....	30
表 4.7	制御端子名称と機能.....	31
表 4.8	電源端子名称と機能.....	32
表 4.9	信号接続一覧: UART ch 0、1.....	33
表 4.10	信号接続一覧: UART ch 2、3、4.....	34
表 4.11	信号接続一覧: UART ch 5/FUART ch0、1/I2C ch 0、1、2/EI2C ch 0、1、2.....	35
表 4.12	信号接続一覧: I2C ch 3、4/EI2C ch 3、4/ISD unit A、B、C/I2S ch 0、1.....	36
表 4.13	信号接続一覧: TSPI ch 0、1、2、3.....	37
表 4.14	信号接続一覧: TSPI ch 4、5、6、7、8.....	38
表 4.15	信号接続一覧: TSSI ch0、1/SMIF ch0/CAN unit A、B.....	39
表 4.16	信号接続一覧: USB unit A、B.....	40
表 4.17	信号接続一覧: ETHM unit A.....	41
表 4.18	信号接続一覧: T32A ch 0、1.....	42
表 4.19	信号接続一覧: T32A ch 2、3.....	43
表 4.20	信号接続一覧: T32A ch 4、5.....	44
表 4.21	信号接続一覧: T32A ch 6、7.....	45
表 4.22	信号接続一覧: T32A ch 8、9.....	46
表 4.23	信号接続一覧: T32A ch 10、11.....	47
表 4.24	信号接続一覧: T32A ch 12、13.....	48
表 4.25	信号接続一覧: EBIF(1).....	49
表 4.26	信号接続一覧: EBIF(2)/NBDIF.....	50
表 4.27	信号接続一覧: ADC unit A/DAC ch 0、1/TRGSEL.....	51
表 4.28	信号接続一覧: A-PMD ch 0/CEC ch 0/RTC/ RMC ch 0,1/ HDMAC unit A、B/JTAG/SW/TRACE.....	52
表 4.29	信号接続一覧: INT.....	53
表 4.30	信号接続一覧: 制御/電源.....	54
表 4.31	ポート A、B、C、D のポート名、仕様.....	56
表 4.32	ポート E、F、G、H のポート名、仕様.....	57
表 4.33	ポート J、K、L、M のポート名、仕様.....	58
表 4.34	ポート N、P、R、T のポート名、仕様.....	59

表 4.35	ポート U、V、W、Y のポート名、仕様 .....	60
表 5.1	TMPM4N グループ(1)リファレンスマニュアル一覧.....	61
表 5.2	コアリビジョン.....	62
表 5.3	構成可能なオプションと実装.....	62
表 5.4	搭載発振器 .....	64
表 5.5	TRM 搭載一覧.....	64
表 5.6	OFD 搭載一覧.....	64
表 5.7	LVD 搭載一覧.....	65
表 5.8	外部割り込み端子数(DNF 搭載数).....	65
表 5.9	DEBUG 搭載一覧.....	66
表 5.10	NBDIF 搭載一覧.....	66
表 5.11	ISD 搭載一覧.....	67
表 5.12	I2S 搭載一覧.....	67
表 5.13	FIR 搭載一覧.....	67
表 5.14	MDMAC 搭載一覧.....	68
表 5.15	HDMAC 搭載一覧.....	68
表 5.16	EBIF 搭載一覧.....	68
表 5.17	SMIF 搭載一覧.....	69
表 5.18	UART 搭載一覧.....	69
表 5.19	FUART 搭載一覧.....	70
表 5.20	TSPI 搭載一覧.....	70
表 5.21	TSSI 搭載一覧.....	71
表 5.22	I2C/EI2C 搭載一覧.....	71
表 5.23	CAN 搭載一覧.....	72
表 5.24	USB 搭載一覧.....	72
表 5.25	ETHM 搭載一覧.....	72
表 5.26	CEC 搭載一覧.....	73
表 5.27	DAC 搭載一覧.....	73
表 5.28	ADC 搭載一覧.....	73
表 5.29	アナログ入力数.....	73
表 5.30	A-PMD 搭載一覧.....	74
表 5.31	T32A 搭載一覧.....	74
表 5.32	LTTMR 搭載一覧.....	75
表 5.33	RTC 搭載一覧.....	75
表 5.34	SIWDT 搭載一覧.....	75
表 5.35	RMC 搭載一覧.....	76
表 5.36	バウンダリースキャン搭載一覧.....	76
表 7.1	絶対最大定格 .....	85
表 7.2	IDD 測定条件(端子設定、発振回路).....	90
表 7.3	IDD 測定条件(CPU、周辺回路).....	91
表 10.1	改訂履歴 .....	146

## 序章

### 表記規約

- 数値表記は以下の規則に従います。
  - 16 進数表記: 0xABC
  - 10 進数表記: 123 または 0d123 (10 進表記であることを示す必要のある場合だけ使用)
  - 2 進数表記: 0b111 (ビット数が本文中に明記されている場合は「0b」を省略可)
- ローアクティブの信号は信号名の末尾に「\_N」で表記します。
- 信号がアクティブレベルに移ることを「アサート(assert)」アクティブでないレベルに移ることを「デアサート(deassert)」と呼びます。
- 複数の信号名は[m:n]とまとめて表記する場合があります。  
例: S[3:0]は S3、S2、S1、S0 の 4 つの信号名をまとめて表記しています。
- 本文中[ ]で囲まれたものはレジスターを定義しています。  
例: [ABCD]
- 同種で複数のレジスター、フィールド、ビット名は「n」で一括表記する場合があります。  
例: [XYZ1]、[XYZ2]、[XYZ3] → [XYZn]
- 「レジスター一覧」中のレジスター名でユニットまたはチャンネルは「x」で一括表記しています。  
ユニットの場合、「x」は A、B、C、...を表します。  
例: [ADACR0]、[ADBCR0]、[ADCCR0] → [ADxCR0]  
チャンネルの場合、「x」は 0、1、2、...を表します。  
例: [T32A0RUNA]、[T32A1RUNA]、[T32A2RUNA] → [T32AxRUNA]
- レジスターのビット範囲は[m:n]と表記します。  
例: [3:0]はビット 3 から 0 の範囲を表します。
- レジスターの設定値は 16 進数または 2 進数のどちらかで表記されています。  
例: [ABCD]<EFG> = 0x01(16 進数)、[XYZn]<VW> = 1(2 進数)
- ワード、バイトは以下のビット長を表します。
  - バイト: 8 ビット
  - ハーフワード: 16 ビット
  - ワード: 32 ビット
  - ダブルワード: 64 ビット
- レジスター内の各ビットの属性は以下の表記を使用しています。
  - R: リードオンリー
  - W: ライトオンリー
  - R/W: リード/ライト
- 断りのない限り、レジスターアクセスはワードアクセスだけをサポートします。
- 本文中の予約領域「Reserved」として定義されたレジスターは書き換えを行わないでください。また、読み出した値を使用しないでください。
- Default 値が「-」となっているビットから読み出した値は不定です。
- 書き込み可能なビットフィールドと、リードオンリー「R」のビットフィールドが共存するレジスターに書き込みを行う場合、リードオンリー「R」のビットフィールドには Default 値を書き込んでください。  
Default 値が「-」となっている場合は、個々のレジスターの定義に従ってください。
- ライトオンリーのレジスターの Reserved ビットフィールドには Default 値を書き込んでください。  
Default 値が「-」となっている場合は、個々のレジスターの定義に従ってください。
- 書き込みと読み出しで異なる定義のレジスターへのリードモディファイライト処理は行わないでください。

\*\*\*\*\*  
**Arm, Cortex および Thumb は Arm Limited(またはその子会社)の US またはその他の国における登録商標です。 All rights reserved.**  
\*\*\*\*\*



本資料に記載されている社名・商品名・サービス名などは、それぞれ各社が商標として使用している場合があります。

## 用語・略語

この仕様書で使用されている用語・略語の一部を記載します。

ADC	Analog to Digital Converter
A-PMD	Advanced Programmable Motor Control Circuit
BSC	Boundary Scan
CAN	Controller Area Network
CEC	Consumer Electronics Control
DAC	Digital to Analog Converter
DNF	Digital Noise Filter
EBIF	External Bus Interface
EHOSC	External High-speed Oscillator
EI2C	I <sup>2</sup> C Interface Version A
ELOSC	External Low-speed Oscillator
ETHM	Ethernet MAC
FIR	Finite Impulse Response
FUART	Full Universal Asynchronous Receiver Transmitter
HDMAC	High-speed DMAC
IHOSC	Internal High-speed Oscillator
INT	Interrupt
I2C	Inter-Integrated Circuit
I2S	Inter-IC Sound
ISD	Interval Sensor Detection Circuit
LTTMR	Long Term Timer
LVD	Voltage Detection Circuit
MDMAC	Multi-Function DMA Controller
NBDIF	Non Break Debug Interface
NMI	Non-Maskable Interrupt
OFD	Oscillation Frequency Detector
POR	Power-on Reset Circuit
RMC	Remote Control Signal Preprocessor
RTC	Real Time Clock
SMIF	Serial Memory Interface
SIWDT	Clock Selective Watchdog Timer
TRGSEL	Trigger Selection Circuit
TRM	Trimming Circuit
TSPI	Serial Peripheral Interface
TSSI	Synchronized Serial Interface
T32A	32-bit Timer Event Counter
UART	Asynchronous Serial Communication Circuit
USB	Universal Serial Bus

## 1. ブロック図




図 1.1 TPM4Nグループ(1)のブロック図





## 2.3. LQFP100

75	PK3/UTZCTS_N/IRG1M0/UTZRTS_N/EI22CSL/1223SL/EMACOL	76	A1NA00/PN0
74	PK3/UTZCTS_N/ALARM_N/UTZCTS_N/EI22CSL/1223SL/EMACOL	77	A1NA01/PN1
73	PK3/INT08b/EA1_T_N/UTZTDA/UTZRD/EMARKER	78	A1NA02/PN2
72	PK6/INT08b/EA1E/UTZRD/UTZRD/EMAPRD/EA1_R_CRED	79	A1NA03/PN3
71	PK6/INT10b/EA1/SDA01/T32A01N0/T32A01N0/SN10CS1_N/EMATEX/EA1_R_TKEN	80	A1NA04/PN4
70	PK1/INT11b/VSBDUT/T32A01N0/T32A01N0/HMMREGB/TSP10CS0/TSP10CS1N	81	A1NA05/PN5
69	PK2/ECS1_N/SN100/EMMDIO	82	A1NA06/PN6
68	PK3/ECS1_N/SN100/EMMDIO	83	A1NA07/PN7
67	PK4/TSP11CS1/TSP13TRD/SN1002/EMATXCLK	84	T32A041NB1/T32A041N0/T32A041NA0/A1NA08/PP0
66	PK5/TSP11CS2/TSP13TRD/SN1003/EMATX03	85	T32A041NA1/T32A041NC1/T32A041NB0/A1NA09/PP1
65	PK6/TSP11CS3/T32A01N0/T32A01N0/TSP13CSK/SN1004/EMATD2	86	T32A051NB1/T32A051N0/T32A051NA0/A1NA10/PP2
64	PK7/INT08b/T32A01N0/T32A01N0/TSP13CS0/SN1005_N/TSP13CS1N/EMATD0/EA1_R_T01	87	T32A051NA1/T32A051NC1/T32A051NB0/A1NA11/PP3
63	PL0/INT08b/T32A02N0/T32A02N0/SN1004/TSP11CS1N/TSP11CS0/EMATX00/EA1_R_T00	88	T32A061NB1/T32A061N0/T32A061NA0/A1NA12/PP4
62	PL1/SN1005/TSP11CSK/EMATX03/EA1_R_REFCLK	89	T32A061NA1/T32A061NC1/T32A061NB0/A1NA13/PP5
61	PL2/SN1006/TSP11TRD/EMAR00/EA1_R_R00	90	T32A071NB1/T32A071N0/T32A071NA0/INT10b/A1NA14/PP6
60	PL3/T32A02NB0/T32A02N0/SN1007/TSP13CS1/TSP13TRD/EMAR00/EA1_R_R01	91	T32A071NA1/T32A071NC1/T32A071NB0/INT11b/A1NA15/PP7
59	PK4/T32A02NB0/FUT0R01/FU1070/EA1R25BA/1223SL/EMAR02	92	AVDD3
58	PK5/T32A02NB0/T32A02N0/FUT0R01/FU1070/EA1R25BA/1223SL/EMAR02	93	AVSS
57	PK6/TRACECLK/NBCLK/FUTORTS_N/12S1WCLK	94	DAC0/PT0
56	PK7/TRACECLK/NBCLK/FUTORTS_N/12S1WCLK	95	DAC1/PT1
55	PK8/TRACECLK/NBCLK/FUTORTS_N/12S1WCLK	96	ERD_N/INT04b/PF0
54	PK9/TRACECLK/NBCLK/FUTORTS_N/12S1WCLK	97	EMR_N/PF1
53	PK10/TRACECLK/NBCLK/FUTORTS_N/12S1WCLK	98	12C1SDA/E12C1SDA/PF2
52	PK11/TRACECLK/NBCLK/FUTORTS_N/12S1WCLK	99	12C1SQL/E12C1SQL/PF3
51	PK12/TRACECLK/NBCLK/FUTORTS_N/12S1WCLK	100	ECS2_N/PF4
50	PH5/TCK/SWCLK/UTOTXDA/UTORD	1	CANATX/EBELL_N/PF6
49	PH6/TDO/SW/UTORTS_N/UTOCTS_N	2	CANRX/TSP10CS0/TSP12CS1N/EBELL_N/INT05b/PF7
48	PH7/TRST_N/UTOCTS_N/UTORTS_N	3	DIVD3A
47	DVSSD	4	DVSSA
46	DVDD3D	5	USBA_ID/T32A02NB0/EA11/PB3
45	REGOUT1	6	USBA_VBUSEN/T32A02NB0/T32A02NB0/EA10/PB2
44	PE7/ED15/EA015/T32A071NB1/T32A070TB/EA16/T32A071NA1/12S1LRCK/1SDA1N3/EA08	7	USBA_DM
43	PE6/ED14/EA014/T32A070TA/EA17/T32A070TB/EA18/T32A070TB/12S1LRCK/1SDA1N2/EA09	8	USBA_DP
42	PE5/ED13/EA013/T32A071NB0/EA18/T32A071NC1/12S1D0/1SDA1N1/EA10	9	DVDD3J
41	PE4/ED12/EA012/T32A071NA0/EA19/T32A071N0/12S1D0/1SDA1N0/EA11	10	RESET_N
40	PE3/ED11/EA011/T32A061NB0/EA20/T32A061NC1/EMAPPSOUT/UTOTXDA/EA12	11	X12/P13
39	PE2/ED10/EA010/T32A061NA0/EA21/T32A061N0/EMAPPSOUT/UTORD/EA13	12	X12/P12
38	PE1/ED09/EA009/T32A060TA/EA22/T32A060TB/CANBRX/UTORTS_N/EA14	13	ELCLKIN/X11/P12
37	PE0/ED08/EA008/T32A061NB1/T32A060TB/EA23/T32A061NA1/CANBTX/UTORTS_N/EA15	14	
36	PD7/ED07/EA007/T32A051NA1/T32A051NB0/T32A051NC1/12S0D0/OVVO/TSS1ORCK	15	
35	PD6/ED06/EA006/T32A051NB1/T32A051NA0/T32A051NC1/12S0D1/EMG0/TSS1ORFS	16	
34	PD5/ED05/EA005/T32A050TB/12S0BCK/Z00/TSS1ORCK	17	
33	PD4/ED04/EA004/T32A050TA/T32A050TB/12S0RCK/W00/TSS10TXD	18	
32	PD3/ED03/EA003/T32A040TB/TSP14TXD/Y00/TSS10TFS	19	
31	PD2/ED02/EA002/T32A040TA/TSP14RCK/T32A040TB/W00/TSS10TCK	20	
30	PD1/ED01/EA001/T32A041NA1/T32A041NB0/TSP14SCK/T32A041NC1/X00	21	
29	P00/ED00/EA000/T32A041NB1/T32A041NA0/TSP14CS0/T32A041N0/TSP14CS1N/U00	22	
28	MODE	23	
27	PY1/X2	24	
26	PY0/X1/EHCLKIN	25	

TMPM4NNF20FG  
 TMPM4NNF15FG  
 TMPM4NNF10FG  
 TMPM4NNFDFG

## 2.4. VFBGA177

### TMPM4NRF20XBG/TMPM4NRF15XBG/TMPM4NRF10XBG/TMPM4NRFDXBG

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
<b>A</b>	DVDD3A	PF4	PF3	PF1	PT1	PT0	AVDD3	PR4	PR3	PP7	PP3	PN7	PN5	PN3	PN1	DVSSF
<b>B</b>	PF7	PF6	PF5	PF2	PJ0	PJ1	AVSS	PR5	PR2	PP6	PP2	PN6	PN4	PN2	PN0	PG3
<b>C</b>	PC4	PC5	—	—	—	—	—	—	—	—	—	—	—	—	PG2	PG1
<b>D</b>	PB0	PB1	—	PC7	PF0	PJ2	PJ3	PR7	PR1	PP5	PP1	PP0	DVSSE	—	PG0	PL4
<b>E</b>	PA6	PA7	—	PB3	PC6	PT2	PL6	PL7	PR6	PR0	PP4	DVSSD	PM3	—	PL5	PM0
<b>F</b>	USBA_VBUS	PT3	—	PA5	PB2	DVSSG	—	—	—	—	—	PV0	PT4	—	PM1	PM2
<b>G</b>	USBA_DM	DVSSH	—	PA3	PA4	—	—	—	—	—	—	PV2	PV1	—	PW4	PW5
<b>H</b>	USBA_DP	DVSSJ	—	PA1	PA2	—	—	—	—	—	—	PK0	PV3	—	PW6	PW7
<b>J</b>	USBB_DM	DVSSK	—	PY4	PA0	—	—	—	—	—	—	PK1	PK2	—	PK4	PK6
<b>K</b>	USBB_DP	DVDD3J	—	PU3	PU2	—	—	—	—	—	—	PK7	PK3	—	PK5	PL1
<b>L</b>	USBB_VBUS	PU0	—	PU5	PU4	—	—	—	—	—	—	PG4	PL0	—	PL2	PL3
<b>M</b>	DVSSA	PU7	—	PU6	DVDD3G	PD1	PD3	PD5	PD7	PW2	PW0	DVDD3D	PG5	—	PG7	PG6
<b>N</b>	PY3/XT2	DVSSB	—	DVDD3H	PD0	PD2	PD4	PD6	PJ7	PW3	PW1	PM4	DVDD3E	—	PH1	PH0
<b>P</b>	PY2/XT1	DVSSC	—	—	—	—	—	—	—	—	—	—	—	—	PH3	PH2
<b>R</b>	RESET_N	DVDD3B	DVDD3C	PE0	PE1	PE4	PE5	PJ6	PJ5	PT5	PV7	PV4	PM6	PH7	PH6	PH4
<b>T</b>	MODE	PY0/X1	PY1/X2	DVDD3F	PE2	PE3	PE6	PE7	PJ4	REGOUT1	PV6	PV5	PM7	PM5	PH5	BSC

## 2.5. VFBGA145

### TMPM4NQF20XBG/TMPM4NQF15XBG/TMPM4NQF10XBG/TMPM4NQFDXBG

	1	2	3	4	5	6	7	8	9	10	11	12	13	14
<b>A</b>	DVDD3A	PF5	PF4	PT1	PT0	AVDD3	PR3	PP7	PP3	PN7	PN5	PN3	PN1	DVSSF
<b>B</b>	PB3	PF7	PF6	PF3	PF2	PT2	PR2	PP6	PP2	PN6	PN4	PN2	PN0	PG3
<b>C</b>	PB0	PB1	—	—	—	—	—	—	—	—	—	—	PG2	PG1
<b>D</b>	USBA_VBUS	PT3	—	PB2	PF1	PR7	PR4	PR0	PP4	PP1	PP0	—	PG0	PM0
<b>E</b>	USBA_DM	DVSSG	—	PA7	PF0	PR6	PR5	PR1	PP5	DVSSD	PT4	—	PM1	PM2
<b>F</b>	USBA_DP	DVSSJ	—	PA5	PA6	AVSS	—	—	—	PV0	PV1	—	PM3	PK2
<b>G</b>	USBB_DM	DVSSK	—	PA3	PA4	—	—	—	—	PV3	PV2	—	PK3	PK4
<b>H</b>	USBB_DP	DVDD3J	—	PA1	PA2	—	—	—	—	PK0	PK1	—	PK5	PK6
<b>J</b>	USBB_VBUS	PU0	—	PY4	PA0	—	—	—	—	PK7	PL0	—	PL2	PL1
<b>K</b>	DVSSA	PU3	—	PU2	DVDD3G	PD2	PD5	PD6	PT5	DVDD3D	PG5	—	PG4	PL3
<b>L</b>	PY3/XT2	DVSSB	—	PD0	PD1	PD3	PD4	PD7	PV7	PM4	PH0	—	PG7	PG6
<b>M</b>	PY2/XT1	DVSSC	—	—	—	—	—	—	—	—	—	—	PH1	PH2
<b>N</b>	RESET_N	DVDD3B	DVDD3C	PE0	PE1	PE3	PE6	PE7	PV6	PV4	PM6	PH7	PH3	PH4
<b>P</b>	MODE	PY0/X1	PY1/X2	DVDD3F	PE2	PE4	PE5	REGOUT1	PV5	PM7	PM5	PH6	PH5	BSC

## 3. メモリーマップ

0xFFFF_FFFF	Vender Specific	System level	0xFFFF_FFFF	Vender Specific	
0xE010_0000	CPU Register Region		0xE010_0000	CPU Register Region	
0xE000_0000	Fault	Peripheral	0xE000_0000	Fault	
0xA800_0000	Serial Memory Interface		0xA800_0000	Serial Memory Interface	
0xA000_0000	Fault		0xA000_0000	Fault	
0x8000_0000	External Bus Interface		0x8000_0000	External Bus Interface	
0x6000_0000	Fault		0x6000_0000	Fault	
0x5E20_0000	Code Flash (Mirror, 2048KB)		0x5E20_0000	Code Flash (Mirror, 2048KB)	
0x5E00_0000	SFR (Flash)		0x5E00_0000	SFR (Flash)	
0x5DFF_0000	Fault		0x5DFF_0000	Fault	
0x4400_0000	Bit Band Alias (SFR)		0x4400_0000	Bit Band Alias (SFR)	
0x4200_0000	Fault		0x4200_0000	Fault	
0x4018_0000	SFR		0x4018_0000	SFR	
0x4000_0000	Fault		0x4000_0000	Fault	
0x3000_8000	Data Flash (32KB)		SRAM	0x3F80_0000	Fault
				0x3F7F_8000	Boot ROM (Mirror, 32KB)
		0x3000_8000		Fault	
		0x3000_0000		Data Flash (32KB)	
		0x221C_0000		Fault	
		0x2200_0000		Bit Band Alias (RAM/Backup RAM)	
		0x2004_0800		Fault	
		0x2004_0000		Backup RAM (2KB)	
		0x2003_0000		RAM5 (32KB)	
		0x2002_0000		RAM4 (32KB)	
0x2001_0000	RAM3 (32KB)				
0x2000_0000	RAM2 (32KB)				
0x2001_0000	RAM1 (64KB)				
0x2000_0000	RAM0 (64KB)				
0x2000_0000	Fault	Code	0x2000_0000	Fault	
0x0000_0000	Code Flash (2048KB)		0x0000_8000	Boot ROM (32KB)	
0x0000_0000			0x0000_0000		

図 3.1 TPM4NRF20のメモリーマップ例

注 1) Fault および Reserved: アクセスしないでください。

注 2) Single chip Mode/Single Boot Mode の詳細についてはリファレンスマニュアル「フラッシュメモリー」を参照してください。

## 3.1. メモリー容量一覧

表 3.1 メモリー容量とアドレス

Products			TMPM4NRF20FG TMPM4NRF20XBG TMPM4NQF20FG TMPM4NQF20XBG TMPM4NNF20FG	TMPM4NRF15FG TMPM4NRF15XBG TMPM4NQF15FG TMPM4NQF15XBG TMPM4NNF15FG	TMPM4NRF10FG TMPM4NRF10XBG TMPM4NQF10FG TMPM4NQF10XBG TMPM4NNF10FG	TMPM4NRFDFG TMPM4NRFDXBG TMPM4NQDFDG TMPM4NQFDXBG TMPM4NNDFDG	
Peripheral region	Code Flash (Mirror)	START	0x5E000000	0x5E000000	0x5E000000	0x5E000000	
		END	0x5E1FFFFFFF	0x5E17FFFFFFF	0x5E0FFFFFFF	0x5E07FFFFFFF	
SRAM region	Data Flash	Size	32 KB				
		START	0x30000000				
		END	0x30007FFF				
	Backup RAM	Size	2 KB				
		START	0x20040000				
		END	0x200407FF				
	RAM	RAM	Size	256 KB			192 KB
			START(0)	0x20000000			
			END(0)	0x2000FFFF			
			START(1)	0x20010000			
			END(1)	0x2001FFFF			
			START(2)	0x20020000			-
			END(2)	0x20027FFF			-
			START(3)	0x20028000			-
			END(3)	0x2002FFFF			-
			START(4)	0x20030000			
END(4)	0x20037FFF						
START(5)	0x20038000						
END(5)	0x2003FFFF						
Code region	Code Flash	Size	2048 KB	1536KB	1024 KB	512 KB	
		START	0x00000000	0x00000000	0x00000000	0x00000000	
		END	0x001FFFFFFF	0x0017FFFFFFF	0x000FFFFFFF	0x0007FFFFFFF	

## 4. 端子説明

### 4.1. 機能端子名称と機能

#### 4.1.1. 周辺機能端子

表 4.1 周辺端子名称と機能(1/5)

周辺機能	端子名称	Input or Output	機能
割り込み制御	INTx	Input	外部割り込み入力端子 外部割り込み入力端子はノイズフィルター(フィルター幅 Typ. 30ns)をもちます。
32ビットタイマー イベントカウンター (T32A)	T32AxINA0	Input	16ビットタイマーA インプットキャプチャー入力端子 0
	T32AxINA1	Input	16ビットタイマーA インプットキャプチャー入力端子 1
	T32AxOUTA	Output	16ビットタイマーA 出力端子
	T32AxINB0	Input	16ビットタイマーB インプットキャプチャー入力端子 0
	T32AxINB1	Input	16ビットタイマーB インプットキャプチャー入力端子 1
	T32AxOUTB	Output	16ビットタイマーB 出力端子
	T32AxINC0	Input	32ビットタイマーC インプットキャプチャー入力端子 0
	T32AxINC1	Input	32ビットタイマーC インプットキャプチャー入力端子 1
シリアルペリフェラル インターフェース (TSPI)	TSPiRXD	Input	データ入力端子
	TSPiTXD	Output	データ出力端子
	TSPiSCK	I/O	クロック入出力端子
	TSPiCS0	Output	チップセレクト出力端子 0
	TSPiCS1	Output	チップセレクト出力端子 1
	TSPiCS2	Output	チップセレクト出力端子 2
	TSPiCS3	Output	チップセレクト出力端子 3
TSPiCSIN	Input	チップセレクト入力端子	
同期シリアル インターフェース (TSSI)	TSSiXTCK	I/O	送信クロック入出力端子
	TSSiXTFS	I/O	送信フレーム同期信号入出力端子
	TSSiXTXD	Output	送信データ出力端子
	TSSiXRCK	I/O	受信クロック入出力端子
	TSSiXRFS	I/O	受信フレーム同期信号入出力端子
	TSSiRXD	Input	受信データ入力端子

注) 端子名称の"x"にはチャンネル番号、ユニット番号、割り込み番号が入ります。

表 4.2 周辺端子名称と機能(2/5)

周辺機能	端子名称	Input or Output	機能
シリアルメモリー インターフェース (SMIF)	SMIxCLK	Output	クロック出力端子
	SMIxD0	I/O	データ入出力端子 0
	SMIxD1	I/O	データ入出力端子 1
	SMIxD2	I/O	データ入出力端子 2
	SMIxD3	I/O	データ入出力端子 3
	SMIxD4	I/O	データ入出力端子 4
	SMIxD5	I/O	データ入出力端子 5
	SMIxD6	I/O	データ入出力端子 6
	SMIxD7	I/O	データ入出力端子 7
	SMIxCSx_N	Output	チップセレクト出力端子
非同期シリアル 通信回路 (UART)	UTxTXDA	Output	データ出力端子 A
	UTxRXD	Input	データ入力端子
	UTxCTS_N	Input	送信可能入力端子
	UTxRTS_N	Output	送信要求出力端子
高精度非同期 シリアル通信回路 (FUART)	FUTxTXD	Output	データ出力端子
	FUTxRXD	Input	データ入力端子
	FUTxCTS_N	Input	送信可能入力端子
	FUTxRTS_N	Output	送信要求出力端子
	FUTxIROUT	Output	IrDA 1.0 データ出力端子
	FUTxIRIN	Input	IrDA 1.0 データ入力端子
I <sup>2</sup> C インターフェース (I2C/EI2C)	I2CxSDA /EI2CxSDA	I/O	データ入出力端子
	I2CxSCL /EI2CxSCL	I/O	クロック入出力端子
CAN コントローラー (CAN)	CANxTX	Output	データ出力端子
	CANxRX	Input	データ入力端子

注) 端子名称の"x"にはチャンネル番号、ユニット番号、割り込み番号が入ります。

表 4.3 周辺端子名称と機能(3/5)

周辺機能	端子名称	Input or Output	機能
ユニバーサルシリアルバス (USB)	USB_ECLK	Input	制御用クロック入力端子
	USBx_SOF_TGL	Output	SOF 出力端子
	USBx_DP	I/O	D+入出力端子
	USBx_DM	I/O	D-入出力端子
	UBSx_VBUS	Input	VBUS 検出入力端子
	USBx_VBUSEN	Output	VBUS 制御出力端子
	USBx_ID	Input	ID 検出入力端子
イーサネットコントローラー (ETHM)	EMxTXCLK	Input	送信クロック入力端子
	EMxTXD3	Output	送信データ 3 出力端子
	EMxTXD2	Output	送信データ 2 出力端子
	EMxTXD1/ EMx_R_TXD1	Output	送信データ 1 出力端子
	EMxTXD0/ EMx_R_TXD0	Output	送信データ 0 出力端子
	EMxTXEN/ EMx_R_TXEN	Output	送信許可出力端子
	EMxRXCLK/ EMx_R_REFCLK	Input	受信クロック入力端子
	EMxRXD3	Input	受信データ 3 入力端子
	EMxRXD2	Input	受信データ 2 入力端子
	EMxRXD1/ EMx_R_RXD1	Input	受信データ 1 入力端子
	EMxRXD0/ EMx_R_RXD0	Input	受信データ 0 入力端子
	EMxRXDV/ EMx_R_CRSDV	Input	受信データ有効入力信号端子
	EMxRXER	Input	受信エラー信号入力端子
	EMxCRS	Input	キャリアセンス信号入力端子
	EMxCOL	Input	衝突検出信号入力端子
	EMxMDIO	I/O	管理データ入出力端子
	EMxMDC	Output	管理データクロック出力端子
EMxPPSOUT1	Output	PPS1 出力端子	
EMxPPSOUT0	Output	PPS0 出力端子	

注) 端子名称の"x"にはチャンネル番号、ユニット番号、割り込み番号が入ります。

表 4.4 周辺端子名称と機能(4/5)

周辺機能	端子名称	Input or Output	機能
高速 DMA コントローラー (HDMAC)	HDMAREQx	Input	HDMA リクエスト入力端子
インターバルセンサー検知回路 (ISD)	ISDxIN0	Input	データ入力端子 0
	ISDxIN1	Input	データ入力端子 1
	ISDxIN2	Input	データ入力端子 2
	ISDxIN3	Input	データ入力端子 3
	ISDxOUT	Output	データ出力端子
I <sup>2</sup> S インターフェース (I2S)	I2SxBCK	I/O	ビットクロック入出力端子
	I2SxLRCK	I/O	LR クロック入出力端子
	I2SxDI	Input	音声入力シリアルデータ端子
	I2SxDO	Output	音声出力シリアルデータ端子
	I2SxMCLK	I/O	外部マスタークロック入出力端子
CEC 制御回路(CEC)	CECx	I/O	データ入出力端子
外部バスインターフェース (EBIF)	EAx	Output	アドレスバス出力端子
	EDx	I/O	データバス入出力端子
	EADx	I/O	アドレス/データバス入出力端子
	ERD_N	Output	リードストロブ出力端子
	EWR_N	Output	ライトストロブ出力端子
	ECSx_N	Output	チップセレクト出力端子
	EBELL_N	Output	バイトイネーブル出力端子
	EBELH_N	Output	バイトイネーブル出力端子
	EALE	Output	アドレスラッチイネーブル出力端子
	EWAIT_N	Input	ウェイト入力端子
	EEXBCLK	Output	クロック出力端子
アドバンスプログラムブルモーター制御回路 (A-PMD)	XOx	Output	X 相出力端子
	YOx	Output	Y 相出力端子
	ZOx	Output	Z 相出力端子
	UOx	Output	U 相出力端子
	VOx	Output	V 相出力端子
	WOx	Output	W 相出力端子
	EMGx	Input	異常検出入力端子
	OVVx	Input	過電圧検出入力端子

注) 端子名称の"x"にはチャンネル番号、ユニット番号、割り込み番号が入ります。

表 4.5 周辺端子名称と機能(5/5)

周辺機能	端子名称	Input or Output	機能
トリガー入力(TRGSEL)	TRGINx	Input	外部トリガー入力端子(MDMAC/ADC)
アナログデジタル コンバーター(ADC)	AINAx	Input	アナログ入力端子
デジタルアナログ コンバーター(DAC)	DACx	Output	DAC 出力端子
リモコン受信回路 (RMC)	RXINx	Input	リモコンデータ入力端子
リアルタイムクロック (RTC)	ALARM_N	Output	アラーム出力端子
	RTCOU	Output	1Hz クロック出力端子

注) 端子名称の"x"にはチャンネル番号、ユニット番号、割り込み番号が入ります。

## 4.1.2. デバッグ端子

JTAG/SWD による基本的なデバッグの他に、TRACE および NBDIF による内部情報を取り出す端子があります。

表 4.6 デバッグ端子名称と機能

デバッグ機能	デバッグ端子名称	Input or Output	機能
JTAG	TMS	Input	JTAG テストモード選択入力端子
	TCK	Input	JTAG シリアルクロック入力端子
	TDO	Output	JTAG シリアルデータ出力端子
	TDI	Input	JTAG シリアルデータ入力端子
	TRST_N	Input	JTAG テストリセット入力端子 JTAG テストリセット入力端子はノイズフィルター(フィルター幅 Typ. 30ns)をもちます。
SW	SWDIO	I/O	シリアルワイヤデータ入出力端子
	SWCLK	Input	シリアルワイヤクロック入力端子
	SWV	Output	シリアルワイヤビューアー出力端子
TRACE	TRACECLK	Output	トレースクロック出力端子
	TRACEDATA0	Output	トレースデータ出力端子 0
	TRACEDATA1	Output	トレースデータ出力端子 1
	TRACEDATA2	Output	トレースデータ出力端子 2
	TRACEDATA3	Output	トレースデータ出力端子 3
NBDIF	NBDSYNC	Input	ノンブレイクデバッグ同期入力端子
	NBDCLK	Input	ノンブレイクデバッグクロック入力端子
	NBDDATA0	I/O	ノンブレイクデバッグデータ入出力端子 0
	NBDDATA1	I/O	ノンブレイクデバッグデータ入出力端子 1
	NBDDATA2	I/O	ノンブレイクデバッグデータ入出力端子 2
	NBDDATA3	I/O	ノンブレイクデバッグデータ入出力端子 3

## 4.1.3. 制御端子

表 4.7 制御端子名称と機能

端子機能	端子名	Input or Output	機能
制御端子	X1	Input	高速発振子接続端子、外部クロック入力端子
	X2	Output	高速発振子接続端子
	XT1	Input	低速発振子接続端子、低速クロック入力端子
	XT2	Output	低速発振子接続端子
	MODE	Input	モード端子 必ず"Low"レベルに固定してください。
	RESET_N	Input	リセット信号入力端子 リセット信号入力端子はノイズフィルター(フィルター幅 Typ. 30ns)をもちます。
	BOOT_N	Input	BOOT モード制御用端子 RESET_N 端子入力の立ち上がり、または POR の立ち上がりのどちらか遅い方で BOOT モード制御用端子がサンプリングされます。内部リセット要因ではサンプリングされません。 BOOT モード制御用端子のレベルが"Low"の場合、シングルブートモードになります。"High"の場合、シングルチップモードになります。 シングルブートモードの詳細については、リファレンスマニュアル「フラッシュメモリ」を参照してください。
	BSC	Input	バウンダリースキャンモード制御用端子

## 4.1.4. 電源端子

表 4.8 電源端子名称と機能

電源端子	端子名	機能
電源	DVDD3A(注 1) DVDD3B(注 1) DVDD3C(注 1) DVDD3D(注 1) DVDD3E(注 1) DVDD3F(注 1) DVDD3G(注 1) DVDD3H(注 1) DVDD3J(注 1)	デジタル用電源端子 DVDD3A/B/C/D/E/F/G/H 端子 は下記の端子に電源を供給しています。 PA ~ PH、PJ ~ PM、PT(PT2 ~ PT5)、PU ~ PW、PY、X1、X2、XT1、XT2、MODE、 RESET_N、BOOT_N、BSC
	DVSSA(注 2) DVSSB(注 2) DVSSC(注 2) DVSSD(注 2) DVSSE(注 2) DVSSF(注 2) DVSSG(注 2) DVSSH(注 2) DVSSJ(注 2) DVSSK(注 2)	デジタル用 GND 端子
	REGOUT1(注 3)	レギュレーター用コンデンサー接続端子(注 4)
	AVDD3	アナログ用電源端子、アナログ基準電源端子(VREFH)と兼用です。 AVDD3 は下記の端子に電源を供給しています。 PN、PP、PR、PT(PT0、PT1)
	AVSS	アナログ用 GND 端子、アナログ基準 GND 端子(VREFL)と兼用です。

注 1) DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J は、端子が無い場合を除き外部で同電位の電圧を印加してください。

注 2) DVSSA、DVSSB、DVSSC、DVSSD、DVSSE、DVSSF、DVSSG、DVSSH、DVSSJ、DVSSK は、端子が無い場合を除き外部で同電位の電圧を印加してください。

注 3) REGOUT1 は、DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J や DVSSA、DVSSB、DVSSC、DVSSD、DVSSE、DVSSF、DVSSG、DVSSH、DVSSJ、DVSSK とショートしないでください。

注 4) コンデンサー容量は電気的特性を参照してください。

## 4.2. 機能端子とポート割り当て(端子番号)

機能端子から見たポート割り当てと各製品の端子番号です。  
 表中の"-"の部分は、「端子がありません」または「機能の割り当てがありません」。

表 4.9 信号接続一覧: UART ch 0、1

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
UART ch 0	UT0RXD	PE2	60	52	39	T5	P5
		PH4	89	73	51	R16	N14
		PH5	88	72	50	T15	P13
	UT0TXDA	PE3	61	53	40	T6	N6
		PH5	88	72	50	T15	P13
		PH4	89	73	51	R16	N14
	UT0CTS_N	PE1	59	51	38	R5	N5
		PH7	86	70	48	R14	N12
		PH6	87	71	49	R15	P12
	UT0RTS_N	PE0	58	50	37	R4	N4
		PH6	87	71	49	R15	P12
		PH7	86	70	48	R14	N12
UART ch 1	UT1RXD	PH0	93	77	55	N16	L11
		PH1	92	76	54	N15	M13
		PV4	81	65	-	R12	N10
	UT1TXDA	PH1	92	76	54	N15	M13
		PH0	93	77	55	N16	L11
		PV5	80	64	-	T12	P9
	UT1CTS_N	PH3	90	74	52	P15	N13
		PH2	91	75	53	P16	M14
		PV6	79	63	-	T11	N9
	UT1RTS_N	PH2	91	75	53	P16	M14
		PH3	90	74	52	P15	N13
		PV7	78	62	-	R11	L9

表 4.10 信号接続一覧: UART ch 2、3、4

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
UART ch 2	UT2RXD	PG0	129	105	72	D15	D13
		PG1	130	106	73	C16	C14
	UT2TXDA	PG1	130	106	73	C16	C14
		PG0	129	105	72	D15	D13
	UT2CTS_N	PG3	132	108	75	B16	B14
		PG2	131	107	74	C15	C13
UT2RTS_N	PG2	131	107	74	C15	C13	
	PG3	132	108	75	B16	B14	
UART ch 3	UT3RXD	PU6	40	-	-	M4	-
		PV0	115	97	-	F12	F10
		PV1	114	96	-	G13	F11
	UT3TXDA	PU7	41	-	-	M2	-
		PV1	114	96	-	G13	F11
		PV0	115	97	-	F12	F10
	UT3CTS_N	PU5	39	-	-	L4	-
		PV3	112	94	-	H13	G10
		PV2	113	95	-	G12	G11
UT3RTS_N	PU4	38	-	-	L5	-	
	PV2	113	95	-	G12	G11	
	PV3	112	94	-	H13	G10	
UART ch 4	UT4RXD	PM0	124	102	-	E16	D14
		PM1	123	101	-	F15	E13
	UT4TXDA	PM1	123	101	-	F15	E13
		PM0	124	102	-	E16	D14
		PU0	35	31	-	L2	J2
	UT4CTS_N	PM3	121	99	-	E13	F13
		PM2	122	100	-	F16	E14
		PU2	36	32	-	K5	K4
	UT4RTS_N	PM2	122	100	-	F16	E14
PM3		121	99	-	E13	F13	
PU3		37	33	-	K4	K2	

表 4.11 信号接続一覧: UART ch 5/FUART ch0、1/I2C ch 0、1、2/EI2C ch 0、1、2

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
UART ch 5	UT5RXD	PJ0	168	-	-	B5	-
		PJ1	167	-	-	B6	-
	UT5TXDA	PJ1	167	-	-	B6	-
		PJ0	168	-	-	B5	-
	UT5CTS_N	PJ3	165	-	-	D7	-
		PJ2	166	-	-	D6	-
UT5RTS_N	PJ2	166	-	-	D6	-	
	PJ3	165	-	-	D7	-	
FUART ch 0	FUT0RXD	PG5	96	80	58	M13	K11
		PJ5	68	-	-	R9	-
	FUT0TXD	PG4	97	81	59	L12	K13
		PJ4	69	-	-	T9	-
	FUT0CTS_N	PG7	94	78	56	M15	L13
	FUT0RTS_N	PG6	95	79	57	M16	L14
	FUT0IROUT	PG4	97	81	59	L12	K13
FUT0IRIN	PG5	96	80	58	M13	K11	
FUART ch 1	FUT1RXD	PJ7	66	-	-	N9	-
		PM6	83	67	-	R13	N11
	FUT1TXD	PJ6	67	-	-	R8	-
		PM7	82	66	-	T13	P10
	FUT1CTS_N	PM4	85	69	-	N12	L10
	FUT1RTS_N	PM5	84	68	-	T14	P11
FUT1IROUT	PM7	82	66	-	T13	P10	
FUT1IRIN	PM6	83	67	-	R13	N11	
I2C/EI2C ch 0	I2C0SDA EI2C0SDA	PG2	131	107	74	C15	C13
	I2C0SCL EI2C0SCL	PG3	132	108	75	B16	B14
I2C/EI2C ch 1	I2C1SDA EI2C1SDA	PF2	174	142	98	B4	B5
	I2C1SCL EI2C1SCL	PF3	175	143	99	A3	B4
I2C/EI2C ch 2	I2C2SDA EI2C2SDA	PG4	97	81	59	L12	K13
		PV5	80	64	-	T12	P9
	I2C2SCL EI2C2SCL	PG5	96	80	58	M13	K11
		PV4	81	65	-	R12	N10

表 4.12 信号接続一覧: I2C ch 3、4/EI2C ch 3、4/ISD unit A、B、C/I2S ch 0、1

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
I2C/EI2C ch 3	I2C3SDA EI2C3SDA	PJ6	67	-	-	R8	-
		PM0	124	102	-	E16	D14
	I2C3SCL EI2C3SCL	PJ7	66	-	-	N9	-
		PM1	123	101	-	F15	E13
I2C/EI2C ch 4	I2C4SDA EI2C4SDA	PJ3	165	-	-	D7	-
		PM6	83	67	-	R13	N11
	I2C4SCL EI2C4SCL	PJ2	166	-	-	D6	-
		PM7	82	66	-	T13	P10
ISD unit A	ISDAIN0	PE4	62	54	41	R6	P6
	ISDAIN1	PE5	63	55	42	R7	P7
	ISDAIN2	PE6	64	56	43	T7	N7
	ISDAIN3	PE7	65	57	44	T8	N8
	ISDAOUT	PK0	111	93	71	H12	H10
ISD unit B	ISDBIN0	PV0	115	97	-	F12	F10
	ISDBIN1	PV1	114	96	-	G13	F11
	ISDBIN2	PV2	113	95	-	G12	G11
	ISDBIN3	PV3	112	94	-	H13	G10
	ISDBOUT	PK1	110	92	-	J12	H11
ISD unit C	ISDCIN0	PW4	120	-	-	G15	-
	ISDCIN1	PW5	119	-	-	G16	-
	ISDCIN2	PW6	118	-	-	H15	-
	ISDCIN3	PW7	117	-	-	H16	-
	ISDCOUT	PY4	22	-	-	J4	-
I2S ch 0	I2S0MCLK	PB0	13	9	8	D1	C1
	I2S0LRCK	PD4	52	44	33	N7	L7
	I2S0BCK	PD5	53	45	34	M8	K7
	I2S0DO	PD7	55	47	36	M9	L8
	I2S0DI	PD6	54	46	35	N8	K8
I2S ch 1	I2S1MCLK	PG6	95	79	57	M16	L14
	I2S1LRCK	PE7	65	57	44	T8	N8
	I2S1BCK	PE6	64	56	43	T7	N7
	I2S1DO	PE4	62	54	41	R6	P6
	I2S1DI	PE5	63	55	42	R7	P7

表 4.13 信号接続一覧: TSPI ch 0、1、2、3

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
TSPI ch 0	TSPI0CSIN	PA0	21	17	15	J5	J5
	TSPI0CS0	PA0	21	17	15	J5	J5
	TSPI0CS1	PA4	17	13	11	G5	G5
	TSPI0CS2	PA5	16	12	10	F4	F4
	TSPI0CS3	PA6	15	11	9	E1	F5
	TSPI0RXD	PA2	19	15	13	H5	H5
	TSPI0TXD	PA3	18	14	12	G4	G4
	TSPI0SCK	PA1	20	16	14	H4	H4
TSPI ch 1	TSPI1CSIN	PL0	103	85	63	L13	J11
	TSPI1CS0	PL0	103	85	63	L13	J11
	TSPI1CS1	PK4	107	89	67	J15	G14
	TSPI1CS2	PK5	106	88	66	K15	H13
	TSPI1CS3	PK6	105	87	65	J16	H14
	TSPI1RXD	PL2	101	83	61	L15	J13
	TSPI1TXD	PL3	100	82	60	L16	K14
	TSPI1SCK	PL1	102	84	62	K16	J14
TSPI ch 2	TSPI2CSIN	PA7	14	10	-	E2	E4
		PF7	3	3	2	B1	B2
	TSPI2CS0	PF7	3	3	2	B1	B2
		PA7	14	10	-	E2	E4
	TSPI2CS1	PA3	18	14	12	G4	G4
	TSPI2RXD	PA5	16	12	10	F4	F4
	TSPI2TXD	PA4	17	13	11	G5	G5
	TSPI2SCK	PA6	15	11	9	E1	F5
TSPI ch 3	TSPI3CSIN	PK7	104	86	64	K12	J10
		PK1	110	92	70	J12	H11
	TSPI3CS0	PK1	110	92	70	J12	H11
		PK7	104	86	64	K12	J10
	TSPI3CS1	PL3	100	82	60	L16	K14
	TSPI3RXD	PK5	106	88	66	K15	H13
	TSPI3TXD	PK4	107	89	67	J15	G14
	TSPI3SCK	PK6	105	87	65	J16	H14

表 4.14 信号接続一覧: TSPI ch 4、5、6、7、8

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
TSPI ch 4	TSPI4CSIN	PD0	48	40	29	N5	L4
	TSPI4CS0	PD0	48	40	29	N5	L4
	TSPI4RXD	PD2	50	42	31	N6	K6
	TSPI4TXD	PD3	51	43	32	M7	L6
	TSPI4SCK	PD1	49	41	30	M6	L5
TSPI ch 5	TSPI5CSIN	PV7	78	62	-	R11	L9
	TSPI5CS0	PV7	78	62	-	R11	L9
	TSPI5RXD	PV4	81	65	-	R12	N10
	TSPI5TXD	PV5	80	64	-	T12	P9
	TSPI5SCK	PV6	79	63	-	T11	N9
TSPI ch 6	TSPI6CSIN	PM3	121	99	-	E13	F13
	TSPI6CS0	PM3	121	99	-	E13	F13
	TSPI6RXD	PM1	123	101	-	F15	E13
	TSPI6TXD	PM0	124	102	-	E16	D14
	TSPI6SCK	PM2	122	100	-	F16	E14
TSPI ch 7	TSPI7CSIN	PM4	85	69	-	N12	L10
	TSPI7CS0	PM4	85	69	-	N12	L10
	TSPI7RXD	PM6	83	67	-	R13	N11
	TSPI7TXD	PM7	82	66	-	T13	P10
	TSPI7SCK	PM5	84	68	-	T14	P11
TSPI ch 8	TSPI8CSIN	PW0	77	-	-	M11	-
	TSPI8CS0	PW0	77	-	-	M11	-
	TSPI8RXD	PW2	75	-	-	M10	-
	TSPI8TXD	PW3	74	-	-	N10	-
	TSPI8SCK	PW1	76	-	-	N11	-

表 4.15 信号接続一覧: TSSI ch0、1/SMIF ch0/CAN unit A、B

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
TSSI ch 0	TSSI0TCK	PD2	50	42	31	N6	K6
	TSSI0TFS	PD3	51	43	32	M7	L6
	TSSI0TXD	PD4	52	44	33	N7	L7
	TSSI0RCK	PD7	55	47	36	M9	L8
	TSSI0RFS	PD6	54	46	35	N8	K8
	TSSI0RXD	PD5	53	45	34	M8	K7
TSSI ch 1	TSSI1TCK	PU2	36	-	-	K5	-
	TSSI1TFS	PU3	37	-	-	K4	-
	TSSI1TXD	PU4	38	-	-	L5	-
	TSSI1RCK	PU7	41	-	-	M2	-
	TSSI1RFS	PU6	40	-	-	M4	-
	TSSI1RXD	PU5	39	-	-	L4	-
SMIF ch 0	SMI0CS1_N	PK0	111	93	71	H12	H10
	SMI0D0	PK2	109	91	69	J13	F14
	SMI0D1	PK3	108	90	68	K13	G13
	SMI0D2	PK4	107	89	67	J15	G14
	SMI0D3	PK5	106	88	66	K15	H13
	SMI0D4	PL0	103	85	63	L13	J11
	SMI0D5	PL1	102	84	62	K16	J14
	SMI0D6	PL2	101	83	61	L15	J13
	SMI0D7	PL3	100	82	60	L16	K14
	SMI0CLK	PK6	105	87	65	J16	H14
	SMI0CS0_N	PK7	104	86	64	K12	J10
CAN unit A	CANARX	PF7	3	3	2	B1	B2
		PV5	80	64	-	T12	P9
	CANATX	PF6	2	2	1	B2	B3
		PV4	81	65	-	R12	N10
CAN unit B	CANBRX	PE1	59	51	38	R5	N5
		PU6	40	-	-	M4	-
	CANBTX	PE0	58	50	37	R4	N4
		PU7	41	-	-	M2	-

表 4.16 信号接続一覧: USB unit A、B

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
USB unit A	USB_ECLK	PB0	13	9	8	D1	C1
	USBA_DP	-	27	23	21	H1	F1
	USBA_DM	-	26	22	20	G1	E1
	USBA_SOF_TGL	PY4	22	18	16	J4	J4
	USBA_ID	PB3	10	6	5	E4	B1
	USBA_VBUSEN	PB2	11	7	6	F5	D4
	USBA_VBUS	-	24	20	18	F1	D1
USB unit B	USBB_DP	-	30	26	-	K1	H1
	USBB_DM	-	29	25	-	J1	G1
	USBB_SOF_TGL	PF5	1	1	-	B3	A2
		PM1	123	101	-	F15	E13
	USBB_ID	PU0	35	31	-	L2	J2
	USBB_VBUSEN	PU3	37	33	-	K4	K2
	USBB_VBUS	-	34	30	-	L1	J1

表 4.17 信号接続一覧: ETHM unit A

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
ETHM unit A	EMAPPSOUT0	PA2	19	15	13	H5	H5
		PE2	60	52	39	T5	P5
	EMAPPSOUT1	PA6	15	11	9	E1	F5
		PE3	61	53	40	T6	N6
	EMAMDC	PG7	94	78	56	M15	L13
		PK2	109	91	69	J13	F14
	EMAMDIO	PH0	93	77	55	N16	L11
		PK3	108	90	68	K13	G13
	EMACOL	PG3	132	108	75	B16	B14
	EMACRS	PG2	131	107	74	C15	C13
	EMARXDV	PG0	129	105	72	D15	D13
	EMARXER	PG1	130	106	73	C16	C14
	EMATXEN	PK0	111	93	71	H12	H10
	EMARXCLK	PL1	102	84	62	K16	J14
	EMATXCLK	PK4	107	89	67	J15	G14
		PT4	116	98	-	F13	E11
	EMARXD0	PL2	101	83	61	L15	J13
		PV0	115	97	-	F12	F10
	EMARXD1	PL3	100	82	60	L16	K14
		PV1	114	96	-	G13	F11
	EMARXD2	PG4	97	81	59	L12	K13
		PV2	113	95	-	G12	G11
	EMARXD3	PG5	96	80	58	M13	K11
		PV3	112	94	-	H13	G10
	EMATXD0	PL0	103	85	63	L13	J11
		PM3	121	99	-	E13	F13
	EMATXD1	PK7	104	86	64	K12	J10
		PM2	122	100	-	F16	E14
	EMATXD2	PK6	105	87	65	J16	H14
		PM1	123	101	-	F15	E13
	EMATXD3	PK5	106	88	66	K15	H13
		PM0	124	102	-	E16	D14
	EMA_R_CRSDV	PG0	129	105	72	D15	D13
	EMA_R_TXEN	PK0	111	93	71	H12	H10
	EMA_R_REFCLK	PL1	102	84	62	K16	J14
	EMA_R_RXD0	PL2	101	83	61	L15	J13
PV0		115	97	-	F12	F10	
EMA_R_RXD1	PL3	100	82	60	L16	K14	
	PV1	114	96	-	G13	F11	
EMA_R_TXD0	PL0	103	85	63	L13	J11	
EMA_R_TXD1	PK7	104	86	64	K12	J10	

表 4.18 信号接続一覧: T32A ch 0、1

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
T32A ch 0	T32A00INA0	PA0	21	17	15	J5	J5
		PK0	111	93	71	H12	H10
	T32A00INA1	PA3	18	14	12	G4	G4
	T32A00OUTA	PA1	20	16	14	H4	H4
		PW1	76	-	-	N11	-
	T32A00INB0	PA3	18	14	12	G4	G4
		PK1	110	92	70	J12	H11
	T32A00INB1	PA0	21	17	15	J5	J5
	T32A00OUTB	PA2	19	15	13	H5	H5
		PW0	77	-	-	M11	-
	T32A00INC0	PA0	21	17	15	J5	J5
		PK0	111	93	71	H12	H10
	T32A00INC1	PA3	18	14	12	G4	G4
		PK1	110	92	70	J12	H11
T32A00OUTC	PA1	20	16	14	H4	H4	
	PW1	76	-	-	N11	-	
T32A ch 1	T32A01INA0	PA4	17	13	11	G5	G5
		PK6	105	87	65	J16	H14
	T32A01INA1	PA7	14	10	-	E2	E4
	T32A01OUTA	PA5	16	12	10	F4	F4
		PW2	75	-	-	M10	-
	T32A01INB0	PA7	14	10	-	E2	E4
		PK7	104	86	64	K12	J10
	T32A01INB1	PA4	17	13	11	G5	G5
	T32A01OUTB	PA6	15	11	9	E1	F5
		PW3	74	-	-	N10	-
	T32A01INC0	PA4	17	13	11	G5	G5
		PK6	105	87	65	J16	H14
	T32A01INC1	PA7	14	10	-	E2	E4
		PK7	104	86	64	K12	J10
T32A01OUTC	PA5	16	12	10	F4	F4	
	PW2	75	-	-	M10	-	

表 4.19 信号接続一覧: T32A ch 2、3

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
T32A ch 2	T32A02INA0	PB0	13	9	8	D1	C1
		PL0	103	85	63	L13	J11
	T32A02INA1	PB1	12	8	7	D2	C2
	T32A02OUTA	PB2	11	7	6	F5	D4
		PG5	96	80	58	M13	K11
	T32A02INB0	PB1	12	8	7	D2	C2
		PL3	100	82	60	L16	K14
	T32A02INB1	PB0	13	9	8	D1	C1
	T32A02OUTB	PB3	10	6	5	E4	B1
		PG4	97	81	59	L12	K13
	T32A02INC0	PB0	13	9	8	D1	C1
		PL0	103	85	63	L13	J11
	T32A02INC1	PB1	12	8	7	D2	C2
		PL3	100	82	60	L16	K14
T32A02OUTC	PB2	11	7	6	F5	D4	
	PG5	96	80	58	M13	K11	
T32A ch 3	T32A03INA0	PJ4	69	-	-	T9	-
	T32A03OUTA	PT3	23	19	17	F2	D2
	T32A03INB0	PJ5	68	-	-	R9	-
	T32A03OUTB	PT5	73	61	-	R10	K9
	T32A03INC0	PJ4	69	-	-	T9	-
	T32A03INC1	PJ5	68	-	-	R9	-
	T32A03OUTC	PT3	23	19	17	F2	D2

表 4.20 信号接続一覧: T32A ch 4、5

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
T32A ch 4	T32A04INA0	PD0	48	40	29	N5	L4
		PP0	141	117	84	D12	D11
	T32A04INA1	PD1	49	41	30	M6	L5
		PP1	142	118	85	D11	D10
	T32A04OUTA	PD2	50	42	31	N6	K6
		PV5	80	64	-	T12	P9
	T32A04INB0	PD1	49	41	30	M6	L5
		PP1	142	118	85	D11	D10
	T32A04INB1	PD0	48	40	29	N5	L4
		PP0	141	117	84	D12	D11
	T32A04OUTB	PD3	51	43	32	M7	L6
		PV4	81	65	-	R12	N10
	T32A04INC0	PD0	48	40	29	N5	L4
		PP0	141	117	84	D12	D11
	T32A04INC1	PD1	49	41	30	M6	L5
		PP1	142	118	85	D11	D10
	T32A04OUTC	PD2	50	42	31	N6	K6
		PV5	80	64	-	T12	P9
T32A ch 5	T32A05INA0	PD6	54	46	35	N8	K8
		PP2	143	119	86	B11	B9
	T32A05INA1	PD7	55	47	36	M9	L8
		PP3	144	120	87	A11	A9
	T32A05OUTA	PD4	52	44	33	N7	L7
		PV6	79	63	-	T11	N9
	T32A05INB0	PD7	55	47	36	M9	L8
		PP3	144	120	87	A11	A9
	T32A05INB1	PD6	54	46	35	N8	K8
		PP2	143	119	86	B11	B9
	T32A05OUTB	PD5	53	45	34	M8	K7
		PV7	78	62	-	R11	L9
	T32A05INC0	PD6	54	46	35	N8	K8
		PP2	143	119	86	B11	B9
	T32A05INC1	PD7	55	47	36	M9	L8
		PP3	144	120	87	A11	A9
	T32A05OUTC	PD4	52	44	33	N7	L7
		PV6	79	63	-	T11	N9

表 4.21 信号接続一覧: T32A ch 6、7

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
T32A ch 6	T32A06INA0	PE2	60	52	39	T5	P5
		PP4	145	121	88	E11	D9
	T32A06INA1	PE0	58	50	37	R4	N4
		PP5	146	122	89	D10	E9
	T32A06OUTA	PE1	59	51	38	R5	N5
		PM5	84	68	-	T14	P11
	T32A06INB0	PE3	61	53	40	T6	N6
		PP5	146	122	89	D10	E9
	T32A06INB1	PE0	58	50	37	R4	N4
		PP4	145	121	88	E11	D9
	T32A06OUTB	PE0	58	50	37	R4	N4
		PM4	85	69	-	N12	L10
	T32A06INC0	PE2	60	52	39	T5	P5
		PP4	145	121	88	E11	D9
	T32A06INC1	PE3	61	53	40	T6	N6
		PP5	146	122	89	D10	E9
	T32A06OUTC	PE1	59	51	38	R5	N5
		PM5	84	68	-	T14	P11
T32A ch 7	T32A07INA0	PE4	62	54	41	R6	P6
		PP6	147	123	90	B10	B8
	T32A07INA1	PE7	65	57	44	T8	N8
		PP7	148	124	91	A10	A8
	T32A07OUTA	PE6	64	56	43	T7	N7
		PM6	83	67	-	R13	N11
	T32A07INB0	PE5	63	55	42	R7	P7
		PP7	148	124	91	A10	A8
	T32A07INB1	PE7	65	57	44	T8	N8
		PP6	147	123	90	B10	B8
	T32A07OUTB	PE7	65	57	44	T8	N8
		PM7	82	66	-	T13	P10
	T32A07INC0	PE4	62	54	41	R6	P6
		PP6	147	123	90	B10	B8
	T32A07INC1	PE5	63	55	42	R7	P7
		PP7	148	124	91	A10	A8
	T32A07OUTC	PE6	64	56	43	T7	N7
		PM6	83	67	-	R13	N11

表 4.22 信号接続一覧: T32A ch 8、9

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
T32A ch 8	T32A08INA0	PR0	149	125	-	E10	D8
	T32A08OUTA	PL4	126	-	-	D16	-
	T32A08INB0	PR1	150	126	-	D9	E8
	T32A08OUTB	PL5	125	-	-	E15	-
	T32A08INC0	PR0	149	125	-	E10	D8
	T32A08INC1	PR1	150	126	-	D9	E8
	T32A08OUTC	PL4	126	-	-	D16	-
T32A ch 9	T32A09INA0	PR2	151	127	-	B9	B7
		PV0	115	97	-	F12	F10
	T32A09OUTA	PL6	164	-	-	E7	-
		PV2	113	95	-	G12	G11
	T32A09INB0	PR3	152	128	-	A9	A7
		PV1	114	96	-	G13	F11
	T32A09OUTB	PL7	163	-	-	E8	-
		PV3	112	94	-	H13	G10
	T32A09INC0	PR2	151	127	-	B9	B7
		PV0	115	97	-	F12	F10
	T32A09INC1	PR3	152	128	-	A9	A7
		PV1	114	96	-	G13	F11
	T32A09OUTC	PL6	164	-	-	E7	-
		PV2	113	95	-	G12	G11

表 4.23 信号接続一覧: T32A ch 10、11

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
T32A ch 10	T32A10INA0	PR4	153	129	-	A8	D7
		PW4	120	-	-	G15	-
	T32A10INA1	PW7	117	-	-	H16	-
	T32A10OUTA	PC4	7	-	-	C1	-
		PW5	119	-	-	G16	-
	T32A10INB0	PR5	154	130	-	B8	E7
	T32A10OUTB	PC5	6	-	-	C2	-
		PW4	120	-	-	G15	-
	T32A10INC0	PR4	153	129	-	A8	D7
	T32A10INC1	PR5	154	130	-	B8	E7
T32A10OUTC	PC4	7	-	-	C1	-	
	PW5	119	-	-	G16	-	
T32A ch 11	T32A11INA0	PR6	155	131	-	E9	E6
		PW7	117	-	-	H16	-
	T32A11INA1	PW4	120	-	-	G15	-
	T32A11OUTA	PM2	122	100	-	F16	E14
		PW6	118	-	-	H15	-
	T32A11INB0	PR7	156	132	-	D8	D6
	T32A11OUTB	PM3	121	99	-	E13	F13
		PW7	117	-	-	H16	-
	T32A11INC0	PR6	155	131	-	E9	E6
	T32A11INC1	PR7	156	132	-	D8	D6
T32A11OUTC	PM2	122	100	-	F16	E14	
	PW6	118	-	-	H15	-	

表 4.24 信号接続一覧: T32A ch 12、13

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
T32A ch 12	T32A12INA0	PU2	36	32	-	K5	K4
	T32A12OUTA	PU0	35	31	-	L2	J2
	T32A12INB0	PU3	37	33	-	K4	K2
	T32A12INC0	PU2	36	32	-	K5	K4
	T32A12INC1	PU3	37	33	-	K4	K2
	T32A12OUTC	PU0	35	31	-	L2	J2
T32A ch 13	T32A13INA0	PU5	39	-	-	L4	-
	T32A13OUTA	PU6	40	-	-	M4	-
	T32A13INB0	PU4	38	-	-	L5	-
	T32A13OUTB	PU7	41	-	-	M2	-
	T32A13INC0	PU5	39	-	-	L4	-
	T32A13INC1	PU4	38	-	-	L5	-
	T32A13OUTC	PU6	40	-	-	M4	-

表 4.25 信号接続一覧: EBIF(1)

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
EBIF	EA00	PA0	21	17	15	J5	J5
	EA01	PA1	20	16	14	H4	H4
	EA02	PA2	19	15	13	H5	H5
	EA03	PA3	18	14	12	G4	G4
	EA04	PA4	17	13	11	G5	G5
	EA05	PA5	16	12	10	F4	F4
	EA06	PA6	15	11	9	E1	F5
	EA07	PA7	14	10	-	E2	E4
	EA08	PB0	13	9	8	D1	C1
		PE7	65	57	44	T8	N8
	EA09	PB1	12	8	7	D2	C2
		PE6	64	56	43	T7	N7
	EA10	PB2	11	7	6	F5	D4
		PE5	63	55	42	R7	P7
	EA11	PB3	10	6	5	E4	B1
		PE4	62	54	41	R6	P6
	EA12	PE3	61	53	40	T6	N6
	EA13	PE2	60	52	39	T5	P5
	EA14	PE1	59	51	38	R5	N5
	EA15	PE0	58	50	37	R4	N4
	EA16	PE7	65	57	44	T8	N8
	EA17	PE6	64	56	43	T7	N7
	EA18	PE5	63	55	42	R7	P7
	EA19	PE4	62	54	41	R6	P6
	EA20	PC4	7	-	-	C1	-
		PE3	61	53	40	T6	N6
	EA21	PC5	6	-	-	C2	-
		PE2	60	52	39	T5	P5
EA22	PC6	5	-	-	E5	-	
	PE1	59	51	38	R5	N5	
EA23	PC7	4	-	-	D4	-	
	PE0	58	50	37	R4	N4	

表 4.26 信号接続一覧: EBIF(2)/NBDIF

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
EBIF	ED00/EAD00	PD0	48	40	29	N5	L4
	ED01/EAD01	PD1	49	41	30	M6	L5
	ED02/EAD02	PD2	50	42	31	N6	K6
	ED03/EAD03	PD3	51	43	32	M7	L6
	ED04/EAD04	PD4	52	44	33	N7	L7
	ED05/EAD05	PD5	53	45	34	M8	K7
	ED06/EAD06	PD6	54	46	35	N8	K8
	ED07/EAD07	PD7	55	47	36	M9	L8
	ED08/EAD08	PE0	58	50	37	R4	N4
	ED09/EAD09	PE1	59	51	38	R5	N5
	ED10/EAD10	PE2	60	52	39	T5	P5
	ED11/EAD11	PE3	61	53	40	T6	N6
	ED12/EAD12	PE4	62	54	41	R6	P6
	ED13/EAD13	PE5	63	55	42	R7	P7
	ED14/EAD14	PE6	64	56	43	T7	N7
	ED15/EAD15	PE7	65	57	44	T8	N8
	ERD_N	PF0	172	140	96	D5	E5
	EWR_N	PF1	173	141	97	A4	D5
	ECS0_N	PK2	109	91	69	J13	F14
	ECS1_N	PK3	108	90	68	K13	G13
	ECS2_N	PF4	176	144	100	A2	A3
	ECS3_N	PF5	1	1	-	B3	A2
	EBELL_N	PF6	2	2	1	B2	B3
	EBELH_N	PF7	3	3	2	B1	B2
	EALE	PG0	129	105	72	D15	D13
EWAIT_N	PG1	130	106	73	C16	C14	
EEXBCLK	PY4	22	18	16	J4	J4	
NBDIF	NBDCLK	PG6	95	79	57	M16	L14
	NBDDATA0	PG7	94	78	56	M15	L13
	NBDDATA1	PH0	93	77	55	N16	L11
	NBDDATA2	PH1	92	76	54	N15	M13
	NBDDATA3	PH2	91	75	53	P16	M14
	NBDSYNC	PH3	90	74	52	P15	N13

表 4.27 信号接続一覧: ADC unit A/DAC ch 0、1/TRGSEL

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
ADC unit A	AINA00	PN0	133	109	76	B15	B13
	AINA01	PN1	134	110	77	A15	A13
	AINA02	PN2	135	111	78	B14	B12
	AINA03	PN3	136	112	79	A14	A12
	AINA04	PN4	137	113	80	B13	B11
	AINA05	PN5	138	114	81	A13	A11
	AINA06	PN6	139	115	82	B12	B10
	AINA07	PN7	140	116	83	A12	A10
	AINA08	PP0	141	117	84	D12	D11
	AINA09	PP1	142	118	85	D11	D10
	AINA10	PP2	143	119	86	B11	B9
	AINA11	PP3	144	120	87	A11	A9
	AINA12	PP4	145	121	88	E11	D9
	AINA13	PP5	146	122	89	D10	E9
	AINA14	PP6	147	123	90	B10	B8
	AINA15	PP7	148	124	91	A10	A8
	AINA16	PR0	149	125	-	E10	D8
	AINA17	PR1	150	126	-	D9	E8
	AINA18	PR2	151	127	-	B9	B7
	AINA19	PR3	152	128	-	A9	A7
	AINA20	PR4	153	129	-	A8	D7
	AINA21	PR5	154	130	-	B8	E7
	AINA22	PR6	155	131	-	E9	E6
	AINA23	PR7	156	132	-	D8	D6
DAC ch 0、1	DAC0	PT0	159	135	94	A6	A5
	DAC1	PT1	160	136	95	A5	A4
TRGSEL	TRGIN0	PG3	132	108	75	B16	B14
	TRGIN1	PL7	163	-	-	E8	-
	TRGIN2	PT3	23	19	17	F2	D2

表 4.28 信号接続一覧: A-PMD ch 0/CEC ch 0/RTC/ RMC ch 0,1/  
HDMAC unit A、B/JTAG/SW/TRACE

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
A-PMD ch 0	EMG0	PD6	54	46	35	N8	K8
		PV6	79	63	-	T11	N9
	OVV0	PD7	55	47	36	M9	L8
		PV7	78	62	-	R11	L9
	UO0	PD0	48	40	29	N5	L4
		PV0	115	97	-	F12	F10
	VO0	PD2	50	42	31	N6	K6
		PV2	113	95	-	G12	G11
	WO0	PD4	52	44	33	N7	L7
		PV4	81	65	-	R12	N10
	XO0	PD1	49	41	30	M6	L5
		PV1	114	96	-	G13	F11
	YO0	PD3	51	43	32	M7	L6
		PV3	112	94	-	H13	G10
ZO0	PD5	53	45	34	M8	K7	
	PV5	80	64	-	T12	P9	
CEC ch 0	CEC0	PT2	171	139	-	E6	B6
RTC	ALARM_N	PG2	131	107	74	C15	C13
	RTCOUT	PT3	23	19	17	F2	D2
RMC ch 0、1	RXIN0	PT3	23	19	17	F2	D2
	RXIN1	PT4	116	98	-	F13	E11
HDMC unit A、B	HDMAREQA	PB1	12	8	7	D2	C2
	HDMAREQB	PK1	110	92	70	J12	H11
JTAG	TMS	PH4	89	73	51	R16	N14
	TCK	PH5	88	72	50	T15	P13
	TDO	PH6	87	71	49	R15	P12
	TDI	PH3	90	74	52	P15	N13
	TRST_N	PH7	86	70	48	R14	N12
SW	SWDIO	PH4	89	73	51	R16	N14
	SWCLK	PH5	88	72	50	T15	P13
	SWV	PH6	87	71	49	R15	P12
TRACE	TRACECLK	PG6	95	79	57	M16	L14
	TRACEDATA0	PG7	94	78	56	M15	L13
	TRACEDATA1	PH0	93	77	55	N16	L11
	TRACEDATA2	PH1	92	76	54	N15	M13
	TRACEDATA3	PH2	91	75	53	P16	M14

表 4.29 信号接続一覧: INT

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
INT	INT00a	PK7	104	86	64	K12	J10
	INT00b	PT3	23	19	17	F2	D2
	INT01a	PL0	103	85	63	L13	J11
	INT01b	PT4	116	98	-	F13	E11
	INT02a	PA0	21	17	15	J5	J5
	INT02b	PT5	73	61	-	R10	K9
	INT03a	PA7	14	10	-	E2	E4
	INT03b	PL6	164	-	-	E7	-
	INT04a	PB0	13	9	8	D1	C1
	INT04b	PF0	172	140	96	D5	E5
	INT05a	PB1	12	8	7	D2	C2
	INT05b	PF7	3	3	2	B1	B2
	INT06b	PU2	36	32	-	K5	K4
	INT07b	PU3	37	33	-	K4	K2
	INT08a	PG0	129	105	72	D15	D13
	INT08b	PU4	38	-	-	L5	-
	INT09a	PG1	130	106	73	C16	C14
	INT09b	PU5	39	-	-	L4	-
	INT10a	PK0	111	93	71	H12	H10
	INT10b	PP6	147	123	90	B10	B8
	INT11a	PK1	110	92	70	J12	H11
	INT11b	PP7	148	124	91	A10	A8
	INT12b	PL4	126	-	-	D16	-
	INT13b	PL5	125	-	-	E15	-
	INT14a	PC6	5	-	-	E5	-
	INT14b	PM3	121	99	-	E13	F13
	INT15a	PC7	4	-	-	D4	-
	INT15b	PM4	85	69	-	N12	L10

表 4.30 信号接続一覧: 制御/電源

機能	兼用機能端子名	ポート名	M4NR (LQFP176)	M4NQ (LQFP144)	M4NN (LQFP100)	M4NR (BGA177)	M4NQ (BGA145)
Control	X1	PY0	45	37	26	T2	P2
	X2	PY1	46	38	27	T3	P3
	XT1	PY2	44	36	25	P1	M1
	XT2	PY3	43	35	24	N1	L1
	BOOT_N	PY4	22	18	16	J4	J4
	EHCLKIN	PY0	45	37	26	T2	P2
	ELCLKIN	PY2	44	36	25	P1	M1
	RESET_N		42	34	23	R1	N1
	MODE		47	39	28	T1	P1
	BSC		-	-	-	T16	P14
Power	DVDD3A		8	4	3	A1	A1
	DVDD3B		32	28	-	R2	N2
	DVDD3C		56	48	-	R3	N3
	DVDD3D		71	59	46	M12	K10
	DVDD3E		98	-	-	N13	-
	DVDD3F		127	103	-	T4	P4
	DVDD3G		161	137	-	M5	K5
	DVDD3H		169	-	-	N4	-
	DVDD3J		31	27	22	K2	H2
	DVSSA		9	5	4	M1	K1
	DVSSB		33	29	-	N2	L2
	DVSSC		57	49	-	P2	M2
	DVSSD		72	60	47	E12	E10
	DV SSE		99	-	-	D13	-
	DVSSF		128	104	-	A16	A14
	DVSSG		162	138	-	F6	E2
	DVSSH		170	-	-	G2	-
	DVSSJ		25	21	19	H2	F2
	DVSSK		28	24	-	J2	G2
	REGOUT1		70	58	45	T10	P8
AVDD3		157	133	92	A7	A6	
AVSS		158	134	93	B7	F6	

### 4.3. ポート

表中の記号の意味は下記のとおりです。

- **Input/Output:** ポートの入出力  
Input: 入力  
Output: 出力  
I/O: 入出力
- **PU/PD:** プログラマブルプルアップ/プルダウン対応  
PU: プログラマブルプルアップ選択可能  
PD: プログラマブルプルダウン選択可能
- **OD:** プログラマブルオープンドレイン出力対応  
YES: 対応  
NO: 非対応
- **5VT/3VT:** トレラント対応  
5VT: 5V トレラント  
3VT: 3V トレラント  
N/A: 非対応
- **SMT/CMOS:** 入力ゲート  
SMT: シュミット入力  
CMOS: CMOS 入力
- **リセット中の状態:** リセット期間中の端子状態です  
Hi-Z: ハイインピーダンス  
PU: プルアップ  
PD: プルダウン
- **リセット後の状態:** リセット解除直後の端子状態です  
Hi-Z: ハイインピーダンス  
PU: プルアップ  
PD: プルダウン

## 4.3.1. ポート仕様一覧

表 4.31 ポートA、B、C、Dのポート名、仕様

ポート名	Input/Output	PU/PD	OD	5VT/3VT	SMT/CMOS	リセット中の状態	リセット後の状態
PA0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PA1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PA2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PA3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PA4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PA5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PA6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PA7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PB0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PB1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PB2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PB3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PC4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PC5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PC6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PC7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PD0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PD1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PD2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PD3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PD4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PD5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PD6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PD7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z

表 4.32 ポートE、F、G、Hのポート名、仕様

ポート名	Input/Output	PU/PD	OD	5VT/3VT	SMT/ CMOS	リセット中 の状態	リセット後 の状態
PE0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PE1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PE2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PE3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PE4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PE5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PE6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PE7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PF0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PF1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PF2	I/O	PU/PD	YES	5VT	SMT	Hi-Z	Hi-Z
PF3	I/O	PU/PD	YES	5VT	SMT	Hi-Z	Hi-Z
PF4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PF5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PF6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PF7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PG0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PG1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PG2	I/O	PU/PD	YES	5VT	SMT	Hi-Z	Hi-Z
PG3	I/O	PU/PD	YES	5VT	SMT	Hi-Z	Hi-Z
PG4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PG5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PG6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PG7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PH0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PH1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PH2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PH3	I/O	PU/PD	YES	N/A	SMT	PU	PU
PH4	I/O	PU/PD	YES	N/A	SMT	PU	PU
PH5	I/O	PU/PD	YES	N/A	SMT	PD	PD
PH6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PH7	I/O	PU/PD	YES	N/A	SMT	PU	PU

表 4.33 ポートJ、K、L、Mのポート名、仕様

ポート名	Input/Output	PU/PD	OD	5VT/3VT	SMT/ CMOS	リセット中 の状態	リセット後 の状態
PJ0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PJ1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PJ2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PJ3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PJ4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PJ5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PJ6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PJ7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PK0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PK1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PK2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PK3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PK4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PK5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PK6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PK7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PL0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PL1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PL2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PL3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PL4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PL5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PL6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PL7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PM0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PM1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PM2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PM3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PM4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PM5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PM6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PM7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z

表 4.34 ポートN、P、R、Tのポート名、仕様

ポート名	Input/Output	PU/PD	OD	5VT/3VT	SMT/ CMOS	リセット中 の状態	リセット後 の状態
PN0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PN1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PN2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PN3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PN4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PN5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PN6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PN7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PP0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PP1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PP2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PP3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PP4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PP5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PP6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PP7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PR0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PR1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PR2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PR3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PR4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PR5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PR6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PR7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PT0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PT1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PT2	I/O	PU/PD	YES	3VT	SMT	Hi-Z	Hi-Z
PT3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PT4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PT5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z

表 4.35 ポートU、V、W、Yのポート名、仕様

ポート名	Input/Output	PU/PD	OD	5VT/3VT	SMT/ CMOS	リセット中 の状態	リセット後 の状態
PU0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PU2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PU3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PU4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PU5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PU6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PU7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PV0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PV1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PV2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PV3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PV4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PV5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PV6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PV7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PW0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PW1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PW2	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PW3	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PW4	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PW5	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PW6	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PW7	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
PY0	Input	PU/PD	N/A	N/A	SMT	Hi-Z	Hi-Z
PY1	Input	PU/PD	N/A	N/A	SMT	Hi-Z	Hi-Z
PY2	Input	PU/PD	N/A	N/A	SMT	Hi-Z	Hi-Z
PY3	Input	PU/PD	N/A	N/A	SMT	Hi-Z	Hi-Z
PY4	Output	PU/PD	YES	N/A	SMT	Hi-Z(注)	Hi-Z

注) BOOT\_N 端子と兼用です。リセット端子(RESET\_N)、POR によるリセット期間中は[PYPUP]は許可状態("1")で、BOOT\_N 信号が入力可能となります。RESET\_N 端子=1 の時に POR 以外の内部リセットがかかった場合は Hi-Z です。

## 5. 機能説明・動作説明

搭載機能の詳細はリファレンスマニュアルを参照してください。

### 5.1. リファレンスマニュアル

TPPM4N グループ(1)製品の搭載機能詳細は下表のリファレンスマニュアルを参照してください。

表 5.1 TPM4Nグループ(1)リファレンスマニュアル一覧

リファレンスマニュアル	IP 記号	分類
入出力ポート(TPM4N グループ(1))	PORT-M4N(1)	システム
例外(TPM4N グループ(1))	EXCEPT-M4N(1)	システム
クロック制御と動作モード(TPM4N グループ(1))	CG-M4N(1)-C	システム
製品個別情報(TPM4N グループ(1))	PINFO-M4N(1)	システム
フラッシュメモリー(コードフラッシュ:2.0MB/1.5MB/1.0MB/512KB、データフラッシュ:32KB、USB シングルブート対応)	FLASH20MUD32-D	周辺機能
トリミング回路	TRM-B	周辺機能
周波数検知回路	OFD-A	周辺機能
電圧検出回路	LVD-E	周辺機能
デジタルノイズフィルター回路	DNF-A	周辺機能
デバッグインターフェース	DEBUG-A	周辺機能
ノンブレイクデバッグインターフェース	NBDIF-A	周辺機能
インターバルセンサー検知回路	ISD-A	周辺機能
I <sup>2</sup> S インターフェース	I2S-A	周辺機能
FIR 計算回路	FIR-A	周辺機能
多機能 DMA コントローラー	MDMAC-B	周辺機能
高速 DMA コントローラー	HDMAC-A	周辺機能
外部バスインターフェース	EBIF-A	周辺機能
シリアルメモリーインターフェース	SMIF-C	周辺機能
非同期シリアル通信回路	UART-C	周辺機能
高精度非同期シリアル通信回路	FUART-B	周辺機能
シリアルペリフェラルインターフェース	TSPI-E	周辺機能
同期シリアルインターフェース	TSSI-A	周辺機能
I <sup>2</sup> C インターフェース	I2C-B	周辺機能
I <sup>2</sup> C インターフェースバージョン A	EI2C-A	周辺機能
CAN コントローラー	CAN-B	周辺機能
ユニバーサルシリアルバス	USB-A	周辺機能
イーサネットコントローラー	ETHM-A	周辺機能
CEC 制御回路	CEC-A	周辺機能
12ビットアナログデジタルコンバーター	ADC-H	周辺機能
8ビットデジタルアナログコンバーター	DAC-B	周辺機能
アドバンスプログラムブルモーター制御回路	A-PMD-C	周辺機能
32ビットタイマーイベントカウンター	T32A-B	周辺機能
ロングタームタイマー	LTTMR-A	周辺機能
リアルタイムクロック	RTC-A	周辺機能
クロック選択式ウォッチドッグタイマー	SIWDT-A	周辺機能
リモコン受信回路	RMC-B	周辺機能
パウンダリースキャン	BSC-A	周辺機能

## 5.2. プロセッサコア

TMPM4N グループ(1)には、高性能 32 ビットプロセッサコア(Arm 社 Cortex-M4(FPU 機能搭載)が内蔵されています。

プロセッサコアの動作については、Arm 社からリリースされている「ARM Cortex-M4 プロセッサテクニカルリファレンスマニュアル」を参照してください。この章では、製品固有の情報について説明します。

### 5.2.1. コアに関する情報

TMPM4N グループ(1)で使用している Cortex-M4(FPU 機能搭載)コアのバージョンは以下のとおりです。CPU コア部、アーキテクチャーなどの詳細は、Arm 社のホームページよりドキュメントを参照してください。

表 5.2 コアバージョン

グループ名	コアバージョン
TMPM4N グループ(1)	r0p1

### 5.2.2. 構成可能なオプション

Cortex-M4(FPU 機能搭載)コアは、一部のブロックについて実装するかどうかを選択することができます。TMPM4N グループ(1)での構成は以下のとおりです。

表 5.3 構成可能なオプションと実装

構成可能なオプション	実装
FWB	リテラルコンパレーター: 2 本 命令コンパレーター: 6 本
DWT	コンパレーター: 4 本
ITM	あり
MPU	あり
ETM	あり
AHB-AP	あり
AHBトレースマクロ セルインターフェース	なし
TPIU	あり
WIC	なし
デバッグポート	JTAG/シリアルワイヤ
ビットバンド	あり
AHB の継続的な制御	なし

### 5.3. クロック制御回路(CG)

CG は、クロックギアやプリスケラークロックの選択、発振器のウォーミングアップなどを設定する機能です。

動作モードとして NORMAL モードと低消費電力モードがあり、使用方法に応じてモード遷移を行うことで消費電力を抑えることができます。

また、システムクロックは高速で動作する「高速システムクロック」と、高速システムクロックを分周して動作する「中速システムクロック」があります。

クロック制御回路の概要は、下記のとおりです。

- 内部高速発振器 1: 10MHz
- 内部高速発振器 2: 10MHz
- 外部高速発振器と内部高速発振器が選択可能
- PLL(通倍回路): 高速発振器の周波数に合わせて倍率を変更して 200MHz 出力可能
- クロックギア:  
高速クロックを 1/1、1/2、1/4、1/8、1/16 分周し、システムクロック (fsys)として選択可能。
- 低消費電力モード:  
IDLE: CPU が停止します。周辺機能は動作可能です。  
STOP1: 幾つかの周辺回路を除いて、内蔵高速発振器も含めて全ての内部回路が停止するモードです。  
低周波クロックは対応する設定により、RTC、RMC、CEC、ISD へ供給することができます。LTTMR は IHOSC2 を許可にすることで動作可能になります。  
STOP2: システムクロックが停止し、内部回路の電源を遮断します。設定によって、低周波クロック(RTC、RMC、CEC、ISD へ供給)は動作可能です。LTTMR は IHOSC2 を許可にすることで動作可能になります。

### 5.4. フラッシュメモリー(コードフラッシュ、データフラッシュ)

コードフラッシュは命令コードを格納し、CPU がリードして実行します。

コードフラッシュ、データフラッシュはデータを格納し、電源が遮断されてもデータが消えません。

コードフラッシュで命令を実行しながら、データフラッシュを書き換えることが可能なデュアルモードを搭載しています。データフラッシュへのデータ保存時にもコードフラッシュ上でアプリプログラムの実行を継続することができます。

また、ブロック単位で書き込み/消去を禁止するプロテクト機能、第三者によるプログラムコードの読み出しを禁止するセキュリティー機能などを搭載しています。

## 5.5. 発振器

- 外部高速発振器(EHOSC): 外部にクリスタル発振子またはセラミック発振子を接続して、システムクロックの源発振に使用します。
- 外部低速発振器(ELOSC): 外部に 32.768kHz のクリスタル発振子を接続して、時計用クロックや低消費動作時の源発振に使用します。
- 内蔵高速発振器 1(IHOSC1): 10MHz の発振器です。システムクロックの源発振に使用します。
- 内蔵高速発振器 2(IHOSC2): 10MHz の発振器です。OFD、SIWDT、LTTMR のカウントクロックの源発振に使用します。

TMPM4N グループ(1)の搭載発振器は下表のようになります。

表 5.4 搭載発振器

	M4NR	M4NQ	M4NN
EHOSC	○	○	○
ELOSC	○	○	○
IHOSC1	○	○	○
IHOSC2	○	○	○

注) ○: 搭載、-: 非搭載

## 5.6. トリミング回路(TRM)

内蔵高速発振器 1(IHOSC1)の発振周波数を調整する回路です。  
TMPM4N グループ(1)のトリミング回路は下表のように搭載しています。

表 5.5 TRM搭載一覧

	M4NR	M4NQ	M4NN
TRM	○	○	○

注) ○: 搭載、-: 非搭載

## 5.7. 周波数検知回路(OFD)

周波数検知回路(OFD)はクロックの異常を検知するための機能です。計測対象として外部高速発振クロック( $f_{EHOSC}$ )または高速クロック( $f_c$ )のどちらかを選択できます。内蔵の基準クロック( $f_{IHOSC2}$ )を用いて、選択したクロックを計測し、設定範囲から外れると内部リセット信号を発生します。  
検出範囲として、検出する周波数の上限と下限を個別に設定することができます。

表 5.6 OFD搭載一覧

	M4NR	M4NQ	M4NN
OFD	○	○	○

注) ○: 搭載、-: 非搭載

## 5.8. 電圧検知回路(LVD)

電圧検知回路(LVD)は、電源電圧があらかじめ設定した電圧を下回るあるいは上回ったことを検知すると、割り込み要求または内部リセット信号を発生します。

設定電圧は7種類から選択することができます。LVDは電源投入時のリセット状態で許可されます。

表 5.7 LVD搭載一覧

	M4NR	M4NQ	M4NN
LVD	○	○	○

注) ○: 搭載、 -: 非搭載

## 5.9. デジタルノイズフィルター回路(DNF)

DNFは外部割り込み入力に搭載したデジタルノイズフィルター回路です。外部割り込み信号 INTx の High レベル/Low レベル入力ともにノイズを除去します。設定により、割り込み入力ごとに 0.07 ~ 4.48 $\mu$ s( $f_c=200$ MHz の時)幅のノイズを除去できます。

TMPM4N グループ(1)製品には、割り込み端子数が 14 ~ 28 本あります。

表 5.8 外部割り込み端子数(DNF搭載数)

	M4NR	M4NQ	M4NN
外部 割り込み端子	28	21	14

## 5.10. デバッグインターフェース(DEBUG)

デバッグツールと接続するためのデバッグインターフェースとして、シリアルワイヤデバッグポート (SWCLK、WDIO)と、JTAG デバッグポート(TDI、DO、MS、CK、RST\_N)の2種類あります。これらの端子をデバッグツールと接続してプログラム開発を行います。また、デバッグ作業を軽減するためにトレースクロック(TRACECLK)とデータ出力(TRACEDATA0~3)があります。

TMPM4N グループ(1)製品は、シリアルワイヤデバッグポート、JTAG デバッグポートおよびトレース出力をサポートしています。

表 5.9 DEBUG搭載一覧

	ポート	M4NR	M4NQ	M4NN
TMS/SWDIO	PH4	○	○	○
TCK/SWCLK	PH5	○	○	○
TDO/SWV	PH6	○	○	○
TDI	PH3	○	○	○
TRST_N	PH7	○	○	○
TRACECLK	PG6	○	○	○
TRACEDATA0	PG7	○	○	○
TRACEDATA1	PH0	○	○	○
TRACEDATA2	PH1	○	○	○
TRACEDATA3	PH2	○	○	○

注) ○: 搭載、-: 非搭載

## 5.11. ノンブレイクデバッグインターフェース(NBDIF)

NBDIF に対応するデバッグ用機器を接続することで、RAM モニターなどを実現します。

表 5.10 NBDIF搭載一覧

	M4NR	M4NQ	M4NN
NBDSYNC	○	○	○
NBDCLK	○	○	○
NBDDATA0	○	○	○
NBDDATA1	○	○	○
NBDDATA2	○	○	○
NBDDATA3	○	○	○

注) ○: 搭載、-: 非搭載

## 5.12. インターバルセンサー検知回路(ISD)

ISD は、センサー入力の値の変化(High レベル、Low レベル、High レベル→Low レベル、Low レベル→High レベル)に応じて割り込みを発生させることができる周辺機能です。また、入力信号検出割り込みで低消費電力モードの解除が可能です。

表 5.11 ISD搭載一覧

Unit	M4NR	M4NQ	M4NN
Unit A	○	○	○
Unit B	○	○	-
Unit C	○	-	-

注) ○: 搭載、 -: 非搭載

## 5.13. I<sup>2</sup>S インターフェース(I2S)

I2S は、音声データの送受信が可能な周辺機能です。音声データフォーマットは I<sup>2</sup>S ステレオ/LR ステレオ/PCM モノラルから選択可能で、サンプリング周波数はステレオで最大 192kHz、モノラルで最大 384kHz となります。

表 5.12 I2S搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○
Channel 1	○	○	○

注) ○: 搭載、 -: 非搭載

## 5.14. FIR 計算回路(FIR)

FIR 計算回路(FIR)は、I<sup>2</sup>S インターフェース(I2S)専用機能です。データバッファにデータがライトされるとあらかじめ設定されたフィルタ係数と積和演算処理を行います。FIR は I2S、MDMAC と連携して動作させることが可能です。

表 5.13 FIR搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○

注) ○: 搭載、 -: 非搭載

## 5.15. DMA コントローラー

### 5.15.1. 多機能 DMA コントローラー(MDMAC)

MDMAC は、周辺機能からメモリーへ、メモリーから周辺機能へ、あるいはメモリーからメモリーへデータを転送させることができる周辺機能です。転送回数はチェーン転送を使い無限に設定することができます。これらの動作は CPU 制御と別に行われるため、MDMAC を使用することで、CPU の負荷を著しく減らすことができます。

TMPM4N グループ(1)製品は、MDMA コントローラー(MDMAC)を 1 ユニット搭載しており、ユニット当たり最大 32 チャンネルの起動要因があります。チャンネル 0 ~ 31 の入力はトリガーセクター(TRGSEL)を経由し、TSPI、TSSI、UART、FUART、I2C/EI2C、I2S、FIR、T32A、ADC、A-PMD、トリガー選択(TRGSEL)を経由した外部トリガー入力を起動要因とすることができます。

表 5.14 MDMAC搭載一覧

Unit	M4NR	M4NQ	M4NN
Unit A	○	○	○

注)○: 搭載、-: 非搭載

### 5.15.2. 高速 DMA コントローラー(HDMAC)

HDMAC は、周辺機能からメモリーへ、メモリーから周辺機能へ、あるいはメモリーからメモリーへデータを転送させることができる周辺機能で、転送回数は最大 4095 回の高速な転送が可能です。これらの動作は CPU 制御と別に行われるため、HDMAC を使用することで、CPU の負荷を著しく減らすことができます。

TMPM4N グループ(1)製品は、HDMA コントローラー(HDMAC)を 2 ユニット搭載しており、SMIF、TSPI、外部トリガー入力を起動要因とすることができます。

表 5.15 HDMAC搭載一覧

Unit	M4NR	M4NQ	M4NN
Unit A	○	○	○
Unit B	○	○	○

注)○: 搭載、-: 非搭載

## 5.16. 外部バスインターフェース(EBIF)

EBIF は、外部にメモリーや I/O などを接続するための外部バスインターフェース機能です。

2つのモード(セパレートバスモード、マルチプレクスバスモード)に対応しており、最大 64MB(16MB × 4チャンネル)のアクセス空間をサポートしています。また、データバス幅はチャンネルごとに 8ビット、16ビットの幅で設定が可能です。

表 5.16 EBIF搭載一覧

	M4NR	M4NQ	M4NN
EBIF	○	○	○

注)○: 搭載、-: 非搭載

## 5.17. シリアルメモリーインターフェース(SMIF)

SMIFは、シリアルI/OまたはマルチI/O通信インターフェースデバイス具备了デバイス(SPIフラッシュメモリーなど)に接続するためのインターフェースです。1チャンネルあたり最大2つまでのシリアルメモリーを接続することが可能です。アクセス方法は、ダイレクトアクセスとインダイレクトアクセスをサポートしています。SMIFとSPIメモリーの通信は、STR-SPI(Standard SPIコンパチブル)、STR-Quad、STR-QPI、STR-Octal、STR-OPIについてリード/ライトをサポートしています。

表 5.17 SMIF搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○

注) ○: 搭載、 -: 非搭載

## 5.18. 非同期シリアル通信回路

### 5.18.1. 非同期シリアル通信回路(UART)

UARTは、非同期シリアル通信機能です。7、8、9ビットのデータ長、パリティ有無、STOPビット長を選択できます。MSBファスト/LSBファストの選択、データ極性の反転の他にTXD/RXDの端子入れ替えができます(ポート設定による)。FIFOバッファは、送信で8段、受信で8段を内蔵しています。また、CTS/RTSによる通信制御をサポートしています。

表 5.18 UART搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○
Channel 1	○	○	○
Channel 2	○	○	○
Channel 3	○	○	-
Channel 4	○	○	-
Channel 5	○	-	-

注 1) ○: 搭載、 -: 非搭載

注 2) 外部端子は製品によって異なります。「2 端子配置図」を参照してください。

### 5.18.2. 高精度非同期シリアル通信回路(FUART)

FUART は、非同期シリアル通信機能です。5、6、7、8 ビットのデータ長、パリティ有無、STOP ビット長を選択できます。FIFO バッファは、送信で 32 段、受信で 32 段を内蔵しています。また、CTS/RTS による通信制御や IrDA 1.0 機能および DMA をサポートしています。

表 5.19 FUART搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○
Channel 1	○	○	-

注 1) ○: 搭載、-: 非搭載

注 2) 外部端子は製品によって異なります。「2 端子配置図」を参照してください。

### 5.19. シリアルペリフェラルインターフェース(TSPI)

TSPI は通信時に CS(チップセレクト)信号を使用する SPI 方式と、CS 信号を使用しない SIO 方式の 2 つの通信方式に対応し、他のデバイスと高速なシリアル転送が可能な通信機能です。データ長は、7 ビット(パリティあり)から 32 ビット(パリティなし)まで 1 ビット単位で変更可能です。受信、送信とも 16 ビットの FIFO が 8 段あります。マスター、スレーブに対応します。また、フレームモード(フレーム長(8~32bit))か、セクターモード(2~4 セクターで、フレーム長(8~128bit))を構成が使用できます。

表 5.20 TSPI搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○
Channel 1	○	○	○
Channel 2	○	○	○
Channel 3	○	○	○
Channel 4	○	○	○
Channel 5	○	○	-
Channel 6	○	○	-
Channel 7	○	○	-
Channel 8	○	-	-

注 1) ○: 搭載、-: 非搭載

注 2) 外部端子は製品によって異なります。「2 端子配置図」を参照してください。

## 5.20. 同期シリアルインターフェース(TSSI)

同期シリアルインターフェース(TSSI)は、送信部と受信部を独立して同期シリアル通信が可能です。また、送信部と受信部が協調動作することで送受信(全二重通信)することも可能です。送信部および受信部にそれぞれ 32bit 4 段構成の FIFO を持っています。

表 5.21 TSSI搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○
Channel 1	○	-	-

注 1) ○: 搭載、-: 非搭載

注 2) 外部端子は製品によって異なります。「2. 端子配置図」を参照してください。

## 5.21. I<sup>2</sup>C インターフェース

下表に I<sup>2</sup>C インターフェースの搭載一覧を示します。

I<sup>2</sup>C インターフェース(I<sup>2</sup>C)と I<sup>2</sup>C インターフェースバージョン A(EI<sup>2</sup>C)は排他的に使用してください。

表 5.22 I<sup>2</sup>C/EI<sup>2</sup>C搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○
Channel 1	○	○	○
Channel 2	○	○	○
Channel 3	○	○	-
Channel 4	○	○	-

注) ○: 搭載、-: 非搭載

### 5.21.1. I<sup>2</sup>C インターフェース(I<sup>2</sup>C)

I<sup>2</sup>C は二線式双方向シリアル通信機能です。マスターとスレーブの関係で通信をしますが、同一バス上に複数のマスターが存在可能なマルチマスターをサポートしています。

また、通信スピードは標準モード(最大 100kHz)、ファストモード(最大 400kHz)に対応しています。スレーブアドレスは 7-bit アドレッシングフォーマットに対応しています。

### 5.21.2. I<sup>2</sup>C インターフェースバージョン A(EI<sup>2</sup>C)

EI<sup>2</sup>C は二線式双方向シリアル通信機能です。マスターとスレーブの関係で通信をしますが、同一バス上に複数のマスターが存在可能なマルチマスターをサポートしています。また、通信スピードは標準モード(最大 100kHz)、ファストモード(最大 400kHz)、ファストモードプラス(最大 1MHz)に対応しています。スレーブアドレスは 7bit および 10bit のアドレッシングフォーマットに対応しています。

## 5.22. CAN コントローラー(CAN)

CAN は、ホストコンピューターなしで相互に通信が可能なシステムです。CAN バージョン 2.0B アクティブに準拠しており、標準および拡張フォーマットに対応しています。32 メールボックス、最大転送レートは 1Mbps です。

表 5.23 CAN搭載一覧

Unit	M4NR	M4NQ	M4NN
Unit A	○	○	○
Unit B	○	○	○

注) ○: 搭載、 -: 非搭載

## 5.23. ユニバーサルシリアルバス(USB)

USB は、Universal Serial Bus Specification Rev2.0 規格に準拠したシリアル通信が可能です。また、OTG 機能をサポートしており On-The-Go Supplement Rev 2.0 Specification 規格に準拠しています。転送速度は、Full Speed に対応しています。

表 5.24 USB搭載一覧

Unit	M4NR	M4NQ	M4NN
Unit A	○	○	○
Unit B	○	○	-

注) ○: 搭載、 -: 非搭載

## 5.24. イーサネットコントローラー(ETHM)

イーサネットコントローラー(ETHM)により、IEEE 802.3-2008 規格に準拠してイーサネット経由でデータを送受信できます。

イーサネットコントローラーは下記の PHY インターフェースをサポートします。

- Media Independent Interface(MII)
- Reduced MII(RMII)

表 5.25 ETHM搭載一覧

Unit	M4NR	M4NQ	M4NN
Unit A	○	○	○

注) ○: 搭載、 -: 非搭載

## 5.25. CEC 制御回路(CEC)

CEC(Consumer Electronics Control)データの送受信を行います。HDMI規格 Version 1.3a に準拠した動作が可能です。

表 5.26 CEC搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	-

注) ○: 搭載、 -: 非搭載

## 5.26. 8 ビットデジタルアナログコンバーター(DAC)

DAC は、設定した電圧を出力することができる R-2R 型の 8 ビットのデジタルアナログコンバーターです。バッファアンプは非搭載です。

表 5.27 DAC搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○
Channel 1	○	○	○

注) ○: 搭載、 -: 非搭載

## 5.27. 12 ビットアナログデジタルコンバーター(ADC)

ADC は、12 ビット逐次変換方式のアナログデジタルコンバーター(AD コンバーター)です。最大 24 チャンネルのアナログ入力に対応します。変換結果レジスターとアナログ入力の組み合わせは、AD 変換の開始要因ごとにプログラムが可能で、最優先起動/汎用起動やサンプリング期間の選択ができます(最大 24 個)。AD 変換の起動要因は、ソフトウェアまたは周辺機能(タイマー/イベントカウンタ出力、ポート入力)から選択できます。

また、変換結果監視機能があり、比較条件と一致した場合に割り込み要求を発生させることができます。

表 5.28 ADC搭載一覧

Unit	M4NR	M4NQ	M4NN
Unit A	○	○	○

注) ○: 搭載、 -: 非搭載

表 5.29 アナログ入力数

	M4NR	M4NQ	M4NN
アナログ入力数	24	24	16

## 5.28. アドバンストプログラマブルモーター制御回路(A-PMD)

アドバンストプログラマブルモーター制御回路(A-PMD)は、モーターを容易に制御することができます。3相のパルス幅変調回路、デッドタイム回路を持ち、モーター制御用の波形を容易に発生できます。

表 5.30 A-PMD搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○

注) ○: 搭載、-: 非搭載

## 5.29. タイマーイベントカウンター(T32A)

T32A は、32 ビットタイマーまたは、2 本の 16 ビットタイマーとして動作するタイマーイベントカウンターです。16 ビットモードと 32 ビットモードの選択が可能です。16 ビットモードの場合、16 ビットカウンター内蔵のタイマーA とタイマーB の構成で動作します。32 ビットモードの場合、32 ビットカウンター内蔵のタイマーC として動作します。

インターバルタイマー、イベントカウント、インプットキャプチャー、2 相カウンター入力、PPG 出力、同期スタート、トリガースタート/ストップなど多彩な機能を内蔵しています。

表 5.31 T32A搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel 0	○	○	○
Channel 1	○	○	○
Channel 2	○	○	○
Channel 3	○	○	○
Channel 4	○	○	○
Channel 5	○	○	○
Channel 6	○	○	○
Channel 7	○	○	○
Channel 8	○	○	○
Channel 9	○	○	○
Channel 10	○	○	○
Channel 11	○	○	○
Channel 12	○	○	○
Channel 13	○	○	○
Channel 14	○	○	○
Channel 15	○	○	○

注 1) ○: 搭載、-: 非搭載

注 2) 外部端子は製品によって異なります。「2 端子配置図」を参照してください。

### 5.30. ロングタームタイマー(LTTMR)

ロングタームタイマー(LTTMR)は、一定周期で割り込みを通知するタイマーです。周期は内蔵発振器2(IHOSC2)を基準に作成されます。割り込み周期は0.1 $\mu$ s ~ 6553.5 $\mu$ s の範囲で発生できます。

また、LTTMR の出力を RMC、CEC のソースクロックとして使用可能です。

表 5.32 LTTMR搭載一覧

Channel	M4NR	M4NQ	M4NN
LTTMR	○	○	○

注) ○: 搭載、-: 非搭載

### 5.31. リアルタイムクロック(RTC)

リアルタイムクロック(RTC)は秒カウンターをもち、時計機能、うるう年対応のカレンダー機能を実現できる周辺機能です。アラーム機能は、あらかじめ設定した日時に割り込み要求を発生することができます。

RTCは低速クロックで動作するため、設定により IDLE、STOP1 や STOP2 などの低消費電力モードでも動作します。また、RTC の割り込み要求で低消費電力モードからの復帰が可能です。

クロック補正機能により、低速クロックの誤差による時計の進みや遅れを簡単に補正することができます。

表 5.33 RTC搭載一覧

	M4NR	M4NQ	M4NN
RTC	○	○	○

注) ○: 搭載、-: 非搭載

### 5.32. クロック選択式ウォッチドッグタイマー(SIWDT)

クロック選択式ウォッチドッグタイマー(SIWDT)は、ノイズなどの原因により CPU が誤動作(暴走)した結果あらかじめ設定した検出時間以内にバイナリーカウンターをクリアできずバイナリーカウンターのオーバーフローを検出して、割り込み要求を発生または内部リセットを発生する周辺機能です。

カウントクロックとして、システムクロック( $f_{sys}/4$ )の他に内蔵高速発振器1クロック( $f_{IHOSC1}$ )、内蔵高速発振器2クロック( $f_{IHOSC2}$ )の3つから選択が可能です。

指定された期間のみカウントクリアが可能な、カウントクリアウィンドウ機能があります。

また、プロテクトモードに設定することでレジスターの変更を禁止することができます(カウンタークリアは可能)。

表 5.34 SIWDT搭載一覧

	M4NR	M4NQ	M4NN
SIWDT	○	○	○

注) ○: 搭載、-: 非搭載

## 5.33. リモコン受信回路(RMC)

RMC は、搬送波が取り除かれたリモコン信号の受信を行う機能です。リーダー信号を検出し、72 ビット分のデータを一括して受信できます。受信できるデータのフォーマットは、同期方式、同期固定の位相方式の 2 種類です。

また、デジタル式のノイズキャンセラーを内蔵しているため外乱ノイズを防ぐことができます。タイマーイベントカウンタとの連動で、リーダー信号の間隔を測定することもできます。

RMC は低速クロックで動作可能で、設定により IDLE、STOP1、STOP2 の低消費電力モードでも動作します。また、RMC の割り込み要求で低消費電力モードからの復帰が可能です。

表 5.35 RMC搭載一覧

Channel	M4NR	M4NQ	M4NN
Channel0	○	○	○
Channel1	○	○	-

注) ○: 搭載、 -: 非搭載

## 5.34. バウンダリースキャン(BSC)

バウンダリースキャンは基板実装後の検査に使用することができます。このインターフェースには業界標準の JTAG プロトコル(IEEE Std 1149.1・1990(Includes IEEE Std 1149.1a・1993))を使用しています。

表 5.36 バウンダリースキャン搭載一覧

	M4NR	M4NQ	M4NN
バウンダリースキャン	○	○	-

注 1) ○: 搭載、 -: 非搭載


注 2) M4NR、M4NQ は VFBGA177、VFBGA145 のみ搭載


## 6. 等価回路図



ポート等価回路図は、基本的に標準 CMOS ロジック IC 「74HCxx」 シリーズと同じゲート記号を使って書かれています。入力保護抵抗は、数十  $\Omega$  ~ 数百  $\Omega$  程度です。フィードバック抵抗とダンピング抵抗には typ. 値を記載します。


注) 図中の数値の記載のない抵抗は、入力保護抵抗を示します。


### 6.1. ポート














## 6.2. USB 端子




## 6.3. アナログ端子



## 6.4. 制御端子



## 6.5. クロック制御



## 7. 電気的特性

### 7.1. 絶対最大定格

表 7.1 絶対最大定格

項目		記号	定格	単位
電源電圧		DVDD3A ~ DVDD3J	-0.3 ~ 3.9	V
		AVDD3	-0.3 ~ 3.9	
入力電圧	PA0 ~ PA7、PB0 ~ PB3、PC4 ~ PC7、 PD0 ~ PD7、PE0 ~ PE7、PF0、PF1、 PF4 ~ PF7、PG0、PG1、PG4 ~ PG7、 PH0 ~ PH7、PJ0 ~ PJ7、PK0 ~ PK7、 PL0 ~ PL7、PM0 ~ PM7、PT3 ~ PT5 PU0、PU2 ~ PU7、PV0 ~ PV7、 PW0 ~ PW7、PY0 ~ PY3、MODE、 RESET_N、BOOT_N、BSC	V <sub>IN1</sub>	-0.3 ~ DVDD3+0.3(≦ 3.9V) (注 1)	V
	PN0 ~ PN7、PP0 ~ PP7、 PR0 ~ PR7、PT0、PT1	V <sub>IN2</sub>	-0.3 ~ AVDD3 + 0.3(≦ 3.9V)	
	PF2、PF3、PG2、PG3	V <sub>IN3</sub>	-0.3 ~ 5.5	
	PT2	V <sub>IN4</sub>	-0.3 ~ 3.9	
低レベル 出力電流	PA0 ~ PA7、PB0 ~ PB3、PC4 ~ PC7、 PD0 ~ PD7、PE0 ~ PE7、PF0、PF1、 PF4 ~ PF7、PG0、PG1、PG4 ~ PG7、 PH0 ~ PH7、PJ0 ~ PJ7、PK0 ~ PK7、 PL0 ~ PL7、PN0 ~ PN7、PM0 ~ PM7、 PP0 ~ PP7、PR0 ~ PR7、PT0 ~ PT5、 PU0、PU2 ~ PU7、PV0 ~ PV7、 PW0 ~ PW7、PY4	I <sub>OL1</sub>	5	mA
	PF2、PF3、PG2、PG3	I <sub>OL2</sub>	25	
	合計	ΣI <sub>OL</sub>	50	
高レベル 出力電流	PA0 ~ PA7、PB0 ~ PB3、PC4 ~ PC7、 PD0 ~ PD7、PE0 ~ PE7、PF0 ~ PF7、 PG0 ~ PG7、PH0 ~ PH7、PJ0 ~ PJ7、 PK0 ~ PK7、PL0 ~ PL7、PN0 ~ PN7、 PM0 ~ PM7、PP0 ~ PP7、 PR0 ~ PR7、PT0 ~ PT5、 PU0、PU2 ~ PU7、PV0 ~ PV7、 PW0 ~ PW7、PY4	I <sub>OH1</sub>	-5	mA
	合計	ΣI <sub>OH</sub>	-50	
消費電力(Ta=85°C)		PD	600	mW
はんだ付け温度		T <sub>SOLDER</sub>	260	°C
保存温度		T <sub>STG</sub>	-55 ~ 125	
動作温度	f <sub>sys</sub> ≦ 200MHz	T <sub>OPR1</sub>	-40 ~ 85	

注 1) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

注 2) 絶対最大定格とは、瞬時たりとも超えてはならない規格であり、どの 1 つの項目も超えることができない規格です。絶対最大定格(電流、電圧、消費電力、温度)を超えると破壊や劣化の原因となり、破裂・燃焼による障害を負うことがあります。従って必ず絶対最大定格を超えないように、応用機器の設計を行ってください。

## 7.2. DC 電気的特性(1/2)

DVDD3 = AVDD3 = 2.7V ~ 3.6V  
 DVSS = AVSS = 0V  
 Ta = -40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位	
電源電圧	DVDD3A ~ DVDD3J AVDD3	VDD	$f_{osc} = 8 \sim 24\text{MHz}$ $f_{sys} = 1 \sim 200\text{MHz}$ $f_s = 30 \sim 34\text{kHz}$	2.7	-	3.6	V
低レベル 入力電圧	PA0 ~ PA7, PB0 ~ PB3, PC4 ~ PC7, PD0 ~ PD7, PE0 ~ PE7, PF0, PF1, PF4 ~ PF7, PG0, PG1, PG4 ~ PG7, PH0 ~ PH7, PJ0 ~ PJ7, PK0 ~ PK7, PL0 ~ PL7, PM0 ~ PM7, PT3 ~ PT5, PU0, PU2 ~ PU7, PV0 ~ PV7, PW0 ~ PW7, PY0 ~ PY3, MODE, RESET_N, BOOT_N, BSC	V <sub>IL2</sub>	-	-0.3	-	DVDD3 × 0.25	V
	PN0 ~ PN7, PP0 ~ PP7, PR0 ~ PR7, PT0, PT1	V <sub>IL3</sub>	-			AVDD3 × 0.25	
	PF2, PF3, PG2, PG3, PT2	V <sub>IL4</sub>	-			DVDD3 × 0.3	
高レベル 入力電圧	PA0 ~ PA7, PB0 ~ PB3, PC4 ~ PC7, PD0 ~ PD7, PE0 ~ PE7, PF0, PF1, PF4 ~ PF7, PG0, PG1, PG4 ~ PG7, PH0 ~ PH7, PJ0 ~ PJ7, PK0 ~ PK7, PL0 ~ PL7, PM0 ~ PM7, PT3 ~ PT5, PU0, PU2 ~ PU7, PV0 ~ PV7, PW0 ~ PW7, PY0 ~ PY3, MODE, RESET_N, BOOT_N, BSC	V <sub>IH2</sub>	-	DVDD3 × 0.75	-	DVDD3 + 0.3	V
	PN0 ~ PN7, PP0 ~ PP7, PR0 ~ PR7, PT0, PT1	V <sub>IH3</sub>	-	AVDD3 × 0.75		AVDD3 + 0.3	
	PF2, PF3, PG2, PG3, PT2	V <sub>IH4</sub>	-	DVDD3 × 0.7		DVDD3 + 0.3	

DVDD3 = AVDD3 = 2.7V ~ 3.6V  
 DVSS = AVSS = 0V  
 Ta = -40 ~ 85°C

項目		記号	条件	Min	Typ.	Max	単位
低レベル 出力電圧	PA0 ~ PA7、PB0 ~ PB3、 PC4 ~ PC7、PD0 ~ PD7、 PE0 ~ PE7、 PF0、PF1、PF4 ~ PF7、 PG0、PG1、PG6、PG7、 PH0 ~ PH7、PJ0 ~ PJ7、 PK0 ~ PK7、PL0 ~ PL7、 PM0 ~ PM7、 PN0 ~ PN7、 PP0 ~ PP7、PR0 ~ PR7、 PT0 ~ PT2、PT4、 PU0、PU2 ~ PU7、 PV0 ~ PV7、 PW0 ~ PW7、 PY4	V <sub>OL1</sub>	DVDD3 = AVDD3 = 2.7V I <sub>oL</sub> = 1.6mA	-	-	0.4	V
	PG4、PG5、PT3、PT5	V <sub>OL2</sub>	DVDD3 = 2.7V I <sub>oL</sub> = 8mA	-	-	0.4	
	PF2、PF3、PG2、PG3	V <sub>OL3</sub>	DVDD3 = 2.7V I <sub>oL</sub> = 12mA	-	-	1.0	
高レベル 出力電圧	PA0 ~ PA7、PB0 ~ PB3、 PC4 ~ PC7、PD0 ~ PD7、 PE0 ~ PE7、 PF0、PF1、PF4 ~ PF7、 PG0、PG1、PG6、PG7、 PH0 ~ PH7、PJ0 ~ PJ7、 PK0 ~ PK7、PL0 ~ PL7、 PM0 ~ PM7、 PN0 ~ PN7、 PP0 ~ PP7、PR0 ~ PR7、 PT0 ~ PT2、PT4、 PU0、PU2 ~ PU7、 PV0 ~ PV7、 PW0 ~ PW7、 PY4	V <sub>OH1</sub>	DVDD3 = AVDD3 = 2.7V I <sub>oH</sub> = -1.6mA	DVDD3 - 0.4 AVDD3 - 0.4	-	-	V
	PG4、PG5、PT3、PT5	V <sub>OH2</sub>	DVDD3 = 2.7V I <sub>oH</sub> = -8mA	DVDD3 - 0.4	-	-	
	PF2、PF3、PG2、PG3	V <sub>OH3</sub>	DVDD3 = 2.7V I <sub>oH</sub> = -1.0mA	DVDD3 - 0.4	-	-	

注 1) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、VDD3J の総称です。

注 2) Typ.値は特に指定のない限り Ta=25°C、DVDD3=AVDD3=3.3V の値です。

注 3) DVDD3、AVDD3 は同電位で外部結線してください。

DVDD3=AVDD3=2.7V ~ 3.6V  
DVSS=AVSS=0V  
Ta=-40 ~ 85°C

項目		記号	条件	Min	Typ.	Max	単位	
入力リーク電流		I <sub>LI</sub>	0V ≤ VIN ≤ DVDD3 0V ≤ VIN ≤ AVDD3	-	0.05	±5	μA	
出力リーク電流		I <sub>LO</sub>	0.2 ≤ VIN ≤ DVDD3 - 0.2 0.2 ≤ VIN ≤ AVDD3 - 0.2	-	0.05	±10		
シュミット入力幅		V <sub>TH</sub>		-	0.8	-	V	
リセットプルアップ抵抗		R <sub>RST</sub>		25	45	100	kΩ	
プログラマブル プルアップ/ダウン抵抗	下記以外	P <sub>KH</sub>	Pull-up	25	45	100	kΩ	
			Pull-down	25	55	100		
	5Vトレラント	P <sub>KH5</sub>	Pull-up	40	70	150		
			Pull-down	40	70	150		
	3Vトレラント	P <sub>KH3</sub>	Pull-up	30	47	200		
			Pull-down	30	47	200		
Pin 容量(電源端子を除く)		C <sub>IO</sub>	fc = 1MHz	-	-	10	pF	
低レベル 出力電流	1 端子ごと PA0 ~ PA7、PB0 ~ PB3、 PC4 ~ PC7、PD0 ~ PD7、 PE0 ~ PE7、PF0、PF1、 PF4 ~ PF7、PG0、PG1、 PG6、 PG7、PH0 ~ PH7、 PJ0 ~ PJ7、 PK0 ~ PK7、PL0 ~ PL7、 PM0 ~ PM7、PN0 ~ PN7、 PP0 ~ PP7、PR0 ~ PR7、 PT0 ~ PT2、PT4、 PU0、PU2 ~ PU7、 PV0 ~ PV7、 PW0 ~ PW7、 PY4		I <sub>OL1</sub>	DVDD3 = 3V AVDD3 = 3V	-	-	1.6	mA
	1 端子ごと PG4、PG5、PT3、PT5		I <sub>OL2</sub>	DVDD3 = 3V	-	-	8	
	1 端子ごと PF2、PF3、PG2、PG3		I <sub>OL3</sub>	DVDD3 = 3V	-	-	12	
	グループ単位(下記全ポート) PA0 ~ PA7、PB0 ~ PB3、 PT3、PY4		∑I <sub>OL1</sub>	DVDD3 = 3V	-	-	35	
	グループ単位(下記全ポート) PD0 ~ PD7、PE0 ~ PE7、 PJ4 ~ PJ7、PU0、PU2 ~ PU7		∑I <sub>OL2</sub>	DVDD3 = 3V	-	-	35	
	グループ単位(下記全ポート) PC4 ~ PC7、PF0 ~ PF7、 PJ0 ~ PJ3、PL6、PL7、PT2		∑I <sub>OL3</sub>	DVDD3 = 3V	-	-	35	
	グループ単位(下記全ポート) PG4 ~ PG7、PH0 ~ PH7、 PM4 ~ PM7、PV4 ~ PV7、 PW0 ~ PW3、PT5		∑I <sub>OL4</sub>	DVDD3 = 3V	-	-	35	
	グループ単位(下記全ポート) PG0 ~ PG3、PK0 ~ PK7、 PL0 ~ PL5、PM0 ~ PM3、 PV0 ~ PV3、PW4 ~ PW7、 PT4		∑I <sub>OL5</sub>	DVDD3=3V	-	-	35	
	グループ単位(下記全ポート) PN0 ~ PN7、PP0 ~ PP7、 PR0 ~ PR7、PT0、PT1		∑I <sub>OL6</sub>	AVDD3 = 3V	-	-	35	

高レベル 出力電流	1 端子ごと PA0 ~ PA7、PB0 ~ PB3、 PC4 ~ PC7、PD0 ~ PD7、 PE0 ~ PE7、 PF0、PF1、PF4 ~ PF7、 PG0、PG1、PG6、PG7、 PH0 ~ PH7、PJ0 ~ PJ7、 PK0 ~ PK7、PL0 ~ PL7、 PM0 ~ PM7、PN0 ~ PN7、 PP0 ~ PP7、PR0 ~ PR7、 PT0 ~ PT2、PT4、 PU0、PU2 ~ PU7、PV0 ~ PV7、 PW0 ~ PW7、PY4	$I_{OH1}$	DVDD3 = 3V AVDD3 = 3V	-2.0	-	-	mA
	1 端子ごと PG4、PG5、PT3、PT5	$I_{OH2}$	DVDD3 = 3V	-8	-	-	
	1 端子ごと PF2、PF3、PG2、PG3	$I_{OH3}$	DVDD3 = 3V	-1.0	-	-	
	グループ単位(下記全ポート) PA0 ~ PA7、PB0 ~ PB3、 PT3、PY4	$\sum I_{OH1}$	DVDD3 = 3V	-35	-	-	
	グループ単位(下記全ポート) PD0 ~ PD7、PE0 ~ PE7、 PJ4 ~ PJ7、PU0、PU2 ~ PU7	$\sum I_{OH2}$	DVDD3 = 3V	-35	-	-	
	グループ単位(下記全ポート) PC4 ~ PC7、PF0 ~ PF7、 PJ0 ~ PJ3、PL6、PL7、 PT2	$\sum I_{OH3}$	DVDD3 = 3V	-35	-	-	
	グループ単位(下記全ポート) PG4 ~ PG7、PH0 ~ PH7、 PM4 ~ PM7、PV4 ~ PV7、 PW0 ~ PW3、PT5	$\sum I_{OH4}$	DVDD3 = 3V	-35	-	-	
	グループ単位(下記全ポート) PG0 ~ PG3、PK0 ~ PK7、 PL0 ~ PL5、PM0 ~ PM3、 PV0 ~ PV3、PW4 ~ PW7、 PT4	$\sum I_{OH5}$	DVDD3 = 3V	-35	-	-	
	グループ単位(下記全ポート) PN0 ~ PN7、PP0 ~ PP7、 PR0 ~ PR7、PT0、PT1	$\sum I_{OH6}$	AVDD3 = 3V	-35	-	-	

注 1) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

注 2) Typ.値は特に指定のない限り  $T_a = 25^\circ\text{C}$ 、 $DVDD3 = AVDD3 = 3.3\text{V}$  の値です。

注 3) DVDD3、AVDD3 は同電位で外部結線してください。

## 7.3. DC 電气的特性(2/2)(消費電流)

Ta = -40 ~ 85°C

項目	記号	条件			Min	Typ.	Max	単位		
		電源電圧	高速 クロック	低速 クロック					動作条件	
Normal	IDD	DVDD3 = AVDD3 = 3.6V	測定条件は表 7.2、表 7.3 を参照してください。			-	40	120	mA	
IDLE			発振	停止	CPUのみ	-	25	90		
STOP1			測定条件は表 7.2、表 7.3 を参照してください。			-	8	75		
STOP2			停止	発振	測定条件は表 7.2、 表 7.3 を参照してくだ さい。		-	2	70	μA
				停止			-	7	160	
						6	160			

注 1) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

注 2) Typ.値は特に指定のない限り Ta=25°C、DVDD3=AVDD3=3.3V の値です。

注 3) DVDD3、AVDD3 は同電位で使用してください。

注 4) 入力端子は固定、出力端子は開放になります。

表 7.2 IDD測定条件(端子設定、発振回路)

項目	NORMAL	IDLE	STOP1	STOP2
			低速発振器発振	低速発振器停止
端子設定	DVDD3 = AVDD3		3.3V(Typ.)、3.6V(max)	
	X1、X2 端子		発振子接続(10MHz)	
	XT1、XT2 端子		発振子接続(32.768kHz)	
	入力端子		固定	
	出力端子		開放	
動作条件 (発振回路)	システムクロック(fsyst)		高速 200MHz 中速 100MHz 停止	
	外部高速発振器 (EHOSC)		発振 停止	
	内部高速発振器 1 (IHOSC1)		停止	
	PLL		動作(20 倍) 停止	
	外部低速発振器 (ELOSC)		発振 停止	

表 7.3 IDD測定条件(CPU、周辺回路)

回路	搭載回路数	NORMAL	IDLE	STOP1		STOP2	
				低速発振器発振	低速発振器発振 RTC、RMC動作	低速発振器停止	
CPU	1	動作 (ドライストーン Ver.2.1)		停止			
HDMAC	2	Unit A (ch1 でソフト起動、 メモリー→メモリー転送)		停止			
		Unit B (ch0 でソフト起動、メモリー→周辺機能(EBIF)転送)		停止			
MDMAC	1	Unit A (ソフト起動、メモリー→メモリー転送)		停止			
ADC	1	動作(1.15 $\mu$ s、リピート変換)		停止			
DAC	2	動作		停止			
EBIF	1	動作(非同期セパレートモード、 内部 4 ウェイトアクセス)		停止			
T32A	14	全 ch: 動作		停止			
A-PMD	1	動作		停止			
A-ENC	1	動作		停止			
RTC	1	動作		動作		停止	
SIWDT	1	動作		停止			
UART	6	データ送信(5Mbps)		停止			
FUART	2	データ送信(2.5Mbps)		停止			
I2C/EI2C	5	クロックのみ動作(fprsc = 5MHz)		停止			
TSPI	9	転送クロック ch0 ~ ch3: 25MHz ch4 ~ ch8: 10MHz		停止			
TSSI	2	データ送信(10MHz)		停止			
I2S	2	データ送信(12.288MHz)		停止			
SMIF	1	動作		停止			
ETHM	1	動作		停止			
USB	2	動作		停止			
ISD	3	動作		動作		停止	
LTTMR	1	動作		停止			
CEC	1	動作、送信	停止 (クロック供給のみ)	停止			
RMC	2	動作		動作		停止	
LVD	1	停止		停止			
OFD	1	動作(OFD リセット出力禁止に設定)		停止			
PORT	-	停止		停止			

f<sub>sysm</sub> = 100MHz  
T<sub>a</sub> = -40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位
消費電流 (ADC、DAC 動作時)	I <sub>AVDD</sub>	AVDD3 = 3.3V	-	1.0	2.0	mA

## 7.4. 12 ビット AD コンバーター特性

DVDD3=AVDD3=2.7V ~ 3.6V  
DVSS=AVSS=0V  
Ta=-40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位
アナログ基準電圧(+)	VREFH (AVDD3)	-	-	AVDD3	-	V
アナログ入力電圧	VAIN	-	AVSS (VREFL)	-	AVDD3 (VREFH)	V
積分非直線性誤差(INL)	-	2.7V ≤ AVDD3 ≤ 3.6V AIN 負荷抵抗 ≤ 600Ω AIN 負荷容量 ≥ 0.1μF 変換時間 ≥ 1.0μs	-6	-	+6	LSB
微分非直線性誤差(DNL)			-5	-	+5	
ゼロスケール誤差			-6	-	+6	
フルスケール誤差			-6	-	+6	
総合誤差			-7	-	+7	
安定待ち時間	t <sub>sta</sub>	[ADAMOD0]<DACON>= 1 設定後	3	-	-	μs
変換時間	t <sub>conv</sub>	2.7V ≤ AVDD3 ≤ 3.6V	1.0	-	5.0	μs

## 7.5. 8 ビット DA コンバーター変換特性

DVDD3=AVDD3=2.7V ~ 3.6V

DVSS=AVSS=0V  
Ta=-40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位
アナログ基準電圧(+)	VREFH (AVDD3)	-	-	AVDD3	-	V
積分非直線性誤差(INL)	-	2.7V ≤ AVDD3 ≤ 3.6V Rload= 10MΩ	-2	-	+2	LSB
微分非直線性誤差(DNL)			-1	-	+1	
総合誤差			-2	-	+2	
安定時間	t <sub>sta</sub>	Cload = 20pF	4.5	-	-	μs

注 1) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

注 2) Typ.値は特に指定のない限り Ta=25°C, DVDD3 = AVDD3 = 3.3V の値です。

注 3) 1LSB = (AVDD3(VREFH) - AVSS(VREFL)) / 256[V]

注 4) DA コンバーター単体動作の時の特性です。

## 7.6. リセット時内部処理特性

DVSS = AVSS = 0V  
 Ta = -40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位
内部初期化時間	t <sub>INIT</sub>	パワーオン時	-	-	1.0	ms
内部処理時間	t <sub>IRST</sub>	STOP2 モードをリセット(RESET_N 端子)で解除時	-	-	0.8	
		STOP2 モードを割り込みで解除時	-	-	0.5	
CPU 動作待ち時間 (注)	t <sub>CPUWT</sub>	STOP2 モード解除以外のリセット動作時	0.15	-	0.8	μs
		パワーオン時	10	-	20	
		STOP1/STOP2 モードで LVD によるリセット動作時	150	-	165	
		STOP1/STOP2 モードで RESET_N 端子によるリセット動作時				
NORMAL/IDLE モードで LVD によるリセット動作時	150	-	165			
NORMAL/IDLE モードで RESET_N 端子によるリセット動作時						
電源傾斜	VPON	立ち上がり傾斜	1.33	-	100	mV/μs
	VPOFF	立ち下がり傾斜	-	-	5	

注) WDT/OFD/LOCKUP/SYSRESET によるリセット動作時を除き、リセット要因が継続した場合、同リセット要因が解除された後に t<sub>CPUWT</sub>(CPU 動作待ち時間)の計測が始まります。

## 7.7. パワーオンリセット特性

DVSS = AVSS = 0V  
 Ta = -40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位
検出電圧	V <sub>PREL</sub>	電源立ち上がり	2.22	2.33	2.44	V
	V <sub>PRED</sub>	電源立ち下がり	2.17	2.28	2.39	
検出パルス幅	T <sub>PDET</sub>	-	30	-	-	μs

## 7.8. PORF 特性

DVSS = AVSS = 0V  
 Ta = -40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位
検出電圧	V <sub>PORFL</sub>	電源立ち上がり	2.55	2.61	2.67	V
	V <sub>PORFD</sub>	電源立ち下がり	2.50	2.56	2.62	
検出パルス幅	T <sub>PDET</sub>	-	50	-	-	μs

## 7.9. 電圧検知回路特性

DVDD3 = AVDD3 = 2.7V ~ 3.6V  
 DVSS = AVSS = 0V  
 Ta = -40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位	
検知電圧	V <sub>LVL0</sub>	電源立ち上がり (解除)	2.58	2.64	2.70	V	
		電源立ち下がり (検出)	2.53	2.59	2.65		
	V <sub>LVL1</sub>	電源立ち上がり (解除)	2.63	2.69	2.75	V	
		電源立ち下がり (検出)	2.58	2.64	2.70		
	V <sub>LVL2</sub>	電源立ち上がり (解除)	2.69	2.75	2.81	V	
		電源立ち下がり (検出)	2.64	2.7	2.76		
	V <sub>LVL3</sub>	電源立ち上がり (解除)	2.79	2.85	2.91	V	
		電源立ち下がり (検出)	2.74	2.8	2.86		
	V <sub>LVL4</sub>	電源立ち上がり (解除)	2.89	2.95	3.01	V	
		電源立ち下がり (検出)	2.84	2.9	2.96		
	V <sub>LVL5</sub>	電源立ち上がり (解除)	2.99	3.05	3.11	V	
		電源立ち下がり (検出)	2.94	3.0	3.06		
	V <sub>LVL6</sub>	電源立ち上がり (解除)	3.09	3.15	3.21	V	
		電源立ち下がり (検出)	3.04	3.1	3.16		
	検知応答時間	t <sub>VDDT1</sub>	電源立ち下がり	-	-	200	μs
	解除応答時間	t <sub>VDDT2</sub>	電源立ち上がり	-	-	250	
	セットアップ時間	t <sub>LVDEN</sub>	-	-	-	100	
	検知最小パルス幅	t <sub>LVDPW</sub>	-	200	-	-	

## 7.10. AC 電気的特性

### 7.10.1. シリアルペリフェラルインターフェース(TSPI)

#### 7.10.1.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40°C ~ 85°C (f<sub>sys</sub> ≤ 200MHz)
- 出力レベル: High = 0.8 × DVDD3、Low = 0.2 × DVDD3
- 入力レベル: High = 0.75 × DVDD3、Low = 0.25 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

## 7.10.1.2. AC 電気的特性

T は TSPI の動作クロックの周期を表します。TSPI の動作クロックは、システムクロック fsys と同じ周期です。この周期は、クロックギアの設定に依存します。

k1 の値は[TSPIxFMTR0]<CSSCKDL[3:0]>、K2 の値は[TSPIxFMTR0]<SCKCSDL[3:0]>で設定された TSPIxSCK のサイクル数で、1 ~ 16 の値になります。

(1) マスターモード

k1=k2=1

項目	記号	計算式		fsysh = 100MHz 時 (注2)		fsys = 80MHz 時 (注3)		単位
				ch0 ~ 3		ch4 ~ 8		
		Min	Max	Min	Max	Min	Max	
TSPIxSCK 出力周波数(注1)	fcyc	-	ch0 ~ 3: 25	-	25	-	-	MHz
			ch4 ~ 8: 10	-	-	-	10	
TSPIxSCK 出力周期	tcyc	-	-	40	-	100	-	
TSPIxSCK 低レベル出力パルス幅	twl	ch0 ~ 3: (tcyc / 2) - 11	-	9	-	-	-	
		ch4 ~ 8: (tcyc / 2) - 12		-	-	38	-	
TSPIxSCK 高レベル出力パルス幅	twh	ch0 ~ 3: (tcyc / 2) - 11	-	9	-	-	-	
		ch4 ~ 8: (tcyc / 2) - 12		-	-	38	-	
TSPIxCSn 出力 ← TSPIxSCK 立ち上がり/立ち下がり時間	tcsUM	ch0 ~ 2: (tcyc × k1) - 15	ch0 ~ 3: (tcyc × k1) + 15	25	55	-	-	
		ch3: (tcyc × k1) - 18		22	55			
		ch4 ~ 8: (tcyc × k1) - 15		-	-			85
TSPIxSCK 立ち上がり/立ち下がり → TSPIxCSn ホールド時間	tchD	ch0 ~ 3: (tcyc × (k2 + 0.5)) - 15	-	45	-	-	-	ns
		ch4 ~ 8: (tcyc × (k2 + 0.5)) - 15		-	-	135	-	
TSPIxRXD 入力 ← TSPIxSCK 立ち上がり/立ち下がり時間	tdsu	ch0 ~ 3: 23 - Ndly × T	-	3	-	-	-	
		ch4 ~ 8: 30 - Ndly × T		-	-	5	-	
TSPIxSCK 立ち上がり/立ち下がり → TSPIxRXD ホールド時間	tdHD	Ndly × T (注4)	-	20	-	25	-	
TSPIxSCK 立ち上がり/立ち下がり → TSPIxTXD ホールド時間	todLY1	ch0 ~ 3: -7	-	-7	-	-	-	
		ch4 ~ 8: -10		-	-	-10	-	
TSPIxSCK 立ち上がり / 立ち下がり → TSPIxTXD 遅延時間	todLY2	-	ch0 ~ 3: 7	-	7	-	-	
			ch4 ~ 8: 13	-	-	-	13	
TSPIxCSIN 立ち下がり → TSPIxTXD 遅延時間	todLY3	ch0 ~ 3: (tcyc × (k1 - 0.5)) - 20	(tcyc × (k1 - 0.5)) + 9	0	29	-	-	
		ch4 ~ 8: (tcyc × (k1 - 0.5)) - 50		-	-	0	59	

注1) 出力周波数は[TSPIxBRJ]<BRCK><BRS>の設定値で決まります。計算式の Max 値を超えない範囲で出力周波数を設定してください。

注2) fsysh の最大周波数は 200MHz ですが、TSPIxSCK の最大周波数(25MHz)を出力可能な fsysh=100MHz の例としています。

注3) fsys は、ch4 ~ 5 は fsysh(最大 200MHz)、ch6 ~ 8 は fsysm(最大 100MHz)を表します。

注4) Ndly は、[TSPIxCR2]<RXDLY[2:0]>+1 の値になります。この例では、Ndly=2 としています。

(2) スレーブモード

項目	記号	計算式		fsysh = 100MHz 時		fsys = 80MHz 時(注)		単位
				ch0 ~ 3		ch4 ~ 8		
		Min	Max	Min	Max	Min	Max	
TSPIxSCK 入力周波数	fcyc	-	ch0 ~ 3: 20	-	20	-	-	MHz
			ch4 ~ 8: 10	-	-	-	10	
TSPIxSCK 入力周期	tcyc	1/fcyc	-	50	-	100	-	ns
TSPIxSCK 低レベル入力パルス幅	twl	ch0 ~ 3: 15 ch4 ~ 8: 40	-	15	-	-	-	
				-	-	40	-	
TSPIxSCK 高レベル入力パルス幅	twh	ch0 ~ 3: 15 ch4 ~ 8: 40	-	15	-	-	-	
				-	-	40	-	
TSPIxCSIN 入力 ← TSPIxSCK 立ち上がり/立ち下がり時間	tcsu1	ch0 ~ 3: 40 ch4 ~ 8: 90	-	40	-	-	-	
				-	-	90	-	
TSPIxCSIN 入力 ← TSPIxSCK 立ち上がり/立ち下がり時間	tcsu2	ch0 ~ 3: 40 ch4 ~ 8: 90	-	40	-	-	-	
				-	-	90	-	
TSPIxSCK 立ち上がり/立ち下がり → TSPIxCSIN ホールド時間	tchd	ch0 ~ 3: 40 ch4 ~ 8: 90	-	40	-	-	-	
				-	-	90	-	
TSPIxRXD 入力 ← TSPIxSCK 立ち上がり/立ち下がり時間	tdsu	ch0 ~ 3: 3 ch4 ~ 8: 16	-	3	-	-	-	
				-	-	16	-	
TSPIxSCK 立ち上がり/立ち下がり → TSPIxRXD ホールド時間	tdhd	ch0 ~ 3: 8 ch4 ~ 8: 6	-	8	-	-	-	
				-	-	6	-	
TSPIxSCK 立ち上がり/立ち下がり → TSPIxTXD ホールド時間	todly1	2	-	2	-	2	-	
TSPIxSCK 立ち上がり/立ち下がり → TSPIxTXD 遅延時間	todly2	-	ch0 ~ 3: 25	-	25	-	-	
		-	ch4 ~ 8: 35	-	-	-	35	
TSPIxCSIN 立ち下がり → TSPIxTXD 遅延時間	todly3	-	ch0 ~ 3: 25	-	25	-	-	
		-	ch4 ~ 8: 38	-	-	-	38	
TSPIxCSIN 高レベル入力パルス幅(1st)	twdis	T × 5+10	-	60	-	73	-	
TSPIxCSIN 高レベル入力パルス幅(2nd)	twdis	T × 2+10	-	30	-	35	-	

注) fsys は、ch4~5 は fsysh(最大 200MHz)、ch6~8 は fsysm(最大 100MHz)を表します。

(a) 1st クロックエッジサンプリング(マスター)




図 7.1 1st クロックエッジサンプリング(マスター)

(b) 2nd クロックエッジサンプリング(マスター)




図 7.2 2nd クロックエッジサンプリング(マスター)

(c) 1st クロックエッジサンプリング(スレーブ)




図 7.3 1stクロックエッジサンプリング(スレーブ)

(d) 2nd クロックエッジサンプリング(スレーブ)




図 7.4 2ndクロックエッジサンプリング(スレーブ)

7.10.2. I<sup>2</sup>C インターフェース(I2C)

## 7.10.2.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C
- 出力レベル: Low = 0.4V
- 入力レベル: High = 0.7 × DVDD3、Low = 0.3 × DVDD3
- 負荷容量: CL = 30pF
- 外部プルアップ抵抗: Rp = 2.2 kΩ

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

## 7.10.2.2. AC 電気的特性

項目	記号	標準モード		ファストモード		単位
		Min	Max	Min	Max	
SCL クロック周波数	f <sub>SCL</sub>	0	100	0	400	kHz
スタートコンディション保持時間	t <sub>HD;STA</sub>	4.0	-	0.6	-	
SCL クロック Low 幅(入力)(注 1)	t <sub>LOW</sub>	4.7	-	1.3	-	μs
SCL クロック High 幅(入力)(注 1)	t <sub>HIGH</sub>	4.0	-	0.6	-	
再スタートコンディションセットアップ時間(注 3)	t <sub>SU;STA</sub>	4.7	-	0.6	-	
データ保持時間(入力)(注 2)	t <sub>HD;DAT</sub>	0	-	0	-	ns
データセットアップ時間	t <sub>SU;DAT</sub>	250	-	100	-	
ストップコンディションセットアップ時間	t <sub>SU;STO</sub>	4.0	-	0.6	-	μs
ストップコンディションとスタートコンディション間のバスフリー時間(注 3)	t <sub>BUF</sub>	4.7	-	1.3	-	

注 1) 通信規格上、標準モード/ファストモードの最高速度は 100kHz/400kHz。内部 SCL クロックの周波数の設定は、リファレンスマニュアル「I<sup>2</sup>C インターフェース」3.3.2 章の計算式を参照してください。

注 2) 通信規格では、SDA 入力時に内部でデータ保持時間を 300ns 確保して、SCL 立ち下がり時の不安定な状態を回避することになってはいますが、本製品では対応していません。また SCL のエッジスロープコントロール機能を持っていません。従って、SCL/SDA の tr/tf を含めて、バス上で上表のデータ保持時間(入力)を守るように、設計してください。

注 3) ソフトウェアに依存します。




図 7.5 I<sup>2</sup>CインターフェースのACタイミング

## 7.10.3. I<sup>2</sup>C インターフェースバージョン A(EI2C-A)

### 7.10.3.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C
- 出力レベル: Low = 0.4V
- 入力レベル: High = 0.7 × DVDD3、Low = 0.3 × DVDD3
- 負荷容量: CL = 30pF
- 外部プルアップ抵抗: Rp = 2.2 kΩ

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.3.2. AC 電気的特性

項目	記号	標準モード		ファストモード		ファストモードプラス (ch0、1 のみ)		単位
		Min	Max	Min	Max	Min	Max	
SCL クロック周波数	f <sub>SCL</sub>	0	100	0	400	0	1000	kHz
スタートコンディション保持時間	t <sub>HD;STA</sub>	4.0	-	0.6	-	0.26	-	μs
SCL クロック Low 幅(入力)(注 1)	t <sub>LOW</sub>	4.7	-	1.3	-	0.5	-	
SCL クロック High 幅(入力)(注 1)	t <sub>HIGH</sub>	4.0	-	0.6	-	0.26	-	
再スタートコンディションセットアップ時間(注 3)	t <sub>SU;STA</sub>	4.7	-	0.6	-	0.26	-	
データ保持時間(入力)(注 2)	t <sub>HD;DAT</sub>	0	-	0	-	0	-	ns
データセットアップ時間	t <sub>SU;DAT</sub>	250	-	100	-	50	-	μs
ストップコンディションセットアップ時間	t <sub>SU;STO</sub>	4.0	-	0.6	-	0.26	-	
ストップコンディションとスタートコンディション間のバスフリー時間(注 3)	t <sub>BUF</sub>	4.7	-	1.3	-	0.5	-	

注 1) 通信規格上、標準モード/ファストモード/ファストモードプラスの最高速度は 100kHz/400kHz/1MHz です。内部 SCL クロックの周波数の設定は、リファレンスマニュアル「I<sup>2</sup>C インターフェースバージョン A」3.3.1 章の計算式を参照してください。

注 2) 通信規格では、SDA 入力時に内部でデータ保持時間を 300ns 確保して、SCL 立ち下がり時の不安定な状態を回避することになっていますが、本製品では対応していません。また SCL のエッジスロープコントロール機能を持っていません。従って、SCL/SDA の tr/tf を含めて、バス上で上表のデータ保持時間(入力)を守るように、設計してください。

注 3) ソフトウェアに依存します。




図 7.6 I<sup>2</sup>CインターフェースバージョンAのACタイミング

## 7.10.4. 32 ビットタイマーイベントカウンタ(T32A)

T32AxINA0/A1、T32AxINB0/B1、T32AxINC0/C1 入力に対する AC 電気的特性です。

### 7.10.4.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C
- 入力レベル: High = 0.75 × DVDD3、Low = 0.25 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.4.2. AC 電気的特性

T は T32A の動作クロックの周期を表します。T32A の動作クロックは、クロック ΦT0m と同じ周期です。この周期は、クロックギアの設定に依存します。

(1) パルスカウント動作時以外

項目	記号	計算式		ΦT0m=100MHz		単位
		Min	Max	Min	Max	
低レベルパルス幅	t <sub>VCKL</sub>	2T + 20	-	40	-	ns
高レベルパルス幅	t <sub>VCKH</sub>	2T + 20	-	40	-	

(2) パルスカウント動作時

項目	記号	計算式		ΦT0m =100MHz		単位
		Min	Max	Min	Max	
パルス周期	t <sub>DCYC</sub>	1000	-	1000	-	ns
低レベルパルス幅	t <sub>PWL</sub>	500	-	500	-	
高レベルパルス幅	t <sub>PWH</sub>	500	-	500	-	
入力セットアップ	t <sub>ABS</sub>	(NF+1) × T+20	-	30	-	
入力ホールド	t <sub>ABH</sub>	(NF+1) × T+20	-	30	-	

NF の値は [T32AxPLSCR]<NF[1:0]> の設定により以下の値になります。

[T32AxPLSCR]<NF[1:0]>	計算式の NF 値
00	0
01	2
10	4
11	8




図 7.7 カウントパルス入力

## 7.10.5. 外部バスインターフェース(EBIF)

### 7.10.5.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C (fsysh ≤ 200MHz)
- 出力レベル: High = 0.8 × DVDD3、Low = 0.2 × DVDD3
- 入力レベル: High = 0.75 × DVDD3、Low = 0.25 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.5.2. 変数条件

- RWS: RD、WR における立ち下がりまでのセットアップサイクル挿入: RWS = 0、1、2、4
- TW: 内部ウエイトサイクル挿入: TW = 0 ~ 15
- TWEX: 外部ウエイトサイクル挿入: TWEX = 任意
- RWH: RD、WR のリカバリーサイクル挿入: RWH = 0 ~ 6、8
- CSH: ECS<sub>x</sub>\_N のリカバリーサイクル挿入: CSH = 0、1、2、4

### 7.10.5.3. AC 電気的特性(EEXBCLK 非同期セパレートバスモード)

変数条件: fsysh = 100MHz RWS = 4、TW = 3、TWEX = 4、RWH = 4、CSH = 1  
 fsysh = 200MHz RWS = 4、TW = 3、TWEX = 4、RWH = 4、CSH = 2

項目	記号	計算式		fsysh = 100MHz		fsysh = 200MHz		単位
		Min	Max	Min	Max	Min	Max	
システムクロック周期(T)	t <sub>SYS</sub>	T	-	10	-	5	-	ns
EA[0:23]有効 → ERD_N、EWR_N 立ち下がり	t <sub>AC</sub>	$T \times (1 + RWS) - 25$	-	25	-	0	-	
ERD_N、EWR_N 立ち上がり →EA[0:23]保持	t <sub>CAR</sub>	$T \times (1 + RWH + CSH) - 30$	-	30	-	5	-	
EA[0:23]有効 → ED[0:15]入力	t <sub>AD</sub>	-	$T \times (2 + RWS + TW + TWEX) - 40$	-	90	-	25	
ERD_N 立ち下がり → ED[0:15]入力	t <sub>RD</sub>	-	$T \times (1 + TW + TWEX) - 40$	-	40	-	0	
ERD_N 低レベルパルス幅	t <sub>RR</sub>	$T \times (1 + TW + TWEX) - 20$	-	60	-	20	-	
ERD_N 立ち上がり → ED[0:15]入力保持	t <sub>HR</sub>	0	-	0	-	0	-	
ERD_N 立ち上がり → EA[0:23]出力	t <sub>RAE</sub>	$T \times (1 + RWH + CSH) - 30$	-	30	-	5	-	
EWR_N 低レベルパルス幅	t <sub>WW</sub>	$T \times (1 + TW + TWEX) - 20$	-	60	-	20	-	
ED[0:15]有効 → EWR_N 立ち上がり	t <sub>DW</sub>	$T \times (1 + TW + TWEX) - 25$	-	55	-	15	-	
EWR_N 立ち上がり → ED[0:15]出力保持	t <sub>WD</sub>	$T \times (1 + RWH) - 30$	-	20	-	-5	-	
ERD_N/EWR_N 立ち下がり → EWAIT_N 立ち下がり	t <sub>RWW</sub>	-	$T \times TW - 40$	-	-10	-	-25	
EWAIT_N 立ち上がり → ERD_N/EWR_N 立ち上がり	t <sub>WRW</sub>	-	$4T + 30$	-	70	-	50	

- (1) リードサイクル(最短サイクル)  
(サイクル拡張無し、RD セットアップ無し、内部ウエイト無し、CS リカバリー無し、RD リカバリー無し)




図 7.8 リードサイクル(最短サイクル)タイミング

- (2) リードサイクル(6 クロック/1 バスサイクル)  
(サイクル拡張無し、RD セットアップ=1 サイクル、内部ウエイト=1 サイクル、CS リカバリー=1 サイクル、RD リカバリー=1 サイクル)




図 7.9 リードサイクル(6クロック/1バスサイクル)タイミング

- (3) リードサイクル(外部ウエイト)  
(サイクル拡張無し、RD セットアップ=1 サイクル、内部ウエイト=3 サイクル、外部ウエイト= 任意、CS リカバリー=1 サイクル、RD リカバリー=1 サイクル)




図 7.10 リードサイクル(外部ウエイト)タイミング

- (4) ライトサイクル(最短サイクル)  
(サイクル拡張無し、WR セットアップ無し、内部ウエイト無し、CS リカバリー無し、WR リカバリー無し)




図 7.11 ライトサイクル(最短サイクル)タイミング

- (5) ライトサイクル(6クロック/1バスサイクル)  
 (サイクル拡張無し、WR セットアップ=1 サイクル、内部ウエイト=1 サイクル、CS リカバリー=1 サイクル、WR リカバリー=1 サイクル)




図 7.12 ライトサイクル(6クロック/1バスサイクル)タイミング

- (6) ライトサイクル(外部ウエイト)  
 (サイクル拡張無し、WR セットアップ=1 サイクル、内部ウエイト=3 サイクル、外部ウエイト=任意、CS リカバリー=1 サイクル、WR リカバリー=1 サイクル)




図 7.13 ライトサイクル(外部ウエイト)タイミング

## 7.10.5.4. AC 電気的特性(EEXBCLK マルチプレクスバスモード)

変数条件: fsysh = 100MHz ALE = 2、RWS = 4、TW = 3、TWEX = 4、RWH = 4、CSH = 1  
fsysh = 200MHz ALE = 4、RWS = 4、TW = 3、TWEX = 4、RWH = 4、CSH = 2

項目	記号	計算式		fsysh = 100MHz		fsysh = 200MHz		単位
		Min	Max	Min	Max	Min	Max	
システムクロック周期(T)	tsys	T	-	10	-	5	-	ns
EAD[0:15]出力有効 → EALE 立ち下がり	tAL	$T \times (1 + ALE) - 25$	-	5	-	0	-	
EALE 立ち下がり → EAD[0:15]出力保持	tLA	$T \times (1 + RWS) - 30$	-	20	-	-5	-	
EALE High パルス幅	tLL	$T \times (1 + ALE) - 16$	-	14	-	9	-	
EALE 立ち下がり → ERD_N、EWR_N 立ち下がり	tLC	$T \times (1 + RWS) - 25$	-	25	-	0	-	
ERD_N、EWR_N 立ち上がり → EALE 立ち上がり	tCL	$T \times (1 + RWH + CSH) - 25$	-	35	-	10	-	
EAD[0:15]有効 → ERD_N、EWR_N 立ち下がり EA[16:23]有効 → ERD_N、EWR_N 立ち下がり	tACL tACH	$T \times (2 + ALE + RWH) - 25$	-	55	-	25	-	
ERD_N、EWR_N 立ち上がり → EA[16:23]保持	tCAR	$T \times (1 + RWH + CSH) - 30$	-	30	-	5	-	
EAD[0:15]有効 → EAD[0:15]入力 EA[16:23]有効 → EAD[0:15]入力	tADL tADH	-	$T \times (3 + ALE + RWS + TW + TWEX) - 40$	-	120	-	50	
ERD_N 立ち下がり → EAD[0:15]入力	tRD	-	$T \times (1 + TW + TWEX) - 40$	-	40	-	00	
ERD_N 低レベルパルス幅	tRR	$T \times (1 + TW + TWEX) - 20$	-	60	-	20	-	
ERD_N 立ち上がり → EAD[0:15]保持	tHR	0	-	0	-	0	-	
ERD_N 立ち上がり → EA[16:23]出力	tRAE	$T \times (1 + RWH + CSH) - 30$	-	30	-	5	-	
EWR_N Low パルス幅	tWW	$T \times (1 + TW + TWEX) - 20$	-	60	-	20	-	
EAD[0:15]出力有効 → EWR_N 立ち上がり	tDW	$T \times (1 + TW + TWEX) - 25$	-	55	-	15	-	
EWR_N 立ち上がり → EAD[0:15]出力保持	tWD	$T \times (1 + RWH) - 30$	-	20	-	-5	-	
ERD_N/EWR_N 立ち下がり → EWAIT_N 立ち下がり	tRWW	-	$T \times TW - 40$	-	-10	-	-25	
EWAIT_N 立ち上がり → ERD_N/EWR_N 立ち上がり	tWRW	-	$4T + 30$	-	70	-	50	

- (1) リードサイクル(最短サイクル)  
 (サイクル拡張無し、ALE ウェイト無し、RD セットアップ無し、内部ウェイト無し、CS リカバリー無し、RD リカバリー無し)




図 7.14 リードサイクル(最短サイクル)タイミング

- (2) リードサイクル(8クロック/1バスサイクル)  
(サイクル拡張無し、ALE ウェイト=1 サイクル、RD セットアップ=1 サイクル、内部ウェイト=1 サイクル、CS リカバリー=1 サイクル、RD リカバリー=1 サイクル)




図 7.15 リードサイクル(8クロック/1バスサイクル)タイミング

- (3) リードサイクル(10クロック/1バスサイクル)  
 (サイクル拡張=2倍、ALE ウェイト=1 サイクル、RD セットアップ= なし、内部ウェイト=1 サイクル、CS リカバリー=1 サイクル、RD リカバリー=1 サイクル)




図 7.16 リードサイクル(10クロック/1バスサイクル)タイミング

- (4) リードサイクル(外部ウエイト)  
 (サイクル拡張無し、ALE ウェイト=1 サイクル、RD セットアップ=1 サイクル、内部ウエイト=3 サイクル、外部ウエイト= 任意、CS リカバリー=1 サイクル、RD リカバリー=1 サイクル)




図 7.17 リードサイクル(外部ウエイト)タイミング

- (5) ライトサイクル(最短サイクル)  
 (サイクル拡張無し、ALE ウェイト無し、WR セットアップ無し、内部ウェイト無し、CS リカバリー無し、WR リカバリー無し)




図 7.18 ライトサイクル(最短サイクル)タイミング

- (6) ライトサイクル(8クロック/1バスサイクル)  
 (サイクル拡張無し、ALE ウェイト=1 サイクル、WR セットアップ=1 サイクル、内部ウェイト=1 サイクル、CS リカバリ=1 サイクル、WR リカバリ=1 サイクル)




図 7.19 ライトサイクル(8クロック/1バスサイクル)タイミング

- (7) ライトサイクル(外部ウエイト)  
(サイクル拡張無し、ALE ウェイト=1 サイクル、WR セットアップ=1 サイクル、内部ウエイト=3 サイクル、外部ウエイト= 任意、CS リカバリー=1 サイクル、WR リカバリー=1 サイクル)




図 7.20 ライトサイクル(外部ウエイト)タイミング

## 7.10.5.5. AC 電気的特性(EEXBCLK 同期セパレートバスモード/マルチプレクスバスモード)

AC 条件は、以下となります。

- 出力レベル: High =  $0.5 \times DVDD3$ 、Low =  $0.5 \times DVDD3$
- 入力レベル: High =  $0.5 \times DVDD3$ 、Low =  $0.5 \times DVDD3$

項目	記号	計算式		fsysh = 200MHz		単位
		Min	Max	Min	Max	
外部クロック(EEXBCLK)周期	X	33.3	-	33.3	-	ns
出力端子確定→EEXBCLK 立ち下がり	tS	2	-	2	-	
EEXBCLK 立ち下がり→出力端子保持	tH	7	-	7	-	
ED/EAD[15:0]入力確定→EEXBCLK 立ち上がり	tDS	20	-	20	-	
EEXBCLK 立ち上がり→ED/EAD[15:0]入力保持	tDH	0	-	0	-	
EWAIT_N 入力確定→EEXBCLK 立ち上がり	tWS	20	-	20	-	
EEXBCLK 立ち上がり→EWAIT_N 入力保持	tWH	0	-	0	-	




図 7.21 EEXBCLK同期セパレートバスモード/マルチプレクスバスモードタイミング

## 7.10.6. シリアルメモリーインターフェース(SMIF)

### 7.10.6.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C (fsysh ≤ 200MHz)
- 出力レベル: High = 0.8 × DVDD3、Low = 0.2 × DVDD3
- 入力レベル: High = 0.75 × DVDD3、Low = 0.25 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

項目	記号	計算式	Min	Max	単位
SMIxCLK クロック周波数	f <sub>CK</sub>	-	-	25	MHz
データのセットアップ時間	t <sub>SU</sub>	-	31.2	-	ns
データのホールド時間	t <sub>HD</sub>	-	0	-	
有効 Output	t <sub>V</sub>	-	-	14.5	
Output ホールド時間	t <sub>HO</sub>	-	-14.5	-	
CS セットアップ時間	t <sub>CSS</sub>	1.5T - 20	40	-	
CS ホールド時間	t <sub>CSH</sub>	1.0T - 20	20	-	




図 7.22 SMIF Input タイミング




図 7.23 SMIF Output タイミング

## 7.10.7. I<sup>2</sup>S インターフェース(I<sup>2</sup>S)

### 7.10.7.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C (fsysh ≤ 200MHz)
- 出力レベル: High = 0.5 × DVDD3、Low = 0.5 × DVDD3
- 入力レベル: High = 0.5 × DVDD3、Low = 0.5 × DVDD3
- 負荷容量: CL = 30pF


注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.7.2. AC 電気的特性

(1) マスターモード

項目	記号	Min	Max	単位
Output Clock Period	t <sub>ABCK</sub>	81.38(注)	-	ns
Input Data Setup Time	t <sub>ADIS</sub>	25	-	
Input Data Hold Time	t <sub>ADIH</sub>	10	-	
Output Delay Time	t <sub>ADOD</sub>	-5	15	

注) 最大 12.288MHz




(立ち下がりエッジデータ出力、立ち上がりエッジ入力データサンプリング)

図 7.24 I<sup>2</sup>Sインターフェースマスターモード

(2) スレーブモード

項目	記号	Min	Max	単位
Output Clock Period	$t_{ABCK}$	81.38(注)	-	ns
Input Data Setup Time	$t_{ADIS}$	10	-	
Input Data Hold Time	$t_{ADIH}$	10	-	
Output Delay Time	$t_{ADOD}$	0	30	

注) Max 12.288Mhz



(立ち下がりエッジデータ出力、立ち上がりエッジ入力データサンプリング)

図 7.25 I<sup>2</sup>Sインターフェーススレーブモード

## 7.10.8. 同期シリアルインターフェース(TSSI)

### 7.10.8.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C (fsysh ≤ 200MHz)
- 出力レベル: High = 0.5 × DVDD3、Low = 0.5 × DVDD3
- 入力レベル: High = 0.5 × DVDD3、Low = 0.5 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.8.2. AC 電気的特性

(1) マスターモード

項目	記号	計算式	Min	Max	単位
TSSiXTCK/TSSiXRCK 出力クロック周波数	f <sub>CYC</sub>	-	-	10	MHz
TSSiXTCK/TSSiXRCK 出力クロック周期	t <sub>CYC</sub>	1 / f <sub>CYC</sub>	100	-	ns
TSSiXTCK/TSSiXRCK 低レベル出力パルス幅	t <sub>WL</sub>	(t <sub>CYC</sub> / 2) - 10	40	-	
TSSiXTCK/TSSiXRCK 高レベル出力パルス幅	t <sub>WH</sub>	(t <sub>CYC</sub> / 2) - 10	40	-	
TSSiRXD 入力セットアップ時間	t <sub>DSU</sub>	0.5T - 25	25	-	
TSSiRXD 入力ホールド時間	t <sub>DHD</sub>	0.5T - 25	25	-	
TSSiTXD 出力遅延時間	t <sub>DDL2</sub>	0.5T - 25	-	25	
TSSiTXD 出力ホールド時間	t <sub>DDL1</sub>	-(0.5T - 25)	-25	-	




図 7.26 マスター動作

(2) スレーブモード

項目	記号	計算式	Min	Max	単位
TSSiXTCK/TSSiXRCK 入力クロック周波数	$f_{CYC}$	-	-	10	MHz
TSSiXTCK/TSSiXRCK 入力クロック周期	$t_{CYC}$	$1 / f_{CYC}$	100	-	ns
TSSiRXD/TSSiTSF/TSSiRSF 入力セットアップ時間	$t_{DSU}$	$0.5T - 25$	25	-	
TSSiRXD/TSSiTSF/TSSiRSF 入力ホールド時間	$t_{DHD}$	$0.5T - 25$	25	-	
TSSiTXD 出力遅延時間	$t_{DDLY2}$	$0.5T - 25$	-	25	
TSSiTXD 出力ホールド時間	$t_{DDLY1}$	$-(0.5T - 25)$	-25	-	




図 7.27 スレーブ動作

## 7.10.9. ユニバーサルシリアルバス(USB)

### 7.10.9.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 3.0V ~ 3.6V
- Ta = -40 ~ 85°C
- 出力レベル: High = 0.9 × DVDD3、Low = 0.1 × DVDD3
- 入力レベル: High = 0.9 × DVDD3、Low = 0.1 × DVDD3
- 負荷容量: CL = 50pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.9.2. AC 電気的特性

項目	記号	Min	Max	単位
USBx_DP、USBx_DM 立ち上がり時間	$t_r$	4	20	ns
USBx_DP、USBx_DM 立ち下がり時間	$t_f$	4	20	
出力信号交差電圧	$V_{CRS}$	1.3	2.0	V




図 7.28 USB\_DP、USB\_DM タイミング

## 7.10.10. イーサネットコントローラー(ETHM)

### 7.10.10.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C
- 出力レベル: High = 0.5 × DVDD3、Low = 0.5 × DVDD3
- 入力レベル: High = 0.5 × DVDD3、Low = 0.5 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.10.2. AC 電気的特性

#### (1) MII インターフェース

項目	記号	Min	Max	単位
EMATXCLK/EMARXCLK クロック周波数	f <sub>CYC</sub>	-	25	MHz
EMATXCLK/EMARXCLK クロック周期	t <sub>CYC</sub>	40		ns
EMATXCLK/EMARXCLK クロックデューティ	-	35	65	%
EMARXD/EMARXDV/EMARXER 入力セットアップ時間	t <sub>DSU</sub>	10	-	ns
EMARXD/EMARXDV/EMARXER 入力ホールド時間	t <sub>DHD</sub>	10	-	
EMATXD/EMATXDV/EMATXER 出力ホールド時間	t <sub>DDL1</sub>	0	-	
EMATXD/EMATXDV/EMATXER 出力遅延時間	t <sub>DDL2</sub>	-	25	




図 7.29 MIIインターフェース動作

(2) RMII インターフェース

項目	記号	Min	Max	単位
EMA_R_REFCLK クロック周波数	f <sub>CYC</sub>	-	50	MHz
EMA_R_REFCLK クロック周期	t <sub>CYC</sub>	20	-	ns
EMA_R_REFCLK クロックデューティ	-	35	65	%
EMA_R_RXD/EMA_R_CRSDV 入力セットアップ時間	t <sub>DSU</sub>	4	-	ns
EMA_R_RXD/EMA_R_CRSDV 入力ホールド時間	t <sub>DHD</sub>	2	-	
EMA_R_TXD/EMA_R_TXEN 出力ホールド時間	t <sub>DDL1</sub>	2	-	
EMA_R_TXD/EMA_R_TXEN 出力遅延時間	t <sub>DDL2</sub>	-	16	




図 7.30 RMIIインターフェース動作

## 7.10.11. 外部割り込み

### 7.10.11.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C (fsysh ≤ 200MHz)
- 入力レベル: High = 0.75 × DVDD3、Low = 0.25 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.11.2. AC 電気的特性

表中の T はシステムクロック fsysh の周期を表します。

(1) NORMAL、IDLE モード時

項目	記号	計算式		fsysh=200MHz		単位
		Min	Max	Min	Max	
Low レベルパルス幅	t <sub>INTAL1</sub>	T + 100	-	105	-	ns
High レベルパルス幅	t <sub>INTAH1</sub>	T + 100	-	105	-	

(2) STOP1、STOP2 モード時

項目	記号	計算式		fsysh=200MHz		単位
		Min	Max	Min	Max	
Low レベルパルス幅	t <sub>INTCL2</sub>	500	-	500	-	ns
High レベルパルス幅	t <sub>INTCH2</sub>	500	-	500	-	

## 7.10.12. 端子トリガー入力(TRGINx)

### 7.10.12.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40°C ~ 85°C
- 入力レベル: High = 0.75 × DVDD3、Low = 0.25 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.12.2. AC 電気的特性

表中の T はシステムクロック fsys の周期を表します。

項目	記号	計算式		fsysm=100MHz		単位
		Min	Max	Min	Max	
Low レベルパルス幅	t <sub>ADL</sub>	2T + 20	-	40	-	ns
High レベルパルス幅	t <sub>ADH</sub>	2T + 20	-	40	-	

## 7.10.13. デバッグ通信

### 7.10.13.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C (f<sub>sys</sub> ≤ 200MHz)
- 出力レベル: High = 0.8 × DVDD3、Low = 0.2 × DVDD3
- 入力レベル: High = 0.75 × DVDD3、Low = 0.25 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

## 7.10.13.2. SWD インターフェース

項目	記号	Min	Max	単位
CLK 周期	$t_{dck}$	100	-	ns
CLK 立ち上がりから出力データ保持	$t_{d1}$	1	-	
CLK 立ち上がりから出力データ有効	$t_{d2}$	-	35	
入力データ有効から CLK 立ち上がり	$t_{ds}$	20	-	
CLK 立ち上がりから入力データ保持	$t_{dh}$	15	-	

## 7.10.13.3. JTAG インターフェース

項目	記号	Min	Max	単位
CLK 周期	$t_{dck}$	100	-	ns
CLK 立ち下がりから出力データ保持	$t_{d1}$	0	-	
CLK 立ち下がりから出力データ有効	$t_{d2}$	-	35	
入力データ有効から CLK 立ち上がり	$t_{ds}$	20	-	
CLK 立ち上がりから入力データ保持	$t_{dh}$	15	-	




図 7.31 JTAG/SWD波形

## 7.10.13.4. ETM トレース

項目	記号	Min	Max	単位
TRACECLK 周期	$t_{\text{clk}}$	20	-	ns
TRACECLK 立ち上がりから TRACEDATA 有効	$t_{\text{setupr}}$	2	-	
TRACECLK 立ち上がりから TRACEDATA 保持	$t_{\text{holdr}}$	1	-	
TRACECLK 立ち下がりから TRACEDATA 有効	$t_{\text{setupf}}$	2	-	
TRACECLK 立ち下がりから TRACEDATA 保持	$t_{\text{holdf}}$	1	-	

注)  $f_{\text{sys}} > 100\text{MHz}$  の場合は、 $\text{DVDD3}=3.3\text{V}$ 、 $\text{CL}=10\text{pF}$  の条件となります。




図 7.32 トレース信号波形

## 7.10.13.5. ノンブレイクデバッグインターフェース(NBDIF)

項目	記号	Min	Max	単位
NBDCLK サイクル時間	$t_{NDCYC}$	80	-	ns
NBDCLK Low レベルパルス幅	$t_{NDL}$	35	-	
NBDDATA 出力遅延時間	$t_{NDD}$	-	$t_{NDCYC} - 20$	
NBDDATA 出力ホールド時間	$t_{NDHD}$	5	-	
NBDDATA セットアップ時間	$t_{NDS}$	20	-	
NBDDATA ホールド時間	$t_{NDH}$	5	-	
NBDSYNC セットアップ時間	$t_{NDSYS}$	20	-	
NBDSYNC 出力ホールド時間	$t_{NDSYH}$	5	-	




図 7.33 NBDIF波形

## 7.10.13.6. ノイズフィルタ特性

項目	条件	Min	Typ.	Max	単位
ノイズキャンセル幅	-	15	30	60	ns

## 7.10.14. 外部クロック入力

### 7.10.14.1. 条件

この章に記載されている AC 特性は、以下の条件となります。

- DVDD3 = AVDD3 = 2.7V ~ 3.6V
- Ta = -40 ~ 85°C
- 入力レベル: High = 0.75 × DVDD3、Low = 0.25 × DVDD3
- 負荷容量: CL = 30pF

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.10.14.2. AC 電気的特性

#### (1) 高速クロック入力

項目	記号	Min	Typ.	Max	単位
クロック周波数 ( $f_{ehcin} = 1 / t_{ehcin}$ )	$f_{ehcin}$	8	-	24	MHz
クロック Duty	-	45	-	55	%
クロック立ち上がり時間	$t_r$	-	-	10	ns
クロック立ち下がり時間	$t_f$	-	-	10	ns

#### (2) 低速クロック入力

項目	記号	Min	Typ.	Max	単位
クロック周波数 ( $f_{ehcin} = 1 / t_{ehcin}$ )	$f_{ehcin}$	30	-	34	kHz
クロック Duty	-	45	-	55	%
クロック立ち上がり時間	$t_r$	-	-	100	ns
クロック立ち下がり時間	$t_f$	-	-	100	ns




図 7.34 外部クロック入力波形

## 7.11. フラッシュ特性

### 7.11.1. コードフラッシュ

DVDD3=2.7V ~ 3.6V  
 Ta= -40 ~ 85°C

項目	条件	Min	Typ.	Max	単位
フラッシュメモリー書き換え回数	-	-	-	100,000	回
書き込み時間	1word あたりに換算	-	22.6	-	μs
消去時間	ページ	1.1	-	4.2	ms
	ブロック	8.4	-	33.6	
	エリア(注 2)	-	9.1	-	

注 1) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

注 2) プロテクトが有効なブロックが無い場合の時間です。

### 7.11.2. データフラッシュ

DVDD3=2.7V ~ 3.6V  
 Ta= -40 ~ 85°C

項目	条件	Min	Typ.	Max	単位
フラッシュメモリー書き換え回数	-	-	-	100,000	回
書き込み時間	-	-	78	-	μs
消去時間	ページ	1.1	-	4.2	ms
	ブロック	16.2	-	64.6	
	エリア(注 2)	-	9.1	-	

注 1) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

注 2) プロテクトが有効なブロックが無い場合の時間です。

## 7.11.3. チップ消去

項目	製品
A 群製品	TMPM4NRF20FG、TMPM4NRF20XBG、TMPM4NQF20FG、TMPM4NQF20XBG、TMPM4NNF20FG、 TMPM4NRF15FG、TMPM4NRF15XBG、TMPM4NQF15FG、TMPM4NQF15XBG、TMPM4NNF15FG
B 群製品	TMPM4NRF10FG、TMPM4NRF10XBG、TMPM4NQF10FG、TMPM4NQF10XBG、TMPM4NNF10FG TMPM4NRFDFG、TMPM4NRFDXBG、TMPM4NQDFG、TMPM4NQFDXBG、TMPM4NNDFG

注) 各製品の最新開発状況は、弊社営業担当までお問い合わせください。

DVDD3=2.7V ~ 3.6V  
 Ta= -40 ~ 85°C

項目	条件	A 群製品			B 群製品			単位
		Min	Typ.	Max	Min	Typ.	Max	
チップ消去時間	消去対象: コードフラッシュ データフラッシュ プロテクトビット(コード) プロテクトビット(データ) セキュリティビット	30.6	-	39.8	21.5	-	30.7	ms

注 1) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

注 2) 複数のコマンドシーケンスを実行。コマンド実行間のオーバーヘッドや通信時間などは含みません。

注 3) チップ消去コマンド実行時、プロテクトが有効なブロックが無い場合の時間です。

## 7.12. レギュレーター

DVDD3=2.7V ~ 3.6V  
 Ta= -40 ~ 85°C

項目	条件	Min	Typ.	Max	単位
REGOUT1 コンデンサー容量	-	-	1.0	-	μF

## 7.13. 発振回路

### 7.13.1. 内蔵発振器

DVDD3=2.7V ~ 3.6V  
 Ta= -40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位
発振周波数	f <sub>IHOSC1</sub>	-	9.9	10	10.1	MHz
	f <sub>IHOSC2</sub>		-	10	-	

注) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

### 7.13.2. 外部発振器

DVDD3=2.7V ~ 3.6V  
 Ta= -40 ~ 85°C

項目	記号	条件	Min	Typ.	Max	単位
発振周波数	f <sub>EHOSC</sub>	-	8	-	24	MHz
	f <sub>ELOSC</sub>		30	-	34	kHz

注 1) DVDD3 は DVDD3A、DVDD3B、DVDD3C、DVDD3D、DVDD3E、DVDD3F、DVDD3G、DVDD3H、DVDD3J の総称です。

注 2) 接続する発振子とのマッチングは発振子メーカーへ依頼してください。




図 7.35 発振回路例

発振の安定には、発振子の位置、負荷容量を適切にする必要があります。これらは基板パターンにより大きな影響を受けます。安定した発振を得るため、ご使用される基板での評価をされるようお願いいたします。

本製品は、下記のメーカーの発振子を用いて評価しています。発振回路設計時に発振子の選択に活用願います。

### 7.13.3. セラミック発振子

この製品は(株)村田製作所製セラミック発振子を用いて評価しています。  
(株)村田製作所の製品詳細につきましては、同社ホームページを参照してください。

### 7.13.4. 水晶発振子

この製品は京セラ(株)製水晶発振子、(株)村田製作所製の水晶発振子を用いて評価しています。  
京セラ(株)及び(株)村田製作所の製品詳細につきましては、同社ホームページを参照してください。




### 7.13.5. プリント基板の設計に関する注意

水晶振動子と発振のための素子を接続する基板パターンは浮遊容量やインダクタンスによる特性の劣化を防止するために最短距離の配線帳で設計してください。また、多層基板の場合は発振回路の直下の層には面グランドや信号パターンを配線しないようにお願いします。詳しくは、発振子メーカーのホームページを参照してください。






## 8.2. P-LQFP144-2020-0.50-002

Unit: mm




## 8.3. P-LQFP100-1414-0.50-002

Unit: mm




## 8.4. P-VFBGA177-1313-0.80-001

Unit: mm



## 8.5. P-VFBGA145-1212-0.80-001

Unit: mm



## 9. 使用上のご注意およびお願い事項

本資料に掲載されている製品について、使用上の注意点を説明します。

なお、本項目と本資料での記述について、異なる場合は、本資料の記述が優先されます。

### (1) 電源投入時の動作について

電源投入時、本資料に掲載されている製品の内部は不定状態となります。

このため、リセットが有効となるまで、端子の状態は不定となります。

外部リセット端子を使用してリセットする製品の場合、電源投入後外部から入力するリセットが有効になるまでの間、端子の状態は不定となります。

また、内蔵パワーオンリセットを使用してリセットする製品の場合、電源電圧が電源投入から内蔵パワーオンリセットが有効となる電圧に上昇するまでの間、端子の状態は不定となります。

### (2) 未使用端子の処置について

本資料に掲載されている製品では、未使用の入出力ポートは、入出力禁止となり、端子はハイインピーダンスです。一般にハイインピーダンスの端子を開放状態で製品を動作させると、外部からのノイズを受け誘起電圧が発生して LSI 内部で静電破壊やラッチアップが発生することがあります。

未使用端子については、1本ずつ抵抗を通して電源端子または1本ずつ抵抗を通して GND 端子に固定することを推奨します。

### (3) クロック発振の安定について

リセットはクロック発振が安定してから解除してください。プログラム動作中にクロックを切り替える場合、切り替える先のクロック発振が安定している状態で切り替えてください。

## 10. 改訂履歴

表 10.1 改訂履歴

Revision	日付	内容
1.0	2021-07-30	新規
1.1	2023-06-16	・2. 端子配置図 LQFP176/144/100、VFPGA177/145 の端子配置図を修正
1.2	2023-08-24	・表 5.1 TMPM4N グループ(1)リファレンスマニュアルー覧 フラッシュメモリー (コードフラッシュ:2.0MB/1.5MB/1.0MB/512KB、データフラッシュ:32KB、 USB シングルブート対応)の IP 記号変更 シリアルメモリーインターフェースの IP 記号変更
1.3	2023-10-31	・表 4.30 信号接続ー覧: 制御/電源 M4NQ(BGA145)の電源端子の割り当て修正 DVDD3E: -, DVDD3H: -, DVSSE: -, DVSSH: - ・表 5.1 TMPM4N グループ(1)リファレンスマニュアルー覧のフラッシュメモリー、シリアル メモリーインターフェースの IP 記号を変更 注 1、注 2 を追加 ・Appendix 品番付与情報の見直し
1.4	2024-05-31	・リファレンスマニュアル 表 5.1 TMPM4N グループ(1)リファレンスマニュアルー覧の IP 記号を変更 注1、注 2 の削除 ・6.5. クロック制御 X1、X2 の図を変更 ・7.10.1.2. AC 電気的特性 (2) スレーブモード $t_{ODLY2}$ と $t_{ODLY3}$ の計算式を変更
1.5	2024-11-29	・機能別製品ー覧 表 1.5 の CEC 欄を変更

## Appendix

### 全端子一覧

兼用機能 A、B: ポートファンクションレジスターの設定なしにポートに割り当てられる兼用機能です。  
 兼用機能 1~8: ポートファンクションレジスターの設定によりポートに割り当てられる兼用機能です。

M4NR LQFP176	M4NQ LQFP144	M4NN LQFP100	M4NR BGA177	M4NQ BGA145	端子名称	兼用 機能 A	兼用 機能 B	兼用機能 1	兼用機能 2	兼用機能 3	兼用機能 4	兼用機能 5	兼用機能 6	兼用機能 7	兼用機能 8	入出力	PU/PD	OD	5VT/ 3VT	SMT/ CMOS	リセット 中の状態	リセット 後の状態
1	1	-	B3	A2	PF5			ECS3_N					USBB_SOF_TGL			I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
2	2	1	B2	B3	PF6			EBELL_N					CANATX			I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
3	3	2	B1	B2	PF7		INT05b	EBELH_N			TSPi2CSIN	TSPi2CS0	CANARX			I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
4	-	-	D4	-	PC7		INT15a	EA23								I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
5	-	-	E5	-	PC6		INT14a	EA22								I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
6	-	-	C2	-	PC5			EA21		T32A10OUTB						I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
7	-	-	C1	-	PC4			EA20		T32A10OUTA		T32A10OUTC				I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
8	4	3	A1	A1	DVDD3A											-	-	-	-	-	-	-
9	5	4	M1	K1	DVSSA											-	-	-	-	-	-	-
10	6	5	E4	B1	PB3			EA11		T32A02OUTB			USBA_ID			I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
11	7	6	F5	D4	PB2			EA10		T32A02OUTA		T32A02OUTC	USBA_VBUSEN			I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
12	8	7	D2	C2	PB1		INT05a	EA09	T32A02INA1	T32A02INB0		T32A02INC1	HDMAREQA			I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
13	9	8	D1	C1	PB0		INT04a	EA08	T32A02INB1	T32A02INA0	I2S0MCLK	T32A02INC0	USB_ECLK			I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
14	10	-	E2	E4	PA7		INT03a	EA07	T32A01INA1	T32A01INB0		T32A01INC1	TSPi2CSIN	TSPi2CS0		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
15	11	9	E1	F5	PA6			EA06		T32A01OUTB			TSPi0CS3	TSPi2SCK	EMAPPSOUT1	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
16	12	10	F4	F4	PA5			EA05		T32A01OUTA		T32A01OUTC	TSPi0CS2	TSPi2RXD		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
17	13	11	G5	G5	PA4			EA04	T32A01INB1	T32A01INA0		T32A01INC0	TSPi0CS1	TSPi2TXD		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
18	14	12	G4	G4	PA3			EA03	T32A00INA1	T32A00INB0		T32A00INC1	TSPi2CS1	TSPi0TXD		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
19	15	13	H5	H5	PA2			EA02		T32A00OUTB				TSPi0RXD	EMAPPSOUT0	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
20	16	14	H4	H4	PA1			EA01		T32A00OUTA		T32A00OUTC		TSPi0SCK		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
21	17	15	J5	J5	PA0		INT02a	EA00	T32A00INB1	T32A00INA0		T32A00INC0	TSPi0CSIN	TSPi0CS0		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
22	18	16	J4	J4	PY4	BOOT_N		ISDCOUT			EEXBCLK		USBA_SOF_TGL			Output	PU/PD	YES	N/A	SMT	Hi-Z (注1)	Hi-Z
23	19	17	F2	D2	PT3		INT00b	RTCOUT	T32A03OUTA	T32A03OUTC	RXIN0		TRGIN2			I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
24	20	18	F1	D1	USBA_VBUS											-	-	-	YES	SMT	-	-
25	21	19	H2	F2	DVSSJ											-	-	-	-	-	-	-
26	22	20	G1	E1	USBA_DM											-	-	-	-	-	-	-
27	23	21	H1	F1	USBA_DP											-	-	-	-	-	-	-
28	24	-	J2	G2	DVSSK											-	-	-	-	-	-	-
29	25	-	J1	G1	USBB_DM											-	-	-	-	-	-	-
30	26	-	K1	H1	USBB_DP											-	-	-	-	-	-	-
31	27	22	K2	H2	DVDD3J											-	-	-	-	-	-	-
32	28	-	R2	N2	DVDD3B											-	-	-	-	-	-	-
33	29	-	N2	L2	DVSSB											-	-	-	-	-	-	-
34	30	-	L1	J1	USBB_VBUS											-	-	-	YES	SMT	-	-
35	31	-	L2	J2	PU0				T32A12OUTA	T32A12OUTC		USBB_ID		UT4TXDA		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
36	32	-	K5	K4	PU2		INT06b		T32A12INA0	T32A12INC0			TSSi1TCK	UT4CTS_N		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
37	33	-	K4	K2	PU3		INT07b		T32A12INB0	T32A12INC1		USBB_VBUSEN	TSSi1TFS	UT4RTS_N		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
38	-	-	L5	-	PU4		INT08b		T32A13INB0	T32A13INC1			TSSi1TXD	UT3RTS_N		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
39	-	-	L4	-	PU5		INT09b		T32A13INA0	T32A13INC0			TSSi1RXD	UT3CTS_N		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
40	-	-	M4	-	PU6				T32A13OUTA	T32A13OUTC			TSSi1RFS	UT3RXD	CANBRX	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
41	-	-	M2	-	PU7				T32A13OUTB				TSSi1RCK	UT3TXDA	CANBTX	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
42	34	23	R1	N1	RESET_N											-	PU	-	-	SMT	-	-
43	35	24	N1	L1	PY3	XT2										Input	PU/PD	-	N/A	SMT	Hi-Z	Hi-Z
44	36	25	P1	M1	PY2	XT1 / ELCLKIN										Input	PU/PD	-	N/A	SMT	Hi-Z	Hi-Z
45	37	26	T2	P2	PY0	X1 / EHOLKIN										Input	PU/PD	-	N/A	SMT	Hi-Z	Hi-Z
46	38	27	T3	P3	PY1	X2										Input	PU/PD	-	N/A	SMT	Hi-Z	Hi-Z
47	39	28	T1	P1	MODE											-	PD	-	-	SMT	-	-
48	40	29	N5	L4	PD0			ED00/EAD00	T32A04INB1	T32A04INA0	TSPi4CS0	T32A04INC0	TSPi4CSIN	UO0		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
49	41	30	M6	L5	PD1			ED01/EAD01	T32A04INA1	T32A04INB0	TSPi4SCK	T32A04INC1		XO0		I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
50	42	31	N6	K6	PD2			ED02/EAD02		T32A04OUTA	TSPi4RXD	T32A04OUTC		VO0	TSSi0TCK	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
51	43	32	M7	L6	PD3			ED03/EAD03		T32A04OUTB	TSPi4TXD			YO0	TSSi0TFS	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
52	44	33	N7	L7	PD4			ED04/EAD04		T32A05OUTA		T32A05OUTC	I2S0LRCK	WO0	TSSi0TXD	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
53	45	34	M8	K7	PD5			ED05/EAD05		T32A05OUTB			I2S0BCK	ZO0	TSSi0RXD	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
54	46	35	N8	K8	PD6			ED06/EAD06	T32A05INB1	T32A05INA0		T32A05INC0	I2S0DI	EMG0	TSSi0RFS	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
55	47	36	M9	L8	PD7			ED07/EAD07	T32A05INA1	T32A05INB0		T32A05INC1	I2S0DO	OVV0	TSSi0RCK	I/O	PU/PD	YES	N/A	SMT	Hi-Z	Hi-Z
56	48	-	R3	N3	DVDD3C											-	-	-	-	-	-	-

M4NR LQFP176	M4NQ LQFP144	M4NN LQFP100	M4NR BGA177	M4NQ BGA145	端子名称	兼用 機能 A	兼用 機能 B	兼用機能 1	兼用機能 2	兼用機能 3	兼用機能 4	兼用機能 5	兼用機能 6	兼用機能 7	兼用機能 8	入出力	PU/PD	OD	5VT/ 3VT	SMT/ CMOS	リセット 中の状態	リセット 後の状態	
57	49	-	P2	M2	DVSSC											-	-	-	-	-	-	-	
58	50	37	R4	N4	PE0			ED08/EAD08	T32A06INB1	T32A06OUTB	EA23	T32A06INA1	CANBTX	UT0RTS_N	EA15	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
59	51	38	R5	N5	PE1			ED09/EAD09		T32A06OUTA	EA22	T32A06OUTC	CANBRX	UT0CTS_N	EA14	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
60	52	39	T5	P5	PE2			ED10/EAD10		T32A06INA0	EA21	T32A06INC0	EMAPPSOUT0	UT0RXD	EA13	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
61	53	40	T6	N6	PE3			ED11/EAD11		T32A06INB0	EA20	T32A06INC1	EMAPPSOUT1	UT0TXDA	EA12	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
62	54	41	R6	P6	PE4			ED12/EAD12		T32A07INA0	EA19	T32A07INC0	I2S1DO	ISDAIN0	EA11	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
63	55	42	R7	P7	PE5			ED13/EAD13		T32A07INB0	EA18	T32A07INC1	I2S1DI	ISDAIN1	EA10	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
64	56	43	T7	N7	PE6			ED14/EAD14		T32A07OUTA	EA17	T32A07OUTC	I2S1BCK	ISDAIN2	EA09	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
65	57	44	T8	N8	PE7			ED15/EAD15	T32A07INB1	T32A07OUTB	EA16	T32A07INA1	I2S1LRCK	ISDAIN3	EA08	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
66	-	-	N9	-	PJ7							FUT1RXD	EI2C3SCL	I2C3SCL		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
67	-	-	R8	-	PJ6							FUT1TXD	EI2C3SDA	I2C3SDA		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
68	-	-	R9	-	PJ5				T32A03INB0	T32A03INC1		FUT0RXD				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
69	-	-	T9	-	PJ4				T32A03INA0	T32A03INC0		FUT0TXD				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
70	58	45	T10	P8	REGOUT1											-	-	-	-	-	-	-	
71	59	46	M12	K10	DVDD3D											-	-	-	-	-	-	-	
72	60	47	E12	E10	DVSSD											-	-	-	-	-	-	-	
-	-	-	T16	P14	BSC											-	PD	-	-	SMT	-	-	
73	61	-	R10	K9	PT5		INT02b		T32A03OUTB							I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
74	-	-	N10	-	PW3						TSPi8TXD	T32A01OUTB				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
75	-	-	M10	-	PW2						TSPi8RXD	T32A01OUTA		T32A01OUTC		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
76	-	-	N11	-	PW1						TSPi8SCK	T32A00OUTA		T32A00OUTC		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
77	-	-	M11	-	PW0						TSPi8CS0	T32A00OUTB	TSPi8CSIN			I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
78	62	-	R11	L9	PV7				T32A05OUTB		TSPi5CS0	OVV0	TSPi5CSIN	UT1RTS_N		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
79	63	-	T11	N9	PV6				T32A05OUTA	T32A05OUTC	TSPi5SCK	EMG0		UT1CTS_N		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
80	64	-	T12	P9	PV5			EI2C2SDA	T32A04OUTA	T32A04OUTC	TSPi5TXD	Z00	I2C2SDA	UT1TXDA	CANARX	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
81	65	-	R12	N10	PV4			EI2C2SCL	T32A04OUTB		TSPi5RXD	W00	I2C2SCL	UT1RXD	CANATX	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
82	66	-	T13	P10	PM7			EI2C4SCL	T32A07OUTB		I2C4SCL	FUT11ROUT	TSPi7TXD	FUT1TXD		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
83	67	-	R13	N11	PM6			EI2C4SDA	T32A07OUTA	T32A07OUTC	I2C4SDA	FUT11RIN	TSPi7RXD	FUT1RXD		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
84	68	-	T14	P11	PM5				T32A06OUTA	T32A06OUTC			TSPi7SCK	FUT1RTS_N		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
85	69	-	N12	L10	PM4		INT15b		T32A06OUTB		TSPi7CSIN		TSPi7CS0	FUT1CTS_N		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
86	70	48	R14	N12	PH7			TRST_N		UT0CTS_N		UT0RTS_N				I/O	PU/PD	YES	NA	SMT	PU (注2)	PU (注2)	
87	71	49	R15	P12	PH6			TDO/SWV		UT0RTS_N		UT0CTS_N				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
88	72	50	T15	P13	PH5			TCK/SWCLK		UT0TXDA		UT0RXD				I/O	PU/PD	YES	NA	SMT	PD (注2)	PD (注2)	
89	73	51	R16	N14	PH4			TMS/SWDIO		UT0RXD		UT0TXDA				I/O	PU/PD	YES	NA	SMT	PU (注2)	PU (注2)	
90	74	52	P15	N13	PH3			TDI		UT1CTS_N	NBDSYNC	UT1RTS_N				I/O	PU/PD	YES	NA	SMT	PU (注2)	PU (注2)	
91	75	53	P16	M14	PH2			TRACEDATA3		UT1RTS_N	NBDDATA3	UT1CTS_N				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
92	76	54	N15	M13	PH1			TRACEDATA2		UT1TXDA	NBDDATA2	UT1RXD				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
93	77	55	N16	L11	PH0			TRACEDATA1		UT1RXD	NBDDATA1	UT1TXDA		EMAMDIO		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
94	78	56	M15	L13	PG7			TRACEDATA0			NBDDATA0	FUT0CTS_N		EMAMDC		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
95	79	57	M16	L14	PG6			TRACECLK			NBDCLK	FUT0RTS_N	I2S1MCLK			I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
96	80	58	M13	K11	PG5				T32A02OUTA	T32A02OUTC	FUT0RIN	FUT0RXD	EI2C2SCL	I2C2SCL	EMARXD3	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
97	81	59	L12	K13	PG4				T32A02OUTB		FUT0IROUT	FUT0TXD	EI2C2SDA	I2C2SDA	EMARXD2	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
98	-	-	N13	-	DVDD3E											-	-	-	-	-	-	-	
99	-	-	D13	-	DVSSE											-	-	-	-	-	-	-	
100	82	60	L16	K14	PL3				T32A02INB0	T32A02INC1		SMI0D7	TSPi3CS1	TSPi1TXD	EMARXD1/ EMA_R_RXD1	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
101	83	61	L15	J13	PL2							SMI0D6		TSPi1RXD	EMARXD0/ EMA_R_RXD0	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
102	84	62	K16	J14	PL1							SMI0D5		TSPi1SCK	EMARXCLK/ EMA_R_REFCLK	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
103	85	63	L13	J11	PL0		INT01a		T32A02INA0	T32A02INC0		SMI0D4	TSPi1CSIN	TSPi1CS0	EMATXD0/ EMA_R_TXD0	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
104	86	64	K12	J10	PK7		INT00a		T32A01INB0	T32A01INC1	TSPi3CS0		SMI0CS0_N	TSPi3CSIN	EMATXD1/ EMA_R_TXD1	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
105	87	65	J16	H14	PK6			TSPi1CS3	T32A01INA0	T32A01INC0	TSPi3SCK		SMI0CLK		EMATXD2	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
106	88	66	K15	H13	PK5			TSPi1CS2			TSPi3RXD		SMI0D3		EMATXD3	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
107	89	67	J15	G14	PK4			TSPi1CS1			TSPi3TXD		SMI0D2		EMATXCLK	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
108	90	68	K13	G13	PK3			ECS1_N					SMI0D1		EMAMDIO	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
109	91	69	J13	F14	PK2			ECS0_N					SMI0D0		EMAMDC	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
110	92	70	J12	H11	PK1		INT11a	ISDBOUT	T32A00INB0	T32A00INC1	HDMAREQB	TSPi3CS0	TSPi3CSIN			I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
111	93	71	H12	H10	PK0		INT10a	ISDAOUT	T32A00INA0	T32A00INC0			SMI0CS1_N		EMATXEN/ EMA_R_TXEN	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
112	94	-	H13	G10	PV3				T32A09OUTB		ISDBIN3	Y00	UT3CTS_N	UT3RTS_N	EMARXD3	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
113	95	-	G12	G11	PV2				T32A09OUTA	T32A09OUTC	ISDBIN2	VO0	UT3RTS_N	UT3CTS_N	EMARXD2	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
114	96	-	G13	F11	PV1				T32A09INB0	T32A09INC1	ISDBIN1	XO0	UT3TXDA	UT3RXD	EMARXD1/ EMA_R_RXD1	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
115	97	-	F12	F10	PV0				T32A09INA0	T32A09INC0	ISDBIN0	UO0	UT3RXD	UT3TXDA	EMARXD0/ EMA_R_RXD0	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
116	98	-	F13	E11	PT4		INT01b				RXIN1				EMATXCLK	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z	
117	-	-	H16	-	PW7					T32A10INA1			T32A11OUTB	ISDCIN3	T32A11INA0		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
118	-	-	H15	-	PW6								T32A11OUTA	ISDCIN2	T32A11OUTC		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z

M4NR	M4NQ	M4NN	M4NR	M4NQ	端子名称	兼用機能 A	兼用機能 B	兼用機能 1	兼用機能 2	兼用機能 3	兼用機能 4	兼用機能 5	兼用機能 6	兼用機能 7	兼用機能 8	入出力	PU/PD	OD	5VT / 3VT	SMT / CMOS	リセット中の状態	リセット後の状態
119	-	-	G16	-	PW5							T32A10OUTA	ISDCIN1	T32A10OUTC		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
120	-	-	G15	-	PW4					T32A11INA1		T32A10OUTB	ISDCIN0	T32A10INA0		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
121	99	-	E13	F13	PM3		INT14b		T32A11OUTB		TSPI6CSIN	UT4CTS_N	TSPI6CS0	UT4RTS_N	EMATXD0	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
122	100	-	F16	E14	PM2				T32A11OUTA		T32A11OUTC	UT4RTS_N	TSPI6SCK	UT4CTS_N	EMATXD1	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
123	101	-	F15	E13	PM1			EI2C3SCL		USB8_SOF_T GL	I2C3SCL	UT4TXDA	TSPI6RXD	UT4RXD	EMATXD2	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
124	102	-	E16	D14	PM0			EI2C3SDA			I2C3SDA	UT4RXD	TSPI6TXD	UT4TXDA	EMATXD3	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
125	-	-	E15	-	PL5		INT13b		T32A08OUTB							I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
126	-	-	D16	-	PL4		INT12b		T32A08OUTA	T32A08OUTC						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
127	103	-	T4	P4	DVDD3F											-	-	-	-	-	-	-
128	104	-	A16	A14	DVSSF											-	-	-	-	-	-	-
129	105	72	D15	D13	PG0		INT08a	EALE		UT2RXD		UT2TXDA			EMARXDV / EMA_R_CRSDV	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
130	106	73	C16	C14	PG1		INT09a	EWAIT_N		UT2TXDA		UT2RXD			EMARXER	I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
131	107	74	C15	C13	PG2				UT2RTS_N	ALARM_N	UT2CTS_N	EI2C0SDA	I2C0SDA	EMACRS	I/O	PU/PD	YES	5VT	SMT	Hi-Z	Hi-Z	
132	108	75	B16	B14	PG3				UT2CTS_N	TRGIN0	UT2RTS_N	EI2C0SCL	I2C0SCL	EMACOL	I/O	PU/PD	YES	5VT	SMT	Hi-Z	Hi-Z	
133	109	76	B15	B13	PN0	AINA00										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
134	110	77	A15	A13	PN1	AINA01										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
135	111	78	B14	B12	PN2	AINA02										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
136	112	79	A14	A12	PN3	AINA03										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
137	113	80	B13	B11	PN4	AINA04										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
138	114	81	A13	A11	PN5	AINA05										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
139	115	82	B12	B10	PN6	AINA06										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
140	116	83	A12	A10	PN7	AINA07										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
141	117	84	D12	D11	PP0	AINA08			T32A04INA0	T32A04INC0		T32A04INB1				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
142	118	85	D11	D10	PP1	AINA09			T32A04INB0	T32A04INC1		T32A04INA1				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
143	119	86	B11	B9	PP2	AINA10			T32A05INA0	T32A05INC0		T32A05INB1				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
144	120	87	A11	A9	PP3	AINA11			T32A05INB0	T32A05INC1		T32A05INA1				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
145	121	88	E11	D9	PP4	AINA12			T32A06INA0	T32A06INC0		T32A06INB1				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
146	122	89	D10	E9	PP5	AINA13			T32A06INB0	T32A06INC1		T32A06INA1				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
147	123	90	B10	B8	PP6	AINA14	INT10b		T32A07INA0	T32A07INC0		T32A07INB1				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
148	124	91	A10	A8	PP7	AINA15	INT11b		T32A07INB0	T32A07INC1		T32A07INA1				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
149	125	-	E10	D8	PR0	AINA16			T32A08INA0	T32A08INC0						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
150	126	-	D9	E8	PR1	AINA17			T32A08INB0	T32A08INC1						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
151	127	-	B9	B7	PR2	AINA18			T32A09INA0	T32A09INC0						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
152	128	-	A9	A7	PR3	AINA19			T32A09INB0	T32A09INC1						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
153	129	-	A8	D7	PR4	AINA20			T32A10INA0	T32A10INC0						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
154	130	-	B8	E7	PR5	AINA21			T32A10INB0	T32A10INC1						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
155	131	-	E9	E6	PR6	AINA22			T32A11INA0	T32A11INC0						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
156	132	-	D8	D6	PR7	AINA23			T32A11INB0	T32A11INC1						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
157	133	92	A7	A6	AVDD3											-	-	-	-	-	-	-
158	134	93	B7	F6	AVSS											-	-	-	-	-	-	-
159	135	94	A6	A5	PT0	DAC0										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
160	136	95	A5	A4	PT1	DAC1										I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
161	137	-	M5	K5	DVDD3G											-	-	-	-	-	-	-
162	138	-	F6	E2	DVSSG											-	-	-	-	-	-	-
163	-	-	E8	-	PL7			TRGIN1	T32A09OUTB							I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
164	-	-	E7	-	PL6		INT03b		T32A09OUTA	T32A09OUTC						I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
165	-	-	D7	-	PJ3					UT5CTS_N		UT5RTS_N	EI2C4SDA	I2C4SDA		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
166	-	-	D6	-	PJ2					UT5RTS_N		UT5CTS_N	EI2C4SCL	I2C4SCL		I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
167	-	-	B6	-	PJ1					UT5TXDA		UT5RXD				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
168	-	-	B5	-	PJ0					UT5RXD		UT5TXDA				I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
169	-	-	N4	-	DVDD3H											-	-	-	-	-	-	-
170	-	-	G2	-	DVSSH											-	-	-	-	-	-	-
171	139	-	E6	B6	PT2									CEC0		I/O	PU/PD	YES	3VT	SMT	Hi-Z	Hi-Z
172	140	96	D5	E5	PF0		INT04b	ERD_N								I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
173	141	97	A4	D5	PF1			EW_R_N								I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z
174	142	98	B4	B5	PF2								EI2C1SDA	I2C1SDA		I/O	PU/PD	YES	5VT	SMT	Hi-Z	Hi-Z
175	143	99	A3	B4	PF3								EI2C1SCL	I2C1SCL		I/O	PU/PD	YES	5VT	SMT	Hi-Z	Hi-Z
176	144	100	A2	A3	PF4			ECS2_N								I/O	PU/PD	YES	NA	SMT	Hi-Z	Hi-Z

注 1) リセット端子(RESET\_N)、POR によるリセット期間中は、内蔵 pull-up が ON です。

注 2) 初期値で内蔵 pull-up/pull-down が ON です。

注 3) 製品により使用できない機能があります。詳細はリファレンスマニュアル「製品個別情報」を参照してください。

## 品番付与情報

# TMP M4 N R F 20 x FG

東芝マイクロコントローラー  
の識別名

コア

変更記号

パッケージ

記号	説明
M4	Arm Cortex-M4 (FPU 機能搭載)
M3	Arm Cortex-M3
M0	Arm Cortex-M0

記号	説明
QG	プラスチック縮小クアッドアウトライン ノンリードパッケージ、防湿梱包品
UG、DUG、 FG、DFG	プラスチックフラットパッケージ、防湿梱包品
MG、DMG	プラスチックスモールアウトライン パッケージ、防湿梱包品
XBG	プラスチックボールグリッドアレイ、 防湿梱包品

製品グループ

メモリー容量

ファミリー	記号	主なアプリケーション
TXZ/ TXZ+	H	汎用・コンシューマーエレクトロニクス
	K	モーター/インバーター制御・産業機器 (アナログコンボ)
	M	モーター/インバーター制御・産業機器 (アナログコンボ)、CAN 搭載
	G	OA/デジタル製品・産業機器
	N	産業用ネットワーク、IoT 情報管理デバイス、 イーサネット/USB/CAN 搭載
	E	小型精密機器
	L	単体モーター/インバーター制御・産業機器
	V	汎用・コンシューマーエレクトロニクス (エントリーシリーズ)

記号	容量 [KB]
M	32
P	48
S	64
U	96
W	128
Y	256
Z	384
D	512
E	768
10	1024
15	1536
20	2048

ピン数

ROMタイプ

記号	ピン数	記号	ピン数		
0	G	32 pin 以下	7	P	101 ~ 128 pin
1	H	33 ~ 44 pin	8	Q	129 ~ 144 pin
2	J	45 ~ 48 pin	9	R	145 ~ 176 pin
3	K	49 ~ 52 pin	A	S	177 ~ 200 pin
4	L	53 ~ 64 pin	B	T	201 ~ 224 pin
5	M	65 ~ 80 pin	C	U	225 ~ 250 pin
6	N	81 ~ 100 pin	D	V	251 ~ 300 pin

記号	説明
F	Flash

## 製品取り扱い上のお願い

株式会社東芝およびその子会社ならびに関係会社を以下「当社」といいます。

本資料に掲載されているハードウェア、ソフトウェアおよびシステムを以下「本製品」といいます。

- 本製品に関する情報等、本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。
- 文書による当社の事前の承諾なしに本資料の転載複製を禁じます。また、文書による当社の事前の承諾を得て本資料を転載複製する場合でも、記載内容に一切変更を加えたり、削除したりしないでください。
- 当社は品質、信頼性の向上に努めていますが、半導体・ストレージ製品は一般に誤作動または故障する場合があります。本製品をご使用頂く場合は、本製品の誤作動や故障により生命・身体・財産が侵害されることのないように、お客様の責任において、お客様のハードウェア・ソフトウェア・システムに必要な安全設計を行うことをお願いします。なお、設計および使用に際しては、本製品に関する最新の情報(本資料、仕様書、データシート、アプリケーションノート、半導体信頼性ハンドブックなど)および本製品が使用される機器の取扱説明書、操作説明書などをご確認の上、これに従ってください。また、上記資料などに記載の製品データ、図、表などに示す技術的な内容、プログラム、アルゴリズムその他応用回路例などの情報を使用する場合は、お客様の製品単独およびシステム全体で十分に評価し、お客様の責任において適用可否を判断してください。
- 本製品は、特別に高い品質・信頼性が要求され、またはその故障や誤作動が生命・身体に危害を及ぼす恐れ、膨大な財産損害を引き起こす恐れ、もしくは社会に深刻な影響を及ぼす恐れのある機器(以下“特定用途”という)に使用されることは意図されていませんし、保証もされていません。特定用途には原子力関連機器、航空・宇宙機器、医療機器(ヘルスケア除く)、車載・輸送機器、列車・船舶機器、交通信号機器、燃焼・爆発制御機器、各種安全関連機器、昇降機器、発電関連機器などが含まれますが、本資料に個別に記載する用途は除きます。特定用途に使用された場合には、当社は一切の責任を負いません。なお、詳細は当社営業窓口まで、または当社 Web サイトのお問い合わせフォームからお問い合わせください。
- 本製品を分解、解析、リバースエンジニアリング、改造、改変、翻案、複製等しないでください。
- 本製品を、国内外の法令、規則及び命令により、製造、使用、販売を禁止されている製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 別途、書面による契約またはお客様と当社が合意した仕様書がない限り、当社は、本製品および技術情報に関して、明示的にも黙示的にも一切の保証(機能動作の保証、商品性の保証、特定目的への合致の保証、情報の正確性の保証、第三者の権利の非侵害保証を含むがこれに限らない。)をしておりません。
- 本製品、または本資料に掲載されている技術情報を、大量破壊兵器の開発等の目的、軍事利用の目的、あるいはその他軍事用途の目的で使用しないでください。また、輸出に際しては、「外国為替及び外国貿易法」、「米国輸出管理規則」等、適用ある輸出関連法令を遵守し、それらの定めるところにより必要な手続を行ってください。
- 本製品の RoHS 適合性など、詳細につきましては製品個別に必ず当社営業窓口までお問い合わせください。本製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用ある環境関連法令を十分調査の上、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。