

株式会社 東芝 セミコンダクター社

# はじめに

この度は弊社16ビットマイクロコントローラTLCS-900/Hシリーズ、TMP95C063を ご利用いただき、誠にありがとうございます。


本LSIをご利用になる前に、「使用上の注意、制限事項」の章を参照されますことをお願いいたします。

特に下記に示す注意事項に関しましては、十分にご注意願います。

## ホールト状態からの解除に関する注意事項

通常は、割り込みによってホールト状態を解除することができますが、ホールトモードがIDLE、STOPモードに設定されている状態で、CPUがホールトモードに移行しようとしている期間 (X1約3クロックの間) に、ホールトモードを解除可能な割り込み ( $\overline{\text{NMI}}$ ,  $\overline{\text{NMIZ}}$ ,  $\overline{\text{INTO}}$ ) が入力されても、ホールトが解除できない場合があります (割り込み要求は内部に保留されます)。

ホールトモードへ完全に移行された後に、再度割り込みが発生すれば、問題なくホールトモードを解除できますが、割り込み処理は内部に保留された割り込みと現在の割り込みを比較し、その優先順位に従って順次処理されます。



## お知らせ

本マイコン製品の「はんだ無鉛化」に伴うデータシート変更は、変更内容のみを、旧データシートの先頭 に付加した形での御提供をさせていただいております。御理解を頂けます様、よろしくお願い申し上げます。

下記に修正項目と内容の説明を明記いたします。製品に応じて対象となる修正項目が異なりますので、御注意ください。

修正項目 1. 製品名称

例)TMPxxxxxxF TMPxxxxxxFG 等本文中には、旧名称のまま記述されておりますが、表紙及び付加ページ(ローマ数字の本文前のページを示す)内記述の名称が正式な名称となります。

修正項目 2. パッケージ名称及び寸法

例) LQFP100-P-1414-0.50C LQFP100-P-1414-0.50F 本文中には、旧名称・旧寸法図のまま記述されておりますが、 付加ページの名称と寸法図が正式な名称及び寸法図となります。

修正項目 3. はんだ濡れ性の注意事項の追記 はんだ無鉛化に伴い、はんだ濡れ性に注意事項が追記されています。

修正項目 4. 「当社半導体製品取り扱い上のお願い」 旧製品には旧製品当時の文言が記述されている場合がありますが、 付加ページ内で最新の内容に更新しております。

修正項目 5. データシートの発行日付 付加ページ内のデータシート右下に記述されている発行日付が

本データシートの発行日付となります。

2008-02-20

## 修正対象項目 1. 製品名称

## 修正対象項目 2. パッケージ名称及び寸法

本文中製品名称 (旧名称)	本文中パーケージ名称 (旧名称)	正式名称 (新名称)	正式パッケージ名称 (新名称)		
TMP95C063F	P-QFP144-2020-0.50	TMP95C063FG	QFP144-P-2020-0.50		
_(注)	_(注)	TMP95C063DFG	LQFP144-P-2020-0.50D		

注: 鉛フリー非対応製品では対象パッケージ製品なし。

## 修正項目 3. はんだ濡れ性の注意事項の追記

本製品では、 はんだの濡れ性について以下の注意事項が追加されます。

## 鉛フリー品 (G付製品) へのはんだ濡れ性についての注意事項

試験項目	試験条件	備考
はんだ付け性	230°C 5秒間1回Rタイプフラックス使用(鉛はんだ使用時)	フォーミングまでの半田
	245°C 5秒間1回Rタイプフラックス使用(鉛ブリーはんだ使用時)	付着率 95%を良品とする

## 修正項目 4. 「当社半導体製品取り扱い上のお願い」

本製品では以下に示す、最新の「当社半導体製品取り扱い上のお願い」が適用されます。

## 当社半導体製品取り扱い上のお願い

20070701-JA

- 当社は品質,信頼性の向上に努めておりますが,一般に半導体製品は誤作動したり故障することがあります。当 社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されること のないように,購入者側の責任において,機器の安全設計を行うことをお願いします。 なお,設計に際しては,最新の製品仕様をご確認の上,製品保証範囲内でご使用いただくと共に,考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」な どでご確認ください。
- 本資料に掲載されている製品は、一般的電子機器(コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など)に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故 障や誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器(原子力制御機器,航空宇宙機器,輸送 機器,交通信号機器,燃焼制御,医療機器,各種安全装置など)にこれらの製品を使用すること(以下"特定用 途"という)は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用 途に使用することは、お客様の責任でなされることとなります。
- 本資料に掲載されている製品を、国内外の法令、規則及び命令により製造、使用、販売を禁止されている応用製 品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及 び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 本資料に掲載されている製品の RoHS 適合性など、詳細につきましては製品個別に必ず弊社営業窓口までお問合 せください。本資料に掲載されている製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令な どの法令を十分調査の上、かかる法令に適合するようご使用ください。お客様が適用される法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。

   本資料の掲載内容は,技術の進歩などにより予告なしに変更されることがあります。

II

## 修正項目 5. データシートの発行日付


本製品の発行日は、 付加ページ右下にも記入の「2008-02-20」です。

<sup>\*:</sup> 正式パッケージでの実際の寸法図は別紙の「パッケージ外形寸法図」を参照してください。

(別紙)

# パッケージ外形寸法図


QFP144-P-2020-0.50



III 2008-02-20

## LQFP144-P-2020-0.50D

Unit: mm



IV 2008-02-20

#### CMOS 16ビット マイクロコントローラ

## TMP95C063F

概要と特長 1.

> TMP95C063Fは、各種の中規模から大規模機器までの制御用として開発された、高速·高機能16ビッ トマイクロコントローラです。

TMP95C063Fは、144ピン プラスチックフラットパッケージ製品です 特長は次のとおりです。

- オリジナル高速**16**ビット**CPU (900H CPU**使用)
  - TLCS-90/900と命令ニモニックで上位互換
  - 16 Mバイトのリニアアドレス空間
  - 汎用レジスタ&レジスタバンク方式
  - 16ビット乗除算命令、ビット転送/演算命令
  - マイクロDMA : 4チャネル (640 ns/2バイト@ 25 MHz)
- (2)最小命令実行時間 : 160 ns (25 MHz発振時)
- : なし (3) 内蔵RAM 内蔵ROM : なし
- 外部メモリ拡張 (4)
  - 16 Mバイト(プログラム/データ共通)まで拡張可能
  - 外部データバス幅選択端子 (AM8/16)
  - 外部データバス8/16ビット幅共存可能 …ダイナミックデータバスサイジンク
- (5)DRAMコントローラ内蔵 ヤネル
  - 2CAS / 2WE 選択
- 8チャネル (6)8ビットタイマ
- 2チャネル 16ビットタイマ (7)
- パターンジェネレータ (8)4ビット、 2チャネル
- 2チャネル 汎用シリアルインタフェース (9)
  - 外部クロックによるボー ト 作成
- 10ビットA/Dコン (10)8チャネル
- (11) 8ビットD/Aコンバ

000629TBP2

- マイコン製品の信頼性予測については、「品質保証と信頼性/取り扱い上のご注意とお願い」の1.3項に記載されておりますのでかならずお読みください
- 本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されているものです。
- 本資料に掲載されている技術情報は、製品の代表的動作·応用を説明するためのもので、その使用に際して当社および第三者の知的財産権その他の権利に
- 対する保証または実施権の許諾を行うものではありません。 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。

95C063-1 2003-03-31

- (12) ウォッチドッグタイマ
- (13) チップセレクト/ウェイトコントローラ : 4ブロック
- (14) 割り込み機能
  - CPU 2本 ……ソフトウエア割り込み命令、未定義違反
  - 内部 22本

● 外部 11本


7レベルの優先順位の設定が可能

(15) 入出力ポート 91端子

(16) スタンバイ機能

3種類のHALTモード (RUN, IDLE, STOP)






95C063-3 2003-03-31

#### 2. ピン配置とピン機能

#### 2.1 ピン配置図 (上面図)



95C063-4 2003-03-31

## 2.2 ピン名称と機能

入出力ピンの名称と機能は、表2.2のとおりです。

#### 表2.2

ピン名称	ピン数	入出力	機能
D0~D7	8	入出力	データ: データバス0~7です。
P10~P17 D8~D15	8	入出力 入出力	ポート1: ビット単位で入出力の設定ができる入出力ポートです。 データ: データバス8~15です。
P20~P27 A16~A23	8	出力 出力	ポート2:出力専用ポートです。 アドレス: アドレスバス 16~23です。
A8~A15	8	出力	アドレス: アドレスバス8~15です。
A0~A7	8	出力	アドレス:アドレスバス0~7です。
RD	1	出力	リード: 外部メモリをリードするためのストローブ信号です。 (P5レジスタ0bitのRDEを0にすることにより、内部エリアをリードしたときも、RDが出ます。)
WR	1	出力	ライト: D0~7端子のデータをライトするためのストローブ信号 です。
P52 HWR	1	入出力 出力	ポート52: 入出力ポートです。(プルアップ付) 上位ライト: D8~15端子のデータをライトするためのストローブ 信号です。
P53 BUSRQ	1	入出力入力	ポート53: 入出力ポートです。(プルアップ付) バスリクエスト: D0 – 15, A0 – 23, RD, WR, HWR, R/W, CSO, CS1, CS2, CS3, RAS, CAS, REFOUT (*) 端子を、ハイインピーダンスにす ることを要求する信号です。(外付けDMAC用)
P54 BUSAK	1	人出力出力	ポート54: 入出力ポートです。(プルアップ付) バスアクノリッジ: BUSRQを受けてD0 – 15, A0 – 23, RD, WR, HWR, R/W, CS0, CS1, CS2, CS3, RAS, CAS, REFOUT (*) 端子が、ハイインピーダンスになったことを示す信号です。(外付けDMAC用)
P55 R/W	1	入出力出力	ポート55: 入出力ポートです。(プルアップ付) リード/ライト: "1"でリードサイクルまたはダミーサイクルを、 "0"でライトサイクルを示します。
P56 CS0		出力へ出力	ポート56: 出力専用ポートです。 チップセレクト0: アドレスが、指定したアドレス領域内なら"0" を出力します。
P57 CS2	1	出力出力	ポート57: 出力専用ポートです。 チップセレクト2: アドレスが、指定したアドレス領域内なら"0" を出力します。

- (注)  $\overline{\mathrm{BUSRQ}}$ ,  $\overline{\mathrm{BUSAK}}$ 端子による外付け $\mathrm{DMA}$ コントローラでは、本デバイスの内蔵メモリおよび内蔵  $\mathrm{I/O}$ は、アクセスできません。
- (\*) DRAMコントロール専用端子は、DRAMコントローラでバス解放モードを設定したときのみ、ハイインピーダンスになります。詳細は、「3.7 ダイナミックRAM (DRAM) コントローラ」を参照ください。

95C063-5 2003-03-31

ピン名称	ピン数	入出力	機能
P60 CS1	1	出力 出力	ポート60: 出力専用ポートです。 チップセレクト1: アドレスが、指定したアドレス領域内なら "0" を出力します。
RAS1		出力	マロカしょり。 ローアドレスストローブ1: アドレスが、指定したアドレス領域 内なら、DRAM用RASストーロブを出力します。
P61 CAS1	1	出力 出力	ポート61: 出力専用ポートです。 カラムアドレスストローブ1: アドレスが、指定したアドレス領 域内なら"0"を出力します。(8ビットバスまたは2WEモード)
WE1		出力	ライトイネーブル1: DRAM用ライトイネーブル信号を出力します。(2CASモード)
P62 LCAS1	1	出力 出力	ポート62: 出力専用ポートです。 下位カラムアドレスストローブ1: アドレスが、指定したアドレ ス領域内で、DRAM用下位側CASストローブを出力します。(2CAS
REFOUT1		出力	モード)   下位ライトイネーブル1: DRAM用下位側ライトイネーブル信号を   出力します。(2WEモード)
		出力	リフレッシュアウト1: "0" でリフレッシュサイクルが発生していることを示します。(8ビットバスモード)
P63 UCAS1	1	出力 出力	ポート63:出力専用ポートです。 上位カラムアドレスストローブ1:アドレスが、指定したアドレ ス領域内で、DRAM用上位側CASストローブを出力します。(2CAS
UW1		出力	モード) 上位ライトイネーブル1: DRAM用上位側ライトイネーブル信号を 出力します。(2WEモード)
WE1		出力(	ライトイネーブル1: DRAM用ライトイネーブル信号を出力します。(8ビットバスモード)
P64 CS3	1	出力	ポート64: 出力専用ボートです。 チップセレクト3: アドレスが、指定したアドレス領域内なら "0" を出力します。
RAS3		出力	ローアドレスストローブ3: アドレスが、指定したアドレス領域 内なら、DRAM用RASストローブを出力します。
P65 CAS3	1/	出カ出カ	ポート65: 出力専用ポートです。 カラムアドレスストローブ3: アドレスが、指定したアドレス領 域内なら、DRAM用CASストローブを出力します。(8ビットバス または2WEモード)
WE3		出力	ライトイネーブル3: DRAM用ライトイネーブル信号を出力します。 (2CASモード)
P66 LCAS3	<u>1</u>	出力出力	ポート66: 出力専用ポートです。 下位カラムアドレスストローブ3: アドレスが、指定したアドレ ス領域内で、DRAM用下位側CASストローブを出力します。(2CAS モード)
LW3		出力	こ
REFOUT3		出力	リフレッシュアウト3: "0" でリフレッシュサイクルが発生して いることを示します。(8ビットバスモード)

95C063-6 2003-03-31

ピン名称	ピン数	入出力	機能
P67 UCAS3	1	出力 出力	ポート67: 出力専用ポートです。 上位カラムアドレスストローブ3: アドレスが、指定したアドレ ス領域内で、DRAM用上位側CASストローブを出力します。(2CAS
ŪW3		出力	モード)   上位ライトイネーブル3: DRAM用上位側ライトイネーブル信号を   出力します。(2WEモード)
WE3		出力	ライトイネーブル3: DRAM用ライトイネーブル信号を出力します。(8ビットバスモード)
P70~P73	4	入出力	ポート70~73: ビット単位で入出力の設定ができる入出力ポート です。(プルアップ付)
PG00~PG03		出力	パターンジェネレータ・ポート00~03
P74~P77	4	入出力	ポート74~77: ビット単位で入出力の設定ができる入出力ポート です。(プルアップ付)
PG10~PG13		出力	パターンジェネレータ・ポート10~13
P80 BS	1	入出力 出力	ポート80: 入出力ポートです。(プルアップ付) バススタート: バスサイクルの先頭を示します。
P81 SCOUT	1	入出力 出力	ポート81: 入出力ポートです。(プルアップ付) システムクロックアウト: システムクロック (外部入力クロック X1の2分周) を出力します。
P82 WAIT	1	入出力 入力	ポート82: 入出力ポートです。(プルアップ付) ウェイト: CPUへのバスウェイト要求端子です。(1 + Nまたは 0 + NWAITモード)
P83 NMI2	1	入出力 入力	ポート83: 入出力ポートです。(プルアップ付) ノンマスカブル割り込み要求端子2: 立ち下がりエッジの割り込み 要求端子です。
P84 INT0	1	入出为	ポート84: 入出力ポートです。(プルアップ付) 割り込み要求端子0: レベル/立ち上がりエッジがプログラマブル な割り込み要求端子です。
P85 INT1	1	入出力 入力	ポート85: 入出力ポートです。(プルアップ付) 割り込み要求端子1: 立ち上がりエッジの割り込み要求端子です。
P86 INT2	\$17	入出力 入力	ポート86: 入出力ポートです。(プルアップ付) 割り込み要求端子2: 立ち上がりエッジの割り込み要求端子です。
P87 INT3		入出力 入力	ポート87: 入出力ポートです。(プルアップ付) 割り込み要求端子3: 立ち上がりエッジの割り込み要求端子です。
P90 TI0	1	入出力	ポート90: 入出力ポートです。(プルアップ付) タイマ入力0: タイマ0の入力です。
P91 TO1	1	入出力 出力	ポート91: 入出力ポートです。(プルアップ付) タイマ出力1: タイマ0またはタイマ1の出力です。
P92 TI2	1	入出力 入力	ポート92: 入出力ポートです。(プルアップ付) タイマ入力2: タイマ2の入力です。
P93 TO3	1	入出力 出力	ポート93: 入出力ポートです。(プルアップ付) タイマ出力3: タイマ2またはタイマ3の出力です。
P94 TI4	1	入出力 入力	ポート94: 入出力ポートです。(プルアップ付) タイマ入力4: タイマ4の入力です。

95C063-7 2003-03-31

ピン名称	ピン数	入出力	機 能
P95	1	入出力	ポート95: 入出力ポートです。(プルアップ付)
TO5		出力	タイマ出力5: タイマ4またはタイマ5の出力です。
P96	1	入出力	ポート96: 入出力ポートです。(プルアップ付)
TI6		入力	タイマ入力6: タイマ6の入力です。
P97	1	入出力	ポート97: 入出力ポートです。(プルアップ付)
TO7		出力	タイマ出力7: タイマ6またはタイマ7の出力です。
PA0	1	入出力	ポートA0: 入出力ポートです。(プルアップ付)
TXD0		出力	シリアル送信データ0
PA1	1	入出力	ポートA1: 入出力ポートです。(プルアップ付)
RXD0		入力	シリアル受信データ0
PA2	1	入出力	ポートA2: 入出力ポートです。(プルアップ付)
CTS0		入力	シリアルデータ送信可能0 (Clear To Send)
PA3	1	入出力	ポートA3: 入出力ポートです。(プルアップ付)
SCLK0		入出力	シリアルクロック入出力0
PA4	1	入出力	ポートA4: 入出力ポートです。(プルアップ付)
TXD1		出力	シリアル送信データ1
PA5	1	入出力	ポートA5: 入出力ポートです。(プルアップ付)
RXD1		入力	シリアル受信データ1
PA6	1	入出力	ポートA6: 入出力ポートです。(プルアップ付)
CTS1		入力	シリアルデータ送信可能1 (Clear To Send)
PA7	1	入出力	ポートA7: 入出力ポートです。(プルアップ付)
SCLK1		入出力	シリアルクロック入出力1
PB0	1	入出力	ボートB0: 入出力ポートです。(プルアップ付)
TI8		入力	タイマ入力8: タイマ8のカウント/キャプチャトリガ入力になり
INT4		入力	/ ます。 割り込み要求端子4: 立ち上がり/立ち下がりエッジがプログラマ ブルな割り込み要求端子です。
PB1	1	入出力	ポートB1: 入出力ポートです。(プルアップ付)
TI9		入力	タイマ入力9: タイマ8のカウント/キャプチャトリガ入力になり
INT5	7/	/) 入力	ます。 /割り込み要求端子5: 立ち上がりエッジの割り込み要求端子です。
PB2		入出力	ポートB2: 入出力ポートです。(プルアップ付)
TO8		出力	タイマ出力8: タイマ8の出力端子
PB3	1	入出力	ポートB3: 入出力ポートです。(プルアップ付)
TO9		出力	タイマ出力9: タイマ8の出力端子
PB4	) 1	入出力	ポートB4: 入出力ポートです。(プルアップ付)
TIA		入力	タイマ入力A: タイマ9のカウント/キャプチャトリガ入力になり
INT6		入力	ます。 割り込み要求端子6: 立ち上がり/立ち下がりエッジがプログラマ ブルな割り込み要求端子です。
PB5	1	入出力	ポートB5: 入出力ポートです。(プルアップ付)
TIB		入力	タイマ入力B: タイマ9のカウント/キャプチャトリガ入力になり
INT7		入力	ます。   割り込み要求端子7: 立ち上がりエッジの割り込み要求端子です。

95C063-8 2003-03-31

ピン名称	ピン数	入出力	機能
PB6 TOA	1	入出力 出力	ポートB6: 入出力ポートです。(プルアップ付) タイマ出力A: タイマ9の出力端子
PB7 TOB	1	入出力 出力	ポートB7: 入出力ポートです。(プルアップ付) タイマ出力B: タイマ9の出力端子
PC0~PC7 AN0~AN7	8	入力 入力	ポートC: 入力ポートです。 アナログ入力: A/Dコンバータの入力です。
PD0	1	入出力 入力	ポートD0: 入出力ポートです。(プルアップ付) 割り込み要求端子8: 立ち上がりエッジの割り込み要求端子です。
PD1~4	4	入出力	ポートD1~D4: 入出力ポートです。(プルアップ付)
PE0~7	8	入出力	ポートE0~E7: 入出力ポートです。(プルアップ付)
DAREFH	1	入力	D/Aコンバータ用基準電圧入力端子です。(H)
DAREFL	1	入力	D/Aコンバータ用基準電圧入力端子です。(L)
DAOUT0	1	出力	D/A出力0: D/Aコンバータ0のアナログ電流出力端子です。
DAOUT1	1	出力	D/A出力1: D/Aコンバータ1のアナログ電流出力端子です。
WDTOUT	1	出力	ウォッチドッグタイマ出力端子
NMI	1	入力	ノンマスカブル割り込み要求端子: 立ち下がりエッジの割り込み要求端子です。プログラムにより, 立ち上がりエッジでも割り込み要求可能となります。
CLK	1	出力	クロック出力:「外部入力クロックX1÷4」のクロックが出力されます。リセット期間中は、プルアップされます。
ĒA	1	入力	GND固定
AM8/16	1	入力	アドレスモード: 外部データバス幅の選択端子です。 外部16ビットバス固定、もしくは外部8/16ビットバス混在では、 "0" に外部8ビットバス固定では "1" にしてください。
RESET	1 //	入力	リセット: LSJを初期化します。(プルアップ付)
VREFH	1	入力	A/Dコンバータ用基準電圧入力端子 (H)
VREFL	1	入力	A/Dコンバータ用基準電圧入力端子 (L)
AVCC		_	A/Dコンバータ電源端子
AVSS	1	) ,	A/DコンバータGND端子 (0V)
X1/X2	( 2)	入力/出力	発振子接続端子
DVCC	5	$\langle \rangle$	電源端子 (+5V): 全VCC端子を電源に接続してください。
DVSS	6	100	GND端子 (0 V): 全VSS端子をGND (0V) に接続してください。

<sup>(</sup>補足) RESET端子以外のプルアップ抵抗付端子は、ソフトウエアによりその抵抗を端子から開放することができます。

<sup>(</sup>注) VCC,VSS端子は、かならず全端子を電源,GNDにそれぞれ接続してください。

#### 3. 動作説明

ここでは、TMP95C063の機能および基本動作について、ブロックごとに説明します。

なお、本章の最後に「7. 使用上の注意,制限事項」としてブロック別の注意,制限事項などを掲載していますので確認願います。

#### 3.1 CPU

TMP95C063には、高性能な高速16ビットCPU (900H CPU) が内蔵されています。CPUの動作については、前章の "TLCS-900/H CPU" を参照してください。

ここでは、"TLCS-900/H CPU"にて説明されていないTMP95C063独自のCPU機能について説明します。

## 3.1.1 リセット動作

本デバイスにリセットをかけるには、電源電圧が動作範囲内であり、かつ、内部発振器の発振が安定した状態で、少なくとも10システムクロック間(=10ステート:25 MHzクロック発振時で $0.8~\mu s$ ) RESET入力を "0" にしてください。

リセットが受け付けられると、CPUは、

● プログラムカウンタPCをFFFF00H番地~FFFF02H番地に格納されているリセットベクタに従 いセット

PC (7:0) ← FFFF00H 番地の値

PC (15:8) ← FFFF01H 番地の値

PC (23:16) ← FFFF02H 番地の値

- スタックポインタ**XSP**を100Hにセット
- ステータスレジスタSRのIFF2~0ビットを "111" にセット (割り込みレベルのマスクレジスタをレベル7にセット)
- ステータスレジスタSRのMAXビットを"1"にセット(マキシマムモードにセット)(注:本製品はミニマムモードをサポートしていませんので"MIN"命令は使用しないでください。)
- ステータスレジスタSRのRFP2~0ビットを "000" にクリア (レジスタバンクを0にセット)

を行い、リセットが解除されると、セットされたPCに従い命令の実行を開始します。なお、上記以外のCPU内部のレジスタは、変化しません。

また、リセットが受け付けられると、内蔵I/Oおよびポート、その他の端子は、下記のとおりとなります。

- 仕様で決められているとおりは、内蔵I/Oのレジスタを初期化
- ポート端子(内蔵I/O用にも使える兼用端子を含む)を、汎用入力ポートまたは汎用出力ポートのモードにセット
- WDTOUT端子を"0"にセット(リセット後、ウォッチドッグタイマはイネーブル)
- CLK端子を"1"にプルアップ

## 3.1.2 外部データバス幅選択端子 (AM8/16)

**TMP95C063**は**AM8**/**16**端子の設定によりリセット後から自動的に**8**ビットバス/**16**ビットバスモードで動作します。

● 外部8,16ビットデータバス混在、または16ビットデータバス固定の場合

本端子を"0"にしてください。それにより、ポート1(P1)は強制的にD8~15機能に固定されます。 なお、外部データバス幅の設定は、3.6で説明するチップセレクト/ウェイトコントロールレジスタ にて設定します。


#### ● 外部8ビットデータバス固定の場合

本端子を"1"にしてください。それにより、ポート1(P1)はポートモードとして機能します。なお、3.6で説明するチップセレクト/ウェイトコントールレジスタの<B0BUS>,<B1BUS>,<B2BUS>,<B3BUS>,<BEXBUS>の値は無視され、外部8ビットデータバス固定となります。ただし、DRAMコントローラを使用する場合は、<B1BUS>,<B3BUS>を設定する必要があります。

#### 3.1.3 システム信号出力機能

TMP95C063は、外部回路との同期用にCPUコアおよび内蔵I/Oへ供給されるシステムクロック (P81/SCOUT) と、バスサイクルの先頭を示すバススタート信号 (P80/BS) を出力できます。SCOUTは外部からの入力クロック X1を立ち下がりで2分周したクロックです。


図3.1にBS、SCOUTのタイミングを示します。WAIT挿入時のタイミング図は、図3.6 (1), (2), (3)を参照してください。



95C063-11 2003-03-31

## 3.2 メモリマップ

TMP95C063のメモリマップを、図3.2に示します。



(補足) リセット後、スタックポインタ "XSP"は、100Hにセットされます。

図3.2 メモリマップ

95C063-12 2003-03-31

## 3.2.1 内蔵I/Oエリアアクセス時の動作

**TMP95C063**は、**160**バイト (**0H~9FH**) の内蔵**I/O**エリアを持っています。この内蔵**I/O**エリアには、内蔵**I/O**制御用のレジスタがマッピングされています。

内蔵I/Oエリアにアクセスした場合の動作は、それ以外のアドレス空間にアクセスした場合の動作と、以下の2点が異なります。

(1)  $\overline{RD}$ ,  $\overline{WR}$  ( $\overline{HWR}$ ) ストローブ信号がアクティブになりません ("H"固定)。

ただし、ポート5で設定する**PSRAM**モード (3.5.3 ポート5 (P $52\sim$ P57) 参照) にした場合は、 $\overline{RD}$ ストローブ信号は、内蔵I/Oエリアをリードした場合にもアクティブになります。

(2) 内蔵I/Oエリアアクセス時のウェイトは、内部の状態によりOウェイト、またはIウェイトが入ります。

このウェイト数は、チップセレクト/ウェイトコントローラ (3.6節 参照) によっても制御されません。チップセレクト/ウェイトコントローラによって設定したアドレス空間が内蔵I/Oエリアと重なっていても、内蔵I/Oエリアとしての動作が優先されます。



#### 3.3 割り込み

TLCS-900の割り込みは、CPUの割り込みマスクフリップフロップ (IFF2~0) と、内蔵の割り込みコントローラによって制御されます。

割り込み要因には、

- CPU自身からの割り込み…2本 (ソフトウエア割り込み、未定義命令実行違反)
- 外部端子 (NMI、NMI2、INT0~INT8) からの割り込み…11本
- 内蔵I/Oからの割り込み

···18本

● マイクロDMAからの割り込み …4本

の合計35本(内1本兼用)あります。

各割り込み要因ごとに、個別の割り込みベクタ番号(固定)が割り当てられており、マスカブル割り込みのそれぞれに、6レベルの優先順位(可変)を割り付けることができます。ノンマスカブル割り込みの優先順位は、最優先の"7"に固定されています。

割り込みが発生すると、割り込みコントローラは、その割り込み要因の優先順位値をCPUに送ります。同時に複数の割り込みが発生した場合は、最も高い優先順位値(最高はノンマスカブル割り込みの"7")をCPUに送ります。

CPUは、その送られてきた優先順位値と、CPUの割り込みマスクレジスタ (IFF2~0) の値を比較し、送られてきた優先順位値が、割り込みマスクレジスタの値以上であれば、その割り込みを受け付けます。ただし、CPUが発生するソフトウエア割り込み、未定義命令実行違反割り込みは、IFF<2: 0> と比較をせず割り込み処理を開始します。

割り込みマスクレジスタ (IFF2~0) の値はEI命令(EI num/IFF <2:0> の内容がnumになります。)を使用して、書き替えることができます。例えば、"EI 3" とプログラムすると、割り込みコントローラに設定された、優先順位値3以上のマスカブル割り込みと、ノンマスカブル割り込みが受け付け可能となります。また、DI命令 (IFF <2:0> が7になります。)は動作的には "EI 7" と同じですが、マスカブル割り込みの優先順位値が0~6であるため、マスカブル割り込みの受け付け禁止用として使用されます。なお、EI命令は実行後ただちに有効となります。 (TLCS-90ではEI命令の次の命令を実行した後有効。)

TLCS-900の割り込みには、上記汎用割り込み処理モードに加えて、「マイクロDMA」処理モードがあります。マイクロDMAは、CPUが自動的にデータの転送(バイト転送,ワード転送,4バイト転送)を行うモードですので、内蔵I/Oに対するデータ転送などの割り込み処理を、高速に行うことが可能になります。

さらに、TMP95C063には、このマイクロDMA要求を割り込み要因から与えられる以外に、ソフト的に要求をかける"ソフトスタート機能"があります。

図3.3(1)に割り込み処理全体のフローを示します。

95C063-14 2003-03-31




図3.3(1) 割り込み処理全体のフロー

#### 3.3.1 汎用割り込み処理

**CPU**が割り込みを受け付けると、下記の動作をします。ただし、**CPU**が発生するソフトウエア割り込み、未定義命令実行違反割り込みは (1),(3) は実行せず、(2),(4),(5) を実行します。

- (1) CPUは、割り込みコントローラから、割り込みベクタをリードします。 割り込みコントローラは、同一レベルに設定された割り込みが同時に発生した場合、デフォルトプライオリティ(固定:ベクタ値が小さいほど優先順位が高い)に従って割り込みベクタを発生し、その割り込み要求をクリアします。
- (2) CPUは、プログラムカウンタ「PC」とステータスレジスタ「SR」を、スタック領域(XSPが示す領域)へPUSHします。
- (3) CPUの割り込みマスクレジスタ <IFF2~0> の値を、受け付けた割り込みレベルより"1"だけ高い値にセットします。ただし、値が"7"のときは、インクリメントせず"7"をセットします。
- (4) 割り込みネスティングカウンタINTNESTを、+1します
- (5) CPUは、「FFFF00H+割り込みベクタ」番地のデータで示される番地へジャンプし、割り込み処理 ルーチンを開始します。

以上の処理時間を下記の表に示します。

スタックエリアの バス幅	割り込みベクタ エリアのバス幅	割り込み処理実行ステート数
8	8 16	28
16	8 16	22

割り込み処理が終了し、メインルーチンに戻るときは、通常「RETI」命令で行います。この命令を実行すると、スタックからプログラムカウンタPCとステータスレジスタSRの内容をリストアし割り込みネスティングカウンタINTNESTを-1します。

ノンマスカブル割り込みは、プログラムによって割り込み受け付けを禁止することができません。一方、マスカブル割り込みは、プログラムによって割り込みの許可/禁止が選択できるとともに、各割り込みソースごとに優先順位を設定することができます。CPUは、CPU自身が持つ割り込みマスクレジスタ <IFF2~0> の値以上の、優先順位値をもつ割り込み要求があると、割り込みを受け付けます。そして、CPUのマスクレジスタ <IFF2~0> に、受け付けた優先順位に"1"を加えた値を、セットします。従って、割り込み処理中に、現在実行している割り込みよりも高いレベルの割り込みが発生した場合には、その割り込み要求を受け付け、割り込み処理のネスティング状態になります。

なお、CPUが割り込みを受け付け、前記(1)~(5)までの処理をしている間に発生した別の割り込み要求は、その割り込み処理ルーチンの先頭命令が実行された直後にサンプリングされます。先頭命令をDI命令にすると、マスカブル割り込みのネスティングを禁止することができます。(注:900と900/Lでは、先頭命令が実行される前に、サンブリングされます)

リセット後、CPUのマスクレジスタ <IFF2~0> は、"7" に初期化されているため、マスカブル割り込み禁止状態になっています。

TMP95C063では、FFFF00H~FFFFF番地(256バイト)が、割り込みベクタ領域に、割り当てられています。

なお、割り込みベクタ領域は派生品ごとに異なります。

表3.3(1) TMP95C063の割り込みテーブル

デフォルト			ベクタ値	ベクタ参照	マイクロDMA
プライオリティー	タイプ	割り込み要求発生ソース	・ハノメ順   "V"	アドレス	ショウロDIMA 起動ベクタ
1		リセット 、または「SWIO」命令	0 0 0 0 H	FFFF00H	<u>_</u>
2		「SWI 1 」 命令	0 0 0 4 H		_
3		INTUNDEF:未定義命令実行違反、または「SWI2」	0 0 0 8 H		_
4	ノン	「SWI3」命令	0 0 0 C H	l	_
5	マスカブル	「SWI 4」命令	0 0 1 0 H	l	_
6		「SWI 5」命令	0 0 1 4 H		_
7		「SWI 6」命令	0 0 1 8 H		_
8		「SWI7」命令		FFFF1CH	_
9		NMI端子	/	EFFF20H	_
10		INTWD : ウォッチドッグタイマ、またはNMI2端子	~	FFFF24H	_
_		(マイクロDMA)	-		_
11		INTO端子	0 0 2 8 H	FFFF28H	0AH
12		INT1端子	( - / )	FFFF2CH	0BH
13		INT2端子		FFFF30H	0CH
14		INT3端子		FFFF34H	0DH
15		INT4端子		FFFF38H	0EH
_		(予約)	оозсн		_
16		INT5端子	0 0 4 0 H		10H
17		INT6端子	0044H	FFFF44H	11H
18		INT7端子	0048H	FFFF48H	12H
19		INT8端子	004CH	FFFF4CH	13H
20	マスカブル	INTTO : 8ビットタイマ0	0 0 5 0 H	FFFF50H	14H
21		INTT1 : 8ビットタイマ1	0054H	FFFF54H	15H
22		INTT2 : 8ビットタイマ2	0058H	FFFF58H	16H
23		INTT3 : 8ビットタイマ3	0 0 5 C H	FFFF5CH	17H
24		INTT4 : 8ビットタイマ4	0060H	FFFF60H	18H
25		INTT5 : 8ビットタイマ5	0064H	FFFF64H	19H
26	$\wedge$	INTT6 : 8ビットタイマ6	0068H	FFFF68H	1AH
27	>,<	INTT7 : 8ビットタイマ7	006СН	FFFF6CH	1BH
28		INTTR8 : 16ビットタイマ8(TREG8)	0070H	FFFF70H	1CH
29		INTTR9 : 16ビットタイマ8(TREG9)	0074H	FFFF74H	1DH
30		INTTRA : 16ビットタイマ9 (TREGA)	0078H	FFFF78H	1EH
31		INTTRB : 16ビットタイマ9(TREGB)	0 0 7 C H	FFFF7CH	1FH
32		INTRXO : シリアル受信 (Channel.0)	0080H	FFFF80H	20H
33		INTTX0 : シリアル送信 (Channel.0)	0084H	FFFF84H	21H
34	$\triangleright$	INTRX1 : シリアル受信 (Channel.1)	0 0 8 8 H	FFFF88H	22H
35		INTTX1 : シリアル送信 (Channel.1)	008CH	FFFF8CH	23H
36		INTAD : A/D変換終了	0090H	FFFF90H	24H
37		INTTCO : マイクロDMA終了(Channel.0)	0 0 9 4 H	FFFF94H	_
38		INTTC1 : マイクロDMA終了(Channel.1)	0098H	FFFF98H	_
39		INTTC2 : マイクロDMA終了(Channel.2)	0 0 9 C H	FFFF9CH	_
40		INTTC3 : マイクロDMA終了(Channel.3)	0 0 A 0 H	FFFFA0H	_
-		ソフトウエアマイクロDMA	_	_	2FH


95C063-17 2003-03-31

## リセット/割り込みベクタの設定

① リセットベクタ

FFFF00H	PC (7:0)
FFFF01H	PC (15:8)
FFFF02H	PC (23:16)
FFFF03H	XX

② 割り込みベクタ (リセットベクタ以外)





(設定例)

リセットベクタを8100H,  $\overline{\text{NMI}}$ ベクタを9ABCH, INTADベクタを123456H番地に定義する場合

ORG	8100H	
LD	A, B (参考)	
	ORG,	DLはアセンブラ疑似命令です
ORG :	9ABCH ORG	G:ロケーションカウンタ制御用
LD	B, C DL	: ロングワード (32ビット) データ定義用
		~
ORG	123456H	
LQ /	C,A	
ORG	0FFFF00H	
DL	<u>008100</u> H ;リセット=810	0H
ORG	0FFFF20H	

009ABCH ; NMI = 9ABCH

OFFFF90H **ORG** 

DL 123456H ; INTAD = 123456H

#### 3.3.2 マイクロDMA

TMP95C063には、従来の割り込み処理に加えて、マイクロDMA機能があります。マイクロDMAに設定された割り込み要求は、設定された割り込みレベルに関わらず、マスカブル割り込みの中で最も優先順位の高い割り込みレベル(レベル "6")でマイクロDMA処理を行います。

なお、マイクロDMAの機能がCPUの協調動作によって実現されているため、HALT命令により、CPUがスタンバイ状態になると、マイクロDMAの要求は、無視(保留)されます。

#### (1) マイクロDMAの動作

マイクロDMAは、マイクロDMA起動ベクタレジスタで指定された割り込み要求元で割り込みが発生すると、設定された割り込みレベルに関わらず、マスカブル割り込みの中で最も優先順位の高い割り込みレベル(レベル "6")でCPUにマイクロDMA要求を発生し、その起動がかけられます。マイクロDMAは4チャネル用意されており、同時に4種類までの割り込み要因に対して、マイクロDMAを設定することができます。

マイクロDMAが受け付けられると、そのチャネルに割当られている割り込み要求F/Fをクリアし、コントロールレジスタに設定された、転送元アドレスから転送先アドレスに、データ転送が自動的に行われ、転送数カウンタをデクリメントします。デクリメントした結果が"0"でなければ、マイクロDMA処理は終了し、"0"ならば、CPUよりマイクロDMA転送終了割り込み(INTTCn)を割り込みコントローラに伝え、かつ、マイクロDMA起動ベクタレジスタの値を"0"クリアし、次のマイクロDMA起動を禁止し、マイクロDMA処理を終了します。

マイクロDMA起動ベクタがクリアされ再度設定されるまでの間に、使用していた割り込み要因の割り込み要求が発生すると、設定された割り込みレベルで汎用割り込み処理を行います。従ってその割り込み要因をマイクロDMAの起動のみに使用する(割り込みとして使用しない)場合、割り込みレベルを"0"にしておく必要があります。

また上記のようにマイクロ**DMA**と汎用割り込みを兼用する場合は、マイクロ**DMA**の起動に使用する割り込み要因の割り込みレベルを他のすべての割り込み要因の割り込みレベルより低くする必要があります。なお、この場合、汎用割り込み要因はエッジ割り込みに限られます。

例: タイマ**0~3**をマイクロ**DMA0~3**の起動に使用する場合

タイマ0~3の割り込みレベル …"1"

他の割り込みレベル

... "2" ~ "6"

に設定してください。

マイクロ**DMA**転送終了割り込みは、他のマスカブル割り込みと同様に割り込みレベルとデフォルトプライオリティにより、優先順位が決まります。

また、複数チャネルのマイクロDMA要求が、同時に発生した場合の優先順位は、割り込みレベルに無関係で、チャネル番号の若い方が高くなります。(CH0(高)  $\rightarrow$  CH3(低))

転送元/転送先アドレスを設定するレジスタは、32ビット幅のコントロールレジスタになっていますが、アドレスは24本しか出力されていないため、マイクロDMAで取り扱える空間は、16Mバイトとなります。

95C063-19 2003-03-31

転送モードとしては、1バイト転送と1ワード (=2バイト) 転送,4バイト転送の3種類があり、それぞれの転送モードに対して、転送後、転送元/転送先アドレスがインクリメント、デクリメント、固定されるモードが、準備されています。このモードにより、I/Oからメモリ、メモリからI/O、I/OからI/Oのデータ転送が簡単に行えます。転送モードの詳細は、後述の「転送モードレジスタ詳細」を参照してください。

転送数カウンタは、16ビット幅で構成されているため、一つの割り込みソースに対して、最大65536 回(転送カウンタの初期値が0000Hのとき最大)の、マイクロDMA処理を行うことができます。

マイクロDMA処理を行うことのできる割り込みソースは、表**3.3(1)** でマイクロDMA起動ベクタのある**26**種類の割り込みとソフトスタートによる計**27**種類です。

転送先アドレスINCモード2バイト転送(カウンタモード以外は同様)のマイクロDMAサイクルを図 3.3.2(1)に示します(全アドレスエリア16ビットバス,0ウェイト、ノース/ディストネーションアドレスも偶数の場合)。




図3.3.2(1) マイクロDMAサイクル図

第1~3ステート: 命令フェッチサイクル (次の命令コードを先取りします)

命令キューバッファに3バイト以上の命令コードが入ると、

このサイクルは、ダミーサイクルになります。

第4~5ステート : マイクロDMAリードサイクル

第7~8ステート : マイクロDMAライト サイクル

(注1) ソースアドレスエリアが8ビットバスの場合+2ステートされます。

また、ソースアドレスエリアが16ビットバスで、奇数番地から始まる場合も+2ステートされます。

(注2) ディストネーションアドレスエリアが8ビットバスの場合+2ステートされます。

また、ディストネーションアドレスエリアが**16**ビットバスで、奇数番地から始まる場合も**+2**ステートされます。

95C063-20 2003-03-31

#### (2) ソフトスタート機能

TMP95C063には、従来の割り込み要因によるマイクロDMAの起動以外に、ソフトDMAコントロールレジスタへの書き込みサイクルが発生したことにより、マイクロDMAを起動する"マイクロDMAソフトスタート機能"があります。


ソフトスタートさせるためには、マイクロDMA起動ベクタレジスタ (DMAxV)、にソフトウエアマイクロDMA起動ベクタ "2FH" を書き込み、その後ソフトDMAコントロールレジスタ (SDMACRx) へのデータを書き込むことにより (値は無効)、対応したチャネルのマイクロDMAが1回起動されます。また再度ソフトDMAコントロールレジスタデータを書き込むと、マイクロDMA転送カウンタが "0"でない限りソフトスタートを引き続き行うことができます (ソフトウエアマイクロDMA起動ベクタを書き直す必要はありません)。

ただし、ソフトスタート要求は1ショットであり、保持されませんので、ソフトDMAコントロールレジスタへの書き込みサイクルが発生しても、あらかじめソフトウエアマイクロDMA起動ベクタが設定されていない場合は、後から設定してもソフトスタートされません。



95C063-21 2003-03-31

#### (3) レジスタ構成 (CPU コントロールレジスタ)



これらのコントロールレジスタへのデータ設定は "LDC cr, r" 命令のみでしか設定できません。

95C063-22 2003-03-31

#### (4) 転送モードレジスタ詳細



(1ステート = 80 ns @ 25 MHz)

注) n:対応するマイクロDMAチャネル0~3

DMADn+/DMASn+:ポストインクリメント (転送後レジスタの値をインクリメント) DMADn-/DMASn-:ポストデクリメント (転送後レジスタの値をデクリメント) 表中のI/Oとは固定されたアドレス、メモリとはINC,DECされるアドレスを意味します。

未定義の転送モード用のコードは、使用しないでください。

95C063-23 2003-03-31

#### 3.3.3 割り込みコントローラの制御

図3.3.3(1)に、割り込み回路のブロック図を示します。この図の左半分は、割り込みコントローラを示し、右半分はCPUの割り込み要求信号回路と、ホールト解除回路を示しています。

割り込みコントローラは、各割り込みチャネルごと (合計24チャネル) に、割り込み要求用フリップフロップ、割り込み優先順位設定レジスタ、マイクロDMA起動ベクタ格納レジスタを持っています。割り込み要求用フリップフロップは、周辺からの割り込み要求をラッチするためのものです。このフリップフロップはリセット動作、または割り込みがCPUに受け付けられてその割り込みチャネルのベクタがCPUにリードされたとき、またはマイクロDMAに設定されそのマイクロDMA要求がCPUに受け付けられたとき、またはそのチャネルの割り込みをクリアする命令(割り込み優先順位設定レジスタ中のクリアビットに"0"をライト)を実行したとき、"0"にクリアされます。

例えば、INTO割り込み要求をクリアしたい場合には、DI命で後に、下記のようにレジスタを設定します。

INTEOAD ← ---- 0 --- INTO F/Fをゼロクリア

また、このクリアビットを読むと、割り込み要求フリップフロップの状態が読み出され、各割り込みチャネルごとの、割り込み要求の有無がわかります。

割り込みの優先順位は、各割り込み要因ごとに準備されている、割り込み優先順位設定レジスタ (INTEOAD, INTE12,・・・・・など) にそれぞれの優先順位を書き込むことで設定できます。設定できる割り込みレベルは1から6までの6レベルです。書き込む優先順位値を"0"(または"7") にすることにより、該当する割り込み要求は禁止されます。なお、ノンマスカブル割り込み(NMI端子、ウォッチドッグタイマ)の優先順位値は"7"に固定されます。また、同時に同一レベルの割り込み要求が発生した場合には、デフォルトプライオリティ(プライオリティ値の小さいもの、換言すればベクタの小さいもの)に従い、割り込みを受け付けます。

割り込みコントローラは、同時に発生した割り込みの中で、最も優先順位の高い割り込み要求と、そのベクタアドレスをCPUへ送ります。CPUは、ステータスレジスタ(SR)に設定された割り込みマスクレジスタ<IFF2~0>と、送られてきた優先順位値付要求信号を比較し、要求信号のレベルが高ければ、割り込みを受け付けます。そして、CPU側のSR<IFF2~0>に、受け付けた優先順位値プラス"1"の値をセットし、このセットされた値以上の割り込み要求だけが、多重に受け付けられる割り込みソースとなります。割り込み処理の終了(RETI命令の実行)により、CPU側のSR<IFF2~0>には、スタックに退避されていた、割り込み発生以前の割り込みマスクレジスタの値が、リストアされます。

割り込みコントローラには、マイクロDMAの起動ベクタを格納するレジスタ(4チャネル)も、準備されています。このレジスタはI/Oレジスタです。この4チャネルのレジスタに、マイクロDMA処理を行いたい割り込みソースの、起動ベクタ(表3.3(1)参照)を書き込むことにより、該当する割り込み要求が、マイクロDMA要求となります。当然のことですが、マイクロDMA処理の前に、マイクロDMAパラメータ用レジスタ(DMAS,DMADなど)に、値を設定しておく必要があります。

95C063-24 2003-03-31




図3.3.3(1) 割り込みコントローラ ブロック図

95C063-25 2003-03-31

#### (1) 割り込み優先順位設定レジスタ

、 リードモディファイライト 、命令は使用できません。 ノ

記号	アドレス	7	6	5	. 4	3	2	1	. 0	
		INTAD INTO						←割り込みソース		
INITEGAR	7011	IADC	IADM2	IADM1	: IADM0	10C	10M2	: IOM1	: 10M0	←bit Symbol
INTE0AD	70H	R/W		W		R/W		W		←Read/Write
		0	0	0	: 0	0	0	0	0	←リセット後
			. IN					IT1	15	
		I2C	12M2	12 12M1	: I2M0	I1C	. I1M2	11M1	: 11M0	
INTE12	71H	R/W	. 121012	. 121011 W	. 121110	R/W	. 111012	(/w\		
		0	0		. 0	0	0	(0)	0	
		"			. 0	<del>                                     </del>	-	<del></del>	. 0	
		146		T4 : 14044	: 14040	126	$\overline{}$	13044	: 12040	
INTE34	72H	I4C	14M2	14M1	<u>:</u> I4M0	I3C	IBM2	: I3M1	: I3M0	
		R/W		W	: .	R/W		// W		
		0	: 0	: 0	. 0	0	: 0		0	
			IN			(1)		IT5	- 41	
INTE56	73H	I6C	16M2	16M1	: I6M0	I5C	15M2	: I5M1	[ ]5M0	
		R/W		W		<del></del>	<u>^                                    </u>	W		<b>V</b>
		0	<u>: 0</u>	: 0	<u>: 0</u>	\\\0\_	<u>!) 0 </u>	<u>:</u> <>0 \	: 0/_	
			. IN	T8	. (			<u> </u>	740	
INTE78	   74H	I8C	18M2	18M1	: 18M0	17C	17M2	<u> </u>	17M0	
INTLI	'"	R/W	<u> </u>	W		R/W	<u> </u>	((w)	\ \	
		0	0	0	[ \ 0	$\searrow$ 0	0	0	<u>:</u> ) o	
			INTT1 (2	タイマ1)/		>	INTTO (	タイマ0)		
INITETO1	7511	IT1C	IT1M2	IT1M4	: IT1M0	IT0C	: ITOM2	IT0M1	IT0M0	
INTET01	75H	R/W	:	W		R/W		₩.		
		0	0	0	0	/0/	0	0	0	
			INTT3 (/	タイマ3)			INTT2 (:	タイマ 2)		
		IT3C	IT3M2	IT3M1	: IT3M0	IT2C		IT2M1	IT2M0	
INTET23	76H	R/W		W		R/W	\/	W	-	
		0	0	0	. 0	∧ 0	0	. 0	0	
			INTT5 (	タイマ5)			INTT4 (	タイマ4)		
		IT5C		IT5M1	: IT5M0	T4C			: IT4M0	
INTET45	77H	R/W	77^	W		R/W		W		
		0 (	0	. 0	. 0	0	0		. 0	
	//	11/	INTT7 (:		(0)			タイマ6)		
		ITZC	·	HZMJ	ITZMO	ІТ6С			IT6M0	
INTET67	78H	/R/W	1171012	W		R/W	: 1101112	W	: 1101010	
		0	0 <	0	÷ 0	0	0		0	
		0	INTTR9			<b>├</b>	-	(TREG8)	. 0	
	$\langle \rangle$	IT9C		TT9M1	: IT9M0	IT8C		•	IT8M0	
INTET89	79H		: 1131012		1131010		: ITOIVIZ	•	· ITOIVIO	
		0 R/W	0	<u> </u>	: 0	R/W 0	: 0	: 0	: 0	
- (		0	· ~		: 0	-			: 0	
/ ((		ITDC	INTTRB ITBM2		: ITDN40	ITAC		(TREGA) : ITAM1	: ITANAO	
INTETAB	7AH	. /	: IIBIVIZ		: II BIVIU		: ITAIVIZ		: ITAIVIU	
		R/W				R/W	: 0	W	. 0	
		0		0	. 0	0	0	0	0	
				$\rightarrow$						
lxxM2	lxxM1	IxxM	- \	) `	機能(ラ					
0 ~	0	0 1			tを、禁止 tレベルを		, 幸 す .			
0	1	Ö			<sub>大レベルを</sub>					
0	1	1	割り	) 込み要す	ドレベルを	、"3"にし	<i>∕</i> ます。			
1	0	0			<b>ドレベルを</b>					
1 1	0	1 0			tレベルを tレベルを					
1	1	1			マンハルで マを、禁止		/ <b>5</b>			
IxxC	<del>i i</del>	機能 /	リード <b>)</b>	^ ^			<b>と(</b> ライト)	<del></del>		
0	割り込み		ァー <b>ル</b> ハことを示	<del>、</del> します、	割り込			<b>)</b> リアします	<del>-                                    </del>	
1			ることを力				on't care -		<u> </u>	
		-		. 0						

記号	アドレス	7	6	5	4	3	2	1	0
	7BH		INT	TX0		INTRX0			
INTES0		ITX0C	ITX0M2	ITX0M1	ITX0M0	IRX0C	IRX0M2	IRX0M1	IRX0M0
INTESU		R/W		W	_	R/W	<b>∠W</b>		
		0	0	0	0	0	0	0	0
	7СН		INT	TX1		INTRX1			
INITEC1		ITX1C	ITX1M2	ITX1M1	ITX1M0	IRX1C	IRX1M2	IRX1M1	IRX1M0
INTES1		R/W W				R/W	W		
		0	0	0	0	0	0 (	7/0/	0
	7DH	INTTC1				INTTCO			
INITETCOA		ITC1C	ITC1M2	: ITC1M1	ITC1M0	ITC0C	ITC0M2	: ITC0M1	ITC0M0
INTETC01		R/W	:	W		R/W		\ \ \ W	
		0	0	0	0	0	0	// o	0
			INT	TC3				TTC2	
INITETCOS	7EH	ITC3C	ITC3M2	ITC3M1	ITC3M0	ITC2C	ITC2M2	ITC2M1	ITC2M0
INTETC23		R/W	:	W		R/W		W	
		0	0	0	0	$(\bigcirc 0)$	0	0 (	0

## (2) 外部割り込みの制御

割り込み入力モードコントロールレジスタ

IIMC
(007FH)

				,, , , , , , ,		_		$\overline{}$	
	/	7	6	5	4	3	2		0
	bit Symbol				NM12E	> IWDTS	IOIE	IOLE	NMIREE
)	Read/Write				v	W	W	)) w	w
	リセット後				<b>\omega</b>	0		0	0
					1: NMI2	0: WDT	1: INT0	0: INT0	1: NMI
					入力	1: NMI2	Xh	エッジ	立ち上がり
	機能			$\bigcap_{i \in I} (i)$	イネーブル	$\wedge$	イネーブル		エッジでも
	1/2 136		( (					1: INT0	動作
						14		レベル	
								モード	

リードモディファイ ライト命令は使用 できません。

注) INTO端子は、後述のスタンバイ解除にも使用できます。 スタンバイ解除用として使用しない場合に、このレジス タを"0"にしておくことにより、スタンバイ中も、ボート機能を維持させることが可能となります。 → NMI立ち上がりエッジイネーブル

立ち下がりエッジで割り込み要求 発生立ち上がり/立ち下がり両エッジで 割り込み要求発生

➤ INTO レベルイネーブル

0 立ち上がりエッジ検出割り込み 1 "H" レベル割り込み

➤ INTO 入カイネーブル (注)

INTOディセーブル (P84機能のみ)INTO入力イネーブル

► ウォッチドッグタイマNMI2セレクト

0 ウォッチドッグタイマ 1 NMI2

➤ NMI2
入力イネーブル

0 NMI2ディセーブル (P83機能のみ)1 NMI2入力イネーブル

# 外部割り込み端子の機能設定

割り込み	兼用端子		モード	設 定 方 法
NIN 41		7	立ち下がりエッジ	IIMC <nmiree> = 0</nmiree>
NMI	_	\	立ち下がり / 立ち上がり 両エッジ	IIMC <nmiree> = 1</nmiree>
NMI2	P83	7	立ち下がりエッジ	IIMC <iwdts> = 1, <nmi2e> = 1</nmi2e></iwdts>
INITO	D04	_ <b>_</b>	立ち上がりエッジ	IIMC<  OLE> = 0, <  OLE> = 1
INT0	P84	<b>J</b> •	レベル	IIMC< 0LE> = 1, < 0 E> = 1
INT1	P85	<b>_</b>	立ち上がりエッジ	<u> </u>
INT2	P86	<b>_</b>	立ち上がりエッジ	
INT3	P87		立ち上がりエッジ	
INIT 4	DDO		立ち上がりエッジ	T8MOD <cap12m1, 0=""> = 0, 0 または 0, 1 または 1, 1</cap12m1,>
INT4	PB0	7	立ち下がりエッジ	T8MQD <cap12m1, 0="">= 1, 0</cap12m1,>
INT5	PB1	<b>_</b>	立ち上がりエッジ	
INITC	DD 4		立ち上がりエッジ	T9MOD <cap34m1,0>=0,0 または 0,1 または 1,1</cap34m1,0>
INT6	PB4	7	立ち下がりエッジ	T9MOD <cap34m1, 0=""> = 1, 0</cap34m1,>
INT7	PB5	<u>_</u>	立ち上がりエッジ	
INT8	PD0	<u></u>	立ち上がりエッジ	



95C063-28 2003-03-31

#### (3) マイクロDMA起動ベクタ

マイクロ**DMA**処理をどの割り込み要因に割当てるかを選択するレジスタです。このレジスタに設定されたベクタ値と一致するマイクロ**DMA**起動ベクタを持つ割り込み要因をマイクロ**DMA**起動要因として割り当てます。

マイクロDMA転送カウンタが"0"になると、割り込みコントローラにそのチャネルに相当するマイクロDMA転送終了割り込みが伝えられるとともに、このマイクロDMA起動ベクタレジスタはクリアされ、そのチャネルのマイクロDMA起動要因がクリアされますので、引き続きマイクロDMA処理をさせたい場合は、マイクロDMA転送終了割り込み処理の中で、再度このマイクロDMA起動ベクタレジスタをセットする必要があります。

また、複数チャネルのマイクロ**DMA**起動ベクタレジスタに同一ベクタが設定されている場合は、 チャネル番号の小さい方が優先されます。

従って、2チャネルのマイクロDMA起動ベクタレジスタに同一ベクタが設定されている場合、チャネル番号の小さいチャネルがマイクロDMA転送終了になるまで実行され、そのチャネルのマイクロDMA起動ベクタを再度設定しなければ、その後のマイクロDMA起動はチャネル番号の大きいチャネルに移行します(マイクロDMAのチェーン)。



95C063-29 2003-03-31

			X 1	クロ DMA0起	三動ヘクタ	(リー	トセティノ	'アイフイト	はできませ
		7	6	5	4	3	2	1	0
	bit Symbol			DMA0V5	DMA0V4	DMA0V3	DMA0V2	DMA0V1	DMA0V0
(005AH)	Read/Write					W	1		
	リセット後			0	0	0	0	(0	> 0
	機能	マイクロロ	MAチャネル	∙0に割り当⁻	てる割り込み	· 罗因選択			7
'			マイケ	クロ DMA1起	己動ベクタ	<b>(</b> リー	ドモディス	カイライト	・はできませ
		7	6	5	4	3	2	9/	0
DMA1V	bit Symbol			DMA1V5	DMA1V4	DMA1V3	DMA1V2	DMA1V1	DMA1V0
(005BH)	Read/Write					у			
	リセット後			0	0	0 2	0	0	0
	機能	マイクロDI	MAチャネル	・1に割り当	てる割り込み	y要因選択		\$12	
'			マイ・	ク ロ <b>DMA2</b> 起	₫動ベクタ	((/(/)	ドモディス	ファイライト	いはできませ
		7	6	5	4	3	2		(0)
DMA2V	bit Symbol			DMA2V5	DMA2V4	DMA2V3	DMA2V2	DMA2V1	DMA2V0
(005CH)	Read/Write				4	<u> </u>		()	
	リセット後			0	0	○ 0	0	0	0
	機能	マイクロD	MAチャネル				_ ( \	<i>))</i>	
				クロDMA3走	₫動ベクタ	<u>/(¹) –</u>	-ドモディス	ファイライト	、はできませ ·
		7	6	5	4	3	2)	1	0
DMA3V (005DH)	bit Symbol			DMA3V5	DMA3V4	DMA3V3	DMA3V2	EDMA3V1	DMA3V0
(003011)	Read/Write		(		:	· / N		•	•
	リセット後			0))	0	(0)	0	0	0
	機能	マイクロD	MAチャネル	√3に割り当	てる割り込る	み要因選択 アンフェ			
			$\overline{}$	_ /					

95C063-30 2003-03-31

#### (4) 注意事項

本CPUは、命令実行ユニットとバスインタフェースユニットが別れています。そのため、割り込みが発生する直前に、その割り込みコントローラの割り込み要求フラグをクリアする命令をフェッチした場合、CPUが割り込みを受け付けて、割り込みベクタをリードするまでの間に、<u>その割り込み要求フラグをクリアする命令</u>を実行するということがありえます。

(注)

上記の現象を回避するため、割り込み要求フラグをクリアするときは、**DI**命令の後にクリアする命令を置くようにしてください。クリアする命令を実行した後、再び**EI**命令で割り込みをイネーブルにするときは、クリア命令後かならず1命令以上間をおいてから**EI**命令を実行してください。クリア命令後すぐに**EI**命令を置くと、割り込み要求フラグがクリアされる前に、割り込みイネーブルになってしまうことがあります。

また、POP SR命令により割り込みマスクレベル (ステータスレジスタSRの < IFF2-0 >)を書き替えるときは、かならずDI命令により割り込みを禁止した後にPOP SR命令を実行してください。

さらに、以下の3点は例外の回路になっていますので注意が必要です。

INT0のレベルモード	エッジタイプの割り込みでないため、割り込み要求用フリップフ
	ロップ機能はキャンセルされ、周辺割り込み要求がそのままフリッ
	│プフロップのS入力を素通りし、Q出力になります。モード変更 (エッ │
	ジ →レベル) を行った場合、以前の割り込み要求フラグは、自動的に
	クリアされます。
	INTOを "0" から "1" にすることによって、CPUが割り込み応答
	シーケンスに入ったときは、その割り込み応答シーケンスが完了す
	るまでINTOを "1" のままにしておく必要があります。また、INTOの
	レベルモードをHALTの解除に使用する場合も一度 "0" から "1" にし
	たら、HALTが解除されるまでかならず "1" に保持しておく必要があ
	ります。(ノイズによって途中で "0" が入ることがないようにしてく
	ださい)
	レベルモードからエッジモードへ切り替えたとき、レベルモード
	時に受け付けた割り込み要求フラグは、クリアされません。そのた
	め、割り込み要求フラグを以下のシーケンスでクリアしてくださ
\'\	v.
	DI
$\langle \rangle$	LD (IIMC), 00H ; レベルからエッジへ切り替える
	LD (INTEOAD), 00H ; 割り込み要求フラグをクリア
	El.
INTAD	割り込み要求用フリップフロップのクリアは、リセット動作また
	は、A/D変換値格納レジスタのリード動作だけで、命令によるクリア
	はできません。
INTRX	割り込み要求用フリップフロップのクリアは、リセット動作また
	は、シリアル チャネルの受信バッファのリード動作だけで、命令に
	よるクリアはできません。
	-

(注) 下記命令および端子変化も、この割り込み要求フラグをクリアする命令に相当します。

INTO: エッジモードで割り込み要求発生後のレベルモードへの切り替え命令

レベルモードでの割り込み要求発生後の端子入力変化("H" → "L")

INTAD : A/D変換値格納レジスタリードする命令

INTRX : 受信バッファをリードする命令

95C063-31 2003-03-31

# 3.4 スタンバイ機能

HALT命令を実行すると、WDMOD<HALTM1:0>の内容によりRUN、IDLE、STOPモードのいずれかになります。

(1) RUN: CPUのみ停止するモードで、消費電力はCPU動作時とほとんど変わりません。


(2) **IDLE**: 内部発振器だけ動作し、他の回路はすべて停止します。 このモードでは、消費電力は動作時の1/10以下になります。

(3) STOP: 内部発振器も含めて、すべての内部回路が停止します。 このモードでは、消費電力は著しく低減されます。

これらのホールト状態からの解除はモードにより異なります。詳細は表**3.4(2)**を参照ください。 (注意:INTO以外でのマイクロDMA起動によるホールトの解除はできません。)

### (ホールト状態からの解除例)

"HALT"命令によりRUNモードでスタンバイしている状態に、INTO割り込みでホールトの解除を行う。



95C063-32 2003-03-31

## (1) RUNモード

図3.4(1)に、RUNモード時の割り込みによるホールト解除のタイミングを示します。

RUNモードでは、HALT命令実行後もMCU内部のシステムクロックは停止しません。CPUの命令実行動作だけが停止します。従って、ホールト状態が解除されるまでCPUはダミーサイクルを繰り返します。ホールト状態での、割り込み要求のサンプリングは、「CLK」信号の立ち下がりで行われます。

なお、外部割り込み (INT1~8, $\overline{\text{NMI2}}$ ) によるホールト解除は、RUNモードのみです。




図3.4(1) RUNモード時の割り込みによるホールト解除のタイミング

95C063-33 2003-03-31

## (2) IDLEモード

図3.4(2)に、IDLEモード時の割り込みによるホールト解除のタイミングを示します。

IDLEモードでは、内部発振器のみ動作し、MCU内部のシステムクロックは停止し、「CLK」端子は"1"に固定されます。

ホールト状態での、割り込み要求のサンプリングは、システムクロックとは非同期に行われますが、解除(動作の再開)は同期して行われます。

外部割り込み ( $\overline{NMI}$ ,  $\overline{INT0}$ ) 以外の割り込み要求は、このモードのホールト期間中、禁止されています。(注):  $\overline{NMI2}$ では、解除できません。




図3.4(2) IDLEモード時の割り込みによるホールト解除のタイミング



#### (3) STOPモード

図3.4(3)に、STOPモード時の割り込みによるホールト解除のタイミングを示します。

STOPモードでは、内部発振器も含めて、すべての内部回路が停止します。また、STOPモードに入ると、例外的な端子以外はすべてMCU内部とは切り離されて、ハイインピーダンス状態になります。ただし、内蔵I/OレジスタのWDMOD<DRVE>を"1"にセットしておくと、ホールト以前の状態のままです。このレジスタは、リセット動作により"0"にリセットされます。

**CPU**が割り込み要求を受け付けると、まず内部発振器がリスタートしますが、安定した発振を得るためにウォーミングアップ用カウンタによる設定時間経過後、システムクロックの出力を開始します。このウォーミングアップ時間の設定は、WDMOD<WARM>で行います。このビットを"0"にすると、 $2^{14}$ クロック発振時間、"1"にすると $2^{16}$ クロック発振時間分のウォーミングアップが行われます。このビットは、リセット動作により"0"にリセットされます。




図3.4(3) STOPモード時の割り込みによるホールト解除のタイミング

95C063-35 2003-03-31

STOPモードの解除は、NMI端子またはINTO端子による割り込みとリセットに限られています。 STOPモードをリセット以外で解除したときは、内部発振器の安定化のため、ウォーミングアップ用 カウンタによるウォーミングアップ時間経過後に、システムクロックの出力を開始します。リセット で解除する場合には、発振安定時間を満足するだけの十分なリセット時間が必要です。

外部発振器を用いるシステムでも、STOPモードの解除を使用する場合、ウォーミングアップカウンタは動作するため、解除信号が入力されてからシステムクロックが出力されるまでウォーミングアップ時間を要します。

注) 通常は、割り込みによってホールト状態を解除することができますが、ホールトモードがIDLE、STOPモードに設定されている状態で、CPUがホールトモードに移行しようとしている期間 (X1約3クロックの間) に、ホールトモードを解除可能な割り込み (NMI, NMI2, INTO) が入力されても、ホールトが解除できない場合があります (割り込み要求は内部に保留されます)。ホールトモードへ完全に移行された後に、再度割り込みが発生すれば、問題なくホールトモードを解除できますが、割り込み処理は内部に保留された割り込みと現在の割り込みを比較し、その優先順位に従って順次処理されます。



95C063-36 2003-03-31

表3.4(1) STOPモード時の端子状態

ピン名称	入力/出力	DRVE = 0	DRVE = 1
D0~D7	入力/出力	HI-Z*	HI-Z*
P10~P17 (D8~D15)	入力モード (P10 - P17) 出力モード (P10 - P17) 入力/出力 (D8 - D15)	HI-Z* HI-Z* HI <sub>T</sub> Z*	HI-Z* 出力 HI-Z*
P20~P27 (A16~A23)	出力	HI-Z	出力
A0~A15	出力	HJ-Z	出力
RD, WR	出力	HI-Z)	"1"
P52~P55 (HWR, BUSRQ, BUSAK, R/W)	入力モード 出力モード	PU* PU*	PU△ 出力
P56, P57 (CSO, CS2)	出力	HI-Z	出力
P60~P67 (DRAMコントロール信号)	出力	HI-Z	生力
P70~P77 (PG00~03) (PG10~13)	入力モード 出力モード	PU* PU*	PU△ 出力
P80~P82 (BS, SCOUT, WAIT)	入力モード 出力モード	PU* PU*	PU△ 出力
P83~P87 (NMI2, INT0~3) PD0 (INT8)	入力モード 出力モード	PU△ PU△	PU△ 出力
P90~P97 (TI0, 2, 4, 6, TO1, 3, 5, 7)	入力モード 出力モード	PU*	PU△ 出力
PA0~PA7 (TXD, RXD, CTS, SCLK)	入力モード 出力モード	PU* PU*	PU△ 出力
PB0~PB7 (TI8~B, TO8~B, INT4~7)	入力モード 出力モード	PU* PU*	PU△ 出力
PC0~PC7 (AN0~7)	入力 (PORT) 入力 (AN0 - AN7)	無効 ©	無効 ©
PD1~PD4	入力モード 出力モード	PU* PU*	PU△ 出力
PEO~PE7	入力モ <i>ード</i> 出力モード	PU* PU*	PU△ 出力
NMI	、入力((//<)	有効	有効
WDTOUT	出力	出力	出力
CLK	出为	HI-Z	"1"
RESET	入力	有効	有効
AM (8/16)	入力	0	0
<del>EA</del>	入力	0	0
X1	入力	無効	無効
X2	出力	"1 <b>"</b>	"1"

出力:ホールト以前の出力状態になっています。

PU : プログラマブルPull-upピンです。HALT時にPull-up設定することによりPull-upされます。

: 入力ゲートはディセーブルになっています。

ハイインピーダンスに設定されても貫通電流は流れません。

ただし、HALT命令の前にポートレジスタ (例:P8) をアクセスする命令を置かないでください。入力

ゲートがディセーブルにならない場合があります。

 $\triangle$  : Pull-upをカットすることによりハイインピーダンスにした場合、入力ゲートが

働いていますので、貫通電流防止のためピンを固定する必要があります。

◎ : 外部よりドライブする必要があります。

有効 : 入力が有効です。

無効 : 入力が無効になります。入力ゲートはディセーブルになっているため貫通電流は流れません。

表3.4(2) オ	・ールト	中のI/O	動作と	その	解除
-----------	------	-------	-----	----	----

	ホールトモード	RUN	IDLE	STOP
	WDMOD 〈 HALTM1, 0 〉	00	10	01
	CPU		停止	
	I/Oポート			表3.4(1) 参照
動	8ビットタイマ			
作	8ビットPWMタイマ			
ブ	16ビットタイマ			
	パターンジェネレータ			
	シリアルインタフェース		停	止
ツ	A/Dコンバータ			
ク	D/Aコンバータ			
	ウォッチドッグタイマ			
	DRAMコントローラ			(
	割り込みコントローラ			

割り込みマスク、			割り込み要求レベル			割り込み要求レベル*2		
	要求レベルの設定状態			みマスク<	7FF2 − 0>	<割り込みマスク <iff2-0></iff2-0>		
		ホールトモード	RUN	IDLE	STOP	RUN	DLE	STOP
		NMI	0	0	⊚*1	0	0	⊚*1
		NMI2	0	×	×	© `	×	×
ホ	割	INTWD		×	X	( O	×	×
1		INTO	0	©	<b>⊚*</b> 1	$\sim$ 0	0	<b>_*</b> 1
ルト	6)	INT1-8	)) <sub>©</sub>	×	77X	×	×	×
解	込	INT70-7		$\times$	( )×)	×	×	×
除ソ	_	INTTR8-B	0	×	×	×	×	×
1	み	INTRXD0, 1	0/	×	> ×	×	×	×
ス		INTTXD0, 1	©	×	×	×	×	×
		INTAD	(©	×	×	×	×	×
		RESET	0	0	0	0	0	0

◎ : ホールト解除後、割り込み処理を開始します。(RESETはLSIを初期化します。)

○ : ホールト解除後、ホールト命令の次の番地から処理を開始します。

× : ホールト解除に使用できません。

\*1: ウォーミングアップ時間経過後にホールト解除します。

\*2: DI命令も同様です。

95C063-38 2003-03-31

# 3.5 ポート機能

TMP95C063には、合計91ビット (AM8/ $\overline{16}$ 端子 "1" の場合) または、83ビット (AM8/ $\overline{16}$ 端子 "0" の場合) の入出力ポートがあります。

また、これらのポート端子は、汎用入出力ポート機能だけでなく、内部のCPUや内蔵I/Oの入出力機能と兼用になっています。表3.5(1)に各ポート端子の機能を示します。また、表3.5(2)に各ポートのレジスタ設定を示します。

ポート名	ピン名称	ピン数	方 向	R	方向設定単位	内蔵機能用ピン名称
ポート1	P10~P17	8	入出力	_	ビット	D8~D15
ポート2	P20~P27	8	出力	_	(固定)	A16~A23
ポート5	P52	1	入出力	1	ビット	HWR
	P53	1	入出力	À	ビット	BUSRQ
	P54	1	入出力	1	F F S	BUSAK
	P55	1 1	入出力	1	世ット)	R/W>
	P56	1	出力	_	(固定)	CSO CSO
	P57	1	出力	-/	<b>(固定)</b>	CS2
ポート6	P60	1	出力	7	(固定)	CS1/RAS1
	P61	1 1	出力	-	(固定)	CAST/WET
	P62	1	出力	7	(固定)	LCAS1/LW1/REFOUT1
	P63	1	出が	_	(固定)	UCAS1/UW1/WE1
	P64	1	出力	$\mathcal{L}$	(固定)	CS3 / RAS3
	P65	1 1	出力	>	(固定)	CAS3 / WE3
	P66 P67	1 1	出力	_	(固定)	UCAS3 / LW3 / REFOUT3 UCAS3 / UW3 / WE3
ポート7	P70~P77	8	入出力		ビット	PG00~03, PG10~13
ポート8	P80	1	入出力		ピット	BS
"- " "	P81		入出力	<b>^</b>	E V	SCOUT
	P82		入出力	<b>↑</b>	E'w F	WAIT
	P83		入出力	_	ビット	NMI2
	P84//		入出力	(∱∕	ー ビット	INTO
	P85	7	入出力		ビット	INT1
	P86	1	入出力		ビット	INT2
	P87		入出力	<b>\</b>	ビット	INT3
ポート9く	P90	1	入出力	1	ビット	TIO
	P91	1 /	入出力	<b>^</b>	ビット	TO1
	P92	1 📈	(入出力)	1	ビット	TI2
	P93	1	入出力	1	ビット	TO3
	P94		入出力	1	ビット	TI4
	P95		入出力	1	ビット	TO5
	P96		人出力	1	ビット	T16
10	P97		入出力	1	ビット	T07
ポートA	PA0	1	入出力	1	ビット	TXD0
	PA1	1 1	入出力	<b>^</b>	ビット	RXD0
	PA2	1 1	入出力 入出力	<b>^</b>	ビット ビット	CTS0
	PA3 PA4	1 1	入田カ	<b>^</b>	ビット	SCLK0 TXD1
	PA5	1 1	入出力	<b>↑</b>	ビット   ビット	RXD1
	PA6		入出力	<b> </b>	ビット	CTS1
	PA7		入出力	↑	ビット	SCLK1
	I   7	'	ЛШЛ	$\Box$		JCLICI

表3.5 (1) ポート機能 (2/2) (	R: ↑=プログラマブルプルアップ抵抗付)
------------------------	-----------------------

ポート名	ピン名称	ピン数	方 向	R	方向設定単位	内蔵機能用ピン名称
ポートB	PB0	1	入出力	1	ビット	TI8/INT4
	PB1	1	入出力	Ì	ビット	T19/INT5
	PB2	1	入出力	1	ビット	TO8
	PB3	1	入出力	1	ビット	TO9 (
	PB4	1	入出力	1	ビット	TIA/INT6
	PB5	1	入出力	↑	ビット	TIB/INT7
	PB6	1	入出力	1	ビット 🔷	TOA/ ))
	PB7	1	入出力	1	ビット	TOB
ポートC	PC0~PC7	8	入力	ı	(固定)	AN0~AN7
ポートD	PD0	1	入出力	$\uparrow$	ビット	INT8
	PD1~PD4	4	入出力	Ì	ビット	
ポートE	PE0~PE7	8	入出力	1	ビット	

表3.5(2) I/Oポート設定一覧表(1/3)

ポート	端子名	仕様	1/0 b	ジスタ	設定値
ホート	уш J <del>1</del>	138	Pŋ	PnCR	PnFC
ポート1	P1 (0 : 7)	入力ポート	$\mathcal{X}$	0	なし
	(注1)	出力ポート	X	1	40
		D (8:15)	) x	Х	
ポート2	P2 (0 : 7)	出力ポート	Х	なし	0
		A (16 : 23)	Х	~ 0	1
ポート5	RD	外部アクセス時のみ RD 出力	1	なし	   なし
		常に RD 出力	0	30	
	P5 (2 : 5)	入力ポート(プルアップ 無)	0	0	0
		入力ポート(プルアップ 有)	1	0	0
		田カポート	Х	1	0
	P52	HWR出力	Х	1	1
	P53	BUSRQ 入力 (プルアップ 無)	0	0	1
		BUSRQ 入力 (プルアップ/有)	1	0	1
	P54	BUSAK出力	Х	1	1
	P55	R/W 出力	Х	1	1
	P5 (6 : 7)	出力ポート	Х		0
	P56	CSO 出力	Х	なし	1
	P57	CS2 出力	Х		1
ポート6	P6 (0 : 7)	出力ポート	Х		0
(注2)	P60	CS1/RAS1出力	Х		1
	P61	CAS1 / WE1 出力	Х		1
	P62	LCAS1/LW1/REFOUT1出力	Х		1
	P63	UCAS1 / UW1 / WE1 出力	Х	なし	1
	P64	CS3 / RAS3 出力	Х		1
	P65	CAS3 / WE3 出力	Х		1
	P66	ICAS3 / IW3 / REFOUT3 出力	Х		1
	P67	UCAS3 / UW3 / WE3 出力	Х		1

- (注1) AM8/16端子の値により機能は固定となります。
   (注2) P60/P64端子から CS/RAS のどちらを出力するかは、CS/WAITコントロールレジスタB1CS/B3CS で設定します。P61~63, P65~67の機能はメモリアクセスモードにより自動的に決定します(詳細につきましては"表 3.7(1) DRAM 用 端子"を参照ください)。

表3.5(2) I/Oポート設定一覧表(2/3)

ポート	端子名		1/0 レ	ジスタ	設定値
	Min J 1口	上 1家	Pn	PnCR	PnFC
ポート7	P7 (0 : 7)	入力ポート (プルアップ 無)	8	0	0
		入力ポート (プルアップ 有)	1	0	0
		出力ポート	X	1	0
		PGn 出力	X		1
ポート8	P8 (0 : 7)	入力ポート (プルアップ 無)	7 <b>,</b> 0<	0	0
		入力ポート (プルアップ 有)	(2)	0	0
		出力ポート	X	1	0
	P80	BS 出力	γx	1	1
	P81	SCOUT 出力	Х	1	1
	P82	WAIT 入力 (プルアップ 無)	0	0	なし
		WAIT 入力 (プルアップ 有)	1	0	
	P83 (注3)	NMI2 入力 (プルアップ 無)	0 (	0	$\triangleright$
		NMI2 入力 (プルアップ 有)	↑     ↑	9//	b)
	P84 (注3)	INTO 入力 (プルアップ 無)	0	0	
		INTO 入力 (プルアップ 有)		0	
	P85	INT1 入力 (プルアップ 無)	9	0	
		INT1 入力 (プルアップ 有)		0	
	P86	INT2 入力 (プルアップ 無)	0	0	
		INT2 入力 (プルアップ 有)	//1	0	
	P87	INT3 入力 (プルアップ 無)	0	0	
10	()	INT3 入力 (プルアップ 有)	1	0	
ポート9	P9 (0 : 7)	入力ポート (プルアップ 無)	0	0	0
		入力ポート (プルアップ 有)	1	0	0
		出力ポート	X	1	0
	P90	TIO 入力 (プルアップ 無)	0	0	なし
	1000	TIO 入力 (プルアップ 有)	1	0	
	P92	7(2 入力 (プルアップ 無)	0	0	
	704	TI2 入力 (プルアップ/有)	1	0	
	P94	TI4 入力 (プルアップ 無)	0	0	
	DOC	TI4 入力 (プルアップ 有)	1	0	
	P96	TI6 入力 (プルアップ 無)	0	0	
	D04	TI6 入力 (プルアップ 有)	1	0	
4	P91	TO1 出力	X	1	1
	P93	TO3.出力	X	1	1
	P95	TO5 出为	X	1	1
	P97	707 出力	Х	1	1

(注3) P83, P84端子をそれぞれ $\overline{\text{NMI2}}$ , INT0として使用する場合は、IIMCレジスタにて割り込み入力許可の設定をします。

95C063-41 2003-03-31

表3.5(2) I/Oポート設定一覧表(3/3)

ポート	端子名		1/0 レ	ジスタ	設定値
		上 1坂	Pn	PnCR	PnFC
ポートA	PA (0 : 7)	入力ポート (プルアップ 無)	<b>(0</b>	0	0
		入力ポート (プルアップ 有)	1	0	0
		出力ポート	X	11	0
	PA0	TXD0 出力	X	_/1	1
	PA4	TXD1 出力	7 <b>X</b> \	1	1
	PA1	RXD0 入力 (プルアップ 無)	(0)	0	
		RXD0 入力 (プルアップ 有)	1	0	
	PA5	RXD1入力 (プルアップ 無)	Y 0	0	
		RXD1入力 (プルアップ 有)	1	0	なし
	PA2	CTSO 入力 (プルアップ 無)	0	0	
		CTSO 入力 (プルアップ 有)	1	0	,
	PA6	CTS1 入力 (プルアップ 無)	0 (	0	$\nearrow$
		CTS1 入力 (プルアップ 有)	01	9//	b)
	PA3	SCLK0 出力	X	40	/ 1
		SLCK0 入力 (プルアップ 無)	0	0	0
		SLCK0 入力 (プルアップ 有)	$\mathcal{S}_{\mathcal{D}}$	) 0	0
	PA7	SCLK1 出力	X	1	1
		SLCK1 入力 (プルアップ 無)	0	0	0
		SLCK1入力(プルアップ 有)	//1	0	0
ポートB	PB (0 :7)	入力ポート (プルアップ 無)	0	0	0
		入力ポート(プルアップ 有)	1	0	0
	DD0	出力ポート	X	1	0
	PB0	TI4/INT4入力(プルアップ 無)	0	0	
	DD4	TI4 / INT4 入力 (プルアップ 有)	1	0	
	PB1	TI5 (INT5 入力 (プルアップ 無)	0	0	
	DD4	TI5/INT5 入力 (プルアップ 有)	1	0	なし
	PB4	TI6 / INT6 入力 (プルアップ 無)	0	0	
	DD 5	TI6/INT6 入力 (プルアップ 有)	1	0	
	PB5	TI7 / INT7 入力 (プルアップ 無) TI7 / INT7 入力 (プルアップ 有)	0	0	
	DD2	TI7 / INT7 入力 (プルアップ 有) TO4 出力	1 X	0	1
^	PB2 PB3	TO5 出力	X	1	1
	-	TO6 出力	X	1	1
<u> </u>	PB6 PB7	TO7.出力	X	1	1
ポートロ	PC (0 :7)	入力ポート	X	<u>'</u>	_ '
W I'd	59(0.7)	AN(0:7)入力 (注 4)	X	な	し
ポートD	PD (0 : 4)	AN (0.7) スカー(2.4) 入カポート (プルアップ 無)	0	0	0
	1 2 (0 . 4)	入力ポート (プルアップ 有)	1	0	0
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	出力ポート	X	1	0
ポートE	PE (0 : 7)	入力ポート (プルアップ 無)	0	0	0
		入力ポート (プルアップ 有)	1	0	0
		出力ポート	X	1	0


(注4) PC(0:7) を A/D コンバータの入力チャネルとして使用する場合のチャネル選択はADMOD2 < ADCHn > で設定します。

## 3.5.1 ポート1 (P10~P17)

ポート**1**は、ビット単位で入出力の設定ができる**8**ビットの汎用入出力ポートです。入出力の指定は、コントロールレジスタ**P1CR**によって行います。リセット動作により、出力ラッチ (**P1**) の全ビットと、**P1CR**の、全ビットは "0" にリセットされ、ポート**1**は入力モードになります。

汎用入出力ポート以外に、データバス (D8~15) 機能があります。

なお、TMP95C063はリセット後のAM8/ $\overline{16}$ 端子 (入力) の状態でポート機能とデータバス機能が決まり、AM8/ $\overline{16}$ ="L"のときデータバス、AM8/ $\overline{16}$ ="H"のときポートとして機能します。また、データバスとして使用するとき (AM8/ $\overline{16}$ ="L"のとき) は、P1CRレジスタのビットを"1"にセットしないでください。



95C063-43 2003-03-31

				ポ-	ート1レジス	タ					
		7	6	5	4	3	2	1	0		
P1	bit Symbol	P17	P16	P15	P14	P13	P12	P11	P10		
(0001H)	Read/Write				R/	W					
	リセット後		入力モード (出力ラッチレジスタは "0" にクリア)								
ポート1コントロールレジスタ											
		7	6	5	4	3	2 (	// 1	0		
P1CR	bit Symbol	P17C	P16C	P15C	P14C	P13C	P12C	P11C	P10C		
(0004H)	Read/Write				V	V		7			
	リセット後	0	0	0	0	0 (	0	0	0		
	機能				0 : IN	1 : OUT			9( //		
	P1CRはリート					# - F10	機能設定				
	モディファイライト できません。										
					0		ス <b>(D15-8)</b> でください	入力ポ 出力ポ			

# 図 3.5 (2) ポート1関係のレジスタ


# 3.5.2 ポート2 (P20~P27)

ポート2は、8ビットの汎用出力専用ポートです。リセット動作により、出力ラッチ (P2) の全ビットは "1" にセットされ、ポートは "1" を出力します。

注) <P1XC>はレジスタP1CRのビットXです。

汎用出力ポート以外に、アドレスバス (A16~23) 機能があります。この指定は、ファンクションレジスタP2FCによって行います。ビット単位で出力ポートとアドレスバスの選択が可能です。

なお、ROM外付けタイプのTMP95C063では、リセット後ファンクションレジスタの全ビットは、 "1"にセットされ、アドレスバス ( $A16\sim A23$ ) として機能します。



95C063-44 2003-03-31

#### ポート2レジスタ

P2 (0006H)

	7	6	5	4	3	2	1	0	
bit Symbol	P27	P26	P25	P24	P23	P22	P21	P20	
Read/Write		R/W							
リセット後	(出力ラッチレジスタは "1" にセット)							>	

ポート2ファンクションレジスタ

P2FC (0009H)

-							<del></del>	
		7	6	5	4	3	2 ((// 1)	0
bit Sy	ymbol	P27F	P26F	P25F	P24F	P23F	P22F P21F	P20F
Read/	lead/Write W							
リセッ	ット後	1	1	1	1	1	1	
機	能		(A23~A16)	7( )				

P2FCは

リードモディファイライト できません。

図 3.5 (4) ポート2関係のレジスタ


# 3.5.3 ポート5 (P52~P57)

ポート5は、ビット単位で入出力の設定ができる6ビットの汎用入出力ポートです。


入出力の指定は、コントロールレジスタP5CRとファンクションレジスタP5FCによって行います。 リセット動作により、P57の出力ラッチは"0"にリセットされ、P50, $P52\sim P56$ の出力ラッチは"1"に セットされます。また、コントロールレジスタP5CRとファンクションレジスタP5FCの全ビットは "0"にリセットされ、 $P52\sim P55$ はプルアップ抵抗付きの入力モードになります。

汎用入出力ポート以外に、**CPU**のコントロール/ステータス信号の入出力機能**,**チップセレクト信号出力機能があります。





95C063-46 2003-03-31



95C063-47 2003-03-31





図3.5(7) ポート5関係のレジスタ

95C063-48 2003-03-31


## 3.5.4 ポート6 (P60~P67)

ポート6は、8ビットの汎用出力専用ポートです。リセット動作により、 $P60\sim67$ の出力ラッチは"1"にセットされます。

汎用入出力ポート機能以外に、チップセレクト信号出力機能 ( $\overline{CS1}$ ,  $\overline{CS3}$ )、 $\overline{DRAM}$ コントロール信号出力機能があります。これらの設定はファンクションレジスタ $\overline{P6FC}$ によって行います。リセット後、 $\overline{P6FC}$ の全ビットは、" $\overline{0}$ "クリアされ、汎用出力ポートモードになります。



95C063-49 2003-03-31




注) P60 (CS1/RAS1), P64 (CS3/RAS3) の機能選択はチップセレクト/ウェイトコントローラの (B1CS), (B3CS) レジスタで行います。P61~P63, P65~P67の機能はメモリアクセスモードにより自動的に決まります (詳細につきましては"表 3.7 (1) DRAM用端子"を参照ください)。

図3.5(9) ポート6関係のレジスタ

95C063-50 2003-03-31

#### 3.5.5 ポート7 (P70~P77)

ポート7はビット単位で入出力の指定ができる8ビットポートです。リセット動作により入力ポートとなり、プルアップされた状態となります。また、出力ラッチの全ビットは"1"へセットされます。入出力ポート機能以外にパターンジェネレートPG0,1出力機能があります。PG0はP70~73へ、PG1はP74~77へ割りつけられています。この機能は、ポート7コントロールレジスタ (P7CR) とファンクションレジスタ (P7FC) の該当するビットへ"1"を書き込むことによりPG出力が可能となります。リセット動作により、ファンクションレジスタ (P7FC) の値は "0"にリセットされ、全ビットがポートとなります。



95C063-51 2003-03-31

#### ポート7レジスタ 7 6 5 4 3 2 1 0 **P7** P77 P76 P72 P71 P70 bit Symbol P75 P74 P73 (0013H)Read/Write R/W 入力モード (Pull-up付) リセット後 1 1 1 1 1 ポート7コントロールレジスタ 7 6 5 4 2 0 3 1 P7CR P77C P76C P75C P74C P72C P71C bit Symbol P73C P70C (0016H)Read/Write W リセット後 0 0 0 0 0 0 0 0 機 能 1: QUT 0: IN →ポー ト7の入力/出力設定 0 入力 1 出力 ポート7ファンクションレジスタ 4 2 7 6 5 3/ 1 0 P7FC **£73E** P72F bit Symbol P77F P76F P75F **R74F** P71F P70F (0017H)Read/Write W リセット後 0 0 Ò 0 0 0 0 機 能 0: PORT 1 : PG1-OUT 0: PORT 1: PG0-OUT • P7CR, P7FCはリードモディファイライト できません。 ポート7の機能設定 ポート7を入力ポートとして使用した場合の プルアップはP7レジスタで制御しますが、 その際にはリードモディファイライト命令 0 汎用ポート ステッピングモータコントロール/ パターンジェネレーションポート は使用できません。 図3.5(11) ポート7関係のレジスタ

95C063-52 2003-03-31

#### 3.5.6 ポート8 (P80~P87)

(1) ポート80, 81, 82 (BS, SCOUT, WAIT)

ポート8はビット単位で入出力の指定ができる8ビットの汎用入出力ポートです。

リセット動作により入力ポートとなりプルアップされた状態になります。入出力ポート機能以外にポート80,81はバススタートおよびシステムクロック出力(BS,SCOUT)、ポート82はWAIT入力(WAIT)、ポート83はノンマスカブル割り込み入力( $\overline{\text{NMI2}}$ )、ポート84~87は $\overline{\text{INT0}}$ ~ $\overline{\text{INT3}}$ 入力機能があります。バススタートおよびシステムクロック出力機能は、ポート8ファンクションレジスタの該当ビットへ"1"を書き込むことにより可能となります。リセット動作によりファンクションレジスタの値は"0"にリセットされ、全ビットがポートとなります。

# リセット 方向制御 (ビット単位) P8CRライト 機能制御 (ビット単位) P8FCライト 出カラッチ AS 部 セレクタ P80, P81 P8ライ<u>ト</u> (BS, SCOUT) BS, SCOUT -デ セレクタ P8 1 / K タ リセット 方向制御 (ビット単位) ├**〉○──├**P-ch (プログラマブル) P8CRライト

図3.5 (12) ポート80,81,82

P8リ

出カラッチ

P8CRライト

内部 WAIT

95C063-53 2003-03-31

出力バッファ

(WAIT)

# 






図3.5 (13) ポート83,84

# (3) P85, 86, 87 (INT1, 2, 3)



95C063-55 2003-03-31




注) P83, P84端子をそれぞれNMI2, INTO端子として使用するときは、P8CR<P83C>, <P84C>を"0"に、IIMC<NMI2E>, <IOIE>を"1"に設定する必要があります。


図3.5 (15) ポート8関係のレジスタ

#### 3.5.7 ポート9 (P90~P97)

ポート9はビット単位で入出力指定ができる8ビットの汎用入出力ポートです。リセット動作により入力ポートとなりプルアップされた状態となります。入出力ポート機能以外に8ビットタイマの入力クロック端子、8ビットタイマ出力端子の機能を持っています。このタイマ出力機能はポート9ファンクションレジスタ (P9FC) の該当ビットへ"1"を書き込むことにより可能となります。リセット動作により、ファンクションレジスタ (P9FC) の値は"0"にリセットされ、全ビットがポートとなります。



95C063-57 2003-03-31



注) P90/TI0, P92/TI2, P94/TI4, P96/TI6端子は、ポート/ファンクションの切り替えレジスタはありませんので、例えば入力ポートとして使用する場合でもタイマ入力として8ビットタイマへ入力されます。

図3.5 (17) ポート9関係のレジスタ

95C063-58 2003-03-31

# 3.5.8 ポートA (PAO~PA7)

ポートAはビット単位で入出力の指定ができる8ビットの汎用入出力ポートです。

リセット動作により、入力ポートとなりプルアップされた状態になります。

また、出力ラッチレジスタの全ビットは"1"へセットされます。


入出力ポート以外にシリアルチャネル0,1の入出力機能があります。

この機能はポートAファンクションレジスタの該当ビットへ"1"を書き込むことにより各ファンクションが可能となります。

リセット動作により、ファンクションレジスタの値は"0"にリセットされ、全ビットがポートとなります。

# (1) ポートA0, A4 (TXD0 / TXD1)

ポートA0, A4は入出力ポートの以外にシリアルチャネルのTXD出力端子としての機能を持ちます。 このポートは、プログラマブルオープンドレイン機能を持っています。



95C063-59 2003-03-31

## (2) ポートA1, A5 (RXD0, 1)

ポートA1, A5は入出力ポートの以外に、シリアルチャネルのRXD入力端子としての機能を持っています。




図3.5 (19) ポートA1, A5

# (3) $\[ \mathcal{S} - \] \land \[ A2, A6 \] (\overline{CTS0} / \overline{CTS1}) \]$

ポートA2, A6は入出力ポートの以外にシリアルチャネルの $\overline{CTS}$ 入力端子としての機能を持っています。





図3.5 (20) ポートA2, A6


95C063-60 2003-03-31

# (4) ポートA3, A7 (SCLK0/SCLK1)

ポートA3, A7は汎用入出力ポートの以外に、シリアルチャネルのSCLK入出力端子としての機能を持っています。



95C063-61 2003-03-31



注) TxD端子をオープンドレイン出力に設定するには、ODEレジスタのビット0 (TxD0端子用), または、ビット1 (TxD1端子用) に "1" をライトします。

PA1/RxD0, PA5/RxD1端子はポート/ファンクションの切り替えレジスタはありませんので、例えば入力ポートとして使用する場合でもシリアル受信データとしてSIOへ入力されます。

図3.5 (22) ポートA関係のレジスタ

95C063-62 2003-03-31

#### 3.5.9 ポートB (PB0~PB7)

ポートBはビット単位で入出力の指定ができる8ビットの汎用入出力ポートです。リセット動作により入力ポートとなりプルアップされた状態になります。また、出力ラッチレジスタ (PB) の全ビットは "1" ヘセットされます。入出力ポート以外に、16ビットタイマ8,9のクロック入力、16ビットタイマ F/F8,9,A,Bの出力機能があります。この機能はポートBファンクションレジスタ (PBFC) の該当ビットへ "1"を書き込むことにより各ファンクションが可能となります。リセット動作により、ファンクションレジスタ (PBFC) の値は "0" にリセットされ、全ビットがポートとなります。





図3.5 (23) ポートB (PB0~PB7)

95C063-63 2003-03-31




注) PB0/TI8, PB1/TI9, PB4/TIA, PB5/TIB端子は、ポート/ファンクションの切り替えレジスタはありませんので、例えば入力ポートとして使用する場合でもタイマ入力として16ビットタイマへ入力されます。

図3.5 (24) ポートB関係のレジスタ

95C063-64 2003-03-31

# 3.5.10 ポートC (PC0~PC7)


ポートCは、8ビットの入力専用ポートでアナログ入力端子と兼用になっています。



PC (0084H)

		7	6	5	4	3	2		1	0
`	bit Symbol	PC7	PC6	PC5	PC4	PC3	PC2		PC1	PC0
,	Read/Write			(	R					
	リセット後				入力モ	1637	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	·	·	

注) A/Dコンバータの入力チャネル選択は、A/DコンバータモードレジスタADMODにて設定します。






## 3.5.11 ポートD (PD0~D4), ポートE (PE0~E7)

ポート**D**, **E**はビット単位で入出力の指定ができるそれぞれ**5**ビット、**8**ビットの汎用入出力ポートです。リセット動作により入力ポートとなりプルアップされた状態にとなります。入出力ポート機能以外にポート**D**0は**INT8**入力機能があります。

# (1) ポートD0 (INT8)



(2) ポートD1~D4, E0~E7




図3.5 (28) ポートD1~D4, E0~E7




図3.5 (29) ポートD, E関係のレジスタ

95C063-67 2003-03-31

## 3.6 チップセレクト/ウェイトコントローラ

TMP95C063は、任意の4ブロックアドレス空間に対して、チップセレクト ( $\overline{\text{CSO}} \sim \overline{\text{CS3}}$ 端子) とウエイト ( $\overline{\text{WAIT}}$ 端子) およびデータバスの幅 (8ビットか16ビット) を制御するチップセレクト/ウェイトコントローラを内蔵しています。

また、外部データバス幅の選択端子 (AM8/ $\overline{16}$ ) があります (「3.1.2外部データバス幅選択端子」参照)。

### 3.6.1 コントロールレジスタ

表3.6(1)に、制御レジスタを示します。

各ブロックアドレス空間は、それぞれのCS/ウェイトコントロールレジスタ (B0CS, B1CS, B2CS, B3CS, BEXCS) とスタートアドレスレジスタ/アドレスマスクレジスタ (「3.6.2 アドレス空間指定」にて説明) によって制御されます。

		表3.6	(1) チップ	ノセレクト	・/ワェイ	1 H / / / /	ールレン	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	))	$\sim$
		7	6	5	4	3	2	1	74/	(O)
	bit Symbol	B0E	_	B0OM1	воомо	B0BUS	B0W2	B0W1	16	B0W0
	Read/Write	w	_	V	v (	W	(	W	<b>\</b>	
B0CS	リセット後	0	_	0	0	<b>O</b>	0	(0,		0
(0090H)		0: ディセー	_	00: ROM/	SRAM	0: 16 BIT	000: 2 W		100:	N WAIT
	機能	ブル 1: イネーブ		01: PSRAI		1: 8 BIT	001:/1/W		101:	_
		1. イネーノ   ル		10: Don't 11: Don't			010: 1 W 011: 0 W		110: 111:	_
	bit Symbol	B1E	_	B10M1		B1BUS	B1W2	B1W1		B1W0
	Read/Write	w	_	V			:	-		
B1CS	リセット後	0	_		0	0	0	0	- :	0
(0091H)		0: ディセー	(	00: ROM/	SRAM	0: 16 BIT	000: 2 W	<u>.</u> ΔΙΤ	100.	N WAIT
	機能	ブル	- (\	01; PSRAI		1: 8 BIT	001: 1 W		101:	_
		1: イネーブ		10: DRAN		(12)	010: 1 W		110:	-
	11:0 1 1	ル	-(7/4)	11: Don't			011: 0 W		111:	
	bit Symbol	B2E	B2M	/	B2OM1	B2BUS	B2W2	B2W1		B2W0
DOCC -	Read/Write	/w	) W	V	\_/	W		. W		
	リセット後	1	0	0	0	/ 0	0	0		0
	松 쓰는		0: 16M	00: ROM/		0:16 BIT	000: 2 W			N WAIT
	機能	ブル 1: イネーブ	空間 1・エリア	01: PSRAM 1: 8 BIT 10: Don't Care			001: 1 WAIT 101: — 010: 1 WAIT + N 110: —			
		/\frac{1}{\nu_{\text{\tin}\text{\tin}\text{\texi}\text{\text{\text{\text{\text{\text{\text{\texi}\text{\text{\text{\text{\text{\text{\text{\text{\texi}\titt{\text{\texi}\text{\text{\text{\text{\text{\text{\texi}\text{\text{\texi}\texi	設定	11: Don't Care			010. 1 W		111:	_
	bit Symbol	B3E	_	/B3OM1		B3BUS	B3W2	B3W1	- 1	B3W0
	Read/Write	W	- (	1( v	V	W		w	•	
B3CS (0093H) <sup>4</sup>	リセット後	)) 0		0	0	0	0	0		0
(003311)		0: ディセー	> (	00: ROM/	SRAM	0: 16 BIT	000: 2 W	AIT	100:	N WAIT
	機能	ブル(	f(x)	01: PSRAI		1: 8 BIT	001: 1 W		101:	_
		1: イネーブ   ル	>_<	10: DRAN 11: Don't			010: 1 W 011: 0 W		110: 111:	_
	bit Symbol	_				BEXBUS	BEXW2	BEXW		BEXW0
	Read/Write	_	_ `	_	_	W		:	•	
BEXCS	リセット後	_	_	_	_	0	0	. 0	-	0
(008FH)						0: 16 BIT	000: 2 W	 AIT	100:	N WAIT
	機能	_	_	_	_	1: 8 BIT	001: 1 W		101:	_
							010: 1 W		110:	-
						:	011: 0 W	AIT	111:	_

表3.6(1) チップセレクト/ウェイトロントロールレジスタ

(注) これらのチップセレクト/ウェイトコントロールレジスタ (B0CS, B1CS, B2CS, B3CS, BEXCS) は、リードモディファイライトできません。

95C063-68 2003-03-31

# (1) マスタイネーブル

コントロールレジスタのビット**7 (B0E, B1E, B2E, B3E)** は、設定のイネーブル/ディセーブルを指定するマスタビットです。このビットを "0"にすると、ディセーブルになり、"1"にするとイネーブルになります。リセットにより、B0EとB1E, B3Eはディセーブル "0"、B2Eはイネーブル "1"になります。

## (2) データバス幅セレクト

コントロールレジスタのビット3 (B0BUS, B1BUS, B2BUS, B3BUS, BEXBUS) は、データバス幅を指定するビットです。このビットを "0" にすると、16ビットのデータバスのモードでメモリをアクセスします。 "1"にすると、8ビットのデータバスのモードでメモリをアクセスします。ただし、このビットは16ビットバスモード ( $AM8/\overline{16}$ 端子= "0") のときのみ有効です。8ビットバスモード ( $AM8/\overline{16}$ 端子= "1") のときは、これらのビット設定にかかわらず、すべてのアドレス空間に対して8ビットのデータバスのモードでメモリをアクセスします (51.2外部データバス幅選択端子」を参照)。

ただし、CS1, CS3をDRAMとして使用する場合は、AM8/16端子= "1" のときでもB1BUS, B3BUS を "1" に設定する必要があります。

このように、アクセスするアドレスに応じてデータバス幅を変えることを"ダイナミックバスサイジング"と呼びます。このバス動作の詳細を表**3.6(2)**に示します。

オペランド	オペランド	メモリ側	CPU	CPU	<b>ニ</b> ータ
データ幅	スタート番地	データ幅	アドレス	D15 – D8	D7 – D0
8ビット	2n + 0	8ビット	2n + 0	XXXXX	b7 – b0
	(偶数)	16ビット	2n + 0	√/ xxxxx	b7 – b0
	2n + 1	8E 7 K	2n + 1	XXXXX	b7 – b0
	(奇数)	16ビット	2n + 1	b7 – b0	xxxxx
16ビット	2n + 0	8ビット	2n+0	xxxxx	b7 – b0
	(偶数)		2n+1	xxxxx	b15 – b8
		) 16ビット	2n + 0	b15 – b8	b7 – b0
	2n + 1	/ 8ビット //	2n + 1	xxxxx	b7 – b0
	(奇数)		2n + 2	XXXXX	b15 – b8
`		16ビット	2n + 1	b7 – b0	xxxxx
			2n + 2	XXXXX	b15 – b8
32ビット	2n + 0	8ピット	2n + 0	xxxxx	b7 – b0
	(偶数)		2n + 1	xxxxx	b15 – b8
	N	_	2n + 2	XXXXX	b23 – b16
			2n + 3	XXXXX	b31 – b24
	4	(16ビット	2n + 0	b15 – b8	b7 – b0
			2n + 2	b31 – b24	b23 – b16
	2n + 1	8ビット	2n + 1	xxxxx	b7 – b0
	(奇数)		2n + 2	XXXXX	b15 – b8
	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		2n + 3	XXXXX	b23 – b16
			2n + 4	XXXXX	b31 – b24
		16ビット	2n + 1	b7 – b0	xxxxx
			2n + 2	b23 – b16	b15 – b8
			2n + 4	XXXXX	b31 – b24

表3.6(2) ダイナミックバスサイジング

**xxxxx** : リード時は、そのバスの入力データが無視されることを示します。ライト時は、そのバスがハイインピーダンスで、そのバスのライトストローブ信号はノンアクティブのままであることを示します。

#### (3) ウェイトコントロール

コントロールレジスタのビット2とビット1とビット0 (B0W2·1·0, B1W2·1·0, B2W2·1·0, B3W2·1·0, BEXW2·1·0)は、ウェイト数を指定するビットです。このビットを "000"にすると、 $\overline{WAIT}$ 端子の状態に関係なく2ステート分のウェイトが挿入されます。 "001"にすると、 $\overline{WAIT}$ 端子の状態に関係なく1ステート分のウェイトが挿入されます。 "010"にすると、1ステート分のウェイトを挿入した後、 $\overline{WAIT}$ 端子の状態をサンプリングし、端子が "L" レベルならウェイトを挿入し続け、端子が "H" レベルになるまでそのバスサイクルを引き伸ばします。 "011"にすると、 $\overline{WAIT}$ 端子の状態に関係なくウェイトなしで、そのバスサイクルを完了します。 "100"にすると、常に $\overline{WAIT}$ 端子の状態をサンプリングし、端子が "L" レベルならウェイトを挿入し続け、端子が "H" レベルになるまでそのバスサイクルを引き伸ばします。この0+N WAIT の設定で、 $\overline{N}$ =0,1,2の場合についてタイミング図を図3.6(1),(2),(3)に示します。  $\overline{W}$ AIT端子のサンプリングはSCOUTの立ち下がりで行われています。  $\overline{V}$ 0+N WAIT以外の設定時のタイミングにつきましては "第3章 TLCS-900/H CPU 図7 (1)~(5)"を参照ください。リセットにより、これらのビットは "000" (2ウェイトのモード) になります。

(注) DRAM使用時に、DRAMアクセスとリフレッシュが競合した場合設定ウェイトに対してリフレッシュサイクル分が加算されます。




図3.6(1) 0+NWAIT リード/ライトサイクル (N=0)





図3.6(2) 0+NWAITリード/ライトサイタル(N=1)



# (4) ROM / PSRAM / DRAM選択

コントロールレジスタのビット5とビット4 (B0OM1·0, B1OM1·0, B2OM1·0, B3OM1·0) は、アクセスするメモリを選択するビットです。図3.6 (4) にROMモードとPSRAMモードの波形を示します (DRAMモードは「3.7 DRAMコントローラ」を参照してください)。

このビットを"00"にするとROMモードのチップセレクト波形を出力しアクセスします。"01"にするとPSRAMモードのチップセレクト波形を出力しアクセスします。

**"10"(CS1とCS3**のみ)にすると**DRAM**コントローラの設定と連動し**DRAM**用**RAS**波形を出力しアクセスします。リセットにより、このビットは**"00"**にクリアされます。

95C063-71 2003-03-31




図3.6 (4) チップセレクト( $\overline{CSO} \sim \overline{CS3}$ )の動作タイミング (ROMモード / PSRAMモード)

# (5) <del>CSO~CS3</del>空間外バス幅ウェイトコントロール

BEXCSレジスタは、 $\overline{\text{CSO}} \sim \overline{\text{CS3}}$ エリア外のアドレス空間がアクセスされたときのバス幅ウェイトコントロールをするレジスタです。このレジスタには、マスタイネーブルビットはありませんが、このレジスタの設定が $\overline{\text{CSO}} \sim \overline{\text{CS3}}$ エリア外に対して常にイネーブルになっています。それぞれのビットの意味は上記 $\overline{\text{CSO}} \sim \overline{\text{CS3}}$ のものと同じです。

# (6) 16M空間/アドレス設定空間セレクト

B2CS <B2M> =0にすることにより16MByte空間(0000A0H - FFFFFFH)でCS2が選択されます。B2CS <B2M> =1にするとCS0,CS1と同様に、スタートアドレスレジスタMSAR2,アドレスマスクレジスタMAMR2の設定エリアに従いCS2が選択されます。リセットによりこのビットは"0"にクリアされます。




95C063-72 2003-03-31

## 3.6.2 アドレス空間指定

アドレス空間の指定はそれぞれのスタートアドレスレジスタ (MSAR0, MSAR1、MSAR2, MSAR3) とアドレスマスクレジスタ (MAMR0, MAMR1, MAMR2, MAMR3) により設定します。チップセレクトコントローラは、バスサイクルごとにバス上のアドレスとスタートアドレスレジスタの値を比較します。このアドレスを比較するときにアドレスマスクレジスタの値により比較結果を無視させることができます。比較した結果が一致していると指定された空間がアクセスされたと見なし、設定がイネーブル(B0E~B3E="1")ならば、対応するチップセレクト端子 ( $\overline{\text{CS0}}$ ~ $\overline{\text{CS3}}$ )から、Lowストローブ信号が出力されます。設定したアドレス空間が重なっている場合は、 $\overline{\text{CS}}$ 番号の小さい方が選択されます。なお、 $\overline{\text{CS2}}$ を16M空間に設定しても、 $\overline{\text{CS}}$ 番号の小さいほうが選択されます。

また、設定したアドレス空間と内蔵I/Oエリアとが重なった場合は、内蔵I/Oエリアとしての動作が優先されます。



95C063-73 2003-03-31




図3.6(6) CSTのアドレスデコーダのブロック図




図3.6 (7) CS2·CS3のアドレスデコーダのブロック図

95C063-74 2003-03-31

(1) メモリスタートアドレスレジスタ メモリアドレスマスクレジスタ

メモリアドレスレジスタ (**CS0∼CS3**)

MSAR1
(0096H)
MSAR3 (009AH)

	7		6		5		4		3	2		1	 0	
bit Symbol	<b>S23</b>	į	<b>S22</b>		<b>S21</b>		<b>S20</b>	•	S19	\$18	) \	<b>S</b> 17	<b>S16</b>	
Read/Write								R/W						
リセット後	1		1		1		1		1((	// ))1		1	1	_
機能		スタートアドレス <b>A23~A16</b> 設定												

★ CS0~CS3のスタートアドレス設定

表3.6(3) メモリスタートアドレスレジスタ

メモリアドレスマスクレジスタ(**CSO**)

MAMR0 (0095H)

	7	6	5	4	3 (2)	1	0
bit Symbol	V20	V19	V18	V17	V16 V15	V14~9	V8
Read/Write				R/W	(7/4)		
リセット後	1	1	1	1	1 1	1	1
機能			0: 比	較有効 1	:比較無効		

<u>▼ CSO</u>のアドレスA8~A20の比較制御

メモリアドレスマスクレジスタ (CST)

MAMR1 (0097H)

	(	<u></u>	5_	4		3		2		1	-	0
bit Symbol	(V21	V20	V19	V18		V17		V16	-	V15~9		V8
Read/Write		_	(7)	7	R/W							
リセット後		1	į Vr	<i>))</i> 1		1		1	-	1		1
機能		0: 比較有効 1: 比較無効										

L→ CS1のアドレスA8~A21の比較制御

メモリアドレスマスクレジスタ(CS2, CS3)

MAMR2 MAMR3 (0099H) (009BH)

<i>//</i>	7 6		5		4		3		2		1		0
bit Symbol	V22 V21		V20		V19		V18		V17		V16	-	V15
Read/Write						R/W							
リセット後	1		1		1		1		1		1		1
機能	<b>*</b>	0: 比較有効 1: 比較無効											

表3.6(4) メモリアドレスマスクレジスタ

95C063-75 2003-03-31

MSAR0~3 <S23>~<S16>は、アドレスのA23~A16に対応し、アドレスA15,A14~9,A8に対応するS15,S14~9,S8はデフォルト "0"になっています。MAMR0 <V20>~<V8>はMSAR0で設定した値とアドレスの比較の有効/無効を指定し、<V20>~<V8>は<S20>~<S16>,S15,S14~9,S8に対応しています。また、<S21>,<S22>,<S23>に対応するV21,V22,V23はデフォルト "0"で常に比較が有効になっています。

比較の有効/無効とは

例えば (CSO用レジスタ MSARO, MAMRO)

<V16>=1で比較を無効にした場合

<S16>の値とアドレスA16の比較が無効になり、<S16>の値が無効となる。

<V16>=0で比較を有効した場合

<S16>の値とアドレスA16の比較が有効になり<S16>の値とA16の値が-致したときのみ $\overline{CSO}$ がイネーブルとなる。

同じような考え方でCS1, CS2, CS3 もそれぞれ使用できます。

なおリセット後MSAR0, MSAR1, MSAR2, MSAR3は、"FFH"にセットされ、MAMR0, MAMR1, MAMR2, MAMR3は "FFH"にセットされ、ロントロールレジスタのB0E, B1E, B3Eは "0"にリセットされ、 $\overline{\text{CS0}}$ ,  $\overline{\text{CS1}}$ ,  $\overline{\text{CS3}}$ はディセーブル状態になりますが、B2Mは"0"にリセットされ、B2Eは"1"にセットされ、 $\overline{\text{CS2}}$ は、0000A0H-FFFFFFH (16 M (11)の学問、 1 の 1 になります



95C063-76 2003-03-31

#### (2) スタートアドレスの設定方法

アドレスデコーダは、 $\overline{\textbf{CS}}$ を出力するスタートアドレスと空間サイズを指定することによって出力されます。

スタートアドレスは、ブロック図に示すとおり、 $A16\sim A23$ でデコードされるため、 $64 \, \mathrm{K}$ バイトごとに設定されます。

すなわち、DRAMのスタートアドレスは " $000000_H$ " 以降の $64\,K$ バイトおきのいずれかに設定されることになります。

ただし、**MAMR**の設定値によって、スタートアドレスが変わってしまう場合があるので注意してください。




図3.6(8) スタートアドレスの設定場所

# (3) アドレス空間設定方法

アドレス空間は、メモリアドレスマスクレジスタ (MAMR0~3) を設定することによって指定されます。

アドレスデコーダのブロック図 (図3.6 (5)~(7)) からわかる通り、 $\overline{\text{CSO}}$ は $A8\sim A20$ ,  $\overline{\text{CSI}}$ は $A8\sim A21$ ,  $\overline{\text{CS2}}\cdot\overline{\text{CS3}}$ は $A15\sim A22$ のアドレスの値を比較するか、比較しないかによって、チップセレクト信号の出力できるアドレスエリアを指定することができます。

サイズ CS	256	512	32 K	64 K	128 K	256 K	512 K	1 M	2 M	4 M	8 M
CS0	6	0	<b>\(\)</b>	0	0	0	0	0	0		
CS1	0	0		0	0	0	0	0	0	0	
CS2			0	0	0	0	0	0	0	0	0
CS3		·	0	0	0	0	0	0	0	0	0

表3.6(5) チップセレクトと空間サイズ

# (4) 設定手順

① メモリスタートアドレスレジスタ (MSAR) 設定 エリアのスタートアドレスを設定します。

- ② メモリアドレスマスクレジスタ (MAMR) 設定 エリア空間を設定します。
- ③ コントロールレジスタ (BnCS) 設定 バス幅、ウェイト数、エリアイネーブル/ディセーブルを設定します。

(設定例)

 $\overline{\text{CSO}}$ エリアを010000 $_{ ext{H}}\sim$ 01FFFF $_{ ext{H}}$ (64  $_{ ext{K}}$ バイト空間)、16ビットバス、 $_{ ext{O}}$ ウェイトにする場合

 $MSAR0\!=\!01_{H} \quad \text{ASP-FFLA }010000_{H}$ 

**MAMR0=07**<sub>H</sub> アドレス空間 **64 K**バイト

 $B0CS=83_H$  16ビットバス、0ウェイト $\overline{CS0}$ 設定イネーブル

ROMモードアクセス



#### 3.7 ダイナミックRAM (DRAM) コントローラ

TMP95C063は、DRAMをリフレッシュするためのコントロール回路、Read/Writeするためのアクセス回路、およびロー/カラムアドレスマルチプレクサから構成され、 $\times 8/16$ ビット構成のDRAMと容易にインタフェースできるDRAMコントローラを2チャネル内蔵しています。

1) リフレッシュ方式CASビフォアRASリフレッシュ

2) リフレッシュ間隔 プログラマブル (31-195ステート)

**3)** リフレッシュサイクル幅 プログラマブル (2-9ステート)

**4)** マッピングエリア **2**エリア: **CS1**, **CS3**エリア使用

6) メモリアクセス方式2CAS / 2WE選択

7) メモリアクセスアドレス長8-11ビット選択

8) ウェイトコントロール CS/WAITコントローラの設定に従います。

9) リフレッシュアクセス競合時のアービトレーション リフレッシュを優先し、アクセスサイクルに自動的にウェイトを挿入します。



95C063-79 2003-03-31

#### コントロールレジスタ




図3.7(1)(a) リフレッシュコントロールレジスタ




図3.7(1)(b) DRAMメモリアクセスコントロールレジスタ

95C063-81 2003-03-31

## コントロールレジスタ




図3.7(2)(a) リフレッシュコントロールレジスタ




図3.7(2)(b) DRAMメモリアクセスコントロールレジスタ

95C063-83 2003-03-31

## 動作説明

TMP95C063は2チャネル (DRAM1, DRAM3) のDRAMコントローラを内蔵しており、これらのチャネルはそれぞれCSウェイトコントローラのCS1, CS3に連動し、DRAM用アクセスサイクルを発生することができます。それぞれのチャネルは独立しており、違ったアクセス方式を設定できます。なお、DRAM用信号はポート6と兼用 (DRAM端子としての設定は、「3.5.4 ポート6」を参照) になっており、かつアクセスモードにより、兼用端子が自動的に決まります。表3.7 (1) に兼用端子を示します。いずれのチャネルも同一動作ですので、ここではチャネル1 (DRAM1) について説明します。

### (1) メモリアクセスコントロール

アクセスコントロール部は、DMEMCR1<MAC1>= "1"のとき、アクセスコントロール制御がイネーブルになります。アクセスコントロール制御がイネーブルになり、CSウェイトコントローラで設定された $\overline{\text{CSI}}$ エリアがアクセスされると、DRAMメモリアクセスコントロールレジスタの設定にしたがって、DRAMへ有効な信号を出力します。このときのアクセスサイクル (バス幅、ウェイト数)は、CSウェイトコントローラの $\overline{\text{CSI}}$ エリアの設定に従います。

バス幅が16ビットの場合は、DMEMCR1 < MACS1 > の設定に従い、 $\overline{2CAS}$ 方式( $\overline{RAS}$ ,  $\overline{UCAS}$ ,  $\overline{LCAS}$ ,  $\overline{WE}$ )、 $\overline{2WE}$ 方式( $\overline{RAS}$ ,  $\overline{CAS}$ ,  $\overline{UW}$ ,  $\overline{LW}$ ) でアクセスします。 < MACS1 > = "0" のとき、 $\overline{2CAS}$ 方式、 < MACS1 > = "1" のとき $\overline{2WE}$ 方式となります。 リセット後は、 < MACS1 > は "0" にクリアされ、  $\overline{2CAS}$ 方式になります。

バス幅が8ビットの場合は、<MACS1>の設定に関わらず、RAS, CAS, WE信号でアクセスします。

また、このDRAMコントローラは、低速DRAMとの接続を容易にするため、ウェイト挿入時の $\overline{RAS}$ の立ち上がりを早め、 $\overline{RAS}$ プリチャージ時間(RAS High幅)を延すことができます。(スローアクセスモード)この設定は、DMEMCR1 < MACM1 > により行います。リセット後、< MACH1 > は "0" クリアされ、ノーマルモードとなります。

さらに、このアクセスサイクルにおいて、内部アドレスマルチプレクサによって、 $A0\sim A11$ よりロー/カラムアドレスを出力することができます。このときのマルチプレクスする/しないは、DMEMCR<MUXE>ビットにより設定し、マルチプレクス幅は、DMEMCR<MUXW0,1>により選択できます。ただし、8ビットバスアクセスか、16ビットバスアクセスかにより、マルチプレクスされるアドレスラインが変わります。これを、表3.7(2)に示します。

図3.7(3),(4)にアクセスタイミングを示します。



表3.7(1) DRAM用端子

₹−ド	8ビットバス	16ビッ	トバス
端子名	80 91772	2CAS モード	2 <del>WE</del> モード
P60 (CS1/RAS1)	RAS1	RAS1	RAS1
P61 (CAS1/WE1)	CAS1	WE1	CAS1
P62 (LCAS1/LW1/REFOUT1)	REFOUT1	LCAS1	TW1
P63 (UCAS1/UW1/WE1)	WE1	UCAS1	UW1
P64 (CS3/RAS3)	RAS3	RA\$3	RAS3
P65 (CAS3/WE3)	CAS3	WE3	CAS3
P66 (LCAS3/LW3/REFOUT3)	REFOUT3	LCAS3	LW3
P67 (UCAS3/UW3/WE3)	WE3	UCAS3	UW3

表3.7(2) アドレスマルチプレクス

				カラムフ	ナドレス			
ローアドレス	8 E	BIT	9 E	ВІТ	10	10 BIT		BIT
	8	16	8	(16)	8 /	16	8	16
Α0	А8	_	Α9	<u></u> >	A10	\ <del>-</del>	) A11	_
Α1	Α9	Α9	A10	_A10	A11	A11	A12	A12
A2	A10	A10	(A11<	A11	A12	A12	A13	A13
А3	A11	A11	A12	A12	A13	A13	A14	A14
A4	A12	A12	A13	A13	A14	A14	A15	A15
A5	A13	A13	A14	A14	A15	A15	A16	A16
A6	A14	A14	A15	A15	A16	A16	A17	A17
A7	A15	A15	A16	A16	A17	A17	A18	A18
A8	\/\'_	A16	A17	A17	A18	A18	A19	A19
Α9		, –		A18	A19	A19	A20	A20
A10	<del>-</del>	_	4	-	_	A20	A21	A21
AM.	$\bigcirc$	- /	7	, -	_	_	_	A22

...マルチプレクス アドレス長 …アクセスバス幅 (CSウェイトコント ローラで設定)

95C063-85 2003-03-31




図3.7(3) a DRAMアクセスタイミング (2CAS方式, リードサイクル)




図3.7(3) b DRAMアクセスタイミング (2 $\overline{CAS}$ 方式, ライトサイクル, ワードアクセス)

95C063-86 2003-03-31




図3.7(3) c DRAMアクセスタイミング(2CAS方式, ライトサイクル, バイトアクセス)




図3.7 (4) a DRAMアクセスタイミング (2WE方式, リードサイクル)

95C063-87 2003-03-31




図3.7(4) b DRAMアクセスタイミング (2WE方式, ライトサイクル, ワードアクセス)




図3.7(4) c DRAMアクセスタイミング (2 $\overline{\text{WE}}$ 方式, ライトサイクル, バイトアクセス)

95C063-88 2003-03-31

#### (2) リフレッシュコントローラ部

TMP95C063は、DRAMリフレッシュに使用できる $\overline{RAS}/\overline{CAS}$  ( $\overline{LCAS}/\overline{UCAS}$ ) を出力することができます。また、8ビットバス時には、リフレッシュサイクルであることを示すステート信号の $\overline{REFOUT}$ も出力されます。

 $\overline{RAS}/\overline{CAS}(\overline{LCAS}/\overline{UCAS})$  出力は、出力周期および出力パルス幅をプログラマブルに設定できるため、 $\overline{DRAM}$ のリフレッシュを容易に実現することができます。

リフレッシュコントローラ部には、次の特長があります。

• リフレッシュ方式:  $\overline{CAS}$ ビフォア $\overline{RAS}$ インタバルリフレッシュ方式  $\overline{CAS}$ ビフォア $\overline{RAS}$ セルフリフレッシュ方式

リフレッシュ間隔: 31~195ステート(プログラマブル)

● リフレッシュサイクル幅: 2~9ステート(プログラマブル)

● ダミーサイクル発生可能

● リフレッシュサイクルは、CPU動作サイクルとは非同期になっています。

# i) CASビフォアRASインタバルリフレッシュ方式

CASビフォアRASインタバルリフレッシュ方式において、リフレッシュ間隔およびリフレッシュサイクル幅は、使用するDRAMによって異なっています。

そこでTMP95C063は、リフレッシュコントロールレジスタ値を変更することで、使用するシステムクロックおよびDRAMに合わせてリフレッシュ間隔およびリフレッシュ幅サイクルを設定できるようにしています。

図3.7(5) に $\overline{CAS}$ ビフォア $\overline{RAS}$ リフレッシュサイクルのタイミング例を示します。




図3.7(5) リフレッシュサイクルのタイミング例

次にレジスタの設定方法を説明します。

図3.7(1)(a) にリフレッシュコントロールレジスタDREFCR1のビット構成を示します。

① リフレッシュサイクル挿入間隔

 $DREFCR1 < RS12 \sim 10 > 03$ ビットにより、使用するシステムクロックに合せて、挿入間隔を設定します。

例) システムクロックを $25\,\mathrm{MHz}$ で使用しているとき、 $\mathrm{DRAM}$ のリフレッシュサイクルを $15.6\,\mu\mathrm{s}$ にしたければこのビットに"111"を設定します。

リフレ	ッシュサ	イクル	挿入間隔	周 波 数(fosc)										
RS12	RS11	RS10	(ステート)	8 MHz	10 MHz	12.5 MHz		16 MHz	20 MHz	25 MHz				
0	0	0	31	7.55	6.2	4.96	4.43	3.88	(3.)1	2.5				
0	0	1	62	15.5	12.4	9.92	8.86	7.75	6.2	5.0				
0	1	0	78	19.5	15.6	12.48	11.14	9.75	7.8	6.2				
0	1	1	97	24.25	19.4	15.52	13.86	12.13	9.7	7.7				
1	0	0	109	27.25	21.8	17.44	15.57	13.63	10.9	8.7				
1	0	1	124	31.0	24.8	19.84	17.72	15.5	12.4	9.9				
1	1	0	154	38.5	30.8	24.7	22.0	19.3	15.4	12.3				
1	1	1	195	48.75	39.0	31.2	27.86	24.4	19.5	15.6				

表3.7(3) リフレッシュサイクル挿入間隔

**(**単位: μs)

② リフレッシュサイクル幅

DREFCR<RW12~10>の3ビットにより、リクレッシュサイクル幅( $\overline{RAS}$ ,  $\overline{CAS}$  Low出力幅)を変更 することができます。(2~9ステート)

③ リフレッシュサイクル制御

DREFCR < RC1 > のビットを操作することにより、リフレッシュサイクルの禁止/許可を制御できます。

ii) CASビフォアRASセルフリフレッシュ方式

このリフレッシュは**CAS**ビフォア**RAS**インタバルリフレッシュ(以下インタバルモード)方式で動作途中に、**HALT (IDLE, STOP)**命令を実行し、**DRAM**コントローラへのクロック供給が停止させてしまう場合に対応したリフレッシュ方式です。

図3.7(6)にセルフリフレッシュ方式のタイミング図を示します。

95C063-90 2003-03-31




図3.7(6) セルフリフレッシュサイクルのタイミング

実行方法は、まず通常のインタバルモードの設定を行います。そしてHALT命令の前に DMEMCR1 < SRFC1> を "0"にすることで1回通常のリフレッシュを行いその後CAS端子とRAS端子は、Lowレベルに保持され、セルフリフレッシュモードに入ります。HALTが解除され、DRAMコントローラにクロックが供給されると、自動的に、DMEMCR1 < SRFC1> を "1"にし、セルフリフレッシュモードを解除されます。また、解除後、かならず一回の通常リフレッシュを行い、インタバルモードに戻ります (ただし、リセットによるHALT解除時は、I/Oレジスタがイニシャライズされてしまうため、通常リフレッシュは行われません)。

DMEMCR1 < SRFC1 > を "0" にした後、NOPなどの何らかの命令の後にHALT命令を実行してください。

# (3) DRAMイニシャライズ

DRAMコントローラは、DRAM使用時に必要な連続した $\overline{\text{CAS}}$ ビフォア $\overline{\text{RAS}}$ ダミーサイクルを発生することができます。DREFCR1  $\langle \text{DMII} \rangle$ のビットを"1"にセットすることで実行されます。解除は、 $\langle \text{DMII} \rangle \sim$  0 "0" 書き 込み (リセット も 含む)、リフレッシュサイクル挿入イネーブル (DREFCR1  $\langle \text{RC1} \rangle =$  "1")、または、アクセスコントロールイネーブル (DMEMCR1  $\langle \text{MAC1} \rangle =$  "1")にすることにより行われます。

リフレッシュサイクル挿入イネーブル、アクセスコントロールイネーブルにより、ダミーサイクルを解除した場合、<**DMI1**> ビットは、<**0** $^{\prime\prime}$ クリアされません。

ダミーサイクルの幅は4ステート幅6ステート間隔固定です。

図3.7(7)  $\overline{\text{CAS}}$ ビフォア $\overline{\text{RAS}}$ ダミーサイクルのタイミングを示します。




図3.7(7)  $\overline{CAS}$ ビフォア $\overline{RAS}$ ダミーサイクルのタイミング

95C063-91 2003-03-31

#### (4) 優先順位

DRAMへのリフレッシュサイクルは、CPUの動作サイクルと非同期なため、DRAMへのリード/ライトサイクルと重なる場合があります。この場合、DRAMコントローラは、先に入ったサイクル動作を優先させます。また、リフレッシュサイクルが優先された場合、リフレッシュサイクルが完結されるまで、メモリアクセスサイクルに自動的にウェイトを挿入します。

# (5) バス解放モード

TMP95C063はバス解放機能を持っています。 DRAMコントロール専用端子に付いては、他端子と同様に解放する (ハイインピーダンスにする) モードと、解放せず (ドライブしたまま)、リフレッシュサイクル出力のみサポートするモードを選択することができます。この設定は、DMEMCR1 < BRM1 > で行います。バス解放時のその他の端子状態は「3.15(2) バス解放時の端子状態」を参照してください。

# (i) DRAMコントロール専用端子も解放するモード (DMEMCR1<BRM1> = "0")

バス解放要求(BUSRQ) 端子がアクティブ("L"レベル) になると、TMP95C063はバス解放要求があることを認識し、実行中のバスサイクル (DRAMアクセスサイクルも含む) が終了後、DRAMコントロール専用端子をかならず "H"レベルにしてから出力バッファをOFFし、ハイインピーダンス状態にします。また、リフレッシュサイクルは、アクセスサイクルとは非同期に行われるため、リフレッシュ要求が発生し、バス解放要求時までにアクセスサイクルとの競合によりリフレッシュサイクルが待たされているときは、リフレッシュサイクルが行われ、完了するまでバス解放タイミングを遅らせます。

なお、バス解放中もリフレッシュカウンタはカウントし続けます。バス解放中に発生したリフレッシュ要求は1回だけ保持され、バス解放終了し、TMP95C063にバス権が戻るとすぐにリフレッシュサイクルを行います。

バス解放要求およびリフレッシュカウンタは、バスサイクルに非同期なため、このモードを使用する場合はバス解放中に外部バスマスタにより、リフレッシュサイクルを発生する必要があります。

# (ii) DRAMコントロール専用端子は解放しないモード (DMEMCR1 < BRM1 > = "1")

このモードはバス解放中、外部バスマスタによりDRAMをアクセスしない場合に有効なモードです。このモードに設定されていると、バス解放要求があっても、DRAM専用端子はバス解放せず、リフレッシュサイクルのみサポートし続けます。ただし、DRAM専用端子以外はかならず解放します。また、バス解放タイミングは、(i) の場合とは違い、リフレッシュ要求に影響されません。


リセットにより、**DMECR1**<**BRM1**> は "0" にリセットされ、**DRAM**コントロール専用端子も解放するモードになります。

95C063-92 2003-03-31

# (6) 注意

リフレッシュとアクセスが競合したとき、 $\overline{WR}/\overline{HWR}$ 端子がアクティブ状態でリフレッシュ信号を出力します (図3.7 (8))。


図3.7(8) の(a) のタイミングで"ライトパービットモード"となる $\mathbf{DRAM}$ は使用できません (TMP95C063Fはライトパービットモードに対応していません)。




95C063-93 2003-03-31

# (7) 接続例


接続例(1) 8ビットバス構成



接続例 (2) 16ビットバス構成 (<del>2CAS</del>モード)



接続例(3) 16ビットバス構成(<del>2WE</del>モード)



95C063-94 2003-03-31

#### 3.8 8ビットタイマ

TMP95C063は、8ビットタイマを8本(タイマ0~7)内蔵しています。

8本の8ビットタイマはそれぞれ独立に動作させることができ、また、カスケード接続することで4本の16ビットタイマにもなります。8ビットタイマは次のような4種類の動作モードを持っています。

- 8ビットインタバルタイマモード(8本)
- ₹ 組み合わせ可能
- **16**ビットインタバルタイマモード (**4**本)
- $\int (8 \, \forall \, y \, ) \times 4 \, dx, 16 \, \forall \, y \, ) \times 2 \, dx$  など)
- 8ビットプログラマブル矩形波 (PPG: 可変周期で可変デューティ)出力モード (4本)
- 8ビットPWM (パルス幅変調:固定周期で可変デューティ)出力モード (4本)


図3.8(1)に8ビットタイマ(タイマ0.1)のブロック図を示します。

タイマ2,3、タイマ4,5、タイマ6,7はタイマ0,1と同様な回路構成です。

各インタバルタイマは8ビットのアップカウンタ、8ビットのコンパレータおよび8ビットのタイマレジスタで構成され、タイマ0,1のペア、タイマ2,3のペア、タイマ4,5のペア、タイマ6,7のペアにそれぞれ1つずつタイマフリップフロップ (TFF1, TFF3, TFF5, TFF7) が用意されています。

各インタバルタイマへの入力クロックソースのうち $\phi$ T1,  $\phi$ T4,  $\phi$ T16,  $\phi$ T256の内部クロックは図3.8 (2) に示す9ビットのプリスケーラより得ています。

8ビットタイマの動作モードやタイマフリップフロップは9つのコントロールレジスタ (T01MOD, T23MOD, T45MOD, T67MOD, T02FFCR, T46FFCR, T8RUN, T16RUN, TRDC)で制御されます。



95C063-95 2003-03-31




図3.8(1) 8ビットタイマのブロック図(タイマ0,1)


95C063-96 2003-03-31

#### ① プリスケーラ

CPUクロック (fc) を4分周したクロック (fc/4) をさらに分周する9ビットのプリスケーラで、8ビット タイマ、16ビットタイマ/イベントカウンタ、ボーレートジェネレータなどへの入力クロックを生成 しています。

8ビットタイマには、このうち $\phi$ T1,  $\phi$ T4,  $\phi$ T16,  $\phi$ T256の4種類のクロックが用いられます。

このプリスケーラは、タイマ動作コントロールレジスタT16RUN < PRRUN > によってカウント/停 止させることができます。T16RUN < PRRUN > =1にするとカウント開始し、 < PRRUN > =0にする とゼロクリアされて停止します。リセット時は、<PRRUN>は"0"にクリアされますので、プリス ケーラはクリアされ停止します。



95C063-97 2003-03-31

## ② アップカウンタ

タイマ0,1モードレジスタT01MOD,T23MOD,T45MOD,T67MODで指定された入力クロックによってカウントアップする8ビットのバイナリカウンタです。

タイマ0/タイマ2/タイマ4/タイマ6の入力クロックは3種類の内部クロック**T1**,  $\phi$ **T4**,  $\phi$ **T16**から、**T10**, **T12**, **T14**, **T16**端子からの外部クロックを**T01MOD**, **T23MOD**, **T47MOD**, **T67MOD**レジスタの設定値に応じて選択されます。

タイマ1/タイマ3/タイマ5/タイマ7の入力クロックは動作モードによって異なり、16ビットタイマモードに設定した場合は、タイマ0/2/4/6のオーバフロー出力が入力クロックとなります。

**16**ビットタイマモード以外の設定の場合は、**T01MOD**, **T23MOD**, **T45MOD**, **T67MOD**レジスタの設定により内部クロック $\phi$ **T1**,  $\phi$ **T16**,  $\phi$ **T256** と、タイマ0/2/4/6のコンパレータ出力(一致検出)の中から選択されます。

例: T01MOD < T01M1, 0 > = 01なら、タイマ1の入力クロックはタイマ0のオーバフロー出力となります。(16ビットタイマ)

T01MOD7, 6=00, T01MOD3, 2=01 なら、タイマ1の入力クロックは $\phi$ T1となります。(8ビットタイマ)

動作モードもT01MOD, T23MOD, T45MOD, T67MODレジスタで設定します。リセット時は、8ビットタイマモードとなっています。

アップカウンタは、タイマ動作コントロールレジスタT8RUNによってカウント/停止&クリアを各インタバルタイマごとに制御することができます。リセット時、すべてのアップカウンタはクリアされて、タイマは停止しています。

# ③ タイマレジスタ

インタバル時間を設定する8ビットのレジスタです。このタイマレジスタTREG0~7への設定値とアップカウンタの値とが一致するとコンパレータの一致検出信号がアクティブになります。設定値を00Hにした場合は、アップカウンタのオーバフロー時に一致検出信号がアクティブになります。

このタイマレジスタのTREG0/2/4/6はダブルバッファ構成になっており、それぞれレジスタバッファとペアになっています。

TREG0/2/4/6は、タイマレジスタダブルバッファコントロールレジスタTRDC<TR0/2/4/6DE>によってダブルバッファのイネーブル/ディセーブルを制御します。 <TR0/2/4/6DE>=0のときディセーブル、<TR0/2/4/6DE>=1のときイネーブルとなります。

ダブルバッファイネーブル時のレジスタバッファからタイマレジスタへのデータ転送タイミングは、PWMモードの2n-1オーバフローまたはPPGモードの周期のコンペア一致時に行われます。



リセット時は**<TR**0/2/4/6**DE>**=**0**に初期化されダブルバッファディセーブルになっています。ダブルバッファを使用するときは、タイマレジスタにデータを書き込み、**<TR**0/2/4/6**DE>**=**1**に設定した後レジスタバッファに次のデータを書き込んでください。




図3.8(3) タイマレジスタ0/2/4/6の構成

注意)タイマレジスタとレジスタバッファは同じメモリ番地に割付けられています。

<TR0/2/4/6DE>=0のときはレジスタバッファとタイマレジスタの両方に同じ値が書き込まれ、<TR0/2/4/6DE>=1のときは、レジスタバッファにのみ書き込まれます。

各タイマレジスタのメモリ番地は次のとおりです。

TREG0: 000022H TREG4: 000029H

TREG1: 000023H TREG5: 00002AH

TREG2 : 000026H TREG6 : 00002DH

TREG3 : 000027H ) TREG7 : 00002EH

各レジスタともライトオンリーのレジスタでリードできません。

なお、初期値は不定なため、8ビットタイマを使用する場合は、かならずデータを書き込む必要があります。

95C063-99 2003-03-31




図3.8(4) タイマ0,1モードレジスタ(T01MOD)




図3.8(5) タイマ2,3モードレジスタ (T23MOD)




図3.8(6) タイマ4,5モードレジスタ(T45MOD)




図3.8(7) タイマ6,7モードレジスタ(T67MOD)




図3.8(8) 8ビットタイマフリップフロップコントロールレジスタ(T02FFCR)




図3.8(9) 8ビットタイマフリップフロップコントロールレジスタ(T46FFCR)




図3.8 (10) 8ビットタイマ動作コントロールレジスタ(T8RUN)




図3.8(12) タイマレジスタダブルバッファコントロールレジスタ (TRDC)

### ④ コンパレータ

アップカウンタの値とタイマレジスタの値とを比較し、一致するとアップカウンタをゼロクリアするとともに、割り込み (INTTO~7) を発生します。また、タイマフリップフロップ反転イネーブルであれば同時にタイマフリップフロップの値を反転させます。

### 

各インタバルタイマの一致検出信号 (コンパレータ出力) により 反転する フリップフロップで、タイマ出力端子TO1 (P91と兼用)、TO3 (P93と兼用)、TO5 (P95と兼用)、TO7 (P97と兼用) へその値を出力することができます。

このタイマ**F**/**F**は、タイマ**0**,**1**のペア、タイマ**2**,**3**のペア、タイマ**4**,**5**のペア、タイマ**6**,**7**のペアにそれぞれ**1**つずつあり、**TFF1**,**TFF3**,**TFF5**,**TFF7**と呼びます。**TFF1**は**TO1**端子、**TFF3**は**TO3**端子、**TFF5**は**TO5**端子、**TFF7**は**TO7**端子へそれぞれ出力されます。

次に8ビットタイマの動作説明をします。

# (1) 8ビットタイマモード

**8**本のインタバルタイマ**0~7**は、それぞれ独立に**8**ビットインタバルタイマとして使用できます。いずれのタイマも同一の動作をしますので、ここではタイマ**1**の場合について説明します。

① 一定周期の割り込みを発生させる場合

タイマ1を用いて、一定周期ごとにタイマ1割り込み (INTT1) を発生させる場合、まずタイマ1を停止させてから、動作モード,入力クロック,周期をそれぞれT01MOD, TREGIに設定します。次に割り込みINTT1をイネーブルにしてからタイマ1をカウントさせます。

例:  $\mathbf{fc} = 25 \, \mathbf{MHz}$ で $\mathbf{32} \, \mu \mathbf{s}$ ごとにタイマ $\mathbf{1}$ 割り込みを発生させたい場合、次の順序で各レジスタを設定します。

		MS	В					LSB	
		7	6	5	4	3	2	1 0	
T8RUN	←	-	-	-	-	-	-	0 -	タイマ1を停止し、ゼロクリアします。
T01MOD	<b>←</b>	0	0	X	Χ	0	1		8ビットタイマモードにし、
									入力クロックを øT1 (0.32 μs @fc = 25 MHz) にします。
TREG1	<b>←</b>	0	1	1	0	0	1	0 0	タイマレジスタに32 μs ÷ φT1 = 100 (64H) をセットしま
									4 4
INTET01	←	1	1	0	1	_	-		INTT1をイネーブル割り込みレベル5にします。
T8RUN	<b>←</b>	-	_	_	_	_	-	1 (-	タイマ1をカウントさせます。
T16RUN	<b>←</b>	1	Χ	_	_	Χ	X.	χX	
_						- /	_	~ ^	

(注) X; don't care -; no change

入力クロックの選択は下表を参考にしてください

表3.8(1)/8ビットタイマによる割り込み周期と入力クロックの選択


入力クロック	割り込み周期	(@fc = 25MHz)	分解能
φT1 (8/fc)	0.32 μs ~	81.92 μs	0.32 μs
φT4 (32/fc)	1.28 μs ~	327.7 $\mu$ s	1.28 μs
φT16 (128/fc)	5.12 μs ~	1.311 ms	5.12 μs
∳T256 (2048/fc)	81.92 μs ~	20.97 ms	81.92 μs

## ② デューティ50%の矩形波を出力させる場合

一定周期ごとにタイマフリップフロップを反転させ、このタイマフリップフロップの値をタイマ出力端子 (TO1) へ出力します。

例:  $\mathbf{fc} = 25 \, \mathbf{MHz}$ で、周期 $\mathbf{1.92} \, \mu \mathbf{s}$ の矩形波を $\mathbf{TO1}$ 端子から出力させたい場合、次の順序で各レジスタを設定します。

この場合、タイマ0かタイマ1を用いますが、ここではタイマ1を使用したときのレジスタ設定例を示します。






図3.8 (13) 矩形波 (デューティ50%) 出力のタイミング チャート

③ タイマ0の一致出力でタイマ1をカウントアップさせる場合

8ビット タイマ モードに設定し、タイマ1の入力クロックをタイマ0のコンパレータ出力に設定します。




図3.8(14) タイマ0によるタイマ1のカウントアップ

④ ソフト反転による出力反転

タイマの動作とは関係なくタイマフリップフロップ (タイマ $\mathbf{F}(\mathbf{F})$ ) の値を反転させることができます。

例えば、**T02FFCR**<**FF1C1**,0>に**00**を書き込むと**TFF1**の値が反転し、**T02FFCR**<**FF3C1**,0>に**00**を書き込むと**TFF3**の値が反転します。

⑤ タイマフリップフロップ (タイマ**F/F)** の初期設定

タイマ動作とは関係なく、タイマ**F/F**の値を**"0"**または**"1"**に初期設定することができます。 例えば、**TFF1を"0"**にする場合、**T02FFCR**<**FF1C1**,0>に10を書き込み、**TFF1を"1"**にする場合は **T02FFCR**<**FF3C1**,0>に01を書き込みます。

(注) タイマフリップフロップ,タイマレジスタの値は読み出すことはできません。

(2) 16ビットタイマモード

タイマ0,1とタイマ2,3、タイマ4,5、タイマ6,7は同じ動作をしますので、ここではタイマ0,1の場合について述べます。

タイマ0と1をカスケード接続して、16ビット インタバル タイマにするにはモードレジスタT01MOD < T01M1,0 >を\*01"に設定します。

**16**ビット タイマ モードに設定すると、クロック コントロールレジスタTCLKの設定値にかかわらず、タイマ1の入力クロックはタイマ0のオーバフロー出力になります。

入力クロック	割り込み周期 (fc = 25MHz)	分解能
φΤ1 (8/fc)	0.32 $\mu$ s ~ 20.971 ms	0.32 μs
φΤ4 (32/fc)	1.28 $\mu$ s ~ 83.885 ms	1.28 μs
φΤ16 (128/fc)	5.12 $\mu$ s ~ 335.539 ms	5.12 μs

タイマ割り込み周期は、タイマレジスタTREGOに下位8ビットを、TREGIに上位8ビットを設定します。この場合、かならずTREGOから先に設定してください。(TREGOにデータを書き込むとコンペアが一時禁止され、TREGIへのデータ書き込みでコンペアが開始されるためです。)

設定例: fc=25 MHzで0.32 sごとに割り込みINTT1を発生させる場合、タイマレジスタTREG0,1には次の値を設定します。

 $\phi$ T16 (=5.12  $\mu$ s @25 MHz) を入力クロックとしてカウントすると  $0.32\,\mathrm{s}\div5.12\,\mu\mathrm{s}=62500=\mathrm{F}424\mathrm{H}$ 

従ってTREG1=F4H, TREG0=24Hを設定します。

タイマ0のコンパレーター致出力はアップカウンタUC0とTREG0とが一致するたびに出力されますが、アップカウンタUC0はクリアされません。また、このとき割り込みINTT0も発生しません。

タイマ1のコンパレータはアップカウンタUC1がTREG1と一致するとコンパレートタイミング時毎回一致検出信号が出力され、タイマ0,1両方のコンパレータの一致検出信号が同時に出力されるとアップカウンタUC0,1がゼロクリアされ、割り込みINTT1のみが発生します。また、反転イネーブルであれば、タイマフリップフロップTFF1の値は反転されます。

		タイマ0			タイマ1	
<	INT TO	TO1	一致の値	INT T1	TO1	一致の値
16ビットタイマモード	割り込み発生しません。	出力不可	TREGO (一致しても カウント アップ	割り込み発生します。	出力可能	TREG1*28 + TREG0 (フル16ビット)
8ビットタイマモード	割り込み発生します。	出力可能 (タイマ0また) はタイマ1 のどちらか	TREGO (一致すると クリア	割り込み発生します。	出力可能 (タイマ0また) はタイマ1 のどちらか	TREG1* TREG0 (乗算値)

例: TREG1=04H, TREG0=80Hの場合





図3.8(15) 16ビットタイマモードによるタイマ出力

(3) 8ビットPPG (プログラマブル矩形波) 出力モード (Programmable Pulse Generation)


タイマ0/2/4/6を用いて、任意周波数,任意デューティの矩形波を出力することができます。出力パルスはローアクティブ,ハイアクティブどちらでも可能です。

このモードに設定した場合、タイマ1,3,5,7は使用できません。

タイマ0の場合はTO1端子 (P91と兼用)、タイマ2はTO3 (P93と兼用)、タイマ4はTO5 (P95と兼用)、タイマ6はTO7 (P97と兼用) へ出力されます。



例として、タイマ0の場合を説明します。(タイマ2、4、6の場合も同様な動作です。)







図3.8(16) 8ビットPPG出力モードのブロック図

このモードでは、TREG0をダブルバッファイネーブルにすることにより、TREG1とUC0の一致で、レジスタバッファの値がTREG0ヘシフトインされます。

ダブルバッファを使用することにより、小さいデューティ(デューティを変化させるとき)への対応 が容易に行えます。



レジスタバッファの動作

例: デューティ1/4の $78.125 \, \text{kHz}$ のパルスを出力する場合(@fc=25 MHz)



● タイマレジスタへの設定値を求めます。


周波数を $78.125 \, \text{kHz}$ にするには、周期 $t=1/78.125 \, \text{kHz}=12.8 \, \mu s$ の波形をつくります。  $\phi T1=0.32 \, \mu s$  (@25 MHz) を用いると、

 $12.8 \,\mu\text{s} \div 0.32 \,\mu\text{s} = 40$ 

従ってタイマレジスタ1 (TREG1) をTREG1=40=28H 次にデューティを1/4にするには、 $t \times 1/4 = 12.8 \mu s \times 1/4 = 3.2 \mu s$ 

 $3.2 \,\mu s \div 0.32 \,\mu s = 10$ 

従ってタイマレジスタ0 (TREG0) をTREG0=10=0AH に設定します。



P9CR ← X X X - 1 -P9FC ← X X X - 1 X P91をTO1端子に設定します。

P9FC ← X X X - - 1 X

T8RUN ← ---- 1 1

タイマ0とタイマ1のカウントを開始します。

T16RUN ← 1 X -- X X X X

(注) X;don't care -; no change



## (4) 8ビットPWM出力モード

(Pulse Width Modulation;パルス幅変調)

タイマ0,2,4,6にのみ可能なモードで、分解能8ビットのPWMを最大2本出力することができます。 タイマ0の場合はTO1端子 (P91と兼用) へ、タイマ2はTO3端子 (P93)、タイマ4はTO5端子 (P95)、タイマ6はTO7端子 (P97) へ出力されます。


タイマ1,3,5,7は8ビットタイマとして使用できます。

例として、タイマ0の場合について述べます (タイマ2,4,6の場合も同様な動作です)。

タイマ出力の反転は、アップカウンタ(UC0) がタイマレジスタTREGの設定値と一致したときと  $2^{n-1}$ (n=6,7,8のいずれかにT01MODで指定します) カウンタオーバフローによって起こります。またカウンタUC0は $2^{n-1}$ カウンタのオーバフローによってクリアされます。

なお、このPWMモードを使用する場合、次の条件を満たさなければなりません。

 $(タイマレジスタの設定値) < (2^n-1 カウンタのオーバフロー設定値) (タイマレジスタの設定値) <math>\neq 0$ 







図3.8 (17) 8ビットPWM出力モードのブロック図


このモードでは、TREG0をダブルバッファイネーブルにすることにより、2n-1オーバフローの検出で、レジスタバッファの値がTREG0へシフトインされます。

ダブルバッファを使用することにより、小さいデューティへの対応が容易に行えます。



レジスタバッファの動作

例: fc=25MHz時、タイマ0を使って下記のPWM波形をTO1端子へ出力する場合。



PWM周期40.64  $\mu$ sを  $\phi$ T1=0.32  $\mu$ s (@fc=25 MHz) で実現する場合  $40.64 \mu s \div 0.32 \mu s = 127 = 2n - 1$ 

従ってn=7に設定します。

"L" レベルの期間は28.8  $\mu$ sだから $_{\phi}$ T1=0.32  $\mu$ sでは

 $28.8 \mu s \div 0.32 \mu s = 90 = 5AH$ 

をTREGOに設定します。

**MSB** LSB 7 6 5 4 3 2 1 0

T8RUN - - - - - - 0

 $T01MOD \leftarrow 1 1 1 0 - - 0 1$ 

タイマ0を停止し、ゼロクリアします。

8ビットPWMモード (周期 =  $2^7 - 1$ ) にし入力クロックを φT1にします。

T02FFCR ← - - - - 1 0 1 X

TFF1をクリアし、反転イネーブルにします。

 $\leftarrow$  0 1 0 1 1 0 1 0 TREG0

5AHを書き込みます。 P91をTO1端子に設定します。

← X X X X - - 1( ← P9CR

P9FC ← X X X X - - 1 X

T8RUN

タイマ0のカウントを開始します。

T16RUN  $\leftarrow$  1 X - - X X X X

X; don't care (-; no change

表3.8(3) PWM周期と2n-1カウンタの設定

<\?		PWM周期 (@fc = 25 MHz)				
	φT1	φ <b>T</b> 4	<b>φ</b> Τ16			
26-1	20.2 μs (49.6 kHz)	80.6 μs (12.4 kHz)	322.6 μs (3.1 kHz)			
27-1	40.6 μs (24.6 kHz)	162.6 μs (6.2 kHz)	650.2 μs (1.5 kHz)			
28 – 1	81.6 μs (12.3 kHz)	326.4 μs (3.1 kHz)	1.31 ms (0.8 kHz)			

(5) 8ビットタイマの各モードをまとめると表3.8(4)のような設定になります。

表3.8(4) 各タイマモードの設定レジスタ

タイマモード (8ビットタイマ x 2ch当り)	モード T01M (T23M) (T45M) (T67M)	PWM0 (PWM2) (PWM4) (PWM6)	上位入力 T1CLK (T3CLK) (T5CLK) (T7CLK)	下位入力 TOCLK (T2CLK) (T4CLK) (T6CLK)	反転セレクト FF1IS (FF3IS) (FF5IS) (FF7IS)
16ビットタイマ (フル16ビット)x1ch	01	ı	-	外部, øT1, 4, 16	-
8ビットタイマ (8ビット×8ビットモード×1ch (上位タイマへ下位タイマの コンパレータ出力を入力する。)	00	ı	00	外部, øT1, 4, 16	0: 下位タイマ 1: 上位タイマ
8ビットタイマ×2ch	00	ı	( <sub>φ</sub> Τ1, 16, 256)	<b>外部</b> ,	0:下位タイマ 1:上位タイマ
8ビットPPG×1ch	10	- <	1	外部, øT1,4,16	-
8ビット PWM ×1ch (下位) 8ビットタイマ ×1ch (上位)	11	PWM周期	(φT1, 16, 256)	外部, øT1, 4, 16	-



## 3.9 16ビットタイマ

TMP95C063は、多機能16ビットタイマ/イベントカウンタを2本(タイマ8,9)内蔵しています。


- 16ビットインタバルタイマモード
- 16ビットイベントカウンタモード
- 16ビットプログラマブル矩形波出力 (PPG) モード
- 周波数測定モード
- パルス幅測定モード
- 時間差測定モード

タイマ/イベントカウンタは、それぞれ16ビットアップカウンタ、16ビットタイマレジスタ2本(うち1本はダブルバッファ構造)、16ビットのキャプチャレジスタ2本, コンパレータ2個およびキャプチャ入力制御, タイマF/Fとその制御回路で構成されています。

タイマ/イベントカウンタは、それぞれ4つのコントロールレジスタ(T8MOD/T9MOD, T8FFCR/T9FFCR, T16RUN, T89CR)によって制御されています。

図3.9(1)に16ビットタイマ/イベントカウンタのブロック図(タイマ8)を示します。タイマ9も同様な回路構成です。





			7	6	5	. 4	3	2	1	0
T8MOD			CAP2T9	EQ9T9	CAP1IN	: -	CAP12M0	CLE	T8CLK1	T8CLK0
(0038H)			R/		W	<del>!</del>	: · · · · · · · · · · · · · · · · · · ·	R/W	<del> </del>	W
	リセッ	ト後	0	0	1	0	0	0	0	0
	Reau/v	卜後	0 TFF9反転ト 0: Disable t 1: Enable t CAP2への アップカ ウンタ値	0 リガ rigger rigger	1 0: <b>S</b> oft-	0 キャプチャタ 00: Disable INT4は立ち 01: TI8↑ INT4は立ち 10: TI8↑ INT4は立ち 11: TFF1↑ INT4は立ち	0 イミング E 上がりエッジ TI9↑ 上がりエッジ TFF1↓ 上がりエッジ 1 マ8の入	の 1: UC8 Clear Enable カクロック カクロック	0 φ 1 σ 8 ν 00: ΤΙΒ 01: φ Τ1 10: φ Τ4 11: φ Τ16	0
			☑3.9 (2)	16ビット	91 VE-	0	ップカウン	・タ UC8の カウンタ との一致で	のクリア* でクリア	

		7	6	5	4	3	2	1	0		
T8MOD	_	САР2Т9	EQ9T9	CAP1IN	CAP12M1	CAP12M0	CLE	T8CLK1	T8CLK0		
(0038H)	Read/Write	R/	W	W	R/	w	R/W		R/W		
	リセット後	0	0	1	0	0	0	0	0		
	機能	ウンタ値	rigger rigger	0: Soft- Capture 1: don't care	INT4は立ち」 10: TI8↑ INT4は立ち↑ 11: TFF1↑	Lがりエッジ TI9↑ Lがりエッジ TI8↓ Fがりエッジ	1: UC8 Clear Enable	Ø 1 ₹8У 00: TI8 01: ØT1 10: ØT4 11: ØT1€	スクロック 5		
					9	( \( \frac{1}{2} \) 80 \( \frac{1}{2} \)	ヤプチャ		Transfer of the second		
						> + -	ャプチャキ	卿	INT8#	訓御	
					01	TI8の立	チャ禁止 ち上がりで( ち上がりで(	CAP1	□ <b>8</b> の立ち上が NT4発生	りで <u> </u>	
					10		ち上がりで( ち下がりで(	CAP2	i <b>8</b> の立ち下が NT4発生		
					11		立ち上がりて 立ち下がりて		18の立ち上が NT4発生 ────	9) で <u> </u>	
					V .	フトウエア	ァ キャプ	゚チャ			
	5				0	CAP1/ す。	ヽアップ;	カウンタ	'8の値を取	り込みま	
	. (			4	1	読み出	すと常に	"1" とな	ります。		
		<i>))</i> , (	2			イマフリッ	プフロッ	プ <b>9 (</b> TFF	9) の反転ト	リガ	
		`	7//		0	トリガ	ディセー	ブル (反軸	坛禁止)		
					1	トリガ	イネーブ	ル (反転割	午可)		

CAP2T9: CAP2へのアップカウンタ値取り込み時 EQ9T9: アップカウンタとTREG9との一致時

図3.9(3) 16ビットタイマコントロールレジスタ (T8MOD) (2/2)

T8FFCR (0039H)

	7	6	5	4	3	2	1	0
bit Symbol	TFF9C1	TFF9C0	CAP2T8	CAP1T8	EQ9T8	EQ8T8	TFF8C1	TFF8C0
Read/Write	w		R/W R/W R/W		R/W	W		
リセット後	-		0	0	0	0		-
機能	10: Clear	TFF9 TFF9	TFF8 反転 l 0: Disable t 1: Enable t	rigger	~ ((	00: Invert TFF8 01: Set TFF8 10: Clear TFF8		
	11: don't care ※読み出すと常に "11" になります。		ウンタ値 取り込み	アップカ ウンタ値	ウンタと TREG9と		11: don't ca ※ 読み出す "11" にな	

→ タイマブリップフロップ8(TFF8)の制御

00	TFF8の値を反転します。(ソフト反転)
01	TFF8を"1"にセットします。
10	TFF8を"0"にクリアします。
11	don't care (読み出した場合常に "11" になります)

- タイマフリップフロップ8 (TFF8) の反転トリガ

0	トリガディセーブル (反転禁止)
1_	トリガイネーブル (反転許可)

CAP2T8: CAP2へのアップカウンタ値取り込み時 CAP1T8: CAP1へのアップカウンタ値取り込み時 EQ9T8: アップカウンタとTREG9との一致時 EQ8T8: アップカウンタとTREG8との一致時

➤ ダイマフリップフロップ9 (TFF9) の制御

	00	TFF9の値を反転します。(ソフト反転)
	01	TFF9を"1"にセットします。
	10	TFF9を"0"にクリアします。
ĺ	11	don't care (読み出した場合常に "11" になります)

図3.9 (4) 16ビットタイマ8 F/Fコントロール (T8FFCR)

bit Symbol CAP4TI	6	5	4	3	2	1	0
- 104/ is	ГВ ЕQВТВ	CAP1IN	CAP12M1	CAP12M0	CLE	T9CLK1	T9CLK0
Read/Write	R/W	W	R/	W	R/W	∠ R/	w
リセット後 0	0	1	0	0	0	0	0
機 能 0: Disab 1: Enabl CAP4へ( アップカ	値 TREGBと	1: don't care	キャプチャタ 00: Disable INT6は立ち_ 01: TIA↑ INT6は立ち_ 10: TIA↑ INT6は立ち <sup>-</sup> 11: TFF1↑ INT6は立ち-	Lがりエッジ TIB↑ Lがりエッジ TIA↓ Fがりエッジ TFF1↓	1: UC9 Clear Enable	917997 00:TIA 01: \$T1 10: \$T4 11: \$T16	スクロック
			000	φT1(8, φT4(3) φT16(	カクロッ/ /fe) 2/fc) 128/fc) タ UC9の	(TIA)	禁止

		7	6	5	4	3	2	1	0	
	bit Symbol	САР4ТВ	EQBTB	CAP3IN	CAP34M1	CAP34M0	CLE	T9CLK1	T9CLK0	1
(0048H)	Read/Write	R/	R/W		W R/\		R/W		₹/W	
	リセット後	0	0	1	0	0	0	0	0	
	機能	ウンタ値	rigger rigger	0: Soft- Capture 1: don't care	01: TIA↑ INT6は立ち_ 10: TIA↑ INT6は立ち <sup>-</sup> 11: TFF1↑	イミング 上がりエッジ TIB↑ 上がりエッジ TIA↓ 下がりエッジ TFF1↓ 上がりエッジ	1: UC9 Clear Enable	9 ( 79) 00: TIA 01: \$T1 10: \$T4 11: \$T16	スクロック	
					9	₹90±		$\longrightarrow \longrightarrow$	Ž INTA	EIJ 全国
							ャプチャ制	91EP	INTA	わり1年月
							チャ禁止	<sub>T</sub>	IAの立ち上が	りで
					0.	1	ち上がりで ち上がりで	l IN	NT6発生	
					10	) //	ち上がりで ち下がりで		IAの立ち下が NT6発生	りで <b>つ</b>
						././			IAの立ち上が	りで
						1	∑ち下がりて		NT6発生	<u></u>
					7	フトウエア	ァ キャプ	゚チャ		
	^	$\wedge$			0	CAP1^	アップカ	ウンタ90	の値を取り込	込みます。
				$\wedge$	1	読み出	すと常に	"1" とな	ります。	
				4(		イマフリッ	プフロッ	プB (TFF	B) の反転ト	リガ
			2)((		0	トリガ	ディセー	ブル (反軸	坛禁止)	
		·	7//		1	トリガ	イネーブ	ル (反転ぎ	午可)	

CAP4TB: CAP2へのアップカウンタ値取り込み時 EQBTB: アップカウンタとTREGBとの一致時

図3.9 (6) 16ビットタイマコントロールレジスタ (T9MOD) (2/2)

T9FFCR (0049H)

	7	6	5	4	3	2	1	0
bit Symbol	TFFBC1	TFFBC0	CAP4TA	CAP3TA	EQBTA	EQATA	TFFAC1	TFFAC0
Read/Write	I/Write W		R/W	R/W	R/W	R/W	٧	
リセット後	-	_	0	0	0	0		-
次 読出り と 吊に   11			:カワンタ値:カワンタ値: TREGBと:TREGAと :					
	12 8 7 6	. , 0	取り込み時	取り込み時	の一致時	の一致時	/ // /6	, 5 , 6

► タイマフリップフロップA (TEFA)の制御

00	TFFAの値を反転します。(ソフト反転)
01	TFFAを"1"にセットします。
10	TFFAを"0"にクリアします。
11	don't care (読み出した場合常に "11" になります)

- タイマフリップフロップA (TFFA) の反転トリガ

0	トリガディセーブル (反転禁止)
1_	トリガイネーブル (反転許可)

CAP4TA: CAP4へのアップカウンタ値取り込み時 CAP3TA: CAP3へのアップカウンタ値取り込み時 EQBTA: アップカウンタとTREGBとの一致時 EQATA: アップカウンタとTREGAとの一致時

→ ダイマフリップフロップB (TFFB) の制御

	00	TFFBの値を反転します。(ソフト反転)
	01	TFFBを"1"にセットします。
	10	TFFBを"0"にクリアします。
ĺ	11	don't care (読み出した場合常に "11" になります)

図3.9 (7) 16ビットタイマ9 F/Fコントロール (T9FFCR)

5 4 3 2 7 6 1 0 **T89CR** bit Symbol PG1T PG0T **DBAEN** DB8EN (003AH)Read/Write R/W R/W リセット後 0 0 0 0 PG1シフト PG0シフト "0"固定 ダブルバッファ トリガ トリガ 0:8ビットタイ0:8ビットタイ 0: **Disable** ※読み出 マトリガ3 マトリガ1 1; Enable (タイマ2,3) (タイマ0,1) TREGAの 1: 16ビットタ1: 16ビットタ ダブル 機 能 すと常 に"0" TREG8の になり ダブル イマ イマ トリガ バッファ バッファ ます。 トリガ

→ ダブルバッファ制御

(タイマ9)

(タイマ8)

0 ディセーブル 1 イネーブル

DBAEN : TREGAのダブルバッファ DB8EN : TREG8のダブルバッファ

図3.9 (8) 16ビットタイマ (タイマ8,9) コントロールレジスタ (T89CR)

7 6 5 2 0 T16RUN bit Symbol **PRRUN** T9RUN T8RUN (003BH) Read/Write R/W R/W R/W リセット後 0 0 0 Prescaler & Timer Run/Stop CONTROL 能 0: Stop & Clear 1: Run (Count up) ▶ 16ビットタイマ (タイマ8) の動作 停止&クリア 0 カウント 16ビットタイマ (タイマ9)の動作 0 停止&クリア カウント 1 ▶ プリスケーラの動作 停止&クリア 0 カウント 1

図3.9 (9) 16ビットタイマ動作コントロールレジスタ (T16RUN)

## ① アップカウンタ

**T8MOD <T8CLK1,0>** および**T9MOD <T9CLK1,0>** で指定された入力クロックによって、カウントアップする**16**ビットのバイナリカウンタです。

入力クロックとして、9ビットのプリスケーラ (8ビットタイマと共用) からの内部クロック $\phi$ T1,  $\phi$ T16またはTI8 (PB0/INT4と兼用) およびTIA (PB4/INT6と兼用) 端子からの外部クロックのいずれかを選択できます。リセット時 <T8CLK1, 0>/<T9CLK1, 0> = 00 に初期化されますので、TI8/TIAの外部入力が選択されています。

カウンタのカウント/停止&クリアは、タイマ動作コントロールレジスタT16RUN <T8RUN, T9RUN > で制御することができます。

アップカウンタUC8/UC9は、タイマレジスタTREG9/TREGBと一致すると、クリアイネーブルであれば、ゼロクリアされます。このクリアイネーブル/ディセーブルは、T8MOD <CLE> およびT9MOD <CLE> で設定します。

クリアディセーブルであれば、カウンタはフリーランニングカウンタとして動作します。

#### ② タイマレジスタ

カウンタ値を設定する**16**ビットレジスタで、各タイマに**2**本づつ内蔵されています。このタイマレジスタへの設定値と、アップカウンタ**UC8/UC9**の値とが一致すると、コンパレータの一致検出信号がアクティブになります。

タイマレジスタ**TREG8**, **TREG9/TREGA**, **TREGB**へのデータ設定は、**2**バイトデータロード命令を用いるか、**1**バイトデータロード命令を**2**回用いて下位**8**ビット、上位**8**ビットの順に行います。



このタイマレジスタは、TREG8とTREGAがダブルバッファ構成になっており、レジスタバッファとペアになっています。TREG8/TREGAはタイマコントロールレジスタT89CR <DB8EN, DBAEN> によってダブルバッファのイネーブル/ディセーブルを制御します。<DB8EN, DBAEN> = 1のときディセーブル、<DB8EN, DBAEN> = 1のときイネーブルとなります。

ダブルバッファイネーブル時、レジスタバッファからタイマレジスタへのデータ転送は、アップカウンタUC8/UC9とタイマレジスタTREG9/TREGBとの一致時に行われます。

リセット時は、T89CR <DB8EN, DBAEN> = 0に初期化され、ダブルバッファディセーブルになっています。ダブルバッファを使用するときは、タイマレジスタにデータを書き込み <DB8EN, DBAEN> = 1に設定した後、レジスタバッファへ次のデータを書き込んでください。

TREG8/TREGAとレジスタバッファは、同じメモリ番地000030H, 000031H/000040H, 000041H, に割り付けられています。 <DB8EN, DBAEN>= 0のときは、TREG8/TREGAとそれぞれのレジスタバッファに、同じ値が書き込まれ、 <DB8EN, DBAEN>= 1のときは、それぞれのレジスタバッファにのみ書き込まれます。従って、タイマレジスタに初期値を書き込むときには、レジスタバッファをディセーブルにしておきます。

なお、リセット後タイマレジスタは不定のため使用する場合には、上位と下位にかならずデータを 書き込む必要があります。

#### ③ キャプチャレジスタ

アップカウンタの値をラッチする16ビットのレジスタです。

キャプチャレジスタを読み出す場合は、2バイトデータロード命令を用いるか1バイトデータロード命令を2回用いて下位8ビット,上位8ビットの順に読み出してください。



### ④ キャプチャ入力制御

アップカウンタUC8/UC9の値を、キャプチャレジスタCAP1, CAP2/CAP3, CAP4にラッチするタイミングを制御する回路です。

キャプチャレジスタのラッチタイミングは、T8MOD < CAP12M1,0 > /T9MOD < CAP34M1,0 >  $\nu$ ジスタで設定します。

● T8MOD < CAP12M1, 0 > /T9MOD < CAP34M1, 0 > = 00の場合

キャプチャ機能は、ディセーブルされます。リセット時は、このディセーブル状態となっています。

• T8MOD<CAP12M1,0>/T9MOD<CAP34M1,0>=01の場合

TI8 (PB0/INT4 と 兼用)/TIA (PB4/INT6 と 兼用) 入力の立ち上りエッジでCAP1/CAP3へ、TI9 (PB1/INT5と兼用)/TIB (PB5/INT7と兼用) 入力の立ち上がりエッジでCAP2/CAP4へ取り込みます (時間差測定)。

● T8MOD < CAP12M1, 0 > /T9MOD < CAP34M1, 0 > = 10の場合。

TI8/TIA入力の立ち上がりエッジでCAP1/CAP3へ、立ち下がりエッジでCAP2/CAP4へ取り込みます。この設定の場合に限りINT4/INT6割り込みは立ち下がりエッジで発生します。(パルス幅測定)

● T8MOD < CAP12M1, 0 > /T9MOD < CAP34M1, 0 > = 11の場合

タイマフリップフロップ**TFF1**の立ち上がりエッジで**CAP1/CAP3へ、立**ち下がりエッジで**CAP2/CAP4**へ取り込みます。

また、ソフトウエアによってもアップカウンタの値をキャプチャレジスタへ取り込むことができ、T8MOD<CAP1IN>/T9MOD<CAP3IN>に"0"を書き込むたびに、その時点のアップカウンタの値をキャプチャレジスタCAP1/CAP3へ取り込みます。なお、プリスケーラは、RUN状態にしておく (T16RUN<PRRUN>を"1") 必要があります。

⑤ コンパレータ

アップカウンタ**UC8/UC9**と、タイマレジスタ**TREG8, TREG9/TREGA, TREGB**への設定値とを比較し、一致を検出する**16**ビットコンパレータです。

一致すると、それぞれ割り込みINTTR8,INTTR9/INTTRA,INTTRBを発生します。

また、TREG9/TREGBとの一致でのみアップカウンタUC8/UC9をクリアします。 (T8MOD<CLE>=0でアップカウンタUC8/UC9のクリアをディセーブルすることもできます。)

⑥ タイマフリップフロップ (**TFF8/TFFA**)

コンパレータからの一致信号、キャプチャレジスタへのラッチ信号によって反転するフリップフロップです。

反転のディセーブル/イネーブルは各要因ごとにT8FFCR<CAP2T8, CAP1T8, EQ9T8, EQ8T8>/T9FFCR<CAP4TA, CAP3TA, EQBTA, EQATA>によって設定できます。

**TFF8/TFFA**は**T8FFCR<TFF8C1**, 0>/**T9FFCR<TFFAC1**, 0>に "00" を書き込むことで反転、"01" を書き込むことで "1" にセット、"10" を書き込むことで "0" にクリアすることも可能です。

**TFF8/TFFA**の値は、タイマ出力端子**TO8 (PB2**と兼用)/**TOA (PB6**と兼用) へ出力することができます。

⑦ タイマフリップフロップ (TFF9/TFFB)

アップカウンタ**UC8/9**とタイマレジスタ**TREG9/B**との一致検出信号、キャプチャレジスタ**CAP2/4** へのラッチ信号によって反転するフリップフロップです。

反転のディセーブル/イネーブルは各要因ごとにT8MOD < CAP2T9, EQ9T9 > , T9MOD < CAP4TB, EQBTB > によって設定できます。

**TFF9/BはT8FFCR<TFF9C1,0>/T9FFCR<TFFBC1,0>に"00"**を書き込むことで反転、**"01"**を書き込むことで**"1"**にセット、**"10"**を書き込むことで**"0"**にクリアすることも可能です。

**TFF9/B**の値はタイマ 出力端子**TO9 (PB3**と兼用)/**TOB (PB7**と兼用)へ出力することができます。

#### (1) 16ビットタイマモード

タイマ8とタイマ9はそれぞれ独立に動作します。 いずれのタイマも同一の動作をしますので、ここではタイマ8の場合について説明します。

例: 一定周期の割り込みを発生させる場合

タイマレジスタTREG9にインタバル時間を設定しINTTR9割り込みを用います

```
7 6 5 4 3 2 1 0
                           タイマ8を停止します。
T16RUN \leftarrow - X - 0 X X X X
                           INTTR9をイネーブル、レベル4に設定しINTTR8を禁
INTET89 + 1 1 0 0 1 0 0 0
                           止します。
                           トリガをディセーブルします。
T8FFCR + 1 1 0 0 0 0 1 1
                           入力クロックを内部クロックにし、
      + 0 0 1 0 0 1 * *
                                                   キャプチャ機能
T8MOD
                           をディセーブルにします。
          (** = 01, 10, 11)
                           インタバル時間を設定します。
TREG9
                           (16ビッド)
                           タイマ8を起動します。
T16RUN \leftarrow 1 X - 1 X X X X
```

(注) X; don't care -; no change

## (2) 16ビットイベントカウンタモード

16ビットタイマモードにおいて、入力クロックを外部クロックTI8/TIAにすることでイベントカウンタにすることができます。カウンタ値を読むときは"ソフトウエアキャプチャ"を行い、キャプチャ値をリードすることにより行えます。

カウンタはTI8/TIA入力の立ち上がりエッジでカウントアップします。

またTI8/TIA端子は、PB0, INT4と兼用/PB4, INT6と兼用しています。

タイマ8とタイマ9は同一の動作をしますので、ここではタイマ8について説明します。


```
76543210
T16RUN \leftarrow - X - 0 X X X
                           タイマ8を停止します。
PBCR
                           PBOを入力モードに設定します。
                           INTTR9をイネーブル (レベル4) に、INTTR8をディ
INTET89 + 1 1 0 0 1/0 0 0
                           セーブルにします。
T8FFCR + 1 1 0 0 0 0 1 1
                           トリガディセーブルにします。
      ← 0 0 1 0 0 1 0 0
                           入力クロックをTI8にします。
T8MOD
      * * * * * * * *
TREG9
                           カウント数を設定します (16ビット)
        * * * * * * *
T16RUN \leftarrow 1 X \rightarrow 1 X X X X
                           タイマ8を起動します。
```

(注) イベントカウンタとして使用する場合も、プリスケーラは "RUN" にしてください。

### (3) 16ビットプログラマブル矩形波 (PPG) 出力モード

タイマ8とタイマ9は同一の動作をしますので、ここではタイマ8について説明します。 アップカウンタUC8とタイマレジスタTREG8, TREG9への設定値との一致によってタイマフリップ フロップTFF8を反転させ、このTFF8の値をTO8端子 (PB2と兼用) へ出力するように設定することで、 プログラマブル矩形波出力モードとなります。ただし、次の条件を満たす必要があります。

(TREG8への設定値) < (TREG9への設定値)



このモードでは、TREG8のダブルバッファをイネーブルにすることにより、TREG9との一致で、 レジスタバッファ8の値がTREG8へシフトインされます。これにより、小さいデューティへの対応 が、容易に行えます。




図3.9 (12) 16ビットPPGモードのブロック図

## (4) キャプチャ機能を利用した応用例

タイマ8とタイマ9は同一の動作をしますので、ここではタイマ8について説明します。

キャプチャレジスタ (CAP1, CAP2) へのアップカウンタ (UC8) の値の取り込み、コンパレータ (CP8, CP9) からの一致検出によるタイマフリップフロップTFF8の反転およびTFF8のTO8端子への出力はそれぞれイネーブル/ディセーブルすることができ、割り込み機能と組み合わせることにより次に示す例をはじめ、多くの応用が可能です。

- 1) 外部トリガパルスからのワンショットパルス出力
- 2) 周波数測定
- 3) パルス幅測定
- 4) 時間差測定
- ① 外部トリガパルスからのワンショットパルス出力

アップカウンタ (UC8) を内部クロック入力でフリーランニングにして、外部トリガパルスをTI8端子より入力し、このTI8入力の立ち上がりでキャプチャレジスタCAP1へ、アップカウンタの値を取り込みます。(T8MOD <CAP12M1,0>=01に設定します。)

TI8入力の立ち上がり時、割り込みINT4でレジスタCAP1の値(C)にディレイタイム(d)を加算した値(c+d)をTREG8に設定し、このTREG8の値にワンショットパルスのパルス幅(P)を加算した値(c+d+p)をTREG9に設定します。なお、割り込みINT4でT8FFCR <EQ9T8, EQ8T8>レジスタを「タイマフリップフロップTFF8の反転はTREG8,9との一致時のみイネーブル」にしておきます。また、割り込みINTTR9でこれをディセーブルに戻します。





図3.9(13) ワンショットパルス出力(ディレイあり)

設定例: TI8端子への外部トリガパルスに対して3 msディレイで2 msのワンショットパルスを出力する場合



ディレイタイムが不要な場合、キャプチャレジスタ1(CAP1)への取り込みによってタイマフリップフロップTFF8を反転させ、割り込みINT4でCAP1の値(C)にワンショットパルスの幅(P)を加算した値(C+P)をタイマレジスタTREG9に設定します。TFF8は、TREG9とアップカウンタ(UC8)の一致によって反転するように、イネーブルにします。また、INTTR9割り込みでこれをディセーブルに戻します。




図3.9(14) ワンショットパルス出力(ディレイなし)

# ② 周波数測定

外部クロックの周波数を測定するモードです。外部クロックをTI8端子より入力し、これを8ビットタイマ(タイマ0,1)と16ビットタイマ/イベントカウンタ (タイマ8)を用いて測定します。

タイマ8の入力クロックはTI8入力にし、8ビットタイマ(タイマ0,1)のタイマフリップフロップ TFF1の立ち上がりでキャプチャレジスタCAP1へ、立ち下がりでCAP2へアップカウンタ (UC8) の値を取り込みます。

周波数は8ビットタイマの割り込み (INTTO またはINTT1) でキャプチャレジスタ CAP1, CAP2の差より求めます。




図3.9 (15) 周波数測定

例えば、8ビットタイマによるTFF1の"1"レベル幅の設定値が $0.5\,\mathrm{s}$ で、CAP1とCAP2の差が $100\,\mathrm{c}$ あれば、周波数は $100\div0.5\,\mathrm{[s]}$ = $200\,\mathrm{[Hz]}$ となります。

#### ③ パルス幅測定

外部パルスの"H"レベルの幅を測定するモードで、TI8端子に外部パルスを入力し、16ビットタイマ/イベントカウンタを内部クロックでフリーランニングでカウントアップさせておき、キャプチャ機能で、外部パルスの立ち上がり/立ち下がりそれぞれのエッジでトリガをかけて、キャプチャレジスタ CAP1, CAP2にアップカウンタ (UC8)の値を取り込みます。TI8端子の立ち下がりにより、INT4が発生します。

CAP1, CAP2の差と内部クロックの周期によりパルス幅を求めることができます。

例えば、CAP1とCAP2の差が100で、内部クロックが $0.8\mu$ sであれば、パルス幅は、 $100 \times 0.8\mu$ s =  $80\mu$ s となります。




図3.9 (16) パルス幅測定

(注) このパルス幅測定モード**T8MOD <CAP12M1**, **0> =10** のときのみ、外部割り込み**INT4**は、**TI8** 入力の立ち下がりエッジで発生します。他のモードでは立ち上がりエッジで発生します。


"L"レベルの幅を測定する場合は、2回目のINT4割り込みで1回目のC2と2回目のC1の差より求めることができます。

## ④ 時間差測定

TI8, TI9の各端子への、外部パルス入力の立ち上がりエッジ間の、時間差を測定するモードです。 16ビットタイマ/イベントカウンタ (タイマ8)を、内部クロックでフリーランニングでカウントアップさせておき、TI8への入力パルスの立ち上がりエッジ検出で、アップカウンタUC8の値が、キャプチャレジスタ CAP1へ取り込まれ、INT4割り込みが発生します。

TI9への入力パルスの立ち上がりエッジ検出で、同様にアップカウンタUC8の値がCAP2へ取り込まれ、INT5割り込みが発生します。

CAP1, CAP2ともに取り込みが終わった時点で両者の差から時間差を得ることができます。



# (5) 位相出力モード

アップカウンタUC8/UC9をフリーランニングさせ、任意の位相差をもつ信号を出力します。タイマ 8とタイマ9は同一の動作をしますので、ここではタイマ8について説明します。

アップカウンタUC8とTREG8, TREG9との一致により、それぞれTFF8, TFF9を反転させ、その値をTO8, TO9に出力します。




図3.9 (18) 位相出力

上記出力波形の周期(カウンタのオーバフロー時間)は、下記のようになります。

\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	20 MHz	25 MHz
φ <b>T</b> 1	26.214 ms	20.97 ms
$\phiT4$	104.856 ms	83.88 ms
φ <b>Τ16</b>	419.424 ms	335.54 ms

## 3.10 パターンジェネレータ/ステッピングモータコントロール

タイマ (8ビット/16ビット) と連動するパターンジェネレータ/ステッピングモータコントロールポート (以下PGと略します) を4ビット2チャンネル (PG0, PG1) 内蔵しています。このPGは、8ビットの入出力ポート7と兼用です。

2つのチャネルのうちチャネル0 (PG0) は、8ビットタイマ0,1または16ビットタイマ8と連動し、チャネル1 (PG1) は8ビットタイマ2,3または16ビットタイマ9と連動して出力を変更します。

PGは、コントロールレジスタPG01CRによって制御され、パターンジェネレーションモード、ステッピングモータコントロールモードを選択することができます。

また、 $\mathbf{PG}$ 出力はポート $\mathbf{7}$ と兼用しており、ポート $\mathbf{7}$ の任意のビットを $\mathbf{PG}$ 出力とすることができます。

チャネル0 (PG0) とチャネル1 (PG1) はそれぞれ独立に動作します。

下記の点を除いて、いずれのチャネルも同一の動作をしますのでチャネル**0 (PG0)** の場合についてのみ説明します。




図3.10(1) パターンジェネレータ/ステッピングモータコントロールブロック図




図3.10 (2 a) パターンジェネレータコントロールレジスタ (PG01CR)

		7	6	5	4	3	2	1	0	
PG01CR	bit Symbol	PAT1	CCW1	PG1M	PG1TE	PAT0	CCW0	PG0M	PG0TE	
(004EH)	H) Read/Write		H) Read/Write R/W			R/W				
	リセット後	0	0	0	0	0	0	0	0	
		PG1 書き込み			PG1トリガ 入力		PG0 回転方向		<b>PG0</b> トリガ 入力	
		モード 0: <b>8</b> bit	0: 正転	0: 1励磁	イネーブル	モード 0: <b>8</b> bit	0: 正転	0: 1励磁	イネーブル	
	機能		1: 反転	or 2励磁	0: ディセー ブル	write	1. 反転	or 2励磁	0: ディセー ブル	
		1: 4 bit write			1: イネーブ ル	1: 4 bit write		. /	1: イネーブ	
		Wilte	<u>:                                    </u>	<u>:                                    </u>	: <u> </u>	Wilte		<del></del>	: "	
			<u> </u>	1	<u> </u>	$\mathcal{A}($				
							<u> </u>	12		
						$(\bigcirc/\bigcirc$	) ~	$\langle ()$		
								1	(0)	
					7		(	7/		
						<u> </u>	入力イネー	<del></del>		$\neg$
						·····		<\	入力ディセーブル	·
				(	7	1 PG17	ブロックへ	<b>の</b> トリガ	入力イネーブル	
					> P(	G1動作モ-	- ド設定			
				$\neg \bigcirc$		0 1励磁	または2原	放磁(フル	ステップ)	
			((	$\widetilde{S}$		1 1-2励	磁(ハーフ	<b>'</b> ステップ	) / PGモード	
						1647				
			(4//				1°> 4° -	£ - \	. – ">	
						51 (ステッ  転方向制御	ピングモ 卸	ータコン	トロール)	
						D 正転力	/PGモード			
	^	$\wedge$	$\searrow$			1 反転				
		X 7		_	$\rightarrow$	<u> </u>				
				1	—— <b>&gt;</b> P(	51書き込み	タモード <i>σ.</i>	) 選択		
<		))	~ (			1	、 ト書き込			
(=			()(	))	·····	. 4ビッ	ト書き込	 み / PGモ -		
		`				1 1			マのみ書き込み)	
	\ /					•				

図3.10 (2 b) パターンジェネレータコントロールレジスタ (PG01CR)

PG0REG (004CH)

		7	6	5	4	3	2	1	0
bit Symb	ool	PG03	PG02	PG01	PG00	SA03	SA02	SA01	SA00
Read/Wri	Read/Write W				R/W				
リセット	後	0	0	0	0	:	不	定	
機 肖	ពថ	ラッチレ <i>(</i> PG出力	ジェネレジスタ ウに設定さいことによ	・ れたポー	ト (P7) \	•		トレジス ( (ト) 対応し	V .

リードモディファイ ライトできません。

図3.10 (3) パターンジェネレータ0レジスタ (PGOREG)

PG1REG (004DH)

								$\sim$	
		7	6	5	4	3	2 ((		0
g	bit Symbol	PG13	PG12	PG11	PG10	SA13	SA12	SA11	SA10
۱)	Read/Write		٧	V			((//R/	ŷy	
	リセット後	0	0	02(	0		// 本	定	
	機能	ラッチレ <i>「</i> PG出力	ジェネレ・ ジスタ Jに設定さ ことによ	れたポー	├ (P7) \		ルタネー (4 bitライ		

リードモディファイ ライトできません。

図3.10 (4) パターンジェネレータ1レジスタ (PG1REG)




図3.10(5) 16ビットタイマトリガコントロールレジスタ (T89CR)




図3.10(6) タイマとパターンジェネレータの接続関係


# (1) パターンジェネレーションモード

PGは、PG01CRの < PAT0> = "1"設定により、パターンジェネレータとして機能します。このモードでは、CPUからの書き込みがシフタオルタネートレジスタのみにしか行われないため、シフトトリガ用タイマの割り込み処理の中でPGへの書き込みを行い、タイマと連動しリアルタイムでパターンを出力することができます。

なお、このモードではPG01CR <PG0M> は"1"にPG01CR <CCW0> は"0"にPG01CR <PG0TE>は"1"に設定してください。

また、このPGの出力はポート7へ出力されますが、ポート7ファンクションレジスタP7FCによるビット単位のポート/ファンクション切り替えが可能なため、任意のポート端子をPG出力に割り付けることができます。

図3.10(7)にこのモードのブロック図を示します。








図3.10(7) パターンジェネレーションモードのブロック図(PGO)

このパターンジェネレーションモードでは、ハード的に出力ラッチへの書き込みを禁止しているだけで、その他はステッピングモータコントロールモードの1-2励磁と同じ動作を行います。従って、タイマからのトリガ信号でシフトした後のデータ書き込みは、かならず次のトリガ信号が発生するまでに行う必要があります。

- (2) ステッピングモータコントロールモード
  - ① 4相1励磁/2励磁

図3.10(8),(9)にチャネル0(PG0)の場合の4相1励磁,4相2励磁の出力波形を示します。





31.23

② 反 転

図3.10(8) 4相1励磁の出力波形(正転/反転)




図3.10(9) 4相2励磁の出力波形(正転)

**PG0 (P7**と兼用)の出力ラッチが、タイマからのトワガ信号の立ち上がりで、シフトしポートに出力されます。

シフトの方向は、PG01CR < CCW0 > で設定します。CCW0を"0"にすると正転( $PG00 \rightarrow PG01 \rightarrow PG02 \rightarrow PG03$ )となり、"1"にすると反転( $PG00 \leftarrow PG01 \leftarrow PG02 \leftarrow PG03$ )となります。PGへの初期設定の際1ビットだけ"1"を設定すると4相1励磁となり、また連続する2ビットに"1"を設定すると4相2励磁となります。4相1励磁/2励磁の波形出力のときにはシフタオルタネートレジスタは無視されます。

図3.10(10)にブロック図を示します





図3.10(10) 4相1励磁/2励磁(正転)のブロック図

## ② 4相1-2励磁

図3.10(11)に4相1-2励磁の出力波形を示します。



(注) bnは初期値PGOREG ← b7 b6 b5 b4 b3 b2 b1 b0を表します。




図3.10(11) 4相1-2励磁の出力波形(正転/反転)

4相1-2励磁の初期値の設定は次のとおりです。

初期値 b7 b6 b5 b4 b3 b2 b1 b0 を b7 b3 b6 b2 b5 b1 b4 b0

と並べたとき連続する3ビットを"1"にし他のビットを"0"にします (正論理)。例えばb7, b3, b6を"1"にすると初期値は11001000となり図3.10 (11) のような出力波形が得られます。

負論理の出力波形を得たい場合は、初期値の"1","0"を反転した値を設定します。例えば図3.10(11)の出力波形を負論理にする場合は、初期値を00110111にします。

PG0 (P7と兼用) の出力ラッチとパターンジェネレータ用のシフタオルタネートレジスタ (SA0) が、タイマからのトリガ信号の立ち上がりで、シフトし、ポートへ出力されます。シフトの方向は、PG01CR < CCW0 > で設定します。

図3.10(12)にブロック図を示します。




図3.10(12) 4相1-2励磁(正転)のブロック図

例: チャネル0 (PG0) をタイマ0で4相1-2励磁 (正転) 駆動する場合、次のように各レジスタを設定します。

```
7 6 5 4 3 2 1 0
      ← - X - - - - 0
                              タイマ0を停止し、ゼロクリアします。
T8RUN
\mathsf{T01MOD} \quad \leftarrow \quad \mathsf{0} \quad \mathsf{0} \quad \mathsf{X} \quad \mathsf{X} \quad - \quad - \quad \mathsf{0} \quad \mathsf{1}
                              8ビットタイマモード、入力クロック gT1にします。
                              TFF1をクリアし、タイマ0による反転トリガをイネーブル。
T02FFCR + X X X 0 1 0 1 0
      TREG0
                              タイマレジスタに周期を設定します。
       ← - - - 1 1 1 1
P7CR
                              P70~73を出力モードに設定します。
P7FC
       ← - - - - 1 1 1 1
                              P70~73の出力をPG出力に設定します。
                              PG0を4相1-2励磁、正転に設定します。
PG01CR ← - - - 0 0 1 1
                              初期値を設定します。
PGOREG ← 1 1 0 0 1 0 0 0
      ← - - - - - 1
                              タイマ0を起動します。
T8RUN
T16RUN \leftarrow 1 X - - X X X X
(注) X; don't care -; no change
```

#### (3) タイマからのトリガ信号

**PG**で使用するタイマからのトリガ信号は、タイマフリップフロップ(**TFF1**, 3, 8, 9, A, B) の反転トリガ信号とは一部異なります。表3.10(1)に8ビットタイマの各動作モードによるトリガ信号発生タイミングの違いを示します。

TFF1の反転 PGのシフト アップカウンタとTREGO 左記と同じタイミング 8ビット またはTREG1の一致時 タイマモード TO2FFCR < FF1IS > で選択 アップカウンタとTREGO. 左記と同じタイミング 16ビット TREG1両方の一致時 (アップカウンタ値 タイマモード = TREG1\*28 + TREG0) アップカウンタとTREGO. アップカウンタとTREG1の PPG出力モッド TREG1それぞれの一致時 一致時 (PPG周期) アップカウンタとTREGOの PGシフト用のトリガ信号は PWM出力モード

表3.10(1) トリガ信号の選択

(注) PGをシフトさせる場合もT02FFCR<FF1IE>="1"にしてTFF1は反転イネーブルにしておく必要があります。

発生しません。

一致時と、PWM周期

**PG**は、16ビットタイマT8/T9と連動することができますが、この場合16ビットタイマからの**PG**シフトトリガ信号は、アップカウンタUC8/UC9とTREG9/TREGBの一致時のみ発生します。T8からのトリガ信号を用いる場合は、T8FFCR<EQ9T8>,T8MOD<EQ9T9>のどちらかを"1"にし,TREG9との一致でトリガを発生させます。TAからのトリガ信号を用いる場合は、T9FFCR<EQBTA>を"1"に設定し、TREGBとの一致でトリガを発生させてください。

## (4) PGとタイマ出力の応用

「タイマからのトリガ信号」の項で述べましたが、PGのシフトとTFFの反転するタイミングは、タイマのモードで異なります。ここでは8ビットタイマをPPG出力モードで動作させながらPGを動作させる場合の応用例を説明します。

ステッピングモータを駆動する場合、各相の値 (PGの出力)とあわせて、励磁のきりかわるタイミングで同期信号を必要とすることがよくあります。本応用ではこの点に着目し、ポート7をステッピングモータコントロールポートとして使用し、TO1 (P91と兼用)へ同期クロックを出力します。




図3.10 (13) 4相1励磁の出力波形

## 設定例:

```
7 6 5 4 3 2 1 0
                               タイマ0,1を停止しゼロクリア。
       ← - - - - - 0 0
T8RUN
                               タイマ0,1をPPGモード、入力クロックを\phiT1。
T01MOD \leftarrow 1 \ 0 \ X \ X \ X \ 0 \ 1
                              TFF1を反転イネーブル "1" にセット。
T02FFCR + X X X 0 0 1 1 X
                              TO1のデューティをセットします。
       + * * * * * * * *
TREG0
                              TO1の周期をセットします。
          * * * * * *
TREG1
P9CR
          - - - - 1 -
                             ♪ P91をTO1端子に設定します。
       ← ← ← ← − − − 1 X
P9FC
P7CR
       ← -----1 1 1 1 1
                             P70~P73をPG0端子に設定します。
P7FC
              - 1 1 1 1
                              PG0を4相1励磁に設定します。
PG01CR
            - 0 0 0 1
PG0REG ← * * * * *
                              初期値を設定します。
                               タイマ0,1を起動します。
T8RUN
T16RUN \leftarrow 1 X - - X X X X
    X:don't care -: no change
(注)
```

# 3.11 シリアル チャネル

TMP95C063は、シリアル入出力を2チャネル内蔵しています。 シリアルチャネルの動作モードは下記のとおりです。

● I/Oインタフェースモード モード0: I/Oを拡張するためのI/Oデータの送受信とその同期信号(SCLK)の送受信を行うモードです。


● 非同期通信(UART)モード モード2: 送受信データ長 8ビットモード3: 送受信データ長 9ビット

このうち、モード1とモード2は、パリティビットの付加が可能で、モード3はマスタコントローラがシリアル リンク (マルチコントローラシステム) でスレーブ コントローラを起動させるためのウェイクアップ機能を有しています。


各モードにおけるデータフォーマット(1フレーム分)を図3.11(1)に示します。



• モード1(7ビットUARTモード)



モード2(8ビットUARTモード)



• モード3(9ビットUARTモード)




図3.11(1) データフォーマット

シリアルチャネルは、それぞれ、送信用、受信用にデータを一時的に格納するためのバッファレジスタを備えているため、送信、受信が独立に行えます(全二重)。

ただし、I/Oインタフェースモードでは、SCLK(シリアルクロック)が送受信共用のため半二重になります。

受信用のバッファレジスタは、オーバランエラーの発生を防げるようにダブルバッファ構造となっており、CPUが受信データを読み取るまで1フレーム分の余裕を持っています。すなわち、受信バッファはすでに受信したデータを格納し、バッファレジスタで次のフレームのデータを受信します。

また、CTSとRTS(RTS端子はありません。任意のポート、1端子をソフトウエアでコントロールする必要があります。)を用いることにより、1フレーム受信ごとに、CPUが受信データを読み取るまで、送信を停止させることもできます(ハンドシェイク機能)。

UARTモードでは、ノイズなどに起因する誤ったスタートビットによって、受信動作が開始されないように、チェック機能が付加されています。これは、3回スタートビットをサンプリングして、2回以上正常なスタートビットとして検出された場合のみ、受信開始する機能です。

送信バッファが空になり、次に送信すべきデータをCPUへ要求するとき、または受信バッファにデータが格納され、CPUへ読み取りを要求するとき、それぞれINTTX、INTRX割り込みを発生します。


また、受信動作において、オーバランエラー、パリティエラー、フレーミングエラーの発生により、それぞれのフラグSCOCR/SC1CRの<OERR、PERR、FERR>がセットされます。


シリアルチャネル0/1は、専用のボーレートジェネレータを有し、9ビットプリスケーラ (8/16ビットタイマと共用) からの内部入力クロック ( $\phi$ **T0**,  $\phi$ **T2**,  $\phi$ **T8**,  $\phi$ **T32**) を $1\sim16$ 分周することにより、任意のボーレートを設定することができます。

さらに、内部ボーレートジェネレータからのクロックだけでなく、外部からの入力クロック (SCLK)により、任意のボーレートを実現することができます。また、I/Oインタフェースモードでは、同期信号 (SCLK)の入力動作も可能で、外部クロックによるデータの送受信が行えます。

## 3.11.1 コントロールレジスタ


各シリアルチャネルは、3つのロントロールレジスタ (チャネル0ではSCOCR, SCOMOD, BROCR) によって制御されています。また送受信データは、同チャネルのSCOBUFレジスタに格納されます。





(注) チャネル1用は、SC1MOD (56H) にあります。


図3.11(2) シリアルモードコントロールレジスタ(チャネル0用、SCOMOD)



(注)チャネル1用は、SC1CR (55H) にあります。

(注) エラーフラグは読み出されるとすべてクリアされるため、ビットテスト命令を用いて 1ビットのみのテストは行わないでください。

図3.11(3) シリアルコントロールレジスタ(チャネル0用、SCOCR)



- (注) チャネル1用は、BR1CR (57H) にあります。
- (注) ボーレートジェネレータを使用するときは、T16RUN < PRRUN > = "1" に設定してプリスケーラをRUN状態にしてください。
- (注) ボーレートジェネレータ分周値の1分周はUARTのみ有効です。I/Oインタフェースモードでは、設定しないでください。
- (注) シリアル転送中は、BROCRレジスタへアクセスしないでください。

図3.11(4) ボーレートジェネレータコントロールレジスタ (チャネル0用、BROCR)




図3.11(5) シリアル送受信バッファレジスタ (チャネル0用, SCOBUF)






図3.11(6) シリアルモードコントロールレジスタ(チャネル1用、SC1MOD)



(注) エラーフラグは読み出されるとすべてクリアされるため、ビットテスト命令を用いて 1ビットのみのテストは行わないでください。

図3.11(7) シリアルコントロールレジスタ (チャネル1用、SC1CR)



(注) ボーレートジェネレータを使用するときは、T16RUN < PRRUN > = "1" に設定してプリスケーラをRUN状態にしてください。
(注) ボーレートジェネレータ分周値の1分周はUARTのみ有効です。I/Oインタフェースモードでは、設定しないでください。
(注) シリアル転送中はBR1CRレジスタヘアクセスしないでください。

図3.11(8) ボーレートジェネレータコントロールレジスタ(チャネル1用、BR1CR)




図3.11 (9) シリアル送受信バッファレジスタ (チャネル1用, SC1BUF)




図3.11 (11) ポートAオープンドレインイネーブルレジスタ (ODE)

#### 3.11.2 構成

図3.11(12) にシリアルチャネル0のブロック図を示します。 チャネル1も同様の回路構成です。




図3.11(12) シリアルチャネル0のブロック図

#### ① ボーレートジェネレータ

ボーレートジェネレータは、シリアルチャネルの転送速度を定める送受信クロックを生成するための回路です。

ボーレートジェネレータへの入力クロックはタイマと共用の9ビットプリスケーラより、 $\phi$ T0 (4/fc),  $\phi$ T2 (16/fc),  $\phi$ T8 (64/fc),  $\phi$ T3 (256/fc)を用います。この入力クロックの選択はボーレートジェネレータコントロールレジスタBR0CR/BR1CRのビット5.4<BR0CK1.0>/<BR1CK1.0> で設定します。

ボーレートジェネレータは、4ビットの分周器を内蔵しており、この分周器にて、 $1\sim16$ 分周を行い転送速度を決定します。

次に、ボーレートジェネレータを使用した場合のボーレートの算出方法を示します。

● UARTモード

Baud Rate =

ボーレートジェネルータの入力クロック

● I/Oインタフェースモード

Baud Rate =

入力クロックと原振(fc)との関係は、

 $\phi T0 = 4/fc$ 

 $\phi$ T2 = 16/fc

 $\phi T8 = 64/fc$ 

 $\phi$ **T32** = 256/fc となります。

従って原振 $\mathbf{fc}$ =12.288 $\mathbf{MHz}$ で入力クロック  $\phi$ T2 (16/ $\mathbf{fc}$ )、分周値=5の場合のUARTモードのボーレートは、

Baud Rate = 
$$\frac{\text{fc/16}}{5}$$
  $\frac{1}{5}$ 

 $=12.288 \times 10^6 \div 16 \div 5 \div 16 = 9600 \text{ (bps)}$  となります。

表3.11(1)にUARTモードのボーレートの例を示します。

シリアルチャネルの**UART**モードでは、**8**ビットタイマ**2**を使ってボーレートを得ることもできます。 タイマ**2**を使用したボーレートの例を表**3.11(2)**に示します。また、外部クロック入力をシリアルクロックに使用することもできます。この場合のボーレートの算出方法を示します。

Baud Rate = 外部クロック入力 ÷ 16

fc [MHz]	入力クロック 分周値	φT0 (4/fc)	φT2 (16/fc)	φT8 (64/fc)	φT32 (256/fc)
9.830400	2	76.800	19.200	4.800	1.200
1	4	38.400	9.600	2.400	0.600
1	8	19.200	4.800	1.200	0.300
1	16	9.600	2.400	0.600	0.150
12.288000	5	38.400	9.600	2.400	0.600
1	Α	19.200	4.800	1.200	0.300
14.745600	3	76.800	19.200	4.800	1.200
1	6	38.400	9.600	2.400	0.600
1	С	19.200	4.800	1.200	0.300

表3.11 (1) UARTボーレートの選択 (1) (ボーレートジェネレータ使用) 単位 (kbps)

注) I/O インタフェースモード時の転送レートは本表の値の8倍になります。

表3.11 (2) UARTボーレートの選択 (2) (タイマ2入力クロック oT1を使用)

单位 (kbps)

		/ 1			+ I= (NDP3)
fc TREG2	12.288 MHz	12 MHz	9.8304 MHz	8 MHz	6.144 MHz
1H	96		76.8	62.5	48
2H	48		38.4	31.25	24
3H	32	31.25			16
4H	24		19.2		12
5H	19.2				9.6
8H	12		9.6		6
АН	9.6				4.8
10H	6		4.8		3
14H	4.8				2.4

ボーレートの算出方法(タイマ2を使用した場合)

転送レート=  $\frac{\text{fc}}{\text{TREG2} \times 8 \times 16}$ 

—(タイマ2の入力クロックがφT1の場合)

タイマ0の入力クロック  $\phi$ T1 = 8/fc  $\phi$ T4 = 32/fc  $\phi$ T16 = 128/fc

注) I/O インタフェースモードでは、タイマ2の一致信号を転送クロックとして使用できません。

95C063-164 2003-03-31

#### ② シリアルクロック生成回路

送受信基本クロックを生成する回路です。

● **I/O**インタフェースモードの場合

SC0CR/SC1CR<IOC>= "0" のSCLK出力モードのときは、前記ボーレートジェネレータの出力を2分周し、基本クロックをつくります。

SCOCR/SC1CR<IOC>= "1" のSCLK入力モードのときは、SCOCR/SC1CR<SCLKS>レジスタの設定に従って立ち上がり/立ち下がりエッジを検出し、基本クロックをつくります。

● 非同期通信 (UART) モードの場合

SC0MODまたはSC1MODレジスタの<SC1,0>ビットの設定により、前記ボーレートジェネレータからのクロックか、内部クロック $\Phi$ 1 (500 kbps @fe=16 MHz) か,タイマ2からの一致検出信号か、または外部クロックのいずれかを選択し、基本クロックSIOCLKをつくります。

#### ③ 受信カウンタ

受信カウンタは、非同期通信 (UART) モードで用いられる4ビットのバイナリカウンタで、SIOCLK でカウントアップされます。データ1ビットの受信にSIOCLK16発が用いられ7,8,9発目でデータをサンプリングします。

3度のデータサンプリングによる多数決論理によって受信データを判断しています。

例えば、7,8,9発目のクロックで、データが1,0,1であれば、受信データは"1"と判断され、また、0,0,1であれば"0"と判断されます。

## ④ 受信制御部

● I/Oインタフェースモードの場合

SCOCR/SC1CR < IOC> = "0" の SCLK出力モードのときは、SCLK端子へ出力されるシフトクロックの立ち上がりでRxD端子をサンプリンダします。

SCOCR/SC1CR < IOC>= "1" のSCLK入力モードのときは、SCOCR/SC1CR < SCLKS>レジスタの設定に従ってSCLK入力の立ち上がり/立ち下がりエッジでRxD端子をサンプリングします。

● 非同期通信 (**UART**) モードの場合

受信制御部は、多数決論理によるスタートビット検出回路を持ち、3度のサンプリング中2度以上 "0"であれば正常なスタートビットと判断し、受信動作を開始します。

データ受信中も、多数決論理により受信データを判断しています。

## ⑤ 受信バッファ

受信バッファは、オーバランエラーを防ぐため二重構造となっています。受信バッファ1(シフトレジスタ型) に受信データが1ビットずつ格納され、7ビットまたは8ビットのデータがそろうともう一方の受信バッファ2(SC0BUF/SC1BUF)へ移されるとともに割り込みINTRX0/INTRX1が発生します。

**CPU** は 受信 バッファ**2 (SC0BUF/SC1BUF)** の 方 を 読 み 出 し ま す 。**CPU** が 受信 バッファ**2 (SC0BUF/SC1BUF)** を読み出す前でも、受信データは受信バッファ**1**へ格納することができます。

ただし、受信バッファ1に次のデータが全ビット受信される前に受信バッファ2 (SC0BUF/SC1BUF) を読み出さなければオーバランエラーとなります。オーバランエラーが発生した場合、受信バッファ2 およびSC0CR <RB8 > / SC1CR <RB8 > の内容は保存されていますが、受信バッファ1の内容は失われます。 受信 バッファ2 (SC0BUF/SC1BUF) を読み出すことにより割り込み要求フラグ INTRX0 < IRX0C > , INTRX1 < IRXIC > がクリアされます。

8ビットUARTのパリティ付加の場合のパリティビット、9ビットUARTモードの場合の最上位ビットはSC0CR < RB8 > /SC1CR < RB8 > に格納されます。

9ビットUARTの場合、SC0MOD<WU>/SC1MOD<WU>を"1"にすることによって、スレーブコントローラのウェイクアップ動作が可能で、SC0CR<RB8>/SC1CR<RB8>= "1"のときのみ、割り込みINTRX0/INTRX1が発生します。

## ⑥ 送信カウンタ

送信カウンタは非同期通信 (UART) モードで用いられる4ビットのバイナリカウンタで受信カウンタ 同様SIOCLKでカウントされ、16発ごとに送信クロックTxDCLKを生成します。




図3.11 (13) 送信クロックの生成

## ⑦ 送信制御部

● **I/O**インタフェースモードの場合

SCOCR/SC1CR < IOC> = "0" の SCLK出力モードのときは、SCLK端子より出力されるシフトクロックの立ち上がりで送信バッファのデータを1ビットずつTxD端子へ出力します。

SCOCR/SC1CR<IOC>= "1"のSCLK入力モードのときは、SCOCR/SC1CR<SCLKS>レジスタの設定に従ってSCLK入力の立ち上がり/立ち下がりエッジで送信バッファのデータを1ビットずつTxD端子へ出力します。

非同期通信 (UART) モード

送信バッファに**CPU**から送信データが書き込まれると次の**TxDCLK**の立ち上がりエッジから送信を開始し、送信シフトクロック**TxDSFT**をつくります。




## ハンドシェイク機能

シリアルチャネルは $\overline{\text{CTS}}$ 端子を持っており、この端子を使用することにより、 $\mathbf{1}$ フレーム単位での送 信が可能となり、オーバランエラーの発生を防ぐことができます。この機能は SCOMOD/SC1MOD < CTSE > によってイネーブル / ディセーブルできます。

送信はCTS端子が"H"レベルになると、現在送信中のデータを送信完了後、CTS端子が"L"レベルに 戻るまで送信を停止します。ただし、INTTXO割り込みは発生し、次の送信データをCPUに要求し、送 信バッファにデータを書き込み、送信待機します。

なお、 $\overline{RTS}$ 端子はありませんが、受信側にて受信が終了したとき (受信割り込みルーチン内) に $\overline{RTS}$ 機 能に割当てた任意の1ポートを"H"レベルにして、送信側に送信の一時停止を要求することにより容易 にハンドシェイク機能を構築できます。



CTS信号立ち下がり後の最初のTxDCLKクロックの立ち下がりから送信を開始し ます。

図3.11 (15) CTS (Clear to send) 信号のタイミング

#### ⑧ 送信バッファ

送信バッファ (SC0BUF/SC1BUF) はCPUより書き込まれた送信データを送信制御部で生成される送信シフトクロックTxDSFTにより最下位ビットから順にシフトアウトし送出されます。全ビットシフトアウトされると送信バッファエンプティでINTTX0/INTTX1割り込みが発生します。

#### ⑨ パリティ制御回路

シリアルチャネルコントロールレジスタSCOCR **PE**>**/SC1CR PE**>**を "1"**にするとパリティ付の 送信を行います。ただし、**7**ビット**UART**または**8**ビット**UART**モードのみパリティ付加が可能です。 **SC0CR <EVEN**>**/SC1CR <EVEN**>レジスタによって偶数 (奇数) パリティを選択することができます。

送信時、パリティ制御回路は送信バッファ (SC0BUF/SC1BUF) に書き込まれたデータにより自動的にパリティを発生し、7ビットUARTモードのときはSC0BUF <TB7>/SC1BUF <TB7>に、8ビットUARTモードのときはSC0MOD <TB8>/SC1MOD <TB8>にパリティを格納して、送信します。なお、<PE>と <EVEN>の設定は、送信データを送信バッファに書き込む前に行ってください。

受信時、受信バッファ1にシフトインされ、受信バッファ2(SC0BUF/SC1BUF)に移されたデータにより、パリティを自動発生し、7ビットUARTモードのときは、SC0BUF<RB7>/SC1BUF<RB7>と、8ビットUARTモードのときは、SC0CR<RB8>/SC1CR<RB8>のパリティと比較され、異なっているとパリティエラーが発生し、SC0CR<PERR>/SC1CR<PERR>フラグがセットされます。

#### ① エラーフラグ

受信データの信頼性をあげるために3つのエラーフラグが用意されています。

1. オーバランエラー**<OERR>** 

受信バッファ2 (SCBUF0/1) に有効データが格納されている状態で受信バッファ1に次のデータが全ビット受信されるとオーバランエラーが発生します。

2. パリティエラー <**PERR**>

受信バッファ**2(SCBUF0/1)**に移されたデータから発生したパリティと、RxD端子より受信したパリティビットとを比較し、異っているとパリティエラーが発生します。

3. フレーミングエラー < FERR >

受信データのストップビットを中央付近で3回サンプリングし、多数決した結果が"0"の場合フレーミングエラーが発生します。

- ① 各信号発生タイミング
  - 1) UARTモードの場合

# 受 信

モード	9 Bit	8 Bit + パリティ	8 Bit, 7 Bit + パリティ, 7 Bit
割り込み発生 タイミング	最終ビット (Bit8) の 中央付近	最終ビット (パリティ ビット) の中央付近	ストップビットの中央付近
フレーミングエラー 発生タイミング	ストップビットの 中央付近	ストップビットの 中 央 付 近	ストップビットの中央付近
パリティ エラー 発生タイミング		最終ビット (パリティ ビット) の中央付近	
オーバラン エラー 発生タイミング	最終ビット (Bit8)の 中央付近	最終ビット (パリティ ビット) の中央付近	ストップビットの中央付近

# 送 信

モード	9 Bit 8 Bit + パリティ 8 Bit, 7 Bit + パリティ, 7 Bit
割り込み発生	ストップビット
タイミング	送出の直前 ←

# 2) I/O インタフェースモードの場合

送信割り込み	SCLK 出力モード	最終 SCLK の立ち上がり直後 (図3.11 (18) 参照)
発生タイミング	SCLK入力モード	最終 SCLK の立ち上がり直後 (立ち上がりモード),立ち下がりモードでは立ち下がり直後 (図3.11 (19) 参照)
受信割り込み	SCLK 出力モード	受信バッファ2 (SC0BUF / SC1BUF) へ受信データを移す タイミング (最終SCLKの直後) (図3.11 (20) 参照)
発生タイミング	SCLK 入力モード	受信バッファ2 (SC0BUF / SC1BUF) へ受信データを移す タイミング (最終SCLKの直後) (図3.11 (21) 参照)

## 3.11.3 動作説明

## (1) モード0(I/Oインタフェースモード)

このモードは、入出力端子 (I/O) 数を増やす場合に使用され、外部に接続されるシフト レジスタ等と データの送受信を行います。

このモードには、同期クロック(SCLK)を出力するSCLK出力モードと、外部より同期クロック(SCLK)を入力するSCLK入力モードがあります。




図3.11 (16) SCLK出力モード接続例




図3.11(17) SCLK入力モード接続例

両チャネルとも同一の動作をしますのでチャネル0について説明します。

## ① 送信

SCLK出力モードでは、CPUが送信バッファにデータを書き込むたびに、8ビットのデータがTxD端子、同期クロックがSCLK端子より出力されます。データがすべて出力されると、INTESO<ITXOC>がセットされ、割り込みINTTXOが発生します。





図3.11 (18) I/Oインタフェースモード送信動作 (SCLK出力モード)

SCLK入力モードでは、CPUにより送信バッファにデータが書き込まれている状態でSCLK入力がアクティブになると、8ビットのデータがTxD端子より出力されます。

データがすべて出力されると、INTESO<ITXOC>がセットされ割り込みINTTXOが発生します。



## ② 受信

SCLK出力モードでは受信データがCPUに読み取られ、受信割り込みフラグINTES0<IRX0C>がクリアされるたびに、SCLK端子より同期クロックが出力され次のデータが受信バッファ1にシフトインされます。8ビットデータが受信されると、データは受信バッファ2(SC0BUF)に移され、再びINTES0 <IRX0C> がセットされて割り込みINTRX0が発生します。




図3.11 (20) I/Oインタフェースモード受信動作 (SCLK出力モード)

SCLK入力モードでは受信データがCPUに読み取られ、受信割り込みフラグINTES0<IRX0C>がクリアされている状態で、SCLK入力がアクティブになると、次のデータが受信バッファ1にシフトインされます。8ビットデータが受信されると、データは受信バッファ2(SC0BUF)に移され、再びINTES0<IRX0C>がセットされて割り込みINTRX0が発生します。




図3.11 (21) I/Oインタフェース モード受信動作 (SCLK入力モード)


(注意) 受信動作を行う場合にはSCLK 入出力のどちらのモードでも、受信イネーブル状態 (SC0MOD<RXE>=1) にしておく必要があります。

## (2) モード1(7ビットUARTモード)

シリアルチャネルモードレジスタSC0MOD<SM1,0>/SC1MOD<SM1,0>を01にセットすると7ビットUARTモードになります。

このモードではパリティビットの付加が可能で、シリアルチャネルコントロールレジスタ SCOCR < PE > /SC1CR < PE >でパリティビット付加のイネーブル/ディセーブルを制御しています。 < PE > = 1 (イネーブル) のときは、SCOCR < EVEN > /SC1CR < EVEN > で偶数パリティ/奇数パリティを選択できます。

例: 下記フォーマットのデータを送信する場合の各コントロールレジスタの設定を示します。ここではチャネル0を例にとり説明します。



7 6 5 4 3 2 1 0
PACR ← - - - - - - 1
PAFC ← - - X - - - X 1
PAGE TXDO端子とします。

SCOMOD  $\leftarrow$  X 0 - X 0 1 0 1 7ビットUARTモードに設定します。 SCOCR  $\leftarrow$  X 1 1 X X X 0 0 偶数パリティを付加します。

BROCR ← 0 X 1 0 0 1 0 1 2400 bpsに設定します。

T16RUN  $\leftarrow$  1 X - - - - - ボーレートジェネレータ用にプリスケーラを起動します。

INTESO ← 1 1 0 0 - - - - INTTXO割り込みをイネーブル、レベル4にします。

SCOBUF ← \* \* \* \* \* \* \* \* \* 送信データをセットします。

(注) X: don't care -: no change

## (3) モード2(8ビットUARTモード)

SC0MOD < SM1,0 > /SC1MOD < SM1,0 > を10にセットすると8ビットUARTモードになります。このモードでは、パリティビットの付加が可能で<math>SC0CR < PE > /SC1CR < PE >でパリティービット付加のイネーブル/ディセーブルを制御できます。< PE > = 1(イネーブル)のとき、SC0CR < EVEN > /SC1CR < EVEN >で偶数パリティ/奇数パリティの選択も可能です。

例: 下記のフォーマットのデータを受信する場合の各コントロールレジスタの設定を示します。 ここではチャネル0を例にとって説明します。



#### メインルーチンでの設定

## 割り込みルーチンでの処理例

(注) X:don't care -:no change


## (4) モード3 (9ビットUART)

SC0MOD < SM1,0 > /SC1MOD < SM1,0 > を11にセットすると9ビットUARTモードになります。このモードでは、パリティビットの付加はできません。

最上位ビット (9ビット目) は、送信の場合シリアルチャネルモードレジスタの <TB8 > に書き込み、受信の場合シリアルチャネルコントロールレジスタの <RB8 > に格納されます。また、バッファに対する書き込み、読み出しはかならず最上位ビットの方を先に行い、SC0BUF/SC1BUFの方を後にします。

## ウェイクアップ機能

9ビットUARTモードでは、SC0MOD < WU > /SC1MOD < WU > を "1" にすることによってスレーブコントローラのウェイクアップ動作が可能で、<math><RB8>=1のときのみ割り込みINTRX0/INTRX1が発生します。



(注) スレーブコントローラのTxD端子は、かならずODEレジスタを設定してオープンドレイン出 カモードにしてください。

図3.11(22) ウェイクアップ機能によるシリアルリンク


**TOSHIBA** 

プロトコル

- ① マスタおよびスレーブコントローラは9ビットUARTモードにします。
- ② 各スレーブコントローラはSC0MOD<WU>/SC1MOD<WU>を"1"にセットし、受信可能状態とします。
- ③ マスタコントローラは、スレーブコントローラのセレクトコード(8ビット)を含む1フレームを送信します。このとき最上位ビット(ビット8) <TB8>は"1"にします。




- ④ 各スレーブコントローラは、上記フレームを受信し、自分のセレクトコードと一致すれば、 WUビットを"0"にクリアします。
- ⑤ マスタコントローラは指定したスレーブコントローラ (SC0MOD < WU > /SC1MOD < WU > = 0にクリアされたコントローラ) に対しデータを送信します。このとき、最上位ビット (ビット8) <TB8>は"0"にします。




⑥ WU=1のままのスレーブコントローラは、受信データの最上位ビット (ビット8) の <RB8> が "0" であるため割り込みINTRX0/INTRX1が発生せず、受信データを無視します。

また、<WU>=0になったスレーブコントローラがマスタコントローラにデータを送信し、この送信データで受信終了をマスタコントローラに知らせることもできます。



設定例 : 内部クロック $\phi$ **1**を転送クロックとして**2**つのスレーブコントローラとシリアルリンクさせる 場合



このモードでのシリアルチャネル0,1は同一の動作をしますので、ここではチャネル0について説明します。

● マスタコントローラの設定

メインルーチン

PACR ← - - - - - 0 1

PAFC ← - X X - - X X 1

♪ PA0をTxD、PA1をRxD端子にします。

 $\mathsf{INTES0} \leftarrow \mathsf{1} \ \mathsf{1} \ \mathsf{0} \ \mathsf{0} \ \mathsf{1} \ \mathsf{1} \ \mathsf{0} \ \mathsf{1}$ 

INTTX0をイネーブル,割り込みレベルを4に設定します。 INTRX0をイネーブル,割り込みレベルを5に設定します。 9ビットUARTモード,転送クロックを $\delta$ 1に設定します。

SCOMOD  $\leftarrow$  1 0 1 0 1 1 1 0 SCOBUF  $\leftarrow$  0 0 0 0 0 0 0 1

スレーブ1のセレクトコードをセットします。

割り込みルーチン (INTTX0)

TB8を "0" にします。 送信データをセットします。

● スレーブ2の設定

メインルーチン

PAFC ( - X X - - X X 1

· PA0をTxD (オープンドレイン出力) PA1をRxDにします。

ODE + X X X X X X - 1

 $\begin{array}{c} \text{INTESO} \leftarrow 1 \ 1 \ 0 \ 1 \ 1 \ 1 \ 1 \\ \text{SCOMOD} \leftarrow 0 \ 0 \ 1 \ 1 \ 1 \ 1 \ 1 \ 0 \end{array}$ 

INTTX0, INTRX0をイネーブルにします。

9ビットUARTモード転送クロック∲1 (fc/2)で、

<WU>= "1"に設定します。

割り込みルーチン (INTRXO)

Acc ← SCOBUF


if Acc = tv / b / c / c

Then  $SCOMOD4 \leftarrow - - - 0 - - - - < WU > = "0" にクリアします。$ 


## 3.12 アナログ/デジタルコンバータ

8チャネルアナログ入力を持つ10ビット逐次比較方式アナログ/デジタルコンバータ (A/Dコンバータ) を内蔵しています。

図3.12 (1) にA/Dコンバータのブロック図を示します。8チャネルのアナログ入力端子 ( $AN7\sim AN0$ ) は、入力専用ポートCと兼用で、入力ポートとしても使用できます。



- (注1) このA/Dコンバータは、サンプルホールド回路を内蔵していません。従って、高い周波数の信号をA/D変換するときは、外部にサンプルホールド回路を付けてください。
- (注2) IDLE, STOPモードにより電源電流を低減させる場合は、タイミングにより内部コンパレータがイネーブル状態のままスタンバイに入ることがありますので "HALT" 命令を実行する前にA/Dコンバータ動作を止めてください。また、ADMOD2 < SPEED1, 2>= "0,0"に設定してください。






図3.12 (2-2) A/Dコントロールレジスタ

ADREG04L (0060H)

	/	7	6	5	4	3	2	1	0			
bit Sy	mbol	ADR01	ADR00									
Read/\	Write					R		$\wedge$				
リセッ	ト後	不	定	1	1	1	1		1			
機	能	AN0また	NOまたはAN4変換結果の下位2ビットが格納されています。									

ADREG04H (0061H)

	7	6	5	4	3	2 1	0				
bit Symbol	ADR09	ADR08	ADR07	ADR06	ADR05	ADR04 ADR0	3 ADR02				
Read/Write		R									
リセット後				不	定ぐし	$\rightarrow$	7				
機能	AN0また(	0またはAN4変換結果の上位8ビットが格納されています。									

ADREG15L (0062H)

		7	6	5	4	3	2 (	1)		0	
-	bit Symbol	ADR11	ADR10					<del>//</del>	<b></b> ,		_
ı	Read/Write				R		((//\s\)				_
	リセット後	不	定	1(	1			1	:	1	
	機能	AN1また	はAN5変担	桑結果の下位	12ビットが格	納されてい	ゝます。				٦

ADREG15H (0063H)

	//	7	6	))5	4 3	2	1	0
1	bit Symbol	ADR19	ADR18	ADR17	ADR16 ADR15	ADR14	ADR13	ADR12
	Read/Write		(		R			
	リセット後			_	( 定			
	機能	AN1また	はAN5変換	結果の上位	8ビットが格納されて	います。		·

注) A/D変換結果レジスタは、チャネルAN0とAN4, AN1とAN5, AN2とAN6, AN3とAN7が 兼用になっており、それぞれADREG04, 15, 26, 37に格納されます。




図3.12 (3-1) A/D変換結果レジスタ (ADREG04, 15)




図3.12 (3-2) A/D変換結果レジスタ (ADREG26, 37)

#### 3.12.1 動作説明

#### (1) アナログ基準電圧

アナログ基準電圧のHigh側をVREFH端子に、Low側をVREFL端子に印加します。

VREFH-VREFL間の基準電圧をラダー抵抗により1024分割し、アナログ入力電圧と比較判定を行うことにより、A/D変換されます。

ADMOD2 < VREFON > ビットに "0" を書き込むことにより、VREFH-VREFL間のスイッチをOFFできます。

なお、OFFしている状態からA/D変換スタートさせる場合は、かならず**<VREFON**>に**"1"**を書き込んだ後、ADMOD1**<**ADS>に**"1"**を書き込みスタートしてください。

# (2) アナログ入力チャネル

アナログ入力チャネルの選択は、A/Dコンバータの動作モードによって異なります。 アナログ入力チャネル固定モードではADMOD2 < ADCH2, 1, 0 >により、 $AN0 \sim AN7$ の8端子のうち 1チャネルを選択します。

アナログ入力チャネルスキャンモードでは、ADMOD2 < ADCH2:0> により、AN0のみ, AN $0\rightarrow$  AN1, AN $0\rightarrow$  AN $1\rightarrow$  AN $2\rightarrow$  AN3, AN $4\rightarrow$  AN $5\rightarrow$  AN $5\rightarrow$ 

リセット動作により、A/D変換チャネルレジスタADMOD2<ADCH2, 1, 0 > = 000に初期化されますので、AN0端子が選択されます。

なお、アナログ入力チャネルとして使用しない端子は、通常の入力ポートPCとして使用できます。

#### (3) A/D変換開始

A/D変換は、A/D変換スタートレジスタADMOD1 < ADS > に "1" を書込むことにより開始されます。A/D変換が開始されると、A/D変換中を示すA/D変換BUSYフラグADMOD1 < ADBF > が "1" にセットされます。

A/D変換中は、A/D変換スタートをかけないでください。変換中にA/D変換スタートをかけると、途中で変換を終了し、新たにA/D変換を開始します。また、スキャンモードではチャネル0に戻ってA/D変換を開始します。

#### (4) A/D変換モード

A/D変換チャネル固定/スキャンモードとシングル/リピート変換の2つのモードがあります。 チャンネル固定リピートモードでは、指定された1チャネルの変換を、繰り返し行います。 スキャンリピートモードでは、スキャンを繰り返し行います。

A/D変換モードの選択はADMOD1 < REPET, SCAN > で行います。

## (5) A/D変換スピード選択

A/D変換スピードには、4種類のスピードがあり、ADMOD2 < SPEED1, 0 >レジスタで選択します。

リセット時ADMOD2<SPEED1,0>=00に初期化されますので、変換時間は160ステート (12.8  $\mu$ s @25 MHz) となっています。

## (6) A/D変換終了と割り込み

● A/Dシングルモードに設定している場合

変換チャネル固定の場合はその指定されたチャネルのA/D変換が終了したときに、チャネルスキャンの場合は最後のチャネルのA/D変換を終了したときに、A/D変換終了を示すADMOD1 < EOCF>フラグが"1"にセット、ADMOD1 < ADBF>フラグは"0"にクリアされ割り込みINTADが発生します。

● A/Dリピートモードに設定している場合

変換チャネル固定/スキャンともリピートモードに設定している場合、A/D変換終了割り込みINTADは使用できません。INTEOADレジスタの割り込み要求レベルは常に"000"にして割り込み要求を禁止してください。割り込み要求を禁止しない場合、CPUが誤動作する原因になります。

また、リピートモードの動作を終了させたい場合はADMOD1<REPET>レジスタに"0"を書き込んでください。そのとき実行中の変換を終了した時点でリピートモードを終了します。

IDLE、STOPモードのホールト状態へ移行すると、A/D変換中でもA/Dコンバータは、ただちに動作を停止します。ホールト解除後、変換動作を再開しません(停止したままです)。


#### (7) A/D変換値の格納

A/D変換の結果レジスタは、チャネルAN0とAN4, AN1とAN5, AN2とAN6, AN3とAN7が兼用になっており、それぞれADREG04, 15, 26, 37に格納されます。ただし、現在どちらのチャネルの変換値が、レジスタに格納されているかは認識できません。リピートモード時は変換終了ごとに更新されます。

ADREG04~37は読み出しのみ可能です

#### (8) A/D変換値の読出し

A/D変換の結果は、ADREG04~37に格納されています。ADREGxx(xx:04~37)中の下位2ビット用レジスタ(ADREGxxL)を1つでも読み出すと、ADMOD1<EOCE>と割り込み要求フラグINTE0AD<IADC>は"0"にクリアされます。上位8ビット用レジスタ(ADREGxxH)のみを読み出しただけでは<EOCF>、<IADC>はクリアされません。



設定例: ① AN3端子のアナログ入力電圧を160ステートでA/D変換し、A/D割り込みINTADルーチンで変換値を0100Hのメモリへ転送する場合。

メインルーチンでの設定

INTEOAD ← 1 1 0 0 - - - - INTADをイネーブル、レベル4にします。
ADMOD2 ← 1 X 0 0 X 0 1 1 アナログ入力チャネルをAN3に指定し160ステー
ADMOD1 ← X X 0 0 X 1 X X トモードで変換スタートします。

割り込みルーチンでの処理例

WA ← ADREG37 WA (16ビット) へADREG37L, ADREG37Hの値を読出します。
WA >> 6 WAを右へ6回シフトし上位ビットに0を入れます。
(000100H)← WA 0100HのメモリへWAの内容を書き込みます。

② AN4~AN7の4端子のアナログ入力電圧を320ステート、チャネルスキャンリピートモードでA/D変換しつづける場合

INTEOAD  $\leftarrow$  1 0 0 0 - - - - INTADを禁止します。 ADMOD2  $\leftarrow$  1 X 0 1 0 1 1 1 アナログ入力チャネルAN4~AN7をスキャンリ ADMOD1  $\leftarrow$  X X 1 1 X 1 0 0 ピートモードでA/D変換スタートします。

(注) X:don't care -: no change




# 3.13 8ビット電圧出力型D/Aコンバータ

TMP95C063は2チャネルの8ビット分解能D/Aコンバータを内蔵しており次のような特長をもっています。

- R-2R方式の8ビット分解能D/Aコンバータを2チャネル内蔵しています。
- 出力されるアナログ電圧VはDAREGO, DAREG1レジスタに設定した値で決まります。

図3.13(1)にD/Aコンバータのブロック図を示します。



				D/A コンバ	ータドライ	ブレジスタ				
		7	6	5	4	3	2	1	0	
DADRV	bit Symbol	_	_	_	_	_	_	DA1DR	DA0DR	
(004FH)	Read/Write							R/	w	
	リセット後								0>	
	機能							0:0V出 1:レジン 変換	スタ値	
				D/Aコンパ	バータ変換レ	・ジスタロ		D//- 0 1	A出力ドライ 0 V出力 レジスタ値	
		7	6	5	4	3	2	1	Q	
DAREG0	bit Symbol				_	- ((// )		$\Diamond$ ( $\bigcirc$		
(004AH)	Read/Write				Ŋ	V		17	10)	
	リセット後				<u></u>	定		7		
	機能		R	egister write	eで DA変換	開始し、DA	OUT0〜出	カ/)		
				D/Aコンバ	- タ変換レ	・ジスタ1	(7)			-

D/Aコンバータのデジタル入力データとなるレジスタです。 レジスタ値と出力電圧の関係は次のようになります。 出力電圧V = (DAREFH - DAREFL) × N/256 (Nはレジスタ値)

DAREG1

(004BH)

bit Symbol

Read/Write

リセット後

機能

(注1): HALT命令の解除後は、HALT以前の電圧値を出力します。 また、STOPモード以外のHALTモードではHALT命令に関係なくレジス タ値の変換電圧を出力し続けます。

W

不定

Register write で DA変換開始し、DAOUT1へ出力

2

(注2): DAREGO, DAREG1は、リードモディファイライトはできません。

図3.13(2) D/Aコンバータ関係のレジスタ

#### 3.13.1 動作説明

内蔵D/Aコンバータは、D/Aコンバータドライブレジスタ DADRV < DA1DR, DA0DR > の値が "1" であれば、D/Aコンバータ変換レジスタ DAREG1, DAREG0のデジタル値をアナログ値へ変換して 変換電圧をDAOUT1, DAOUT0端子より出力します。入力データと出力電圧の関係を図3.13 (2) に示します。

リセット動作により、**CDA1DRN (つ)** での"にリセットされるため、**DAOUT1, DAOUT0** 端子からは**0** Vを出力します。**DAREG1, DAREG0**は、不定となります。**D/A**コンバータを使用するときは、まず**DAREG1, DAREG0**に入力データを書き込み、その後、使用するチャネルの**DADRV**に"1"を書き込めば該当するアナログ値を出力します。リセット後、**DADRV**を先に"1"にセットした場合、**DAREG1, DAREG0**が不定のため、不定のアナログ値を出力しますので、入力データを先に書き込む必要があります。

なお、STOPモード (WDMOD<HALTM1,0>=0,1) に指定後、HALT命令を実行するとDADRV、DAREGの値に関係なくDAOUT0,DAOUT1端子からは、0Vを出力します。

例: DAREFH=VCC DAREFL=GNDに設定

7 6 5 4 3 2 1 0

DAREG1 ← 1 1 1 1 1 1 1 1

DAREGO + 1 0 0 0 0 0 0 0

DAREG1 + 1 0 0 0 0 0 0

DAREGO + 1 1 1 1 1 1 1 1

FFHを書き込みます。DAOUT1=Vcc× 255/256 ≐Vcc

80Hを書き込みます。DAOUT0= $Vcc \times \frac{128}{256} = \frac{Vcc}{2}$ 

DAOUT1, DAOUT0を出力します。

80Hを書き込みます。DAOUT1=  $\frac{\text{Vcc}}{2}$ を出力します。

FFHを書き込みます。DAOUT0≐Vccを出力します。

# 3.14 ウォッチドッグタイマ (暴走検出用タイマ)

TMP95C063は、暴走検出用のウォッチドッグタイマを内蔵しています。

ウォッチドッグタイマ (WDT) は、ノイズなどの原因により CPUが誤動作 (暴走) を始めた場合これを検出し、正常な状態に戻すことを目的としています。暴走を検出するとノンマスカブル割り込みを発生し CPUに知らせ、外部へはウォッチドッグタイマアウト端子WDTOUTより "0" を出力し周辺装置へ暴走の検出を知らせます。

また、このウォッチドッグタイマアウトをリセット(チップ内部)へ接続することにより、強制的に リセット動作を行うことができます。

#### 3.14.1 構成

図3.14(1)にウォッチドッグタイマ (WDT)のブロック図を示します。





図3.14(1) ウォッチドッグタイマのブロック図

ウォッチドッグタイマは、 $\phi$  (2/fc) を入力クロックとする、22段バイナリカウンタです。バイナリカウンタの出力には $2^{16}$ /fc,  $2^{18}$ /fc,  $2^{22}$ /fcがあり, このうちの1出力をWDMODレジスタで選択することにより, そのオーバフロー時に、ウォッチドッグタイマ割り込みを発生し、また、ウォッチドッグタイマアウトを出力します。

ウォッチドッグタイマアウト端子 (WDTOUT) は、ウォッチドッグタイマのオーバフローにより "0"を出力するため、周辺装置のリセットを行うことも可能です。この "0"出力は、ウォッチドッグタイマのクリア (ウォッチドッグタイマをディセーブル後、WDCRレジスタにクリアコード (4EH) をライト) により、"1"にセットされます。すなわち, 通常モードの場合、クリアコードがWDCRレジスタに書かれるまで、WDTOUT 端子は "0"を出力し続けます。

また、このウォッチドッグタイマアウトを内部でリセット端子へ接続することも可能です。この場合、ウォッチドッグタイマアウト端子 (WDTOUT) は、8~20ステート(640 ns~1.6  $\mu$ s @ 25 MHz時) "0" を出力し、同時に、自分自身のリセットを行います。



#### 3.14.2 コントロールレジスタ

ウォッチドッグ タイマ (WDT) は、2つのコントロールレジスタ (WDMOD, WDCR) によって制御されています。

- (1) ウォッチドッグ タイマ モードレジスタWDMOD
  - ① ウォッチドッグ タイマ検出時間の設定<WDTP>

暴走検出のためのウォッチドッグタイマ割り込み時間を設定する2ビットのレジスタです。リセット時WDMOD<WDTP1,0>=00にイニシャライズされますので、検出時間は $2^{16}$ /fc [s] となります (ステート数では約32,768 [state] となります)。

② ウォッチドッグ タイマのイネーブル / ディセーブル制御 < WDTE >

リセット時WDMOD<WDTE>=1にイニシャライズされますので、ウォッチドッグタイマはイネーブルになっています。

ディセーブルにするには、このビットを"0"にクリアするとともにWDCRレジスタにディセーブルコード(B1H)を書き込む必要があります。この「重設定のため、暴走によるウォッチドッグタイマのディセーブルが発生し難くなっています。

逆にディセーブル状態からイネーブル状態に戻す場合は、**<WDTE>**ビットを**"1"**にセットするだけでイネーブルとなります。

③ ウォッチドッグタイマアウトのリセット接続<RESCR>

暴走検出により自分自身をリセットするか否かを設定するレジスタです。リセット時WDMOD<RESCR>=0に初期化されますので、ウォッチドッグタイマアウト出力によるリセットは行われません。

(2) ウォッチドッグ タイマ コントロールレジスタ WDCR

ウォッチドッグタイマ機能のディセーブルおよびバイナリカウンタのクリアを制御するレジスタです。

ディセーブル制御

WDMOD<WDTE>を "0" にクリアしたあと、このWDCRレジスタにディセーブル コード (B1H) を書き込むとウォッチドッグ タイマをディセーブルにすることができます。ただし、ディセーブルにしてもバイナリカウンタは動作し続けます。

イネーブル制御

WDMOD7<WDTE>を"1"にする。

イネーブルにする前に、かならず一度バイナリカウンタをクリアしてください。ウォッチドッグタイマをディセーブルにしてもバイナリカウンタはカウントを続けているため、カウンタをクリアせずにイネーブルにすると、設定した検出時間と異なるタイミングでWDTOUTを出力します。

● ウォッチドッグタイマのクリア制御

WDCRレジスタにクリア コード (4EH) を書き込むと、バイナリカウンタはクリアされ、再カウントします。

WDCR ← 0 1 0 0 1 1 1 0 クリアコード(4EH)を書き込みます。

また、バイナリカウンタがクリアされる条件は、クリアコードを書き込んだ時と、リセットをかけた時およびHALT命令でIDLE、STOPモードのスタンバイ状態に入った時です。

ウォッチドッグタイマをインタバルタイマとして使用する場合は、ウォッチドッグタイマ割り込みのシーケンスの中でバイナリカウンタをかならずクリアしてください。クリアしない場合、バイナリカウンタは22段目までカウントアップしてからオーバフローによりクリアされることになります。



		/	7	. 6	. 5	4	3	2	1	0
	bit Syn	nbol	WDTE	WDTP1	: WDTP0	WARM	HALTM1	HALTM0	RESCR	DRVE
WDMOD	Read/V			•	•	•	W			
(006EH)	リセッ	ト後	1	0	0	0	0	0	0	0
	機	能	WDT 制復 1: 許可	即 WDT 検出的 00: 2 <sup>16</sup> /fc 01: 2 <sup>18</sup> /fc 10: 2 <sup>20</sup> /fc 11: 2 <sup>22</sup> /fc	<b>特間の選択</b>	グアップ 時間 0: 2 <sup>14</sup> /fc	スタンバイモ 00: RUN モ 01: STOP。 10: IDLE モ 11: Don't	=- K	1: リセット 端子にWDT 出力を内部 接続	1: STOPモード 中も端子を ドライブし ます。
							* ウォッラ 0	PFドッグター	イマアウト タンバイモ タンバイモ PUのみ停」 すべての回 を振器のみ き復帰時の選 us @25 MH: イマ検出時 ns @25 MH: ms @25 MH: ms @25 MH:	ードの選択 E) 路を停止) 動作) 状 z) 間の選択 z) 

		7	6	5	4		3	2	1		0	
	bit Symbol					_						
WDCR	Read/Write					W		4				
(006FH)	リセット後					_			//			
	機能			ィセーブルリアコード						)}		
								()	<i></i>			
							B1H 4EH 記以外	「のディセ ディセ- クリアコ	- ブルコ-			
		図3.14	(5) ウォ	ッチドッ	/ グタイ <del>-</del>	マコン	トロー	ルレジ	スタ)	~		
	4						>					

#### 3.14.3 動作説明

ウォッチドッグタイマは、WDMOD<WDTP1,0>レジスタで設定された検出時間後に割り込みINTWDを発生させ、ウォッチドッグタイマアウト端子(WDTOUT)より"L"レベルを出力させるタイマです。ソフトウエア(命令)でウォッチドッグタイマ用のバイナリカウンタをINTWD割り込みが発生する前にゼロクリアすることが必要です。もし、CPUがノイズなどの原因で誤動作(暴走)しバイナリカウンタをクリアする命令を実行しなければ、バイナリカウンタはオーバフローし、INTWD割り込みが発生します。CPUはINTWD割り込みにより誤動作(暴走)が発生したことを知り、誤動作(暴走)対策プログラムにより正常な状態に戻すことができます。またウォッチドッグタイマアウト端子を周辺装置のリセットなどへ接続することにより、CPUの誤動作(暴走)に対処することができます。

# ウォッチドッグタイマは、リセット解除後ただちに動作を開始します。

なお、IDLEモードおよびSTOPモード中のウォッチドッグタイマはリセットされ停止しています。 また、バス解放中 ( $\overline{BUSAK}$ ="L") はカウントを続けます。

RUNモード中のウォッチドッグタイマは動作しています。RUNモードにはいるとき、ウォッチドッグタイマをディセーブルにすることもできます。

例: ① バイナリカウンタをクリアします。

WDCR ← 0 1 0 0 1 1 1 0 クリアロード (4EH) の書き込み

② ウォッチドッグタイマ検出時間を $2^{18}$ /fcに設定します。

WDMOD  $\leftarrow$  1 0 1 - - - X X

③ ウォッチドッグタイマをディセーブルします。

WDMOD ← 0 - - - - X X WDTEを "0" クリア

WDCR  $\leftarrow 1011001$  ディセーブルコード (B1H) の書き込み

④ IDLEモードにします。

 $WDMOD \leftarrow 0 - - - 1 0 X X WDT$  EF = VD VDT EF = VD VDT EF = VD EF = VD

WDCR ← 1 0 1 1 0 0 0 1 設定します。

HALT命令を実行します。

スタンバイモードにします。

⑤ STOPモードにします。(ウォーミングアップ時間 $2^{16}$ /fc)

WDMOD ← - - - 1 0 1 X X STOPモードに設定します。

HALT命令を実行します。
スタンバイモードにします。

(注) X:don't care -: no change

#### 3.15 バス解放機能

TMP95C063は、バス解放を行うためのバスリクエスト端子(BUSRQ: P53と兼用) および、バスアクノリッジ端子(BUSAK: P54と兼用) を持っています。これらの端子の設定は、P5CR・P5FCにより行います。

#### 3.15.1 動作説明

TMP95C063は、 $\overline{BUSRQ}$ 端子に"0"が入力されるとバス解放要求があると認識し、実行中のバスサイクルが終了すると、アドレスバス (A23 - A0) および、バスコントロール信号 ( $\overline{RD}$ ,  $\overline{WR}$ ,  $\overline{HWR}$ ,  $R/\overline{W}$ ,  $\overline{CSO}$  -  $\overline{3}$ ) を一度"H"レベルにしてから、これらの信号とデータバス (D15 - D0) の出力バッファを OFF し、 $\overline{BUSAK}$ 端子を"L"レベルにしてバスが解放されたことを示します。 DRAMコントローラ使用時のバス解放タイミングおよび、DRAM専用端子の端子状態は「3.7(5) バス解放モード」を参照してください。

なお、バス解放中は、本デバイスの内蔵I/Oレジスタへのアクセスはできませんが、内蔵I/Oとしてのファンクションは機能し続けます。従って、ウォッチドッグタイマはカウントし続けますので、バス解放機能を使用する場合は、バス解放時間を考慮して暴走検出時間を設定してください。

#### 3.15.2 バス解放時の端子状態

バス解放時の端子状態を表3.14に示します。

端子名	バス解放時の	)端子状態
	ポートモード	ファンクションモード
D7 - D0		ハイインピーダンスになります。
P17 - P10 (D15 - D8)	状態は変化しません。	ハイインピーダンスになります。
P27 - P20 (A23 - A16)	状態は変化しません。	ハイインピーダンスになります。 (かならず一度 "H" レベルにしてか ら)
A15 - A0 RD WR		ハイインピーダンスになります。 (かならず一度 "H" レベルにしてか ら)
P52 (HWR) P55 (R/W)	状態は変化しません。	出力バッファをOFFします。出力 ラッチの値に関係なく内蔵プルアッ プが付加されます。 (かならず一度 "H" レベルにしてから)
P64 (CS3) P57 (CS2) P60 (CS1) P56 (CS0)	状態は変化しません。	ハイインピーダンスになります。 (かならず一度 "H" レベルにしてか ら)

P61~63,65~67については、「3.7 (5) バス解放モード」を参照してください。

#### 4. 電気的特性

#### 4.1 最大定格

項目	記号	定格	単位
電源電圧	V cc	-0.5~6.5	
入力電圧	VIN	−0.5~Vcc + 0.5	V
出力電流 (合計)	ΣIOL	120	∕ ∖ mA
出力電流 (合計)	ΣΙΟΗ	- 120	mA
消費電力 (Ta = 70℃)	PD	600	mW
はんだ付け温度 (10 s)	T SOLDER	260	°C
保存温度	T STG	<b>-65~150</b>	c
動作温度	T OPR	-20~70	°C

(注) 絶対最大定格とは、瞬時たりとも超えてはならない規格であり、どの1つの項目も超えることができない規格です。絶対最大定格を超えると、破壊や劣化の原因となり、破裂・燃焼による傷害を負うことがあります。従って、かならず絶対最大定格を超えないように、応用機器の設計を行ってください。

# 4.2 DC電気的特性

 $Vcc = 5 V \pm 10\%$ ,  $TA = -20 \sim 70^{\circ}C$  (8~25 MHz)

(Typ値はTa=25℃, Vcc=5 Vの値です)

項目	記号	条件	Min	Max	単位
Input Low Voltage (D0 – 15) P5, P7, P8, P9, PA, PB, PC, PD, PE RESET, NMI, INT0~3, INT8, NMI2 EA, AM8/16 X1	VIL VIL1 VIL2 VIL3 VIL4		-0.3 -0.3 -0.3 -0.3 -0.3	0.8 0.3 Vcc 0.25 Vcc 0.3 0.2Vcc	>>>>
Input High Voltage (D0 – 15) P5, P7, P8, P9, PA, PB, PC, PD, PE RESET, NMI, INTO~3, INT8, NMI2 EA, AM8/16 X1	VIH VIH1 VIH2 VIH3 VIH4		2.2 0.7 Vcc 0.75 Vcc Vcc – 0.3 0.8Vcc	Vcc + 0.3 Vcc + 0.3 Vcc + 0.3 Vcc + 0.3 Vcc + 0.3	>>>>>
Output Low Voltage	V OL	I OL = 1.6 mA		0.45	V
Output High Voltage	V OH V OH1 V OH2	I OH = - 400 μA I OH = - 100 μA I OH = - 20 μA	2.4 0.75 Vcc 0.9 Vcc		V V V
Darlington Drive Current (8 Output Pins max.)	IDAR	V EXT = 1.5 V R EXT = 1.1 kΩ	_1.0	- 3.5	mA
Input Leakage Current Output Leakage Current	1F <b>O</b>	0.0≦ Vin≦ Vcc 0.2≦ Vin≦ Vcc – 0.2	0.02 (Typ) 0.05 (Typ)	±5 ±10	μ <b>Α</b> μ <b>Α</b>
Operating Current (RUN) IDLE STOP (Ta = −20~70°C) STOP (Ta = 0~50°C)	l cc	fc = 25 MHz 0.2≦ Vin≦ Vcc - 0.2 0.2≦ Vin≦ Vcc - 0.2	37 (Typ) 3.5 (Typ) 0.5 (Typ)	50 10 50 10	mA mA μA μA
Power Down Voltage (@STOP)	V STOP	V IL2 = 0.2 Vcc, V IH2 = 0.8 Vcc	2.0	6.0	V
RESET Pull Up Resistance	R RST		50	150	$\mathbf{k}\Omega$
Pin Capacitance	CIO	fc = 1 MHz		10	pF
Schmitt Width RESET, NMI, INTO~3, INT8, NMI2	VTH		0.4	1.0 (Typ)	V
PullUp Resistance	RK		30	150	$\mathbf{k}\Omega$

(注) I-DARは、任意の出力ポートについて、Vccピン同士の間でそれぞれ8本まで保証します。

# 4.3 AC電気的特性


No.	項目	記号	計算	拿式	20.1	ЛHz	25 N	ЛHz	単位
INO.	<b>坝口</b>	ᄞ	Min	Max	Min	Max	Min	Max	
1	発振周期 (= x)	tosc	40	125	50		40		ns
2	CLK パルス幅	$t_{CLK}$	2x – 40		60	$\sum_{i=1}^{n}$	40		ns
3	A0-23 有効→CLK保持	t <sub>AK</sub>	0.5x – 20		5	) <	0		ns
4	CLK 有効→A0-23保持	t <sub>KA</sub>	1.5x – 60		( //5	()	0		ns
5	A0-23有効→RD/WR立ち下がり	t <sub>AC</sub>	1x – 20		30		20		ns
6	RD/WR 立ち上がり→A0-23保持	t <sub>CA</sub>	0.5x – 20		5		0		ns
7	A0-23有効→D0-15入力	t <sub>AD</sub>		3.5x – 40	$\bigcup Y$	135		100	ns
8	RD立ち下がり → D0-15入力	t <sub>RD</sub>		2.5x-45		80		55	ns
9	RD Low パルス幅	t <sub>RR</sub>	2.5x – 40	41	85		60	>	ns
10	RD立ち上がり→D0-15保持	t <sub>HR</sub>	0		0	$\Diamond$	0	~	ns
11	WR Low パルス幅	t <sub>WW</sub>	2.5x – 40	7/^~	85		60		ns
12	D0-15有効→WR立ち上がり	t <sub>DW</sub>	2x – 40		60		40		ns
13	WR立ち上がり → D0-15保持	$t_{WD}$	0.5x - 10		15		//10		ns
14	A0-23有効→WAIT 入力 (1 + N WAIT)	t <sub>AW</sub>	20	3.5x – 90		85		50	ns
	A0-23 有効→WAIT 入力 (0 + N WAIT)	t <sub>AW</sub>	4( //	1.5x – 40		35		20	ns
15	RD/WR立ち下がり→WAIT 保持 (1 + N WAIT)	t <sub>CW</sub>	2.5x + 0		125	J)	100		ns
	RD/WR立ち下がり→WAIT保持 (0+NWAIT)	t <sub>CW</sub> (	0.5x + 0	((	7/25		20		ns
16	A0-23有効→PORT 入力	t <sub>APH</sub>	$\overline{}$	2.5x – 90	(C)	35		10	ns
17	A0-23有効→PORT 保持	t <sub>APH2</sub>	2,5x + 50		175		150		ns
18	WR立ち上がり→PORT 有効	$-t_{CP}$		200		200		200	ns
19	CS Low パルス幅 (PSRAMモード)	t <sub>CE</sub>	3x – 40		110		80		ns
20	CS立ち下がり→D0-15入力 (PSRAMモード)	t <sub>CEA</sub>		3x - 60		90		60	ns
21	アドレスセットアップタイム (PSRAMモード)	t <sub>PASC</sub>	0.5x – 15	, in the second	10		5		ns
22	CS プリチャージタイム (PSRAMモード)	t <sub>PP</sub>	1x – 10	4	40		30		ns
23	RD/WR立ち下がり→BS立ち下がり	t <sub>RB</sub>	0.5x		25		20		ns
24	A0 - 23 有効→BS立ち下がり	t <sub>AB</sub>	1/.5x - 20		55		40		ns
25	BS 立ち上がり→A0 - 23 有効	t <sub>BA</sub>		0.5x + 15		40		35	ns
26	SCOUT立ち上がり→BS立ち下がり	t <sub>SB</sub>		1x + 30		80		70	ns
27	WAIT 入力→SCOUT立ち下がり (1+N WAIT)	t <sub>SW</sub>	60		60		60		ns
28	SCOUT Lowパルス幅	t <sub>SCL</sub>	1x – 20		30		20		ns
29	SCOUT Highパルス幅	t <sub>SCH</sub>	1x – 20		30		20		ns

# AC測定条件


● 出力レベル・High 2.2 V /Low 0.8 V , CL = 50 pF (ただし,D0~D15, A0~A23, RD, WR, HWR, CLKは, CL = 100 pF, SCOUT は CL = 30pF)

● 入力レベル : High 2.4 V /Low 0.45 V (D0~D15) High 0.8 Vcc /Low 0.2 Vcc (D0~D15を除く)

# (1) リードサイクル



# (2) ライトサイクル



#### DRAMコントロールAC電気的特性 4.4

 $\label{eq:Vcc} \begin{array}{l} Vcc = 5~V~\pm 10\% \quad ,~TA = -20{\sim}70\,^{\circ}C \\ (8~MHz{\sim}25~MHz) \end{array}$ 

No.		記号	計算	章式	20 N	ЛHz	25 N	ЛHz	単位
INO.	<b>次口</b>	前分	MIN	MAX	MIN	XAM	MIN	MAX	丰山
1	RASサイクル時間	t <sub>RC</sub>	4X		200		160		ns
2	RASアクセス時間	t <sub>RAC</sub>		3X-50		100		70	ns
3	CASアクセス時間	tcac		1.5X-35		40		25	ns
	カラムアドレスアクセス時間	t <sub>AA</sub>		2.5X-55		70		45	ns
_	入力データホールドタイム	toff	0		0		0		ns
	RASプリチャージ時間	t <sub>RP</sub>	1.5X-10		65		50		ns
	RASパルス幅	t <sub>RAS</sub>	2.5X-30		95		70		ns
	RASホールド時間	t <sub>RSH</sub>	1X-15		35		25		ns
	CASホールド時間	tcsH	3X-35	4	115		85		ns
	CASパルス幅	t <sub>CAS</sub>	1.5X-15		65		45	/	ns
	RAS - CAS遅れ時間	t <sub>RCD</sub>	1.5X-40		35	75	20	60	ns
_	RASカラムアドレス遅れ時間	t <sub>RAD</sub>	0.5X-5	0.5X + 20	<20	(45)	15	40	ns
	CAS - RASプリチャージ時間	t <sub>CRP</sub>	1X-35		15<	70	//5		ns
	CASプリチャージ時間	t <sub>CPD</sub>	2.5X-35	>	90		65		ns
	ローアドレスセットアップ時間	tasr	0.5X-15	·	(10/	$\supset$ $$	5		ns
	ローアドレスホールド時間	t <sub>RAH</sub>	0.5X-5		20	<i>))</i>	15		ns
	カラムアドレスセットアップ時間	tasc	1X-25		7 25		15		ns
_	カラムアドレスホールド時間	t <sub>CAH</sub>	2X-50		50		30		ns
	カラムアドレスRASリード時間	tRAL	2X-45		<u>55</u>		35		ns
	ライトコマンドCASリード時間	tcwL	2X-35 <		65		45		ns
	データ出力セットアップ時間	tos	0.5X-15		10		5		ns
	データ出力ホールド時間	t <sub>DH</sub>	2X-35		65		45		ns
	ライトコマンドセットアップ時間	twcs	0.5X-20		5		0		ns
	CASホールド時間 (CASビフォアRAS)	t <sub>CHR*1</sub>	2X-50		50		30		ns
	RASプリチャージCASアクティブ時間	t <sub>RPC</sub> *	1.5X-30		45		30		ns
	CASセットアップ時間 (CASビフォアRAS)	t <sub>CSR</sub> *	0.5X-10	~	15		10		ns
	RASプリチャージ時間 (セルフリフレッシュ)	t <sub>RPS*2</sub>	4X-20		180		140		ns
	CASホールド時間(セルフリフレッシュ)	t <sub>CHS*2</sub>	7/ <b>o</b>		0		0		ns
	リフレッシュセットアップ時間	t <sub>CFL</sub> *	1X-5		45		35		ns
	リフレッシュホールド時間	t <sub>CFH*</sub>	1X-10		40		30		ns
	ライトコマンドパルス幅	t <sub>WP</sub>	2X-40		60		40		ns
	ライトコマンドホールド時間	twch	1.5X-40		35		20		ns

<sup>\*1</sup> CASビフォアRASインタバルリフレッシュモード

\* 両リフレッシュモード


# AC測定条件

● 出力レベル: High 2.2 V /Low 0.8 V , CL = 50 pF (ただし,D0~D15, A0~A23, RD, WR, HWR, R/Wは, CL = 100 pF)

● 入力レベル: High 2.4 V /Low 0.45 V (D0~D15) High 0.8 Vcc /Low 0.2 Vcc (D0~D15を除く)


<sup>\*2</sup> CASビフォアRASセルフリフレッシュモード

## (1) リード/ライトアクセス サイクル




注1 : ここで示すCASは、LCAS, UCASを含みます。 注2 : ここで示すWEは、LW, UWを含みます。

(2)  $\overline{CAS}$  $\overline{U}$  $\overline{U}$ 



(3)  $\overline{CAS}$ ビフォア $\overline{RAS}$ セルフリフレッシュサイクル



(注): ここで示すCASは、LCAS, UCASを含みます。

#### 4.5 A/D 変換特性

 $Vcc = 5 V \pm 10\%$ ,  $TA = -20 \sim 70^{\circ} (8 \sim 25 MHz)$ 

			(cg = 0 7 = 10707 1		
項目	記号	Min	Тур	Max	単 位
アナログ基準電圧(+)	VREFH	Vcc-0.2 V	V <sub>CC</sub>	V <sub>CC</sub>	
アナログ基準電圧(-)	VREFL <	Vss	$V_{SS}$	V <sub>SS</sub> + 0.2 V	V
アナログ入力電圧	VAIN	VREFL		VREFH	
アナログ基準電圧電源電流	IREF				
$V_{CC} = 5V \pm 10\%$ < $VREFON > = 1$			0.5	1.5	mA
$V_{CC} = 5V \pm 10\%$ < $VREFON > = 0$	(VREFL = 0 V)		0.02	5.0	$\mu$ A
V <sub>CC</sub> = 5V ± 10% √ 総合誤差	変換誤差		±3.0	±6	LSB

- (注1) 1LSB=(VREFH-VREFL)/2<sup>10</sup>[V]
- (注2) AVCC端子より流れる電源電流は、デジタル電源端子の電源電流:ICCに含みます。

## 4.6 シリアルチャネルタイミング

(1) SCLK入力モード (I/Oインタフェースモード) Vcc = 5 V ± 10%, TA = -20~70℃ (8~25 MHz)

項目		Varia	Variable			25 ľ	単位	
模 日 【	記号	Min	Max	Min	Max	Min	Max	平 匹
SCLK周期	t <sub>SCY</sub>	16X		0.8		0.64		μS
Output Data →SCLK立ち上がり	toss	t <sub>SCY</sub> /2 – 5X – 50		100		70		ns
SCLK立ち上がり→Output Data 保持	t <sub>OHS</sub>	5X – 100		150		100		ns
SCLK立ち上がり→Input Data 保持	t <sub>HSR</sub>	0		0		0		ns
SCLK立ち上がり→有効 Data 入力	t <sub>SRD</sub>		t <sub>SCY</sub> – 5X – 100		450		340	ns

# (2) SCLK出力モード (I/Oインタフェースモード) Vcc = 5 V ± 10%, TA = -20~70℃ (8~25 MHz)

項目	記号	Vari	20 N	/lHz	25 ľ	単位		
点 日 		Min	Max	Min	Max	Min	Max	中 四
SCLK周期 (プログラマブル)	t <sub>SCY</sub>	16X	8192X	0.8	409.6	0.64	327.6	μS
Output Data → SCLK立ち上がり	toss	t <sub>SCY</sub> – 2X – 150		550		410		ns
SCLK立ち上がり→Output Data 保持	t <sub>OHS</sub>	2X – 80		20		P 0		ns
SCLK立ち上がり→Input Data 保持	t <sub>HSR</sub>	0		0	>>	0		ns
SCLK立ち上がり→有効 Data 入力	t <sub>SRD</sub>		t <sub>SCY</sub> – 2X – 150		550		410	ns

# (3) SCLK入力モード (UARTモード)

#### $Vcc = 5 V \pm 10\%$ , $TA = -20 \sim 70^{\circ}C$ (8~25 MHz)

項目	記号	Varia		ЛHz	25 MHz	一単位	
□ 円 ■ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □ □		Min	Max	Min	Max	Min Max	
SCLK周期	t <sub>SCY</sub>	4X + 20		220		180	ns
SCLK低レベルパルス幅	t <sub>SCYL</sub>	2X + 5	(0)	105		85	ns
SCLK高レベルパルス幅	t <sub>SCYH</sub>	2X + 5		105		85)	ns

# 4.7 イベントカウンタ (TIO, TI2, TI4, TI6, TI8, TI9, TIA, TIB)

 $Vcc = 5 V \pm 10\%$ ,  $TA = -20 \sim 70\%$  (8~25 MHz)

項目	記号	Vari	able	20 MHz		25 MHz		単位
棋 日 【	1 元 万	Min	Max	Min	Max	Min	Max	甲世
クロック周期	t <sub>VCK</sub>	8X + 100		500		420		ns
クロック低レベル パルス幅	t <sub>VCKL</sub>	4X + 40		240		200		ns
クロック高レベル パルス幅	t <sub>VCKH</sub>	4X + 40		240		200		ns

#### 4.8 割り込みオペレーション

 $Vcc = 5 V \pm 10\%$ ,  $TA = -20 \sim 70^{\circ}C (8 \sim 25 MHz)$ 

		VCC - 3 V = 1070, 17 (-		(+	···-,		
項目	記号	Variable	20 N	ЛHz	25 N	ЛHz	単位
Д Б ((7/		Min Max	Min	Max	Min	Max	甲匹
NMI, NMI2, INTO~3, 8 低レベルパルス幅	t <sub>INTAL</sub>	4X >> \	200		160		ns
NMI, NMI2, INTO~3, 8 高レベル パルス幅	t <sub>INTAH</sub>	4X	200		160		ns
INT4~INT7 低レベル パルス幅	t <sub>INTBL</sub>	8X + 100	500		420		ns
INT4~INT7高レベル パルス幅	t <sub>INTBH</sub>	8X + 100	500		420		ns


# 4.9 D/A 変換特性 (指定のない場合は、VCC = 5 V, VSS = DAREFL = 0 V)

 $Vcc = 5 V \pm 10\%$ ,  $TA = -20 \sim 70^{\circ}C$  $f = 8 \sim 25 MHz$ 

項目	記号(	条件	Min	Тур	Max	単位
アナログ基準電圧	DAREFH		4.0		Vcc	٧
アナログ基準電圧	DAREFL		$V_{SS}$		Vss	V
分解能					8	BIT
総合誤差		$R = 1 M\Omega$ 注1			7.0	LSB
	変換誤差	$R = 5 M\Omega$ 注1			4.5	LSB
		$R = 10 M\Omega 注1$			4.0	LSB
微分直線性誤差				2.0		LSB


注1:RはD/Aコンバータ出力端子の負荷抵抗です。

# 4.10 I/Oインタフェースモードタイミング図



95C063-204 2003-03-31

4.11 バスリクエスト/バスアクノリッジタイミング



				/				
項目	)	Variable		20 MHz		25 MHz		* (+
	記号	Min	Max	Min	Max	Min	Max	単位
CLKに対する <u>BUSRQ</u> セットアップ時間	t <sub>BRC</sub>	120	1)	120		120		ns
CLK→BUSAK 立ち下がり	t <sub>CBAL</sub>		2.0x + 120		220		200	ns
CLK→BUSAK立ち上がり	t <sub>CBAH</sub>	$\mathcal{O}$	0.5x + 40		65		60	ns
出力バッファOFFからBUSAK立下がりまでの時間	t <sub>ABA</sub>	0	80	0	80	0	80	ns
BUSAK立ち上がりから出力バッファONまでの時間	t <sub>BAA</sub>	0	80	0	80	0	80	ns

(注) BUSRQを"0"にしてバスの解放を要求したとき、それ以前のバスサイクルがウェイト動作により終了していないときは、そのウェイトが解除されるまで、バスは解放されません。

# 5. 特殊機能レジスター覧表

(SFR; Special Function Register)

特殊レジスタ(SFR)とは、入出力ポートおよび周辺部のコントロール レジスタで、 $000000H\sim00007FH$ の128バイトのアドレス空間に割り付けられています。

- (1) 入出力ポート
- (2) 入出力ポート制御
- (3) タイマ制御
- (4) パターンジェネレータ
- (5) ウォッチドッグタイマ制御
- (6) シリアルチャネル制御
- (7) A/Dコンバータ制御
- (8) 割り込み制御
- (9) チップセレクト/ウェイトコントローラ
- (10) DRAMコントローラ
- (11) D/Aコンバータ制御

# 表の構成




表5 I/Oレジスタアドレスマップ

		1		1		1	
アドレス	レジスタ名	アドレス	レジスタ名	アドレス	レジスタ名	アドレス	レジスタ名
00000000	H	20H	T8RUN	40H	TREGAL	60H	ADREG04L
1	H P1	1H	TRDC	1H	TREGAH	1H	ADREG04H
2	н	2H	TREG0	2H	TREGBL	2H	ADREG15L
3	н	3H	TREG1	3H	TREGBH	( 3н	ADREG15H
4	H P1CR	4H	T01MOD	4H	CAP3L	4H	ADREG26L
5	н	5H	T02FFCR	5H	CAP3H	5H	ADREG26H
6	H P2	6H	TREG2	6H	CAP4L	)) 6H	ADREG37L
7	H	7H	TREG3	7H	CAP4H	7H	ADREG37H
8	I	8H	T23MOD	8H	Т9МОД	, 8H	
	H P2FC	9H	TREG4	9H	T9FFCR	9H	
Α	H	AH	TREG5	AH	DAREG0	AH	SDMACR0
В	H	ВН	T45MOD	ВН	DAREG1	ВН	SDMACR1
С			T46FFCR		PG0REG	1/	SDMACR2
D	H P5	DH	TREG6	1 / /	PG1REG	ĎΗ	SDMACR3
E	H	EH	TREG7		PG01CR		WDMOD
F	H	FH	T67MOD	FH	DADRV	/\ft	WOCR
10	H P5CR	30H	TREG8L		\$C0BUF	<b>70</b> H	INTE0AD
1	H P5FC	1H	TREG8H	1H	SCOCR	1H	INTE12
2	H   P6	2H	TREG9L	2H	SC0MOD	)2H	INTE34
3	H P7	3H	TREG9H	3H	BROCR	✓ 3H	INTE56
4	н	4H	CAP1L	4H	SC1BUF ((///	4H	INTE78
5	H P6FC	5H	CAP1H	5H	SC1CR	5H	INTET01
6	H P7CR	6H	CAP2L	6Н	SC1MOD	6H	INTET23
7	H P7FC	7H	CAP2H	狆	BR1CR	7H	INTET45
8	H P8	8H	T8MOD	8H	ODE	8H	INTET67
9	H P9	9H	T8FFCR	9H		9H	INTET89
A	H P8CR	AH	T89CR	ĄΗ	DMA0V	AH	INTETAB
В	H P8FC	вн	T16RUN	BH	DMA1V	вн	INTES0
С	H P9CR	CH.		( CH	DMA2V	СН	INTES1
D	H P9FC	DH		DH	DMA3V	DH	INTETC01
E	H PA	(\//EH)	)	ĒH	ADMOD1	EH	INTETC23
F	H PB	TH/	. (0	7/ FH	ADMOD2	FH	IIMC
80	H PACR /	90H	B0CS				
1	H PAFC	1H	B1CS				
2	H PBCR	2H	B2CS	>			
	H PBFC	3H		ĺ			
4	H PC	4H	MSAR0				
5	H PD	5H	MAMR0				
6	H	6년	MSAR1				
_ 7	H	7H	MAMR1				
	H PDCR	8H	MSAR2				
9		( ( 9H	MAMR2				
A	H PE	/> \AH	MSAR3				
В	H >	BH	MAMR3				
/c	PECR	СН	DREFCR1				
D	4	ĎН	DMEMCR1				
E		EH	DREFCR3				
F	H BEXCS	FH	DMEMCR3				

#### (1) 入出力ポート

記号	名 称	アドレス	7	. 6	5	4	3	2	1	0
			P17	P16	P15	P14	P13	P12	P11	P10
P1	PORT1	01H				F	z/W			
						入力	モード			
			0	: 0	. 0	0	. 0	: ((o)		0
			P27	P26	P25	P24	P23	. P22	P21	P20
P2	PORT2	06H					R/W	7/^_		
						出力	<del>T</del>	$\langle \rangle \rangle$		
			1	1	1	1	4	1	1	1
			P57	P56	P55	P54	P53	P52		RDE
P5	PORT5	0DH					R/W			
				<u>E ー ド</u>	<u> </u>		(Pull-up付)	: ,		-
			0	1 200	1 200	1 0	DC2	1 1	1 PC1	1
D.C	DODEC	4211	P67	P66	P65	P64	P63	P62	P61	P60
Р6	PORT6	12H					W.			
			1	: 1	: 1	H ///	<del>1)                                    </del>	170		1
			P77	1 P76	P75	P74	P73	P72	P71	P70
P7	PORT7	13H	F//	; P/0	; F/3		<u>:</u>	FAZ	; F/1	F/U
''	FORT	1311			<del>\</del> (		ヾ(Pull-up付)			
			1	. 1		1	: (Full-up)(1)		1	1
			P87	P86	P85	P84	P83 //	P82	P81	P80
P8	PORT8	18H				<del>``</del>	R/W	))		
					4( )		、(Pull-up付)			
			1	1_	1	1	: 1	1	1	1
			P97	P96	. P95	P94	. P93	P92	P91	P90
P9	PORT9	19H				*	₹/W			
						入力モート	、(Pull-up付)			
			1	( 1 ( )	1		1	1	1	1
			PA7	PA6	PA5	PA4	PA3	PA2	PA1	PA0
PA	PORTA	1EH					R/W			
				( ) )		入力モート	<u>(</u> Pull-up付)			
			)1 \	<u> </u>	10	1	1	1	1	1
			PB7	: PB6 <	PB5	<u>)</u> PB4	PB3	PB2	PB1	PB0
РВ	PORTB	1FH	$\vee$		1//		R/W			
			1	-		•	ヾ(Pull-up付) : 1			
		^ ^	PC7	. I	DCE.	1 PC4	1 1	PC2	1 DC1	1 PC0
PC	PORTC	84H	PC/	PC6	PC5	•	PC3	; PC2	PC1	PC0
	PORIC	040	)	$\rightarrow$	~		<u>ĸ</u> モード			
				-All		PD4	<u>⊤ − Γ</u> ∷ PD3	PD2	PD1	PD0
PD	PORTD	85H				. 104	: 105	*R/W	. 151	100
			\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		:	:	λ h·	<u> </u>	-up付)	
_			(( \)		:	1	1	1	1 1	1
		-/	PE7	PE6	PE5	PE4	PE3	PE2	PE1	PE0
PE	PORTE	8AH				*	•			
				$\checkmark$			、(Pull-up付)			
			1	1	1	1	• • • •	1	1	1
	_									_

"RDE"を0にクリアすると、 $\overline{\text{RD}}$ 端子の $\overline{\text{RD}}$ ストローブは内部アドレスのアクセス時でも出力され(PSRAM用)、1にセットされたままだと、外部アドレスをアクセスしたときのみ $\overline{\text{RD}}$ ストローブは出力されます。

Read/Write


Read/Write可能 R/W Readのみ可能 Writeのみ可能

Read Modify Writeができません。(RES, SET, TSET, CHG, STCF, EX, ADD, ADC, SUB, SBC, INC, DEC, RLC, RRC, RL, RR, SLA, SRA, SLL, SRL, RLD, RRD, AND, OR, XOR命令の使用不可) 該当ポートのプルアップの制御の際にはRead Modify Write命令は使用できません。 RMW禁

\*R/W

# (2) 入出力ポート制御 (その1)

記号	名 称	アドレス	7	6	5	4	3	2	1	0
			P17C	P16C	P15C	P14C	P13C	P12C	P11C	P10C
DAGE	PORT1	04H		•	•	١	v	7/	•	•
P1CR	Control		0	0	0	0	0	0	0	0
		(RMW禁)				0 : IN	1 : OUT		)*	
			P27F	P26F	P25F	P24F	P23F	P22F	P21F	P20F
P2FC	PORT2	09H				\	$\sim$	$\langle \rangle \rangle$		
PZFC	Function		1	1	1	1		$\mathcal{L}_1$	1	1
		(RMW禁)				0 : PORT	1 : A23~A16			
					P55C	P54C	P53C	P52C		
P5CR	PORT5	10H			:		N			
l 'Sek	Control			<u>:</u>	0	0	0	0 <	A \	
		(RMW禁)			:	0 / IN	1√OUT			
			P57F	P56F	P55F	P54F	) P53F <	P52F		
	PORT5	11H			)	W		7		
P5FC	Function		0	0	0	0	0	0		
	Tunction		0 : PORT	0 : PORT	0 : PORT	0 : PORT		0 PORT	:	
		(RMW禁)	1 : CS2	1 : CS0	1 : R/W	<del>'' '</del>	1 : BUSRQ	1; HWR	<u> </u>	
			P67F	P66F	P65F	P64F	P63F//	P62F	P61F	P60F
P6FC	PORT6	15H				<u> </u>	W V	<u>/)                                    </u>		
' ' ' '	Function		0	0 <	(0)	<u> </u>	0	0	0	0
		(RMW禁)			0 : POR	T 1: DRA	Mコントロ-	- ル信号 <del>·</del>	,	,
		16H	P77C	. P76C	P75C	P74C	P73C	P72C	P71C	P70C
P7CR	PORT7				<u>//                                   </u>	١	<u> </u>			,
','	Control		0	0	0	: 0	0	0	0	<u> </u>
		(RMW禁)				0:HN	1 : OUT			
			P77F	) P76F	P75F _	. P74F	P73F	P72F	P71F	P70F
P7FC	PORT7	17H				<del>, ~ ~ ~</del>	<u>V</u>	-		
	Function		) 0	0	0 //	0	0	0	0	0
		(RMW禁)	//	PORT	1 : PG1-OL	-/	+	: PORT	1 : PG0-OL	:
			P87C	P86C	P85C	P84C	P83C	P82C	P81C	: P80C
P8CR	PORT8	1AH		_ / _			<u>v</u>	•	•	•
	Control	$\searrow$	0	0	. 0	0	0	0	0	0
		(RMW禁)		$\sim$	$\sim$	0 : IN	1 : OUT		:	
									P81F	: P80F
	PORT8	1BH			<u>:</u>	:	:	<u>:</u>	W	W
P8FC	Function		> (1		:				0	0
			(( \ \ / \	))	:	:	:	:	0 : PORT	0 : PORT
		(RMW禁)	74-		:	:			1 : SCOUT	
	DC2=2	4.511	P97C	P96C	P95C	P94C	P93C	P92C	P91C	P90C
P9CR	PORT9	1CH		· •	: .		V : 0	: .	: .	: .
	Control	/DD 4) 4 (**)	0	0	0	0	: 0	0	0	0
		(RMW禁)	50		: 5055	0 : IN	1 : OUT		: 504-	
		45	P97F		P95F		P93F		P91F	
D05-	PORT9	1DH	W		: W	:	W	:	W	:
P9FC	Function		0	:	0	:	0	:	0	
		(D. 0) - : ++ :	0 : PORT		0 : PORT		0 : PORT		0 : PORT	
		(RMW禁)	1 : TO7	:	1 : TO5	:	1 : TO3	:	1 : TO1	:



# (3) タイマ制御(その1)

記号	名 称	アドレス	7 : 6	5 4	3 2	1 0
			P7RUN P6RUN	T5RUN T4RUN	T3RUN T2RUN	T1RUN T0RUN
				R/	W	
T8RUN	8 bit Timer	20H	0 0	0 0	0 0	0 0
IOKUN	Control	2011		8 Bit Timer Run/	Stop CONTROL	>
				0 : Stop & C		
				1 : Run (Co	unt up)	
l	8 bit Timer				- \\ (\'\)	
TREG0	Register 0	22H		<u>v</u>	$\overline{}$	
	_	(RMW禁)			定	
TREG1	8 bit Timer	23H				
I INLO	Register 1	(RMW禁)		· · · · · · · · · · · · · · · · · · ·	<b>v</b>	
		(INIVIVOSE)	T01M1 T01M0	: PWM01 : PWM00	T1CLK1 T1CLK0	TOCLK1 TOCLKO
	8 bit Timer		1011011 : 1011010	( R/)		- TOCERT : TOCERO
T04	0,1		0 0	0 0/0		0 0
T01	Source	24H	00: 8 bit Timer	00:-	00 : TOOTRG	
MOD	CLK &		01 : 16 bit Timer	01:26-1 DVA/NA	01 : φT1	01 : φT1
	MODE		10: 8 bit PPG	10:2/-1 周期	10 : φΤ16	10 : φT4
		(RMW禁)	11: 8 bit PWM	11:28 – 1	11 : φT256	11 : φT16
			TFF3C1 TFF3C0	TFF3IE TFF3IS	TFF1C1 TFF1C0	TFF1IE TFF1IS
			W	R/W	((/\w))	R/W
T02	8 bit Timer	25H		0 0		0 0
FFCR	Flip-Flop Control		00 : Invert TFF3 01 : Set TFF3	1: TFF3 1: Timer3	00 : Invert TFF1 01 : Set TFF1	1: TFF1 1: Timer1 Invert による
	Control		10 : Clear TFF3	Invert による Enable 反転	10 : Clear TFF1	Invert による Enable 反転
		(RMW禁)	11 : Don't care	Ellable / / / /	11 : Don't care	Ellable / 人物
		26H				<u>:                                      </u>
TREG2	8 bit Timer			_ \\ v		
	Register 2	(RMW禁)		不	定	
	8 bit Timer	27H	$(\Omega)$		-	
TREG3	Register 3		$\sim (\lor/))$		V	
	Register 3	(RMW禁)		. (7/4) 不	_定	
			T23M1 T23M0	PWM21 PWM20	T3CLK1 T3CLK0	T2CLK1 T2CLK0
	8 bit Timer		~	R/		:
	2,3		0 0	0 0	0 0	0 0
T23	Source	28H	00: 8 bit Timer	00: -	00 : TO2TRG	00 : TI2
MOD	CLK &	>.<	01 : 16 bit Timer 10 : 8 bit PPG	01: 26 – 1PWM 10: 2 <sup>7</sup> – 1周期	01 : φT1 10 : φT16	01 : φT1 10 : φT4
	MODE		11: 8 bit PWM	11: 28 – 1	11 : φT <b>256</b>	11 : φT16
		(RMW禁)			,	, , , ,
					TR6DE TR4DE	TR2DE TR0DE
	Timer Reg.					
	Double				0 0	0 0
TRDC	Buffer	21H			0 : Doub	le Buffer
	Control		* \\		Disab	
	Reg.		ř		1: Doub	
			:	<u>:                                    </u>	Enab	ie

# タイマ制御 (その2)

記号	名 称	アドレス	7 : 6	5 4	3 2	1 . 0
TREG4	8 bit Timer Register 4	29H (RMW禁)			定	
TREG5	8 bit Timer Register 5	2AH (RMW禁)		w 	定 7/4	>
	8 bit Timer		T45M1 T45M0	PWM41 PWM40		T4CLK1 T4CLK0
T45 MOD	4,5 Source CLK & MODE	2BH (RMW禁)	0 : 0 00: 8 bit Timer 01: 16 bit Timer 10: 8 bit PPG 11: 8 bit PWM	0 0 0 00:- 01:26-1 PWM 10:27-1 周期 11:28-1	0 0 00: FO4TRG 01: \$\phi\$T1 10: \$\phi\$T16 11: \$\phi\$T256	0 0 00: TI4 入力 01: øT1 10: øT4 11: øT16
T46 FFCR	8 bit Timer Flip-Flop Control	2CH (RMW禁)	TFF7C1 TFF7C0  W  -  00 : Invert TFF7  01 : Set TFF7  10 : Clear TFF7  11 : Don't care	TFF7IE TFF7IS R/W 0 0 1: TFF7 1: Timer7 Invert による Enable 反転	TFF5C1 TFF5C0 W  - 00: Invert TFF5 01: Set TFF5 10: Clear TFF5 11: Don't care	TFF5IE TFF5IS R/W 0 0 1:TFF5 1:Timer5 Invert による Enable 反転
TREG6	8 bit Timer Register 6	2DH (RMW禁)	<	The state of the s	<del></del>	
TREG7	8 bit Timer Register 7	2EH (RMW禁)		—————————————————————————————————————	定	
T67 MOD	8 bit Timer 6,7 Source CLK & MODE	2FH (RMW禁)	T67M1 T67M0  0 0  00: 8 bit Timer 01: 16 bit Timer 10: 8 bit PPG 11: 8 bit PWM	PWM61 PWM60 R/ 0 0 00:- 01:-26-1PWM 10:-27-1周期 11:-28-1	T7CLK1 T7CLK0	0 0 00: TI6 01: φT1 10: φT4 11: φT16

### タイマ制御(その3)

記号	名 称	アドレス	7 6	5	4	3	2	1	0					
	16 bit			· · ·			^							
TREG8L	Timer	30H			٧	<b>/</b>								
	Register8L	(RMW禁)			不	<u></u> 定								
	16 bit				_	-	(( ))	>						
TREG8H	Timer	31H			٧	/								
	Register8H	(RMW禁)			不	定 (	7/^							
	16 bit					. ( ) [ \	$\langle \rangle \rangle$							
TREG9L	Timer	32H			v									
	Register9L	(RMW禁)			不_	定(	>							
	16 bit				_		<i>)</i>							
TREG9H		33H			V	$\overline{}$								
	Register9H	(RMW禁)			不	定	_	1( />						
	Capture					<u> </u>	<u> </u>							
CAP1L	Register1L	34H			$-(OZ^{\dagger}$									
					- \/ 东	)定 〈	> (C)	<del>/////////////////////////////////////</del>						
CARALL	Capture	2511					1	10//						
CAP1H	Register1H	35H			不		<del>2 \\</del>							
				-40		定(								
CAP2L	Capture	36H												
CAPZL	Register2L	3011		不定										
					71	Æ (V	<del>))                                   </del>							
CAP2H	Capture	37H	<	1( /)	F									
0, 1, 2, ,	Register2H	37		<u> </u>	〈本	定								
			CAP2T9 EQ9T9	CAP1IN		CAP12M0	CLE	T8CLK1	T8CLK0					
	16 bit		R/W	i)) w			R/W							
	Timer 8		0 0	1		0	. 0	0	0					
T8MOD	Source	38H	TFF9 INV TRG	:	Capture <sup>-</sup>	Timmina	:	Source	Clock					
	CLK &	&	0 : TRG Disable	0 : Soft-	00 : Disal			00 : TI8						
	MODE		1 : TRG Enable	Capture	01 : TI8	↑ TI9 ↑	1 :UC8	01 : φT1						
			$\sim (\vee/)$	1 : Don't	10: TI8	↑ TI8 ↓	Clear	10 : φT4						
		(RMW禁)		care	11:1661	↑ TFF1↓	Enable	11 : <i>φ</i> T16						
			TFF9C1 TFF9C0	CAP2T8	(AP1T8	EQ9T8	EQ8T8	TFF8C1	TFF8C0					
	16 bit				R/			V	<b>V</b>					
	Timer 8		- (=	0	0	0	0	<u>-</u>	-					
T8FFCR	Flip-Flop	39H	00 : Invert TFF9			rt Trigger		00 : Inver						
	Control	~//	01 : Set TFF9		0 : Trigge			01 : Set T	-					
		(RMW禁)	10 : Clear TFF9 11 : Don't care	~	1 : Trigge	rEnable		10 : Clear 11 : Don'						
			11. Doilteane			PG1T	PG0T	DBAEN	DB8EN					
	\ ((		R/W			PUII	; PG01 R/		DDOEIN					
			0	:	:	0	. 0	vv : 0	0					
T89CR	T8, T9	зан		:	:	PG1シフト	:	1: Dou						
TOSCIN	Control	) JAII	"0"	:	:	トリガ	: FUガ	Buf						
			固定 :			:	0:タイマ0,1	Ena						
				:	:	1:タイマ9	1:タイマ8	:						
			PRRUN	T9RUN	T8RUN									
			R/W	R/W	R/W									
	16 bit		0	0	0		:							
T16RUN	Timer	ЗВН	Prescaler & 16 Bit	: : Timer	:									
	Control		Run/Stop control											
			0 : Stop 8	& Clear			:							
l			1 : Run (0	Count Up)			:	:						

### タイマ制御 (その4)

記号	名 称	アドレス	7 : 6	5	4 3	2	1	0
	16 bit			-	_	$\wedge$	-	-
TREGAL	Timer	40H			W			
	RegisterAL	(RMW禁)			 不 定			
	16 bit	,				(( )	$\rightarrow$	
TREGAH		41H			W			
	RegisterAH				 不 定	7/^		
	16 bit	(111111778)				// ))		
TREGBL		42H			W			
	RegisterBL	(RMW禁)			不定			
	16 bit	(14141443)			TI AE	<b>Y</b>		
TREGBH		43H			w			
IIKEGBII	RegisterBH				不 定			
	Registerbii	(INIVIV <del>S.</del> )			N. E		4/ 🔿	
CAP3L	Capture	   44H						
CAPSL	Register3L	440			不定	$\sim$ (O)		
					不 定	7 / 5	<del>/////////////////////////////////////</del>	
САРЗН	Capture	4511					10//	
CAP3H	Register3H	45H			R	$\sim$		
					不 定	<u> </u>		
	Capture							
CAP4L	Register4L	46H			R	<del>}</del>		
	ļ <u> </u>			4	不 定 ((//	))		
	Capture				-			
CAP4H	Register4H	47H			R			
					不定			
			CAP4TB EQBTB	CAP3IN	CAP34M1 CAP34M0	CLE	T9CLK1	T9CLK0
	16 bit		R/W	<u>:// w</u>		R/W	<del> </del>	
	Timer 9		0 0	1	0 0	0	0	0
т9МОД	Source CLK	48H	TFFB INV TRG		Capture Timming		Source	Clock
'5.11.05	&		0 : TRG Disable	0 : Soft-	00 : Disable		00 : TIA	
	MODE		1 : TRG Enable	Capture		1:UC9	01 : φT1	
			$\sim (\vee/))$	1 : Don't	10:TIA ↑ TIA ↓	Clear Enable	10: φT4	
		(RMW禁)		care	11:TFF1↑ TFF1↓	Enable	11 : <sub>Ø</sub> T16	
			TFFBC1 TFFBC0	: CAP4TA	CAP3TA EQBTA	EQATA	TFFAC1	TFFAC0
l	16 bit		√/ W		R/W		w	'
l		]	7 - (-	0	0 0	0	-	
T9FFCR	Timer 9	49H	00 : Invert TFFB		TFFA Invert Trigger		00 : Inver	t TFFA
	Flip-Flop	$\langle \rangle$	01 : Set TFFB		0 : Trigger Disable		01 : Set T	
	Control	3/	10 : Clear TFFB		1 : Trigger Enable		10 : Clear	
		(RMW禁)	11 : Don't care				11 : Don'	t care
			341					

### (4) パターンジェネレータ

記号	名 称	アドレス	7	6	5	4	3	2	1	. 0
	PG0		PG03	PG02	PG01	PG00	SA03	SA02	SA01	SA00
PG0REG		4CH		V	V		:	R/	w	
	Register	(RMW禁)	0	0	0	0	:	不	定	
	PG1		PG13	PG12	PG11	PG10	SA13	SA12	SA11	SA10
PG1REG		4DH		V	V			R/	w	
	Register	(RMW禁)	0	0	0	0	_ ((	7/	定	
			PAT1	CCW1	PG1M	PG1TE	PAT0	:/ ccwo	PG0M	PG0TE
						R/	w			
	PG0, 1		0	0	0	0	(0)	0	0	0
PG01CR	Contorol	4EH	0: 8 bit	0: 正転	0: 4 bit	PG1トリガ	0: 8 bit	0: 正転	0: 4 bit	PG0トリガ
	Contorol		write	1: 反転	Step	入力ィネー	write	1: 反転	Step	入力イネー
			1: 4 bit		1: 8 bit	ブル 👌	1: 4 bit	_	1: 8 bit	ブル
			write		Step	1: イネーブ	write	$\sim$	Step	1: イネーブ
						1607		6		ル

### (5) ウォッチドッグタイマ

記号	名 称	アドレス	7	6	5	4	$\beta$ $2$	1	. 0
			WDTE	WDTP1	WDTP0	WARM	HALTM1 HALTM0	RESCR	DRVE
					1//	/R/\	W		
l	Watch		1	0	0		0 0	0	. 0
WD-	Dog	6EH		00; 216	/fc	Warming	Standby Mode	1: Reset 端	1: STOP
MOD	Timer		1: WDT	01: 218	Vfc	up Time	00: RUN Mode	子にWDT	モード中
	Mode		Enable	10: 220	/fc	0: 2 <sup>14</sup> /fc	01: STOP Mode	出力を	も,端子
				11: 222	/fc	1: 2 <sup>16</sup> /fc	10: IDLE Mode	内部接続	をドライ
				(())			11: Don't care		ブ。
	Watch				_	1627-			
	Dog	6FH	((//				l .		
WDCR	Timer Control			フナ	6	> -			
	Register	(RMW禁)			B1H: WDT D	isable Code	4EH: WDT Clear Code		


# (6) シリアルチャネル

_			1							
記号	名 称	アドレス	7	6	5	4	3	2	1	0
	Serial		RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0
COBILE		F011	TB7	тв6	TB5	TB4	ТВ3	TB2	TB1	ТВО
SC0BUF	Channel 0	50H			R (F	Receiving) /W	/ (Transmission	on)		
	Buffer				•		<del></del>			
			RB8	EVEN	PE	OERR	PERR	FERR	SCLK	IOC
			R	. R/	 W	R (Clea	red to 0 by re	eading)	: R/	 W
	Serial			0	0	0	0 (	77.0	0	0
SC0CR	Channel 0	51H	受信データ	Parity	1:	:	1: Error	// ))	0: SCLK0	1: SCLK0
	Control			: '	Parity	Overrun		Framing	( 1	端子入力
				1: Even	Enable	•			1: SCLKQ	
					:	:	(( )	7		
			TB8	CTSE	RXE	WU /	SIM1	SM0	SC1	SC0
	Serial		不定	. 0	. 0	0	0	0 <	0	0
SCO-	Channel 0	52H	送信データ			1:	00: I/O Interf		00: TO2 Trig	
MOD	Mode			•	:	1xxx 1.1 . / 4	01. HART 7	bit (	01: ボーレート	
				Enable	:	Fnahle	10: UART 8	bit	10: 内部クロッ	/ ク φ 1
				LITABLE		LNable	11: UART 9	bit	11: 外部クロッ	クSCLK0
			_		BR0CK1	BR0CK0	BR0S3	BR0S2	BR0S1	BR0S0
			R/W		7			w		
	Baud Rate		0	:	0	. 0	0		0	0
BR0CR	Control	53H			00: øT0			分割		
	Control		<b>"0"</b>		01: φT2	(16/fc)	((//	11		
			固定	_	10: <i>ϕ</i> T8			// <sup>0</sup> ·	~F	
				_ <	11: øT32		/// ~			
	Serial		RB7	RB6	RB5	RB4	RB3	RB2	RB1	RB0
SC1BIIE		54H	TB7	ТВ6	TB5	TB4	твз/	TB2	TB1	TB0
SC1BUF	Channel 1 Buffen	) 34FI			<u>)                                    </u>	Receiving) /W	(Transmission	on)		
	bullen					. 不	_定			
			RB8	EVEN	PE	OERR	PERR	FERR	SCLKS	IOC
			R	R/	W	R (Clea	red to 0 by re	eading)	R/	W
	Serial				0 ^	:: \\0	0	0	0	0
SC1CR	Channel 1	55H	受信データ	Parity	1:	7)	1: Error		0: SCLK1	1: SCLK1
	Control		ビット8	0: Odd	Parity	Overrun	Parity	Framing	(_ <b> </b>	端子入力
			) [	1: Even 🔷	Enable	))			1; SCLK (	
			//		1/10	<u> </u>			( 7_)	
			TB8	CTSE	RXE	WU	SM1	SM0	SC1	SC0
				11		R/\	W			
	Comini	\ \ \	不定	0	0	0	0	0	0	0
SC1-	Serial Channel 1	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\			: \	1:		Interface	00: TO2 T	
MOD	Channel 1	₹/56H	ピット8		•	Wake up		RT 7 bit	01: ボーレ	
	Mode			1	Enable		:	RT 8 bit	レータ	
					Enable	Enable	:	RT 9 bit	: 10: 内部ク	ロック ø 1
					:	:				, ロックSCLK1
_			(? ((		BR1CK1	BR1CK0	BR1S3	BR1S2	•	BR1S0
			R/W		:			W		
	Daud Data		20	:	0	0	0	0	0	0
BR1CR	Baud Rate	57H	,		00: φT0	(4/fc)			<del>·            </del> 值設定	
	Control		<b>"</b> 0"		01: <sub>φ</sub> T2	(16/fc)				
			固定		10: ¢T8	(64/fc)		0	~F	
					11: <sub>φ</sub> T32					
1									ODE1	ODE0
	Serial			:	:	:	:	:	. R/	W
ODE	Open	58H							0	0
""	Drain	3311			:	:		:	1:P83	1:P80
	Enable			:	:	:		:		オープンドレ
				<u>:                                    </u>	<u> </u>	<u>:                                    </u>	<u> </u>	<u> </u>	: イン	イン

#### (7) A/Dコンバータ制御

記号	名 称	アドレス	7	<del>.</del> 6	<u>.</u> 5	4	3	2	1	0
	A/D		EOCF	ADBF	RPT	SCAN		ADS		
ADMOD	Mode Reg	5EH		R	. R/	w		R/W		
1	wode keg	DEH	0	0	0	0		0		:
	Ţ		1: End	1: Busy	1: Repeat	1: Scan		1: Start		
			VREFON		SPEED1	SPEED0		ADCH2	ADCH1	ADCH0
ADMOD	A/D		R/W		. R/	W	. ((	7/^	R/W	
2	Mode Reg	5FH	1		0	0		<b>(</b> ) 0	0	0
	2		ラダー抵抗		スピー	ド選択	7//	入 入7	カチャネル選	· 星択
			sw							
*1)	AD Result		ADR01	: ADR00						
AD	Reg 0/4	60H								
REG04L	low		不	定	1	1 2/	<b>A</b> >	1 ^	( 1	1
AD	AD Result		ADR09	ADR08	ADR07	ADR06	ADR05	ADR04	ADR03	ADR02
REG04H	Reg 0/4	61H					$^{\prime\prime}$			
	high				_		)定 〈	<u> </u>		
*1)	AD Result		ADR11	ADR10					7}	
AD	Reg 1/5	62H				F	<u> </u>			
REG15L	low		不	_ 定	1 (	1	1 (		1	1
AD	AD Result		ADR19	ADR18	ADR17	ADR16	ADR15	ADR14	ADR13	ADR12
REG15H	Reg 1/5	63H				F				
	high				7()	不	定 ((//	$\mathcal{L}$		_
*1)	AD Result		ADR21	ADR20			1/6	/		
AD	Reg 2/6	64H			( \	/_F				
REG26L			不	定	1	1	1)	1	1	1
AD	AD Result		ADR29	ADR28	ADR27	ADR26	ADR25	ADR24	ADR23	ADR22
REG26H	Reg 2/6	65H			<i>)</i> )	F	2			
	high					不	定			
*1)	AD Result		ADR31	ADR30		7/				
AD	Reg 3/7	66H					<u> </u>			
REG37L	<u> </u>			定	1 _		1	1	1	1
AD	AD Result		ADR39	ADR38	ADR37	ADR36	ADR35	ADR34	ADR33	ADR32
REG37H	Reg 3/7	67H//		<u> </u>	-(0)	F				
ILU3/II	high			7	/ ///	)) 不	定			

\*1) A/D Result Reg Low へ格納されるデータは、変換結果の下位2ビットです。 このレジスタの下位6ビットを読み出すと、常に"1"となります。



### (8) 割り込み制御(その1)

名 称	アドレス	7	6	5	4	3	2	1	0
				•			IN.	ТО	
· ·	70H	IADC	IADM2	IADM1	IADM0	10C	10M2	10M1	10M0
		R/W		W		R/W		W	
0 & A/D	(RMW禁)	0	0	0	0	0	0	0	. 0
INTorrupt			IN	IT2			N( )N	<del>7</del> 1	
-	71H	I2C	I2M2	I2M1	12M0	I1C	11M2	I1M1	I1M0
		R/W		W		R/W ( (	7/^	W	
2/ 1	(RMW禁)	0	0	0	0	0	(/ ) 0	0	0
INITarriint			IN	IT4		>//	IN.	Т3	
•	72H	I4C	14M2	: I4M1	14M0	(3C	13M2	13M1	: I3M0
		R/W		W		R/W	)~	W	
4/3	(RMW禁)	0	0	0	0 (	Q	0	0	0
INTorrupt			IN	IT6	M		IN:	T5	
· ·	73H	16C	16M2	16M1	16M0	I5C	15M2	[5M1	15M0
		R/W		W	(O)	R/W		W	
0/5	(RMW禁)	0	0	0	0/	) 0 <	5 60	) 0	0
INITarriint			IN	IT8			NA.	17///	
•	74H	18C	18M2	18M1	18M0	I7C	17M2	<b>₩1</b>	17M0
		R/W		W.(		R/W		W	
10//	(RMW禁)	0	0	0	0	0	(0)	0	. 0
11.17			INTT1 (:	タイマリ			NTTO (2	タイマ0)	
	75H	IT1C	IT1M2		IT1M0	ITOC//	IT0M2	IT0M1	IT0M0
		R/W		$\overline{}$		R/W	<i>기</i>	W	•
Timer 1/0	(RMW禁)	0	0 <	(0)	0//	0	0	0	0
			INTT3 (:	タイマ3)			INTT2 (3	タイマ2)	
-	76H	IT3C	IT3M2	: IT3M1	IT3M0	IT2¢	IT2M2	IT2M1	IT2M0
		R/W		)) w		R/W		w	•
Timer 3/2	(RMW禁)	0	0	0		0	0	0	:
			INTT5 (:	タイマ5)			INTT4 (2	タイマ4)	
•	77H	IT5C	IT5M2	IT5M1	1T5M0	IT4C	IT4M2	IT4M1	: IT4M0
		R/W	>_	w _		R/W	:	W	
Timer 5/4	(RMW禁)	0 (//	)) 0	0	0	0	0	0	0
		1) (	/INTT7 (:	タイマカソフノ	^_		INTT6 (2	タイマ6)	•
-	78H	/IT7C	, IT7M2 <	: IT7M1	) T7M0	IT6C	IT6M2	IT6M1	: IT6M0
		//R/W		W		R/W	:	W	
Timer //6	(RMW禁)	9	0	- 0	0	0	0	0	. 0
11.17			INTTR9	(TREG9)			INTTR8	(TREG8)	•
INTerrupt	79H	IT9C	IT9M2	1T9M1	IT9M0	IT8C	IT8M2		IT8M0
l _	Q \/ 2011				•		•		
Enable	7,311	R/W	^	W		R/W	:	W	
Enable Timer 9/8	(RMW禁)		Ó	W : 0	0	R/W 0	0	VV :: 0	<u>:</u> 0
Timer 9/8	(RMW禁)	R/W 0	NTTRB	(TREGB)			0 INTTRA (	0 TREGA)	0
Timer 9/8 INTerrupt	7/	R/W 0 ITBC	- L I-	0 (TREGB) ITBM1	0 ITBM0	0 ITAC	INTTRA (	0 TREGA) ITAM1	0 ITAM0
Timer 9/8	(RMW禁) 7AH	R/W 0 ITBC R/W	INTTRB ITBM2	0 (TREGB) : ITBM1 W	ITBM0	0 ITAC R/W	INTTRA (	0 TREGA) ITAM1 W	i ITAM0
Timer 9/8 INTerrupt Enable	(RMW禁)	R/W 0 ITBC	INTTRB ITBM2	0 (TREGB) ITBM1		0 ITAC	INTTRA (	0 TREGA) ITAM1	:
Timer 9/8 INTerrupt Enable	(RMW禁) 7AH	R/W 0 ITBC R/W	INTTRB ITBM2	0 (TREGB) : ITBM1 W	ITBM0	0 ITAC R/W	INTTRA (	0 TREGA) ITAM1 W	: ITAM0
Timer 9/8 INTerrupt Enable Timer B/A	(RMW禁) 7AH (RMW禁)	R/W 0 ITBC R/W 0	INTTRB ITBM2	O (TREGB) ITBM1 W O	ITBM0	0 ITAC R/W 0	INTTRA (	0 TREGA) ITAM1 W	: ITAM0
Timer 9/8 INTerrupt Enable	(RMW禁) 7AH (RMW禁)	R/W 0 ITBC R/W 0 ITBC ITBC ITBC ITBC ITBC ITBC ITBC ITBC	INTTRB ITBM2 0 0	United States Test Test Test Test Test Test Test T	:: ITBM0 :: 0 能 (ライト)	0 ITAC R/W 0	INTTRA (	0 TREGA) ITAM1 W	: ITAM0
INTerrupt Enable Timer B/A	(RMW禁) 7AH (RMW禁) 2 IxxM 0 0	R/W 0 ITBC R/W 0 ITBC R/W 0 ITBC ITBC R/W 0 ITBC ITBC ITBC ITBC ITBC ITBC ITBC ITBC	INTTRB ITBM2 0 0 割りう	… 0 (TREGB) … ITBM1 W … 0 機 込み要求を、、	iTBM0  i 0  能 (ライト) 禁止します。	O ITAC R/W O U U U U U U U U U U U U U U U U U U	INTTRA (	0 TREGA) ITAM1 W	i ITAM0
INTerrupt Enable Timer B/A  IXXM2  0 0 0 0	(RMW禁) 7AH (RMW禁) 2   IxxM 0 0 0 1	R/W 0 ITBC R/W 0 ITBC ITBC ITBC ITBC ITBC ITBC ITBC ITBC	INTTRB ITBM2 0 8 9 9 9 9 9 9 9	Ⅲ 0 (TREGB) Ⅲ ITBM1 W Ⅲ 0 Ⅲ 数 ※ 数要要求求を、 ○ 込み要要求レベ	iTBM0  i 0  能 (ライト) 禁ルします。 *** *** ** ** ** ** ** ** ** ** ** **	ITAC R/W 0 Lutet	INTTRA (	0 TREGA) ITAM1 W	i ITAM0
INTerrupt Enable Timer B/A	(RMW禁) 7AH (RMW禁) 2 IxxM 0 0	R/W 0 ITBC R/W 0 ITBC R/W 0 ITBC ITBC R/W 0 ITBC ITBC ITBC ITBC ITBC ITBC ITBC ITBC	NTTRB ITBM2. 0 8割り 割り 割り 割り	… 0 (TREGB) … ITBM1 W 0 機	ITBM0  能 (ライト) 禁止を、"1"に ルルを、"2"に ルルを、"3"に	ITAC R/W 0  state	INTTRA (	0 TREGA) ITAM1 W	: ITAM0
INTerrupt Enable Timer B/A  IXXM2  0 0 0 0	(RMW禁) 7AH (RMW禁) 2   IxxM 0 0 1 1 1 0 0 0	R/W 0	NTTRB ITBM2. 0 8割り 割り 割り 割り	… 0 (TREGB) … ITBM1 W 0 機	ITBM0  能 (ライト) 禁止を、"1"に ルルを、"2"に ルルを、"3"に	ITAC R/W 0  state	INTTRA (	0 TREGA) ITAM1 W	i ITAM0
INTerrupt Enable Timer B/A  IXXM2  0 0 0 0	(RMW禁) 7AH (RMW禁) 2	R/W 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	NTTRB ITBM2 0 8割り 1 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8 8	<ul> <li>(TREGB)</li> <li>(TREGB)</li> <li>W</li> <li>0</li> <li>株をレレレン</li> <li>みみみみみみみみみみみみみみみみみみみみみみみみみみみみみみみみみみみみ</li></ul>	### ITBMO  #### (ライます"1"に  ##################################	0 ITAC R/W 0	INTTRA (	0 TREGA) ITAM1 W	i ITAM0
INTerrupt Enable Timer B/A  IxxM2  0 0 0 1 1 1 1	(RMW禁) 7AH (RMW禁) 2   IxxM 0 0 1 1 1 0 0 0	R/W 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	NTTRB ITBM2 0 8割りう 害割りう 害割りう 害割りう	… 0 (TREGB) … ITBM1 W 0 機	## (ライト) ## (ライト) ## (ラート) ## (ラート) ## (カート) #	0 ITAC R/W 0	INTTRA ( ITAM2  O  O	0 TREGA) ITAM1 W	i ITAM0
INTerrupt Enable Timer B/A  IXXM2  0 0 0 0	(RMW禁) 7AH (RMW禁) 2   IxxM 0   0   1   1   0   0   1   1   1   1	R/W 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	NTTRB ITBM2 0 8割りり 害割りり 害割りり 害割りり 割りり	<ul> <li>(TREGB)</li> <li>(TREGB)</li> <li>W</li> <li>0</li> <li>ボボボボボボボボボボボボボボボボボボボボボボボボボボボボボボボボボボボボ</li></ul>	## (ラ し、"1"に ***・*********************************	0 ITAC R/W 0 すすすすすすす もまままままま (ラーン・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	INTTRA ( ITAM2  O  O	0 TREGA) ITAM1 W	i ITAM0
	INTerrupt Enable 4/3 INTerrupt Enable 4/3 INTerrupt Enable 6/5 INTerrupt Enable 10/7 INTerrupt Enable 10/7 INTerrupt Enable Timer 1/0 INTerrupt Enable Timer 5/4 INTerrupt Enable Timer 5/4 INTerrupt Enable Timer 5/4 INTerrupt Enable Timer 7/6	INTerrupt Enable 0 & A/D (RMW禁)  INTerrupt Enable 2/1 (RMW禁)  INTerrupt Enable 4/3 (RMW禁)  INTerrupt Enable 6/5 (RMW禁)  INTerrupt Enable 10/7 (RMW禁)  INTerrupt Enable 10/7 (RMW禁)  INTerrupt Enable 10/7 (RMW禁)  INTerrupt Enable (RMW禁)	INTerrupt Enable	INTerrupt Enable   RW	INTerrupt Enable	INTERTUPE Enable 1	INTerrupt Enable 0 & A/D	INTERPUPT   TOH   IADC   IADM2   IADM1   IADM0   IOC   IOM2   IOM2   IOM2   IOM2   IOM2   IOM3   IOM3	INTERPRED   TOH   IADC   IADM2   IADM1   IADM0   IOC   IOM2   IOM1   IOM1   IOM2   IOM3   IOM3

割り込み制御(その2)

記号	名 称	アドレス	7	6	5	4	3	2	1	0
			-		TX0	•			RX0	
===	INTerrupt	7BH	ITX0C	ITX0M2	ITX0M1	ITX0M0	IRX0C	IRX0M2	IRX0M1	: IRX0M0
INTES0	Enable		R/W		W		R/W		W	
	Serial 0	(RMW禁)	0	0	0	0	0	0	0	0
	INITauruset			INT	TX1			INT	RX1	
INTES1	INTerrupt Enable	7CH	ITX1C	ITX1M2	ITX1M1	ITX1M0	IRX1C	IRX1M2	IRX1M1	IRX1M0
INTEST	Serial 1		R/W		W		R/W	7/^	W	
	Serial I	(RMW禁)	0	0	0	0	0	( ) )	0	0
	INTerrupt			INT			>\'		TC0	
INTETC	Enable	7DH	ITC1C	ITC1M2	ITC1M1	ITC1M0	ITC0C	ITC0M2	ITC0M1	ITC0M0
01	TC 0/1	(D. 1) 1 (**)	R/W		W		R/W	<u>)</u>	W	
	100/1	(RMW禁)	0	0	0	0 (	0	0	0	0
	INTerrupt			INT		N.			†¢2	
INTETC	Enable	7EH	ITC3C	ITC3M2	ITC3M1	ITC3M0	ITC2C	ITC2M2	ITC2M1	ITC2M0
23	TC2/3	(DNA)A/**	R/W		W	-(Q)	R/W		W	
	102/3	(RMW禁)	0	0	0	0/_	1) 0 <	¥	0	0
	ļ				,	NM12E	IWDTS		JOLE	NMIREE
	ļ					W	W	W	Ŭ∕w	W
	INTerrupt				50	0 "	0 (	0	0	0
	Input					NIM12		INTO入力	INT0	1: NMI
IIMC	Mode	7FH				INPUT				立ち上
	Contorol				7( /	0: ディセー	0: WDT	÷ ) )' '	0: エッジ	がり
				^		ブル	1: NMI2	<b>ジ</b> ブル	1: レベル	エッジ
	ļ	(RMW禁)				1: イネーグ		1: イネーブ	:	でも
	ļ	(1(10100 कर)					) )	: JV	<u>:</u>	動作
	DMA 0				<b>\</b>			<u>A0起動ベクタ</u>		·
DMA0V	request	5AH			DMA0V9	BV0AMD	DMA0V7	•	DMA0V5	DMA0V4
	Vector	(RMW禁)		(d)				<u>V</u>	<del> </del>	: 2
		(14141473)		$(\langle \ \rangle)$	0	0	: 0	0	0	: 0
	DMA 1				DD4441/0			<u>A1起動ベクタ</u>		: DB4A4)/4
DMA1V	request	5BH	-(0)	<u> </u>	DMA1V9	DMA1V8	•	•	DMA1V5	DMA1V4
	Vector	(RMW禁)	$\rightarrow \lor \checkmark$	<del>))</del>	00	7 0	v	<u>V</u> : 0	: 0	: 0
		(11111/1/1/1/1/1/1/1/1/1/1/1/1/1/1/1/1/	) [		9(//				<u> </u>	<u>: U                                   </u>
	DMA 2		$\mathcal{A}$	,	DMA2V9	DMA2V8		A2起動ベクタ ∷ DMA2V6		: DMA2V4
DMA2V	request	5CH	~		DIVIAZV9	DIVIAZVO		•	DIVIAZVS	: DIVIAZV4
	Vector	(RMW禁)		1	0	0	v	V : 0	. 0	: 0
		\ \ \	*		U			<u>: U</u> A3起動ベクタ		<u>: U</u>
	DMA 3	>′′			DMA3V9	DMA3V8		33起動へクタ : DMA3V6		: DMA3V4
DMA3V	request	<∕5DH	)	$\overline{}$	DIVIASVS	DIVIASV8	•	•	: DIVIA3V5	: DIVIA3V4
	Vector	(RMW禁)		4	0	0	v	V 0	0	. 0
	<del></del>	,,			: 0	<u>: U</u>	<u>: U</u>	<u>.</u> 0	<u>:                                      </u>	<u>: '</u>

ソフトマイクロDMA起動はSDMACR0/1/2/3 (6AH/6BH/6CH/6DH)のWRサイクルにて起動。(データは無効)

# (9) チップセレクト/ウェイトコントローラ(その1)

記号	名 称	アドレス	7	6	5	4	3	2	1	0
			B0E		B0OM1	B0OM0	BOBUS	B0W2	B0W1	B0W0
			w	_	V		w		. w	•
	Block 0		0	_	0	0	0	0	0	. 0
BOCS	CS/WAIT	90H	0: DIS	<u> </u>	00: ROM/		0: 16 BIT	000: 2W	•	: NWAIT
5005	control	5011	1: EN		01: PSRA		1: 8 BIT	001: 1W	. >	
	register				10: Don't			010: 1W	/	
		  (RMW禁)		:	11: Don't		1, ((	7/011: 0W		
		(1414145)()	B1E	<del>:</del>	B10M1	B1OM0	B1BUS	B1W2	B1W1	: : B1W0
			W	<del>: _</del>	V	•	W		. <u> </u>	: 51110
	Block 1		0	<del>:</del>	· 0	0		·> 0	: 0	: 0
B1CS	CS/WAIT	91H	0: DIS	<del>: _</del>	00: ROM/		0: 16 BIT	000: 2W	<u>.                                      </u>	:
5103	control	"	1: EN	:	01: PSRA		1: 8 BIT	000: 2W		
	register		בוע		10: DRAN	$\sim$	(1.00)	010: 1W		
		  (RMW禁)			11: Don't			010: 1W		
		(INIVIVV	B2E	B2M	B2OM1	B2OM0	B2BUS	B2W2	B2W1	. – : B2W0
			W	W	BZOIVIT V	· · · · · / / / / / / / / / / / / / / /	W <	DZWZ	W	BZVVO
	Block 2		1	: vv : 0	0 /	V	· VV	0		: 0
B2CS	CS/WAIT	92H	0: DIS	:0: 16M	00: ROM		0: 16 BIT	000: 2W	7 🗸 🗸	: 0 ): NWAIT
B2C3	control	<sup>92</sup> H	1: EN	:0: 161VI :1: エリア	00: RON		1: 8 BIT	000: 2W		
	register		II. EIN	設定	. ( ' \	\ \ \ \	1:0011	.~/ ) )		
		(DB 4) 4 (**)		<b></b>	10: Don't			010:/1W		
		(RMW禁)	D2E	<u>:</u>	11: Don't		Bable /	011: 0W		
			B3E	-	7 230	,		B3W2	B3W1	B3W0
	Block 3		W	- <	V		W		W	: .
Dacc	CS/WAIT	0211	0	-	0	(CDAN)	0 45 0	0	0	0
B3CS	control	93H	0: DIS	7	00: ROM/		0: 16 BIT	000: 2W		): NWAIT
	register		1: EN		01: PSRA		1: 8 BIT	001: 1W		
		(			10: DRAN			010: 1W		
		(RMW禁)		$(C \land$	11: Don't	Care	<u> </u>	011: 0W		
				( - )	<u> </u>	1/	BEXBUS	BEXBUS	BEXW1	BEXW0
	External		-		- ~		W		W	: .
	CS/WAIT		((/	<del>/                                    </del>	- \	71	0	0	0	<u>:</u> 0
BEXCS	control	8FH	<del>-</del> / ' <	! <i>))</i>		·	0: 16 BIT	000: 2W		: NWAIT
	register					5)	1: 8 BIT	001: 1W		
				7	1//			010: 1W		
		(RMW禁)						011: 0W		
	Memory		523	522	S21	S20	S19	: S18	S17	<u>S16</u>
	Start	Δ				R/	<u>W</u>	: .	: .	: .
MSAR0	Address	94H	1	<u>: 1</u>		<u> </u>	<u>; 1</u>	1 1	<u>; 1</u>	<u> </u>
	Reg. 0	1	)	$\wedge$			~A16			
	_			4		•	ドレス設定		·	
	Memory	( ))	V20	V19	V18	V17	V16	V15	V14~9	: V8
	Start		_ (				W .			
MAMR0		95H	(21	1)	1	1	: 1	1	1	1 1
	Mask						較有効			
	Reg. 0						較無効 ·			
	Memory		S23	S22	S21	S20	<u>S19</u>	<u>S18</u>	<u>\$17</u>	<u>S16</u>
	Start			•		R/	<u>W</u>		•	
MSAR1	Address	96H	1	1	1	1	1 1	1	1	1 1
	Reg. 1						~A16			
	ineg. i					スタートア	ドレス設定			
	_		1 1/24	V20	V19	V18	V17	V16	V15~9	V8
	Memory		V21	<u>: V20</u>			•	<u> </u>		
	Start		VZ1	: V20		R/	w		•	
MAMR1		97H		•		R/		. 1	1	. 1
MAMR1	Start	97H		•	•	1		1	1	1

### チップセレクト/ウェイトコントローラ (その2)

記号	名 称	アドレス	7	6	5	4	3	2	1	0
	Mamari		S23	S22	S21	S20	S19	S18	S17	S16
	Memory Start					R/	<b>/W</b>			
MSAR2	Address	98H	1	1	1	1	1	<u></u>	1	1
	Reg. 2						<b>~A16</b> ドレス 設定		>	
	Memory		V22	V21	V20	V19	V18	V17	V16	V15
	Start					R/	w_ ((	// \		
MAMR2	Address	99H	1	1	1	1			1	1
	Mask					0:比!	較有効			
	Reg. 2					1:比	較無効			
	Memory		<b>S23</b>	S22	S21	S20	519	/ S18	S17	S16
	Start					R/	/VV			
MSAR3	Address	9AH	1	1	1	1 <	1	1 <	1 1	1
	Reg. 3						~A16 ドレス 設定			
	Memory		V22	V21	V20	V19	// V18	<b>₽ ∨1</b> ₹	V16	V15
	Start			•	•	R	Ŵ	1	7(//	
MAMR3	Address	9BH	1	1	1 /	7( )	1	1	1	1
	Mask		-		7(	0:比!	較有効		-	
	Reg. 3					1:比!	較無効			

### (10) DRAMコントローラ (その1)

						<u> </u>					
記	号	名 称	アドレス	7	6	)) 5	4	3	2	1	0
				DMI1	RS12	RS11	R\$10	RW12	RW11	RW10	RC1
			R/W								
			0	0	0 ~	\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\	0	0	0	0	
		Refresh Control Reg.		ダミー(//	())フレッ	シュサイクル	<b>挿入間隔</b>	リフレ	ッシュサイ	クル幅	リフレッシュ
			9 <b>ć</b> H	サイクル	// 000:	31ステート	7_	000: 2	2ステート		サイクル
				0: 禁止	001:<	<b>62</b> ステート	))	001:	3ステート		0: 挿入
DREF	LK I			1: 実行	010:	78ステート		010: 4	4ステート		しない
					011	97ステート		011:	5ステート		1: 挿入
					100:	109ステート		100:	6ステート		する
					101:	124ステート		101:	<b>7</b> ステート		
					<b>∕</b> }10:	154ステート		110: 8	8ステート		
					⟨√111:	<b>195</b> ステート		111: 9	<b>9</b> ステート		
		MEM ory Access Control Reg.	9DH	SRFC1	MACS1	BRM1	MACM1	MUXE1	MUXW11	MUXW10	MAC1
				∕>w ((				R/W			
						0	0	0	0	0	0
				セルフリフ	メモリ	DRAM端子	0:ノーマル	アドレスマル	マルチプレク	スアドレス長	メモリアクセ
DMEMCR1	CR1			レッシュ	アクセス方式	バス解放	アクセス	チプレクス	00:	8 bit	ス制御
				0: 実行	0:	0:バス解放	1: スロー	0:	01:	9 bit	0:
				1: 解除	2 <mark>CAS</mark> 方式	する	アクセス	: ディセーブル	10:	10 bit	ディセーブル
					1:	1:バス解放		1:	11:	11 bit	1:
			(RMW禁)		2WE方式	しない		イネーブル			イネーブル

### DRAMコントローラ (その2)

記号	名 称	アドレス	7	6	5	4	3	2	1	0	
	Refresh Control Reg.	9EH	DMI3	RS32	RS31	RS30	RW32	RW31	RW30	RC3	
			R/W								
			0	0	0	0	0	((0)	0	0	
			ダミー	リフレッ	シュサイクル	/挿入間隔	リフ	レッシュサイ	クル幅	リフレッシュ	
			サイクル	000:	31ステート		000:	2ステート		サイクル	
DREFCR3			0: 禁止	001:	62ステート		001:	3ステート		0: 挿入	
DREFCRS			1: 実行	010:	<b>78</b> ステート		010:	4ステート		しない	
				011:	<b>97</b> ステート		011:	5ステート		1: 挿入	
				100:	10 <b>9</b> ステート		100:-	6ステート		する	
				101:	<b>124</b> ステート	M	101:	<b>7</b> ステート	1		
				110:	<b>154</b> ステート		110:	8ステート			
				111:	<b>195</b> ステート	(O)	111:	9ステート			
	MEM ory Access Control Reg.	9FH	SRFC3	MACS3	BRM3	МАСМЗ	MUXE3	∯MUXW31	MUXW30	MAC3	
			W		(		R/W		<del>4</del> 0//		
			1	0	0	(0)	0	0	0	0	
			セルフリフ	メモリ	DRAM端子	0:メーマル	アドレスマル	マルチプレク	フスアドレス長	メモリアクセ	
DMEMCR3			レッシュ	アクセス方式	バス解放	アクセス	チプレクス	\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \	8 bit	ス制御	
			0: 実行	0:	0:バス解放	1: スロー	0: ((//	01:	9 bit	0:	
			1: 解除	2CAS方式	する	アクセス	ディセーブル	10:	10 bit	ディセーブル	
				1:	1:バス解放		1:	11:	11 bit	1:	
		(RMW禁)		2WE方式	しない		イネーブル	:		イネーブル	

#### (11) D/Aコンバータ制御

記号	名 称	アドレス	7 7 6	5 4	3	2	1	0		
DADRV			\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\		-	:	DA1DR	DA0DR		
	D/A		) \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ R/W							
	Drive	4FH					(	)		
	Register						0: 0V出力			
							1: レジスタ	值変換出力		
	D/A	$\searrow$		_						
DARECO		(A)		W						
DAREG0	Conversion	4AH	$\mathcal{A}$	不定	Ē					
	Reg.0	(RMW禁)	Register writeでDA変換開始し、DAOUT0へ出力							
	DIA		$\wedge$	_						
DARES4	D/A	4011		W						
DAREG1	Conversion	2 4BH		不定	È					
	Reg.1	(RMW禁)		Register writeでDA変換開	始し、DA	OUT1へ出力	)			

#### 6. ポート部等価回路図

● 回路図の見方


基本的に、標準CMOSロジックIC「74HC××」シリーズと同じゲート記号を使って書かれています。

信号名の中で、特殊なものについては、下記に示します。


STOP: この信号は、ホールトモード設定レジスタを「STOP」モード (WDMOD<HALTM1, 0>=0,1)にして、CPUが「HALT」命令を実行したときアクティブ "1"になります。 ただし、ドライブイネーブル ビットWDMOD<DRVE> が "1"にセットされているときは、STOPは "0" のままです。

入力保護抵抗は、数十Ω~数百Ω程度です。


■ D0~D7, P1 (D8~15)




■ P2 (A16~A23), A0~15, RD, WR, P56, P57, P6




■ P52~55, P7, P80~82, P9, PA1, PA2, PA3, PA5, PA6, PA7, PB0~B7, PD, PE




■ PC (AN0~7)




■ P83~P87




#### ■ PA0 (TXD0), PA4 (TXD1)




#### ■ NMI




#### **■** WDTOUT




### ■ CLK



#### **■** EA, AM8/16



#### RESET



] VREFL

#### 7. 使用上の注意,制限事項

- (1) 特別な表記,言葉の説明
  - ① 内蔵I/Oレジスタの説明: レジスタシンボル<ビットシンボル> 例) T8RUN < T0RUN > … レジスタT8RUNのビットT0RUN
  - ② リードモディファイライト命令

CPUが、あるメモリに対してデータをリードした後に、そのデータを操作し同じメモリ番地に データをライトする命令。

例1) SET 3, (T8RUN) … T8RUNレジスタのビット3をセットする。

例2) INC 1,(100H) … 100H番地のデータを+1する。

● TLCS-900におけるリードモディファイライト命令

交換命令

EX (mem), R

算術演算

ADD (mem), R/# ADC (mem), R/#

SUB (mem), R/# SBC (mem), R/#

INC #3, (mem) DEC #3, (mem)

論理演算

AND (mem), R/# OR (mem), R/#

XOR (mem), R/#

ビット操作

STCF #3/A, (mem) RES #3, (mem)

SET #3, (mem) CHG #3, (mem)

TEST #3, (mem)

ローテート、シフト/

RLC (mem) RRC (mem)

RL (mem) RR (mem)

SLA (mem) SRA (mem)

SLL (mem) SRL (mem)

RLD (mem) RRD (mem)

③ **1**ステート

発振周波数を2分周した1周期を1ステートと呼びます。

例)発振周波数25 MHzの場合

 $2/25 \, \text{MHz} = 80 \, \text{ns} = 1$ ステートとなります。

#### (2) 使用上の注意,制限事項

① **EA**端子, AM8/16端子

本端子は、VccまたはGND端子に接続し動作中にレベル変更のないようにしてください。

② ウォーミングアップカウンタ

外部発振器を用いるシステムで**STOP**モードの解除を割り込みなどで行う際には、ウォーミングアップカウンタが動作するためシステムクロックが出力されるまでウォーミングアップ時間を要します。

③ プログラマブル プルアップ/ダウン抵抗

このプルアップ/ダウン抵抗は、ポートを入力ポートとして使用するときのみプログラマブルに付加/付加なしを選択できます。出力ポートとして使用するときは、プログラマブルに選択することはできません。付加/付加なしの選択は該当ポートのデータレジスタ (例:P5レジスタ)で制御しますが、その際にはリードモディファイライト命令は使用できませんので転送命令を使用してください。

④ ウォッチドッグタイマ

リセット後、ウォッチドッグタイマは、動作イネーブル状態となっているためウォッチドッグタイマを使用しない場合は、動作禁止に設定してください。

⑤ ウォッチドッグタイマ

バス解放機能使用した場合、バス解放中もウォッチドッグタイマなどのI/Oブロックは動作していますので注意が必要です。

⑥ CPU (マイクロDMA)

**CPU**内にある転送元レジスタ (**DMASn**) などのコントロールレジスタへのデータ書き込み, 読み出しは、"**LDC cr**, **r**", "**LDC r**, **cr**"のみでしか行えません。

- ⑦ 本製品はミニマムモードをサポートしていませんので"MIN"命令は使用しないでください。
- ⑧ 「POP SR」命令

「POP SR」命令の実行は、DI状態で行ってください。

⑨ 割り込み要求によるホールト状態からの解除

通常は、割り込みによってホールト状態を解除することができますが、ホールトモードがIDLE、STOPモードに設定されている状態で、CPUがホールトモードに移行しようとしている期間 (X1約3クロックの間) に、ホールトモードを解除可能な割り込み ( $\overline{\text{NMI}}$ ,  $\overline{\text{NMI2}}$ , INT0) が入力されても、ホールトが解除できない場合があります (割り込み要求は内部に保留されます)。

ホールトモードへ完全に移行された後に、再度割り込みが発生すれば、問題なくホールトモードを解除できますが、割り込み処理は内部に保留された割り込みと現在の割り込みを比較し、その優先順位に従って順次処理されます。