

TOSHIBA

東芝 オリジナル CMOS 8ビット マイクロコントローラ

TLCS-870/C シリーズ

TMP86FM25FG

Not Recommended
for New Design

株式会社 **東芝** セミコンダクター社

- 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることのないように、購入者側の責任において、機器の安全設計を行うことをお願いします。
なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」などをご確認ください。021023_A
- 本資料に掲載されている製品は、一般的電子機器（コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など）に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器（原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置など）にこれらの製品を使用すること（以下“特定用途”という）は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。021023_B

● 本資料に掲載されている製品を、国内外の法令、規則及び命令により製造、使用、販売を禁止されている応用製品に使用することはできません。060106_Q

● 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。021023_C

● 本資料に掲載されている製品のうち外国為替および外国貿易法により、輸出または海外への提供が規制されているものがあります。021023_F

● 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。021023_D

● マイコン製品の信頼性予測については、「品質保証と信頼性 / 取り扱い上のご注意とお願い」の 1.3 項に記載されておりますのでかならずお読みください。030519_S

改訂履歴

日付	版	改訂理由
2008/3/6	1	First Release
2008/8/29	2	内容改訂

Not Recommended
for New Design

UART ノイズ除去時間設定における注意事項

本製品に搭載されている UART を使用する場合、転送クロック選択 (BRG) により、ノイズ除去時間設定 (RXDNC 設定) には以下の制約があります。"○"の箇所にて使用し、"ー"の箇所は設定しないでください。

なお、転送クロックとしてタイマカウンタ割り込みを使用する場合、転送クロックはタイマカウンタソースクロック [Hz] \div TTREG 設定値で計算されます。

BRG 設定	転送クロック [Hz]	RXDNC 設定			
		00 (ノイズ除去なし)	01 (31/fc[s] 未満の パルス除去)	10 (63/fc[s] 未満の パルス除去)	11 (127/fc[s] 未満の パルス除去)
000	fc/13	○	○	○	ー
110 (タイマカウンタ割り込みでの転送クロックが右記となる場合)	fc/8	○	ー	ー	ー
	fc/16	○	○	ー	ー
	fc/32	○	○	○	ー
上記以外		○	○	○	○

Not Recommended for New Designs

お知らせ

本マイコン製品の「はんだ無鉛化」に伴うデータシート変更は、変更内容のみを、旧データシートの先頭に付加した形での御提供をさせていただいております。御理解を頂けます様、よろしくお願い申し上げます。

下記に修正項目と内容の説明を明記いたします。

製品に応じて対象となる修正項目が異なりますので、御注意ください。

修正項目 1. 製品名称

例) TMPxxxxxxF TMPxxxxxxFG 等

本文中には、旧名称のまま記述されておりますが、
表紙及び付加ページ(ローマ数字の本文前のページを示す)
内記述の名称が正式な名称となります。

修正項目 2. パッケージ名称及び寸法

例) LQFP100-P-1414-0.50C LQFP100-P-1414-0.50F

本文中には、旧名称・旧寸法図のまま記述されておりますが、
付加ページの名称と寸法図が正式な名称及び寸法図となります。

修正項目 3. はんだ濡れ性の注意事項の追記

はんだ無鉛化に伴い、はんだ濡れ性に注意事項が追記されています。

修正項目 4. 「当社半導体製品取り扱い上のお願い」

旧製品には旧製品当時の文言が記述されている場合がありますが、
付加ページ内で最新の内容に更新しております。

修正項目 5. データシートの発行日付

付加ページ内のデータシート右下に記述されている発行日付が
本データシートの発行日付となります。

修正対象項目 1. 製品名称

修正対象項目 2. パッケージ名称及び寸法

本文中製品名称 (旧名称)	本文中パッケージ名称 (旧名称)	正式名称 (新名称)	正式パッケージ名称 (新名称)	OTP 製品名
TMP86FM25F	P-QFP100-1420-0.65A	TMP86FM25FG	QFP100-P-1420-0.65Q	-

*: 正式パッケージでの実際の寸法図は別紙の「パッケージ外形寸法図」を参照してください。

修正項目 3. はんだ濡れ性の注意事項の追記

本製品では、はんだの濡れ性について以下の注意事項が追加されます。

鉛フリー品 (G 付製品) へのはんだ濡れ性についての注意事項

試験項目	試験条件	備考
はんだ付け性	230°C 5 秒間 1 回 R タイプフラックス使用 (鉛はんだ使用時)	フォーミングまでの半田付着率 95%を良品とする
	245°C 5 秒間 1 回 R タイプフラックス使用 (鉛フリーはんだ使用時)	

修正項目 4. 「当社半導体製品取り扱い上のお願い」

本製品では以下に示す、最新の「当社半導体製品取り扱い上のお願い」が適用されます。

当社半導体製品取り扱い上のお願い

20070701-JA

- 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることのないように、購入者側の責任において、機器の安全設計を行うことをお願いいたします。なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」などでご確認ください。
- 本資料に掲載されている製品は、一般的電子機器（コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など）に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器（原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置など）にこれらの製品を使用すること（以下“特定用途”という）は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。
- 本資料に掲載されている製品を、国内外の法令、規則及び命令により製造、使用、販売を禁止されている応用製品に使用することはできません。
- 本資料に掲載してある技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社及び第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 本資料に掲載されている製品の RoHS 適合性など、詳細につきましては製品個別に必ず弊社営業窓口までお問合せください。本資料に掲載されている製品のご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令などの法令を十分調査の上、かかる法令に適合するようご使用ください。お客様が適用される法令を遵守しないことにより生じた損害に関して、当社は一切の責任を負いかねます。
- 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。

修正項目 5. データシートの発行日付


本製品の発行日は、付加ページ右下にも記入の「2008-03-06」です。

(別紙)

パッケージ外形寸法図

QFP100-P-1420-0.65Q

単位: mm



TMP86CM25F/CS25F/PS25F/C925XB と TMP86CM25AF/FM25 との違い

相違点

	TMP86CM25F/ TMP86CS25F	TMP86PS25F	TMP86C925XB (エミュレーション チップ)	TMP86FM25F	TMP86CM25AF
ROM	32 K (マスク ROM) 60 K (マスク ROM)	60 K (OTP)	-	32 K (フラッシュ)	32 K (マスク ROM)
RAM	2 K		-	2 K	
I/O	42 端子		42 端子 (MCU 部)	42 端子	
外部割り込み	5 本			5 本	
AD コンバータ	8 ビット AD コンバータ × 8 ch			8 ビット AD コンバータ × 8 ch 注 3)	
タイマカウンタ	18 ビットタイマ × 1 ch 8 ビットタイマ × 4 ch		-	18 ビットタイマ × 1 ch 8 ビットタイマ × 4 ch	
シリアル インタフェース	8 ビット SIO × 2 ch UART × 1 ch		-	8 ビット SIO × 2 ch UART × 1 ch	
LCD	60 seg × 16 com			60 seg × 16 com 注 4)	
キーオン ウェイクアップ	4 ch			4 ch	
動作電圧 (MCU モード)	1.8~5.5 V @ 4.2 MHz 2.7~5.5 V @ 8 MHz 4.5~5.5 V @ 16 MHz	-	1.8~5.25 V @ 4.2 MHz 2.7~5.25 V @ 8 MHz 4.5~5.25 V @ 16 MHz	1.8~3.6 V @ 4.2 MHz (外部クロック時) 1.8~3.6 V @ 8 MHz (自己発振時) 2.7~3.6 V @ 16 MHz	
動作温度 (MCU モード)	-40~85°C		0~60°C	-40~85°C	
フラッシュ 書き込み条件	-	-	-	2.7~3.6 V @ 16 MHz 25°C ± 5°C	-
パッケージ	P-QFP100-1420-0.65A		FBGA272	P-QFP100-1420-0.65A	
CPU ウェイト 注 1)	なし			あり 注 2)	

注 1) フラッシュメモリの電源安定化のため、下記の時間 CPU ウェイトがかかります (CPU が停止します)。なお、リセット解除時以外の CPU ウェイトの時は周辺機能は動作しますので、ウェイト中に割り込みが発生すると割り込みラッチがセットされ、IMF = "1" に設定されている場合はウェイト後に割り込み処理を開始することがありますので注意が必要です。詳細については TMP86FM25F の技術資料 1.1 「フラッシュメモリ」を参照してください。

状態	ウェイト時間	ウェイト時の動作	
		CPU	周辺機能
リセット解除時	2 ¹⁰ /fc [s]	停止	停止
STOP モードから NORMAL モードへ復帰時 (EEPCR<MNPWDW> = "1" 設定時)	2 ¹⁰ /fc [s]	停止	動作
STOP モードから SLOW モードへ復帰時 (EEPCR<MNPWDW> = "1" 設定時)	2 ³ /fs [s]	停止	動作
IDLE0/1/2 モードから NORMAL モードへ復帰時 (EEPCR<ATPWDW> = "0" 設定時)	2 ¹⁰ /fc [s]	停止	動作
SLEEP0/1/2 モードから SLOW モードへ復帰時 (EEPCR<ATPWDW> = "0" 設定時)	2 ³ /fs [s]	停止	動作

注 2) TMP86CM25AF にはフラッシュメモリは内蔵されていませんが、フラッシュ品 (TMP86FM25F) との互換性を保つため CPU ウェイト機能が動作します。


注 3) TMP86FM25F/CM25AF の AD 変換時間は、TMP86CM25F/CS25F/PS25F/C925XB の AD 変換時間と異なります。詳細については、2.12 「8 ビット AD コンバータ」を参照してください。

注 4) TMP86FM25F/CM25AF の LCD 基準電源端子電圧範囲は、TMP86CM25F/CS25F/PS25F/C925XB の電圧範囲と異なります。詳細については、「電気的特性」を参照してください。

CMOS 8 ビットマイクロコントローラ TMP86FM25F

TMP86FM25 は 32 K バイトのフラッシュメモリを内蔵した MCU で、マスク ROM 品の “A” バージョン TMP86CM25A とピンコンパチブルです。内蔵のフラッシュメモリにプログラムを書き込むことにより、TMP86CM25A と同一の動作を行います。また、TMP86FM25 は内蔵フラッシュメモリへの書き込みを行うための Boot ROM を 2 K バイト内蔵しています。

製品形名	フラッシュメモリ	Boot ROM	RAM	パッケージ
TMP86FM25F	32 K バイト	2 K バイト	2 K バイト	P-QFP100-1420-0.65A




030519TBP1

- マイコン製品の信頼性予測については、「品質保証と信頼性 / 取り扱い上のご注意とお願い」の 1.3 項に記載されておりますので必ずお読みください。
- 当社は品質、信頼性の向上に努めておりますが、一般に半導体製品は誤作動したり故障することがあります。当社半導体製品をご使用いただく場合は、半導体製品の誤作動や故障により、生命・身体・財産が侵害されることのないように、購入者側の責任において、機器の安全設計を行うことをお願いします。
なお、設計に際しては、最新の製品仕様をご確認の上、製品保証範囲内でご使用いただくと共に、考慮されるべき注意事項や条件について「東芝半導体製品の取り扱い上のご注意とお願い」、「半導体信頼性ハンドブック」などをご確認ください。
- 本資料に掲載されている製品は、一般的電子機器（コンピュータ、パーソナル機器、事務機器、計測機器、産業用ロボット、家電機器など）に使用されることを意図しています。特別に高い品質・信頼性が要求され、その故障や誤作動が直接人命を脅かしたり人体に危害を及ぼす恐れのある機器（原子力制御機器、航空宇宙機器、輸送機器、交通信号機器、燃焼制御、医療機器、各種安全装置など）にこれらの製品を使用すること（以下“特定用途”という）は意図もされていませんし、また保証もされていません。本資料に掲載されている製品を当該特定用途に使用することは、お客様の責任でなされることとなります。
- 本資料に掲載されている製品は、外国為替および外国貿易法により、輸出または海外への提供が規制されているものです。
- 本資料に掲載されている技術情報は、製品の代表的動作・応用を説明するためのもので、その使用に際して当社および第三者の知的財産権その他の権利に対する保証または実施権の許諾を行うものではありません。
- 本資料に掲載されている製品を、国内外の法令、規則および命令により製造、販売を禁止されている応用製品に使用することはできません。
- 本資料の掲載内容は、技術の進歩などにより予告なしに変更されることがあります。

ピン配置図(上面図)

P-QFP100-1420-0.65A




注 1) マスクROM 品 (TMP86CM25AF/CM25F/CS25F), OTP 品 (TMP86PS25F), エミュレーションチップ (TPM86C925XB) の P15 端子には、Boot の機能はありません。

注 2) MUL6~MUL0 に割り付けられたポートは、マルチファンクションレジスタ (MULSEL) によって端子割り付けを切り替えることができます。それぞれに割り付けられた機能は以下を参照してください。

端子名	機能	端子割り付け
MUL0	DVO	P30 または P71
MUL1	PWM3, PDO3, TC3	P31 または P72
MUL2	PPG4, PWM4, PDO4, TC4	P32 または P73
MUL3	PPG6, PWM6, PDO6, TC6	P33 または P74
MUL4	INT1	P12 または P34
MUL5	INT2	P13 または P35
MUL6	INT3	P14 または P36

ブロック図



Not for NE

端子機能

TMP86FM25 には MCU モードとシリアル PROM モードがあります。

(1) MCU モード

MCU モードは、TMP86CM25A と同じです (TEST 端子は “L” に固定してください)。

(2) シリアル PROM モード

シリアル PROM モードでは、内蔵 Boot ROM により内蔵フラッシュメモリへのプログラミングが可能です。シリアル PROM モードでは、TXD (P16), RXD (P15) 端子がシリアルインタフェース端子となります。そのため、実装後にオンボードでプログラミングを行う場合は、これらの端子はシリアル PROM モード用通信端子として開放されるようにしてください。

Not Recommended
for New Design

1.1 フラッシュメモリ

1.1.1 概要

TMP86FM25 は、32768 バイト (アドレス 8000H~FFFFH) のフラッシュメモリを内蔵しています。フラッシュメモリは、フラッシュメモリ制御レジスタ (EEPCCR) とフラッシュメモリステータスレジスタ (EEPSR) で制御されます。

フラッシュメモリへの書き込みを行うには、シリアル PROM モードを起動します。詳細については 2.1 「シリアル PROM モード」を参照してください。

TMP86FM25 のフラッシュメモリには、以下のような特長があります。

- フラッシュメモリは、1 ページが 64 バイトのページ単位で構成されており、フラッシュメモリ全体で 512 ページあります。
- TMP86FM25 は 64 バイトのテンポラリデータバッファを内蔵しており、フラッシュメモリへの書き込みデータは、一度このテンポラリデータバッファにスタックされた後、64 バイトが一括してフラッシュメモリに書き込まれます。このとき自動的にページ単位でイレース処理も行われますので、事前に個別でイレース処理を行う必要はありません。
- フラッシュメモリの制御回路は専用の発振器を内蔵しており、書き込み時間はシステムのクロック周波数に依存しません。またフラッシュメモリ制御回路は、フラッシュメモリの書き込み量をセル単位で制御していますので書き込み時間は可変となります (標準条件で、1 ページ当たり 4 [ms])。
- フラッシュメモリ制御回路 (レギュレータ、昇圧回路など) の電源制御を行うことによって、フラッシュメモリを使用しないとき (RAM 上でのプログラム実行時など) は低消費電力を実現することができます。

1.1.2 フラッシュメモリ領域のアクセス条件

フラッシュメモリ領域は、動作モードによってアクセス条件が変わります。各動作モードにおけるアクセス条件を以下に示します。

表1.1.1 フラッシュメモリ領域アクセス条件

	領域	動作モード	
		MCU モード (注 1)	シリアル PROM モード (注 2)
フラッシュメモリ	8000H~FFFFH	リード/フェッチのみ	ライト/リード/フェッチ可能

注 1) MCU モードとは、NORMAL1/2 と SLOW1/2 モードを意味します。

注 2) シリアル PROM モードとは、フラッシュメモリへのプログラミングを行うモードを意味します。詳細は 2.1 「シリアル PROM モード」を参照してください。

注 3) フェッチとは、命令実行を行うために CPU がメモリのデータを読み込む動作を意味します。

1.1.3 製品シリーズ間での相違点

TMP86FM25 (フラッシュメモリ製品) は、TMP86CM25A (マスク ROM 品の“A”バージョン)、TMP86C925XB (エミュレーションチップ)、TMP86CM25/CS25 (マスク ROM 品) および TMP86PS25 (OTP 品)の仕様と、以下のような相違点があります。制御レジスタについては、1.2.2.「制御」を参照してください。

		フラッシュメモリ製品 (TMP86FM25)	マスク ROM 製品 “A”バージョン (TMP86CM25A)	既存品 TMP86C925XB (エミュレーションチップ) TMP86CM25/CS25F (マスク ROM) TMP86PS25 (OTP)
EEPROM レジスタ<EEPMD, EEPRS, MNPWDW>の書き替え		プログラム実行領域が RAM または Boot ROM 領域のときのみ書き替え可能。	EEPMD, EEPRS ともに機能しません。	エミュレーションチップ、MASK (“A”バージョンを除く)/OTP 製品には、EEPROM、EEPROM レジスタがないため、フラッシュメモリ機能は実行されません。
フラッシュメモリの書き込み時間		Typ. 4 ms (システムクロックとは無関係)	(ROM 領域への書き込みは行われません)	そのため、フラッシュメモリの含まれるプログラムはエミュレーションチップで動作確認できません。また、マスク ROM 品、エミュレーションチップでフラッシュメモリの含まれるプログラムを実行した場合、フラッシュメモリ製品とは異なった動作をします。
EEPROM<BFBUSY> = “1” のとき、8000H~FFFFH 領域に対してリード命令/フェッチを実行		EEPROM<BFBUSY> = “1” の場合、ROM データに関係なく常に“FFH”が読み出されます。“FFH”をフェッチするとソフトウェア割り込みが発生します。	常に ROM データを読み取ります。	
EEPROM<EEPMD> = “0011”, EEPROM<EWUPEN> = “1”, EEPROM<BFBUSY> = “0” のとき、8000H~FFFFH 領域に対してライト命令を実行	MCU モード	EEPROM<BFBUSY>は“0”のまま変化しません(書き込みはできません)。		
	シリアル PROM モード	EEPROM<BFBUSY>は“1”にセットされます(書き込みが可能です)。	-	
フラッシュメモリのための CPU WAIT (フラッシュメモリ制御回路のウォームアップ時間)		リセット、STOP モード (EEPROM<MNPWDW> = “1”), IDLE/SLEEP モード (EEPROM<ATPWDW> = “0”) 解除時にウォームアップが行われます。フラッシュメモリレジスタを使用していない場合も、リセット時にウォームアップが行われます。		フラッシュメモリレジスタの使用にかかわらず、ウォームアップは行われません。
Boot ROM		3800H~3FFFH に 2K バイト内蔵しています。	Boot ROM は内蔵していません。 3800H~3FFFH をリード/フェッチすると“FFH”が読み出されます。 “FFH”をフェッチすると、ソフトウェア割り込みが発生します。	既存品は Boot ROM を内蔵していませんので、シリアル PROM モードを実行することはできません。
動作電圧 (VDD)		1.8~3.6 V (1 MHz~4.2 MHz: 外部クロック時) 1.8~3.6 V (1 MHz~8 MHz: 自己発振時) 2.7~3.6 V (1 MHz~16 MHz)		1.8~5.5 V (1 MHz~4.2 MHz) 2.7~5.5 V (1 MHz~8 MHz) 4.5~5.5 V (1 MHz~16 MHz) TMP86C925XB の VDDmax は 5.25 V となります。

1.2 フラッシュメモリ制御回路

1.2.1 構成




図 1.2.1 フラッシュメモリ制御

1.2.2 制御


フラッシュメモリは、フラッシュメモリ制御レジスタ (EEPCCR), フラッシュメモリステータスレジスタ (EEPSR) で制御されます。

アドレス	リード	ライト
0F90H		SIO0BR0 (SIO0 バッファ 0)
91		SIO0BR1 (SIO0 バッファ 1)
92		SIO0BR2 (SIO0 バッファ 2)
93		SIO0BR3 (SIO0 バッファ 3)
94		SIO0BR4 (SIO0 バッファ 4)
95		SIO0BR5 (SIO0 バッファ 5)
96		SIO0BR6 (SIO0 バッファ 6)
97		SIO0BR7 (SIO0 バッファ 7)
98		SIO0CR1 (SIO0 制御レジスタ 1)
99	SIO0SR (SIO0 ステータスレジスタ)	SIO0CR2 (SIO0 制御レジスタ 2)
9A		STOPCR (キーオンウェイクアップ制御レジスタ)
9B	RDBUF (UART 受信データバッファ)	TDBUF (UART 送信データバッファ)
9C		Reserved
:		:
9F		Reserved
A0		SIO1BR0 (SIO1 バッファ 0)
A1		SIO1BR1 (SIO1 バッファ 1)
A2		SIO1BR2 (SIO1 バッファ 2)
A3		SIO1BR3 (SIO1 バッファ 3)
A4		SIO1BR4 (SIO1 バッファ 4)
A5		SIO1BR5 (SIO1 バッファ 5)
A6		SIO1BR6 (SIO1 バッファ 6)
A7		SIO1BR7 (SIO1 バッファ 7)
A8		SIO1CR1 (SIO1 制御レジスタ 1)
A9	SIO1SR (SIO1 ステータスレジスタ)	SIO1CR2 (SIO1 制御レジスタ 2)
AA		Reserved
:		:
BF		Reserved
C0		MULSEL (マルチファンクション選択レジスタ)
C1		Reserved
:		:
DF		Reserved
E0		EEPCCR (フラッシュメモリコントロール)
E1	EEPSR (フラッシュメモリステータス)	
E2		Reserved
:		:
FF		Reserved

注 1) Reserved のアドレスはプログラムでアクセスしないでください。
注 2) -: アクセスできません。
注 3) 書き込み専用レジスタおよび割り込みラッチに対して、リードモディファイライト命令 (SET, CLR などのビット操作命令や AND, OR などの演算命令など) による操作はできません。

図 1.2.2 データバッファレジスタ (DBR) (TMP86FM25 用)

フラッシュメモリ制御レジスタ



フィールド	説明	初期値	プログラム実行領域	
			RAM/Boot	フラッシュメモリ
EEPMD	フラッシュメモリ書き込み許可制御 (ライトプロテクト)	1100: フラッシュメモリ書き込み禁止 0011: フラッシュメモリ書き込み許可 上記以外: Reserved	R/W	Read only
EEPRS	フラッシュメモリ書き込みの強制停止	0: - 1: フラッシュメモリ書き込みを強制停止する (書き込み数カウンタの初期化) * セット後、自動的に "0" にクリアされます		Read only
ATPWDW	フラッシュメモリ制御回路の自動電源制御 (IDLE0/1/2, SLEEP0/1/2 モード中) (このビットは MNPWDW = "1" の場合のみ有効です)	0: フラッシュメモリ制御回路の自動電源 OFF を実行する 1: フラッシュメモリ制御回路の自動電源 OFF を実行しない (IDLE0/1/2, SLEEP0/1/2 モード中、フラッシュメモリの電源は常に ON となります)		R/W
MNPWDW	フラッシュメモリ制御回路のソフトウェア電源制御	0: フラッシュメモリ制御回路の電源を OFF する 1: フラッシュメモリ制御回路の電源を ON にする		Read only

- 注 1) EEPMD, EEPRS, MNPWDW は、RAM 領域または Boot 領域でプログラムフェッチ中のときのみ書き替え可能です。フラッシュメモリ領域でプログラムを実行中に EEPCR レジスタの書き込みを行うと、EEPMD, EEPRS, MNPWDW の書き替えは行われず、前回の設定値を保持します。
- 注 2) フラッシュメモリに書き込みを行うには、事前に RAM 領域でプログラムフェッチ中に EEPMD を "0011B" に設定してください。
- 注 3) 書き込み数カウンタを初期化、書き込みの強制停止を行うには、RAM 領域でプログラムフェッチ中に EEPRS を "1" に設定してください。
- 注 4) ATPWDW は、MNPWDW が "1" のときのみ機能します。MNPWDW が "0" のときは、ATPWDW の設定にかかわらず、フラッシュメモリ制御回路の電源はしゃ断された状態を保持します。
- 注 5) STOP モードを起動すると、ATPWDW の状態にかかわらず、フラッシュメモリ制御回路の電源はしゃ断されます。また MNPWDW が "0" のときに STOP モードを起動/解除すると、フラッシュメモリ制御回路の電源はしゃ断された状態を保持します。
- 注 6) EEPCR レジスタに対してリード命令を実行すると、ビット 3 は不定値が読み出されます。また、ビット 2 は必ず "0" が読み出されます。
- 注 7) MNPWDW を設定するときは、以下の注意が必要です。

MNPWDW を "1" から "0" に切り替える前	事前に割り込みマスタ許可フラグ (IMF) を "0" に設定し、割り込みを禁止にしてください。また EEPSCR<EWUPEN> = "0" の間は IMF を "1" にセットしないでください。 ウォッチドッグタイマを割り込み要求として使用している場合は、直前に必ずウォッチドッグタイマの 2 進カウンタをクリアしてください。
MNPWDW を "0" から "1" に切り替えた後	フラッシュ領域への書き込み、フラッシュ領域からの読み出しは、ソフトウェアによって EEPSCR<EWUPEN> = "1" になったことを確認してから行ってください。通常は、EEPSCR<EWUPEN> が "1" になるまでの間、ソフトウェアによってポーリングを行ってください。

- 注 8) MCU モード時は、EEPMD = "1100", EEPRS = "0" に設定してください。

図1.2.3 フラッシュメモリ制御レジスタ

フラッシュメモリステータスレジスタ

EEPSR (0FE1H) 7 6 5 4 3 2 1 0
----- ----- ----- ----- ----- ----- ----- ----- (初期値: **** *010)

WINT	フラッシュメモリ書き込み中の割り込み検出		0: 未検出 1: 検出 (割り込み発生) * 読み出し後、自動的に“0”にクリア			Read only
EWUPEN	フラッシュメモリ制御回路の状態モニタ	制御回路	動作 (電源 ON)		停止 (電源 OFF) またはウォームアップ中	
		フラッシュメモリの書き込み	バッファ エンプティ	書き込み中	-	
			1	1	0	
BFBUSY	フラッシュメモリの書き込みBUSYフラグ		0	1	1	

- 注 1) フラッシュメモリへの書き込み中にノンマスカブル割り込みが発生した場合、WINTが“1”にセットされるとともに書き込み処理は中断され、フラッシュメモリ制御回路のウォームアップ (CPU WAIT) が行われます (このとき書き込み数カウンタも初期化されます)。従ってノンマスカブル割り込みサービスルーチンの中で、WINT = “1”を検出した場合は書き込みが正常に終了していませんので、再書き込みなどの処理を実行してください。WINTが“1”になるタイミングによっては、書き込みを行っていたページのデータが想定しない値に書き替わることがあります。
- 注 2) フラッシュメモリのウォームアップ中にノンマスカブル割り込みが発生した場合、ウォームアップが終了するまでの間、CPUは停止状態となります。
- 注 3) WINTは、EEPSRレジスタに対してリード命令を実行すると自動的に“0”にクリアされます。
- 注 4) EWUPENは、MNPWDWを“0”から“1”に設定した後、 $2^{10}/f_c$ [s] (SYSCK = “0”時)、 $2^3/f_s$ [s] (SYSCK = “1”時)経過すると“1”になります。フラッシュメモリのアクセスを行うときは、RAM領域内でEWUPENが“1”になったことを確認した後に行ってください。
- 注 5) BFBUSYが“1”のとき、フラッシュメモリ領域に対してリード命令、フェッチを実行するとFFHが読み出されず、FFHをフェッチするとソフトウェア割り込みが発生します。
- 注 6) マスクROM品“A”バージョン (TMP86CM25A) の場合、EWUPENが“1”のときにROM領域 (アドレス8000H-FFFFH) への書き込み動作を行っても、BFBUSYは“1”にセットされません。

図1.2.4 フラッシュメモリステータスレジスタ

1.2.3 フラッシュメモリ書き込み許可制御 (EEPCR<EEPMD>)

フラッシュメモリ製品は、プログラムエラーやマイコンの誤動作によるフラッシュメモリの誤書き込みを防止するために、制御レジスタによってフラッシュメモリの書き込みを禁止することができます (ライトプロテクト)。フラッシュメモリに書き込みを行うときは、EEPCR<EEPMD>を 0011B に設定します。フラッシュメモリの書き込みを禁止するときは、EEPCR<EEPMD>を 1100B に設定します。リセット後、EEPCR<EEPMD>は 1100B に初期化され、フラッシュメモリは書き込み禁止の状態となります。通常はフラッシュメモリの書き込みを行うときを除き EEPCR<EEPMD>を 1100B に設定します。

- 注 1) フラッシュメモリ領域 (8000H ~ FFFFH) はシリアル PROM モード時のみ書き込み可能です。
- 注 2) EEPCR<EEPMD>は、RAM 領域でプログラム実行中のみ書き替え可能です。フラッシュメモリ領域で EEPCR<EEPMD>に対してライト命令を実行しても設定値は反映されません。
- 注 3) マスク ROM 品 “A” バージョン (TMP86CM25A) の場合、EEPCR<EEPMD>に書き込みを行うと、レジスタの内容は書き替わりますが、機能としては動作しません。
- 注 4) この機能はシリアル PROM モード時に使用できます。MCU モード時は、常に EEPCR<EEPMD> = “1100” に設定してください。

Not Recommended for New Design

1.2.4 フラッシュメモリ書き込みの強制停止 (EEPCR<EEPRS>)

フラッシュメモリの書き込み中、書き込み処理を強制的に中断したい場合は、EEPCR<EEPRS>を“1”に設定します。EEPCR<EEPRS>を“1”に設定すると、テンポラリデータバッファの書き込み数カウンタは初期化されて、強制的に書き込み処理は中断されます。フラッシュメモリ制御回路のウォームアップ (CPU WAIT) が行われた後、EEPSR<BFBUSY>は“0”にクリアされます。ウォームアップ時間は $2^{10}/f_c$ (SYSCK = “0”のとき)、または $2^3/f_s$ (SYSCK = “1”のとき) となります。

その後、フラッシュメモリ領域に対してライト命令を実行すると、テンポラリデータバッファの1バイト目からデータがスタックされるとともに、EEPSR<BFBUSY>が“1”にセットされます。

なお、テンポラリデータバッファに1~63バイト分のデータがスタックされた後にEEPCR<EEPRS>を“1”に設定すると、書き込みを行っていたページのデータは上書きされず、前回のデータが保持されます。

- 注 1) テンポラリデータバッファに64バイトのデータが書かれた後にEEPCR<EEPRS>を“1”にセットした場合、指定されたフラッシュメモリのページのデータが書き替わることがあります。
- 注 2) EEPCR<EEPRS>は、RAM領域でプログラム実行中のみ書き替え可能です。フラッシュメモリ領域で、EEPCR<EEPRS>に対してライト命令を実行しても設定値は反映されません。
- 注 3) フラッシュメモリウォームアップ (CPU WAIT) の期間中、周辺回路は動作を継続しますが、CPUは停止状態となります。このとき割り込みラッチがセットされたとしても、ウォームアップが終了するまで割り込み処理は実行されません。割り込みラッチがセットされた場合は、IMFが“1”であればCPUが動作を開始した後、割り込み優先順位に従って割り込み処理が行われます。
- 注 4) フラッシュメモリへの書き込みを行っていないとき (EEPSR<BFBUSY> = “0”) にEEPCR<EEPRS>を“1”にセットした場合は、フラッシュメモリのウォームアップは行われません。
- 注 5) EEPCR<EEPRS>を“1”にセットする命令の直後に、フラッシュメモリをアクセス (リード/ライト) する命令を実行する場合は、1マシンサイクル以上の命令 (NOP等) を挿入してください。

例: EEPCR<EEPRS>を“1”に設定した後、フラッシュメモリを読み出し

```
LD      HL, 8000H
LD      (EEPCR), 3FH      ; EEPCR<EEPRS>を“1”に設定
NOP                                           ; NOPを実行
                                           ; (EEPRS = “1”の直後にフラッシュメモリのアクセス命令を配置しない)
LD      A, (HL)           ; 8000Hのデータを読み出す
                                           ; (フラッシュメモリのアクセス命令)
```

- 注 6) この機能はシリアル PROM モード時に使用できます。MCU モード時は常にEEPCR<EEPRS> = “0”に設定してください。




図1.2.5 書き込み数カウンタの初期化、書き込みの強制停止

1.2.5 フラッシュメモリ制御回路の電源制御

フラッシュメモリ製品は、フラッシュメモリ領域に対してアクセスが行われないとき、フラッシュメモリ制御回路（レギュレータなど）の電源をしゃ断し、消費電力を抑えることが可能です。なお、マスク ROM 品“A”バージョン（TMP86CM25A）の場合、消費電力を抑える効果はありませんが、フラッシュメモリ製品との互換性を保つために、レジスタの設定やウォームアップ機能（CPU WAIT）は同様に動作します。

フラッシュメモリ制御回路の電源制御は、EEPCCR<MNPWDW>およびEEPCCR<ATPWDW>によって行います。これらのレジスタによってフラッシュメモリ制御回路の電源をしゃ断すると、再び使用するためには電源のウォームアップ時間が必要です。

表1.2.1 フラッシュメモリ制御回路の電源ウォームアップ時間

NORMAL1/2 IDLE0/1/2 モード	SLOW1/2 SLEEP0/1/2 モード	STOP モード (EEPCCR<MNPWDW> = “1” 時)	
		NORMAL モードに戻る場合	SLOW モードに戻る場合
$2^{10}/f_c$ [s] (64 μ s @ 16 MHz)	$2^3/f_s$ [s] (244 μ s @ 32.768 kHz)	STOP ウォームアップ時間 + $2^{10}/f_c$ [s]	STOP ウォームアップ時間 + $2^3/f_s$ [s]

1.2.5.1 フラッシュメモリ制御回路のソフトウェア電源制御 (EEPCCR<MNPWDW>)

EEPCCR<MNPWDW>は、フラッシュメモリ制御回路のソフトウェア電源制御ビットです。RAM 領域内でプログラムを実行中にこのビットを設定することにより、ソフトウェアによる電源制御が可能となります。EEPCCR<MNPWDW>を“0”に設定すると、直後にフラッシュメモリ制御回路の電源はしゃ断されます。ただし、EEPCCR<MNPWDW>を“0”から“1”に切り替えた後に、フラッシュメモリ領域からの読み出し、またはフェッチを行う場合は、電源が安定するまでの間、ソフトウェアによるウォームアップを行う必要があります。このとき CPU WAIT は発生しませんので、フラッシュメモリをアクセスしなければウォームアップ期間中にほかのタスクを実行することも可能です。EEPCCR<MNPWDW>を“0”から“1”に書き替えた場合、 $2^{10}/f_c$ (SYSCK = “0” のとき) または $2^3/f_s$ (SYSCK = “1” のとき) の時間が経過した後、EEPSR<EWUPEN>が“1”となります。通常は、EEPSR<EWUPEN>が“1”になるまでソフトウェアによってポーリングを行います。以下に設定例を示します。

(1) EEPCCR<MNPWDW>の制御例

- EEPCCR<MNPWDW>を制御するためのプログラムを RAM 領域に転送します。
- RAM 領域のアドレストラップを解除します (WDTCR1, WDTCR2 レジスタを設定します)。
- 転送した RAM の制御プログラムにジャンプします。
- 割り込みマスタ許可フラグを禁止 (DI) にします (IMF ← “0”)。
- ウォッチドッグタイマを使用している場合は、2 進カウンタをクリアします。
- フラッシュメモリ制御回路の電源をしゃ断するために EEPCCR<MNPWDW>を“0”に設定します。
- 必要に応じて CPU 処理を実行します。
- フラッシュメモリ領域を再びアクセスするために、EEPCCR<MNPWDW>を“1”に設定します。
- EEPSR<EWUPEN>が“1”になるまでプログラムをポーリングします。
(フラッシュメモリのウォームアップが完了すると EEPSR<EWUPEN>が“1”にセットされます。ウォームアップ時間は、 $2^{10}/f_c$ (高周波動作時)、 $2^3/f_s$ (低周波動作時) となります。)

以上の操作によりフラッシュメモリ領域のアクセスが可能となります。

なお、EEPCCR<MNPWDW>が“1”のときにSTOPモードを起動すると、フラッシュメモリ制御回路の電源は強制的にシャ断されます。その後STOPモードを解除した場合、STOPモードの発振ウォームアップに続き、フラッシュメモリ制御回路のウォームアップが自動的に行われます。また、EEPCCR<MNPWDW>が“0”のときにSTOPモードを起動/解除すると、フラッシュメモリ制御回路の電源はシャ断された状態を保持します。

- 注 1) EEPSCR<EWUPEN>が“0”のとき、フラッシュメモリ領域に対してアクセス（フェッチ、リード、ライト）を行わないでください。このとき、フラッシュメモリ領域に対してリード命令、フェッチを実行するとFFHが読み出されます。FFHをフェッチするとソフトウェア割り込みが発生します。なおマスクROM品の“A”バージョンの場合、EEPSCR<EWUPEN>の状態に関係なく、常にマスクROMのデータが読み出されます。
- 注 2) EEPCCR<MNPWDW>を“0”に設定するときは、事前に割り込みマスタ許可フラグ(IMF)を“0”に設定し、割り込みを禁止にしてください。
- 注 3) EEPCCR<MNPWDW>が“0”のとき、ノンマスクブル割り込みが発生すると、MNPWDWは自動的に“1”に書き替えられ、フラッシュメモリ制御回路のウォームアップ(CPU WAIT)が行われます。ウォームアップの期間中、周辺回路は動作を継続しますが、CPUはウォームアップが終了するまで停止状態となります。
- 注 4) EEPCCR<MNPWDW>は、RAM領域でプログラム実行中のみ書き替え可能です。フラッシュメモリ領域でEEPCCR<MNPWDW>に対してライト命令を実行しても設定値は反映されません。
- 注 5) ウォッチドッグタイマを割り込み要求として使用している場合は、EEPCCR<MNPWDW>を“1”から“0”に設定する直前に、必ずウォッチドッグタイマの2進カウンタをクリアしてください。
- 注 6) フラッシュメモリのウォームアップ中(ソフトウェアによるポーリング中)にノンマスクブル割り込みが発生した場合、ウォームアップが終了するまでCPUが停止します。




図1.2.6 フラッシュメモリ制御回路のソフトウェア電源制御 (EEPCCR<MNPWDW>)

例: RAM 領域内でソフトウェア電源制御を実行

sRAMAREA:

	DI		; 割り込みを禁止(IMF ← "0")
	LD	(WDTCCR2),4Eh	; ウォッチドッグタイマを使用している場合、2進カウンタをクリア
	CLR	(EEPCR).0	; EEPCR<MNPWDW>を "0" に設定
	SET	(EEPCR).0	; EEPCR<MNPWDW>を "1" に設定
sLOOP1:	TEST	(EEPSR).1	; EEPSR<EWUPEN>レジスタをモニタ
	JRS	T,sLOOP1	; EEPSR<EWUPEN> = "0" なら sLOOP1
	JP	MAIN	; フラッシュメモリ領域へジャンプ

Not Recommended
for New Design

1.2.5.2 フラッシュメモリ制御回路の自動電源制御 (EEPCR<ATPWDW>)

EEPCR<ATPWDW>は、フラッシュメモリ制御回路の自動電源制御ビットです。動作モードの起動/復帰を起点にフラッシュメモリ制御回路の電源を自動的に制御することにより消費電力を抑えることができます。このビットは、プログラムの実行領域に関係なく設定が可能です。

EEPCR<ATPWDW>を“0”に設定した後、CPUが停止する動作モード (IDLE0/1/2, SLEEP0/1/2 モード) を起動すると、自動的にフラッシュメモリ制御回路の電源をしゃ断します。動作モード解除後は、自動的にウォームアップ時間をカウントし、通常処理に戻ります。ウォームアップ時間は、 $2^{10}/f_c$ (SYSCK = “0”のとき) または $2^3/f_s$ (SYSCK = “1”のとき) となります。EEPCR<ATPWDW>が“1”のときはこれらの動作モードの解除後にウォームアップは行われません。

なお、EEPCR<MNPWDW> = “1”のときに STOP モードを起動すると、EEPCR<ATPWDW>の設定に関係なく、フラッシュメモリ制御回路の電源は強制的にしゃ断されます。その後 STOP モードを解除すると、STOP モードの発振ウォームアップに続き、フラッシュメモリ制御回路のウォームアップ (CPU WAIT) が自動的に行われます。EEPCR<MNPWDW>が“0”のときに STOP モードを起動/解除すると、フラッシュメモリ制御回路の電源はしゃ断された状態を保持します。

注 1) EEPCR<ATPWDW>は、EEPCR<MNPWDW>が“1”のときのみ機能します。EEPCR<MNPWDW>が“0”のときは、動作モードが切り替わる前後でフラッシュメモリ制御回路の電源はしゃ断された状態を保持します。

注 2) フラッシュメモリウォームアップ (CPU WAIT) の期間中、周辺回路は動作を継続しますが、CPUは停止状態となります。このとき割り込みラッチがセットされたとしても、ウォームアップが終了するまで割り込み処理は実行されません。割り込みラッチがセットされた場合は、IMFが“1”であればCPUが動作を開始した後、割り込み優先順位に従って割り込み処理が行われます。




図 1.2.7 フラッシュメモリ制御回路の自動電源制御 (EEPCR<ATPWDW>)

1.2.6 フラッシュメモリ領域へのアクセス

フラッシュメモリ領域の書き込み時は、フラッシュメモリのすべての領域 (8000H~FFFFH) に対してリード、フェッチを実行できません。従って、フラッシュメモリ領域に書き込みを行うときは、シリアル PROM モードのフラッシュメモリ書き込みモードを実行するか、RAM ロードモードで RAM にユーザプログラムを展開して実行するか、いずれかの方法にて行います。詳細については 2.1「シリアル PROM モード」を参照してください。なお、フラッシュメモリ領域の書き込みは 1 ページ単位、読み出しは LD 命令などにより 1 バイト単位で実行可能です (MCU モードで読み出しできます)。

フラッシュメモリへの書き込み中 (EPPSR<BFBUSY> = "1") にノンマスクブル割り込みが発生した場合、WINT が "1" にセットされるとともに書き込み処理は中断され、フラッシュメモリ制御回路のウォームアップ (CPU WAIT) が行われます (このとき書き込み数カウンタも初期化されます)。従ってノンマスクブル割り込みサービスルーチンの中で、WINT = "1" を検出した場合は書き込みが正常に終了していませんので、再書き込みなどの処理を実行してください。ウォームアップ時間は、 $2^{10}/f_c$ (SYSCK = "0" のとき) または $2^3/f_s$ (SYSCK = "1" のとき) となります。テンポラリデータバッファに 1~63 バイト分のデータがスタックされた後に割り込みが発生すると、書き込みを行っていたページのデータは上書きされず前回のデータが保持されます。

- 注 1) フラッシュメモリへの書き込みは、シリアル PROM モード時のみ可能です。詳細については 2.1「シリアル PROM モード」を参照してください。
- 注 2) テンポラリデータバッファに 64 バイト分のデータがスタックされた後に割り込みが発生すると、書き込みを行っていたページのデータが想定しない値に書き替わることがあります。
- 注 3) フラッシュメモリウォームアップ (CPU WAIT) の期間中、周辺回路は動作を継続しますが、CPU は停止状態となります。このとき割り込みラッチがセットされたとしても、ウォームアップが終了するまで割り込み処理は実行されません。割り込みラッチがセットされた場合は、IMF が "1" であれば CPU が動作を開始した後、割り込み優先順位に従って割り込み処理が行われます。
- 注 4) RAM 領域からフラッシュメモリに書き込みを行うときは、事前に割り込みマスタ許可フラグ (IMF) を "0" に設定し、割り込みを禁止にしてください。

1.2.6.1 RAM 領域に制御プログラムを展開して書き込む方法

RAM 領域に展開する制御プログラムは、シリアル PROM モードの RAM ロードモードで外部より RAM に展開します。以下に RAM 領域に制御プログラムを展開して書き込む方法の例を示します。

(1) RAM 領域に制御プログラムを展開して書き込む例

1. EEPSR<EWUPEN>が“0”の場合、EEPCR<MNPWDW>を“1”にセットした後、EEPSR<EWUPEN>が“1”になるまでポーリングし続けます。
2. 割り込みマスタ許可フラグを禁止 (DI) にします (IMF ← “0”)。
3. EEPCR に “3BH” を設定します (フラッシュメモリの書き込みを許可します)。
4. フラッシュメモリ領域に対し 64 バイト分のライト命令を実行します。
5. EEPSR<BFBUSY>が“0”になるまでソフトウェアでポーリングします (フラッシュメモリセルのイレースおよび書き込みが完了すると EEPSR<BFBUSY>が“1”にセットされます。書き込み時間は、フラッシュメモリ製品の場合は Typ. 4 [ms] となります)。
6. EEPCR に “CBH” を設定します (フラッシュメモリの書き込みを禁止します)。

注) 上記 4. で指定するフラッシュメモリアドレスは、(2)「フラッシュメモリ書き込み時のアドレス指定方法」に従って設定してください。

Not Recommended
for New Design

(2) フラッシュメモリ書き込み時のアドレス指定方法

フラッシュメモリの書き込みページは、1 バイト目には書き込むデータのアドレスの上位 10 ビットによって決定されます。同時に 1 バイト目のデータは、テンポラリデータバッファの先頭アドレスにスタックされます。例えば 8040H にデータを書き込むと、ページ 1 が選択され、テンポラリデータバッファの先頭アドレスにデータがスタックされます。このとき指定したアドレスの下位 6 ビットが 00000B 以外であったとしても、1 バイト目のデータは必ずテンポラリデータバッファの先頭アドレスにスタックされます。

2 バイト目以降には書き込むデータのアドレスは、書き込み可能なフラッシュメモリ領域 (8000H~FFFFH) であれば、どのアドレスを指定しても構いません。書き込みデータは指定したアドレスには関係なく、書き込みを行った順にテンポラリデータバッファへスタックされます。通常は 1 バイト目には書き込みを行ったアドレスを、同様に指定します (16 ビット転送命令を使用することもできます)。

例: ページ 1 に 00H~3FH のデータを書き込む
(テンポラリデータバッファとページの間隔を図 1.2.8 に示します)

```

DI          ; 割り込みを禁止 (IMF ← "0")
LD          C, 00H
LD          HL, EEPCR          ; EEPCR レジスタのアドレスを設定
LD          IX, 8040H         ; 書き込みアドレスの指定
LD          (HL), 3BH         ; EEPCR の設定

sLOOP1:
LD          (IX), C           ; テンポラリデータバッファへデータをスタック (1 バイトの書き込みでページが確定)
INC        C                 ; C = C + 1
CMP        C, 40H           ; C = 40H なら sLOOP1 へジャンプ
JR         NZ, sLOOP1

sLOOP2:
TEST       (EEPSR), 0
JRS        F, sLOOP2        ; EEPSR<BFBUSY> = "1" なら sLOOP2 へジャンプ
LD         (HL), 0CBH       ; EEPCR の設定

```

注) BFBUSY が "1" のとき、フラッシュメモリ領域に対してリード命令、フェッチを実行すると、"FFH" が読み出されます。"FFH" をフェッチするとソフトウェア割り込みが発生します。

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
	00H	01H	02H	03H	04H	05H	06H	07H	08H	09H	0AH	0BH	0CH	0DH	0EH	0FH
	10H	11H	12H	13H	14H	15H	16H	テンポラリ	19H	1AH	1BH	1CH	1DH	1EH	1FH	
	20H	21H	22H	23H	24H	25H	26H	バッファ	29H	2AH	2BH	2CH	2DH	2EH	2FH	
	30H	31H	32H	33H	34H	35H	36H	37H	38H	39H	3AH	3BH	3CH	3DH	3EH	3FH
アドレス	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
8030H																
8040H	00H	01H	02H	03H	04H	05H	06H	07H	08H	09H	0AH	0BH	0CH	0DH	0EH	0FH
8050H	10H	11H	12H	13H	14H	15H	16H	ページ1	19H	1AH	1BH	1CH	1DH	1EH	1FH	
8060H	20H	21H	22H	23H	24H	25H	26H		29H	2AH	2BH	2CH	2DH	2EH	2FH	
8070H	30H	31H	32H	33H	34H	35H	36H	37H	38H	39H	3AH	3BH	3CH	3DH	3EH	3FH

図1.2.8 テンポラリデータバッファと書き込みページ (例)




図 1.2.9 フラッシュメモリ領域への書き込み

Not Recommended for New Designs

2.1 シリアル PROM モード

2.1.1 概要

TMP86FM25 は、フラッシュメモリへのプログラミング用として、2 K バイトの Boot ROM (マスク ROM) を内蔵しています。Boot ROM には、オンボードでの書き込みを行うためのフラッシュメモリ書き込みモードを内蔵しています。Boot ROM はシリアル PROM モードで起動し、BOOT 端子 (P15)、TEST 端子、P11 端子、RESET 端子、UART の TXD (P16) と RXD (P15) 端子によって制御されます。なお、シリアル PROM モードの動作範囲は MCU モードと異なります。表 2.1.1 にシリアル PROM モード時の動作範囲を示します。

表2.1.1 シリアル PROM モード動作範囲

項目	記号	Min	Max	単位
電源電圧	VDD	2.7	3.6	V
高周波周波数 (注)	fc	2	16	MHz
動作温度	Topr	25 ± 5		°C

注) 高周波周波数は 2 MHz fc 16 MHz の範囲内であっても、シリアル PROM モードで対応していない周波数があります。詳細は表 2.1.6 「シリアル PROM モードの動作周波数とボーレート」を参照してください。

2.1.2 メモリマッピング

Boot ROM はアドレス 3800H~3FFFH にマッピングされています。図 2.1.1 にメモリマッピングを示します。




図 2.1.1 メモリアドレスマップ

2.1.3 シリアル PROM モード設定

2.1.3.1 シリアル PROM モード制御端子

オンボードプログラミングを実行する場合、シリアル PROM モードを起動します。シリアル PROM モードを起動するための端子設定を表 2.1.2 に示します。

表 2.1.2 シリアル PROM モード設定

端子	設定
BOOT / RXD 端子 (P15)	High
P11 端子	Low
RESET, TEST 端子	

2.1.3.2 端子機能

シリアル PROM モード時、TXD (P16) と RXD (P15) を外部とのインタフェース (UART) 用端子として使用します。

表 2.1.3 シリアル PROM モードの端子機能

端子名 (シリアル PROM モード)	入出力	機能	端子名 (MCU モード)
TXD	出力	シリアルデータ出力	P16
RXD/BOOT	入力	シリアル PROM 制御端子/シリアルデータ入力	P15
RESET	入力	シリアル PROM 制御端子	RESET
TEST	入力	シリアル PROM 制御端子	TEST
P11	入力	シリアル PROM 制御端子 ("L" レベルに固定)	P11
VDD	電源	2.7 V~3.6 V	
VSS		0 V	
VAREF		オープンまたは VDD と同電位にしてください。	
P10, P12~P14, P17 P20~P22 P30~P36 P50~P57 P60~P67 P70~P77	入出力	シリアル PROM モード中はハイインピーダンスになります。	
SEG39~SEG0 COM4~COM0	出力	オープン	
C0, C1, V4~V1	LCD 駆動用 昇圧端子		
XIN	入力	高周波発振子接続端子。	(注 2)
XOUT	出力	外部クロックの場合、XIN へ入力し、XOUT は開放してください。	

注 1) オンボードプログラミング時、ほかの部品がすでに実装されている場合、これらの通信端子に影響を与えないように注意が必要です。

注 2) シリアル PROM モードで動作可能な高周波周波数範囲は 2 MHz f_c 16 MHz となります。

シリアル PROM モード時、各制御端子を図 2.1.2 のように結線します。




図 2.1.2 シリアル PROM モード端子設定

2.1.3.3 シリアル PROM モードの起動

シリアル PROM モードを起動するには以下の手順にて行います。図 2.1.3にシリアル PROM モードの設定タイミングを示します。

- (1) VDD 端子に電源を供給します。
- (2) P11 端子、TEST 端子、 $\overline{\text{RESET}}$ 端子を“L”レベルに設定します。
- (3) BOOT/RXD (P15) 端子を“H”レベルに設定します。
- (4) 電源およびクロックが十分安定するまで待ちます。
- (5) TEST 端子を“L”→“H”レベルに設定します。
- (6) $\overline{\text{RESET}}$ 端子を“L”→“H”レベルに設定します。
- (7) セットアップ期間が経過した後、RXD 端子にマッチングデータ“5AH”を入力します。




図 2.1.3 シリアル PROM モードタイミング

表 2.1.4 シリアル PROM モードタイミング特性

項目	記号	クロック数 (fc)	必要最低時間	
			2 MHz 時	16 MHz 時
テスト端子セットアップ時間	$Rstf > 512 / fc$ [s] 時	Tssup	-	1 ms
	$Rstf < 512 / fc$ [s] 時	-	-	0 ^{Note1}
テスト端子初期化時間	Tsint	-	1ms	
リセット解除後、マッチングデータ受信可能となるまでのセットアップ時間	RXsup	110000	55 ms	6.9 ms

注 1) CMOS タイプのリセット IC やロジック IC を使用することによって、リセット端子立ち上がり時間が $Rstf < 512 / fc$ [s] を確保できる場合、TEST 端子はリセット端子入力と同一パルスを入力 (TEST 端子とリセット端子を短絡) しても構いません。ただし TEST 端子、リセット端子にはプルダウン、プルアップ抵抗がそれぞれ内蔵されていますので、端子の入力レベルに影響が無いよう十分に端子をドライブしてください。

注 2) fc; 高周波発振周波数

2.1.3.4 オンボード書き込み接続例

図 2.1.4に、オンボード書き込みを行う場合の接続例を示します。




図 2.1.4 オンボード書き込み接続例

- 注 1) アプリケーション基板上的 LCD パネル容量や他の部品が、シリアル PROM モードの UART 通信に影響を与える場合、これらの端子はジャンパーやスイッチなどで切り離してください。
- 注 2) P11 端子はアプリケーションボード上にジャンパー等を設けるか、外部制御ボード上で GND に固定してください。
- 注 3) RC パワーオンリセット回路等の使用により入力波形が鈍る場合は、TEST 端子とリセット端子にロジック IC (TC74HC14 等のシュミット入力 IC) を接続し入力波形を整形してください。このときロジック IC 出力が $Rstf < 512 / fc [s]$ を確保できるよう、端子容量に注意してください。
- 注 4) TEST 端子はプルダウン抵抗が内蔵されていますので、MCU モード中は開放しても構いませんが、ノイズの影響を考慮して GND レベルに接続することを推奨します。
- 注 5) アプリケーション基板上的リセット制御回路が、シリアル PROM モードの起動に影響を与える場合、ジャンパー等で切り離してください。

2.1.4 インタフェース仕様

シリアル PROM モードでの UART 通信フォーマットを以下に示します。

オンボードプログラミングを実行するためには、書き込みコントローラ側の通信フォーマットも同様に設定する必要があります。

初期ボーレートはマイコンの動作周波数によらず 9600 bps を自動検出します。その後、表 2.1.5 に示すボーレート変更データを TMP86FM25 に送信することによりボーレートの変更が可能です。表 2.1.6 にマイコンの動作周波数とボーレートを示します（表 2.1.6 に示されていない周波数では使用できません）。

ボーレート(初期値): 9600 bps
データ長: 8 ビット
パリティビット: なし
ストップビット長: 1 ビット

表 2.1.5 ボーレート変更データ

ボーレート変更データ	04H	05H	06H	07H	0AH	18H	28H
ボーレート (bps)	76800	62500	57600	38400	31250	19200	9600

表 2.1.6 シリアル PROM モードの動作周波数とボーレート

マッチング回数 (注3)	基準ボーレート (bps)		76800		62500		57600		38400		31250		19200		9600	
	ボーレート変更データ		04H		05H		06H		07H		0AH		18H		28H	
	基準周波数 (MHz)	対応範囲 (MHz)	ボーレート (bps)	(%)	(bps)	(%)										
1	2	1.91~2.10	-	-	-	-	-	-	-	-	-	-	-	-	9615	+0.16
2	4	3.82~4.19	-	-	-	-	-	-	-	-	31250	0.00	19231	+0.16	9615	+0.16
	4.19	3.82~4.19	-	-	-	-	-	-	-	-	32734	+4.75	20144	+4.92	10072	+4.92
3	4.9152	4.70~5.16	-	-	-	-	-	-	38400	0.00	-	-	19200	0.00	9600	0.00
	5	4.70~5.16	-	-	-	-	-	-	39063	+1.73	-	-	19531	+1.73	9766	+1.73
4	6	5.87~6.45	-	-	-	-	-	-	-	-	-	-	-	-	9375	-2.34
	6.144	5.87~6.45	-	-	-	-	-	-	-	-	-	-	-	-	9600	0.00
5	7.3728	7.05~7.74	-	-	-	-	57600	0.00	-	-	-	-	19200	0.00	9600	0.00
6	8	7.64~8.39	-	-	62500	0.00	-	-	38462	+0.16	31250	0.00	19231	+0.16	9615	+0.16
7	9.8304	9.40~10.32	76800	0.00	-	-	-	-	38400	0.00	-	-	19200	0.00	9600	0.00
	10	9.40~10.32	78125	+1.73	-	-	-	-	39063	+1.73	-	-	19531	+1.73	9766	+1.73
8	12	11.75~12.90	-	-	-	-	57692	+0.16	-	-	31250	0.00	18750	-2.34	9375	-2.34
	12.288	11.75~12.90	-	-	-	-	59077	+2.56	-	-	32000	+2.40	19200	0.00	9600	0.00
	12.5	11.75~12.90	-	-	60096	-3.85	60096	+4.33	-	-	30048	-3.85	19531	+1.73	9766	+1.73
9	14.7456	14.10~15.48	-	-	-	-	57600	0.00	38400	0.00	-	-	19200	0.00	9600	0.00
10	16	15.27~16.77	76923	+0.16	62500	0.00	-	-	38462	+0.16	31250	-0.00	19231	+0.16	9615	+0.16

注1) 基準周波数: シリアル PROM モードで対応可能な高周波周波数。なお、高周波周波数 (fc) が 2 MHz \leq fc \leq 16 MHz の範囲内であっても、表に示していない周波数はシリアル PROM モードでは使用できません。

注2) 基準周波数で確実にボーレートの自動検出を行うために、外部コントローラと発振周波数誤差との総合誤差を $\pm 3\%$ 以内にしてください。

注3) 外部コントローラはボーレートの自動検出が行われるまで、マッチングデータ (5AH) を繰り返し送信する必要があります。上記は各周波数におけるマッチングデータの送信回数を示します。

2.1.5 動作コマンド

シリアル PROM モードでは表 2.1.7 に示す 5 つのコマンドを使用します。リセット解除後、TMP86FM25 はマッチングデータ (5AH) 待ちの状態となります。

表 2.1.7 シリアル PROM モードで動作コマンド

動作コマンドデータ	動作モード	備考
5AH	セットアップ	マッチングデータ。リセット解除後は、常にこのコマンドからスタートします。
30H	フラッシュメモリ書き込み	フラッシュメモリ領域 (アドレス 8000H~FFFFH) への書き込みが可能です。
60H	RAM ロード	特定の RAM 領域 (アドレス 0050H~082FH) への書き込みが可能です。
90H	フラッシュメモリ SUM 出力	フラッシュメモリの全領域 (アドレス 8000H~FFFFH) のチェックサム (16 ビット) を上位、下位の順に出力します。
C0H	製品識別コード出力	製品を識別するためのコードを、13 バイトのデータとして出力します。

2.1.6 動作モード

シリアル PROM モードには、(1) フラッシュメモリ書き込み、(2) RAM ロード、(3) フラッシュメモリ SUM 出力、(4) 製品識別コード出力の 4 つのモードがあります。以下は各モードの概要です。

(1) フラッシュメモリ書き込みモード

指定したフラッシュメモリのアドレスに、ページ (64 バイト) 単位で任意のデータを書き込むことができます。コントローラは、書き込みデータを Intel Hex フォーマットのバイナリデータとして送信してください。詳細は 2.1.7 「フラッシュメモリ書き込みデータフォーマット」を参照してください。

エンドレコードまでエラーがなければ、TMP86FM25 はフラッシュメモリ 32 K バイトのチェックサムを計算し、その結果を返します。

なお、TMP86FM25 はブランク品の場合を除き、フラッシュメモリ書き込みモードを実行する前にパスワード照合を行います。パスワードが一致しない場合、フラッシュメモリ書き込みモードは実行されません。

(2) RAM ロードモード

RAM ロードは、コントローラから Intel Hex フォーマットで送られてきたデータを内蔵 RAM へ転送します。転送が正常に終了するとチェックサムを計算し、その結果を送信後、最初のデータレコードで指定された RAM にジャンプし、ユーザプログラムの実行を開始します。

なお、TMP86FM25 はブランク品の場合を除き、RAM ロードモードを実行する前にパスワード照合を行います。パスワードが一致しない場合、RAM ロードモードは実行されません。

(3) フラッシュメモリ SUM 出力モード

フラッシュメモリ 32 K バイトのチェックサムを計算し、その結果を返します。

Boot ROM ではフラッシュメモリを読み出す動作コマンドはサポートしていませんので、アプリケーションプログラムのレビジョン管理を行う場合などは、このチェックサムによりプログラムの識別を行ってください。

(4) 製品識別コード出力モード

製品を識別するためのコードが出力されます。出力されるコードは製品が内蔵している ROM の領域 (TMP86FM25 の場合、8000H~FFFFH) を示す情報を含んだ 13 バイトのデータで構成されます。外部コントローラはこのコードを読み取ることにより、書き込みを行う製品の識別をすることができます。

2.1.6.1 フラッシュメモリ書き込みモード (動作コマンド: 30H)

表 2.1.8にフラッシュメモリ書き込みモードの転送フォーマットを示します。

表 2.1.8 フラッシュメモリ書き込みモード転送フォーマット

	転送 バイト数	外部コントローラから TMP86FM25 への転送データ	ボーレート	TMP86FM25 から外部コントローラへ の転送データ
Boot ROM	1 バイト目 2 バイト目	マッチングデータ (5AH) -	9600 bps 9600 bps	- (ボーレート自動判定) OK) エコーバックデータ (5AH) Error) 何も送信しません
	3 バイト目 4 バイト目	ボーレート変更データ (表 2.1.5参照) -	9600 bps 9600 bps	- OK) エコーバックデータ Error) A1H × 3, A3H × 3, 62H × 3 (注 1)
	5 バイト目 6 バイト目	動作コマンドデータ (30H) -	変更後ボーレート 変更後ボーレート	- OK) エコーバックデータ (30H) Error) A1H × 3, A3H × 3, 63H × 3 (注 1)
	7 バイト目 8 バイト目	パスワード数格納アドレスのビット 15~08 (注 4)	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません
	9 バイト目 10 バイト目	パスワード数格納アドレスのビット 07~00 (注 4)	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません
	11 バイト目 12 バイト目	パスワード比較開始アドレスのビッ ト 15~08 (注 4)	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません
	13 バイト目 14 バイト目	パスワード比較開始アドレスのビッ ト 07~00 (注 4)	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません
	15 バイト目 : m バイト目	パスワード列 (注 5) -	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません
	m + 1 バイト目 : n - 2 バイト目	インテル Hex フォーマット (Binary) (注 2)	変更後ボーレート	-
	n - 1 バイト目	-	変更後ボーレート	OK) チェックサム (High) (注 3) Error) 何も送信しません
	n バイト目	-	変更後ボーレート	OK) チェックサム (Low) (注 3) Error) 何も送信しません
	n + 1 バイト目	(次の動作コマンドデータ待ち)	変更後ボーレート	-

注 1) “xxH × 3” は、xxH を 3 バイト送信した後、動作停止状態となることを意味します。
詳細は 2.1.8 「エラーコード」を参照してください。

注 2) インテル Hex フォーマットについては、2.1.10 「インテル Hex フォーマット
(Binary)」を参照してください。

注 3) チェックサムについては、2.1.9 「チェックサム (SUM)」を参照してください。

注 4) パスワードについては、2.1.11 「パスワード」を参照してください。

注 5) FFE0H~FFFFH の領域がすべて “00H” または “FFH” の場合、ブランク品と判定され、パスワード照合は行われませんので、パスワード列の送信は不要です。ただし、ブランク品の場合でもパスワード数格納アドレス、パスワード比較開始アドレスの指定は必要ですので、外部コントローラよりこれらのデータを送信するようにしてください。なお、パスワード数格納アドレス、パスワード比較開始アドレスが正しくない場合はパスワードエラーとなり、TMP86FM25 は UART 通信を終了し、動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。

フラッシュメモリ書き込みモードの動作説明

1. 1 バイト目の受信データはマッチングデータです。シリアル PROM モードを起動すると、TMP86FM25 (以下、デバイスと呼ぶ) はマッチングデータ (5AH) の受信待ちとなります。デバイスはマッチングデータを受信することで、UART の初期ボーレートを自動的に 9600 bps にあわせませす。
2. デバイスがマッチングデータ (5AH) を受信すると、2 バイト目のデータとしてエコーバックデータ (5AH) を外部コントローラに送信します。もし、デバイスがマッチングデータを認識できなかった場合、エコーバックデータは返さず、ボーレートの自動調整を行って再度マッチングデータの受信待ちの状態となります。従って、外部コントローラはデバイスがエコーバックデータを送信するまで、マッチングデータを繰り返し送信する必要があります。なお、繰り返し回数はデバイスの周波数に応じて変わります。詳細は表 2.1.6を参照してください。
3. 3 バイト目の受信データはボーレート変更データです。ボーレート変更データは表 2.1.5に示すとおり、7種類あります。なお、ボーレートの変更を行わない場合でも、外部コントローラはボーレートの初期値データ (28H: 9600 bps) を送信する必要があります。
4. 3 バイト目の受信データが、動作周波数に対応したボーレートデータのいずれかに該当するときのみ、デバイスは4バイト目のデータとして、受信したデータと同じ値をエコーバック送信します。なお、ボーレートの変更は、ボーレート変更データに対するエコーバックデータを送信した後に有効となります。3 バイト目の受信データが、いずれのボーレート変更データに該当しない場合、デバイスはボーレート変更エラーコード (62H) を3バイト送信した後、動作停止状態となります。
5. 5 バイト目の受信データはフラッシュメモリ書き込みモードコマンドデータ (30H) となります。
6. 5 バイト目の受信データが、表 2.1.7に示す動作コマンドデータのいずれかに該当する場合にのみ、デバイスは6バイト目として受信したデータと同じ値 (この場合 30H) をエコーバック送信します。5 バイト目の受信データがいずれの動作コマンドにも該当しない場合、デバイスは動作コマンドエラーコード (63H) を3バイト送信した後、動作停止状態となります。
7. 7 バイト目はパスワード数格納アドレスのビット 15~8 のデータとなります。7 バイト目に受信したデータに受信エラーがない場合、デバイスは何も送信しません。受信エラーまたはパスワードエラーがある場合、デバイスは何も送信せず、動作停止状態となります。
8. 9 バイト目はパスワード数格納アドレスのビット 7~0 のデータとなります。9 バイト目に受信したデータに受信エラーがない場合、デバイスは何も送信しません。受信エラーまたはパスワードエラーがある場合、デバイスは何も送信せず、動作停止状態となります。
9. 11 バイト目はパスワード比較開始アドレスのビット 15~8 のデータとなります。11 バイト目に受信したデータに受信エラーがない場合、デバイスは何も送信しません。受信エラーまたはパスワードエラーがある場合、デバイスは何も送信せず、動作停止状態となります。
10. 13 バイト目はパスワード比較開始アドレスのビット 7~0 のデータとなります。13 バイト目に受信したデータに受信エラーがない場合、デバイスは何も送信しません。受信エラーまたはパスワードエラーがある場合、デバイスは何も送信せず、動作停止状態となります。
11. 15~m バイト目の受信データはパスワードデータとなります。パスワード数は、パスワード数格納アドレスに格納されているデータ (N) となります。パスワードデータは、パスワード比較開始アドレスにて指定されたアドレスから N バイト分のデータと比較されます。従って、外部コントローラは N バイトのパスワードデータを送信する必要があります。パスワードが一致しない場合、デバイスはエラーコードを送信せず、動作停止状態となります。なお、FFE0H~FFFFH 領域がすべて "00H" または "FFH" の場合はブランク品と判定され、パスワード比較は行われませす。

12. $m+1$ バイト目~ $n-2$ バイト目の受信データは、インテル Hex フォーマットの binary データとして受信されます。この場合、エコーバックは行われません。デバイスはインテル Hex フォーマットのスタートマーク(3AH, ":")を受信してからデータレコードの受信を開始しますので、スタートマークを受信するまで 3AH 以外の受信データは無視されます。デバイスがスタートマークを受信すると、以降のデータをデータレコード(データ長, アドレス, レコードタイプ, データ, チェックサムで構成)として受信します。デバイスは、データレコード中のチェックサムを受信した後、再びスタートマークを待ちます。データレコードのうち、データは一度 RAM にバッファリングされ、1 ページ分のデータがバッファリングされるとフラッシュメモリへの書き込みが行われます。なお、書き込みデータのフォーマットの詳細については2.1.7「フラッシュメモリ書き込みデータフォーマット」を参照してください。デバイスがエンドレコードを受信すると、チェックサムの計算処理を開始しますので、外部コントローラはエンドレコードを送信後、チェックサムの受信待ちとなるようにしてください。受信エラーまたはインテル Hex フォーマットエラーが発生した場合、デバイスは何も送信せず、動作停止状態となります。
13. $n-1$ バイト目と n バイト目は、チェックサムの上位, 下位となります。チェックサムの計算方法については2.1.9「チェックサム (SUM)」を参照してください。チェックサムの計算はエンドレコードを検出し、受信エラーまたはインテル Hex フォーマットエラーが発生していない場合のみ行われます。32 K バイトのフラッシュメモリのチェックサム計算に要する時間は、約 100 ms @ 16 MHz です。外部コントローラはエンドレコードを送信後、デバイスがチェックサムを送信するか否かで書き込みが正常に終了したかを判断してください。
14. デバイスはチェックサムを送信後、次の動作コマンドデータ待ちの状態となります。

Not Recommended for New Design

2.1.6.2 RAM ロードモード (動作コマンド: 60H)

表 2.1.9に RAM ロードモードの転送フォーマットを示します。

表 2.1.9 RAM ロードモード転送フォーマット

	転送バイト数	外部コントローラから TMP86FM25 への転送データ	ボーレート	TMP86FM25 から外部コントローラへの 転送データ	
Boot ROM	1 バイト目 2 バイト目	マッチングデータ (5AH) -	9600 bps 9600 bps	- (ボーレート自動判定) OK) エコーバックデータ (5AH) Error) 何も送信しません	
	3 バイト目 4 バイト目	ボーレート変更データ (表 2.1.5参照) -	9600 bps 9600 bps	- OK) エコーバックデータ Error) A1H × 3, A3H × 3, 62H × 3 (注 1)	
	5 バイト目 6 バイト目	動作コマンドデータ (60H) -	変更後ボーレート 変更後ボーレート	- OK) エコーバックデータ (60H) Error) A1H × 3, A3H × 3, 63H × 3 (注 1)	
	7 バイト目 8 バイト目	パスワード数格納アドレスのビ ット 15-08 (注 4)	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません	
	9 バイト目 10 バイト目	パスワード数格納アドレスのビ ット 07-00 (注 4)	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません	
	11 バイト目 12 バイト目	パスワード比較開始アドレスのビ ット 15-08 (注 4)	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません	
	13 バイト目 14 バイト目	パスワード比較開始アドレスのビ ット 07-00 (注 4)	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません	
	15 バイト目 : m バイト目	パスワード列 (注 5) -	変更後ボーレート 変更後ボーレート	- OK) 何も送信しません Error) 何も送信しません	
	m + 1 バイト目 : n - 2 バイト目	インテル Hex フォーマット (Binary) (注 2)	変更後ボーレート	-	
	n - 1 バイト目	-	変更後ボーレート	OK) チェックサム (High) (注 3) Error) 何も送信しません	
	n バイト目	-	変更後ボーレート	OK) チェックサム (Low) (注 3) Error) 何も送信しません	
	RAM	-	書き込みを開始した RAM の先頭アドレスにジャンプしプログラムを実行します。		

注 1) “xxH × 3” は、xxH を 3 バイト送信した後、動作停止状態となることを意味します。詳細は 2.1.8 「エラーコード」を参照してください。

注 2) インテル Hex フォーマットについては、2.1.10 「インテル Hex フォーマット (Binary)」を参照してください。

注 3) チェックサムについては、2.1.9 「チェックサム (SUM)」を参照してください。

注 4) パスワードについては、2.1.11 「パスワード」を参照してください。

注 5) FFE0H~FFFFH の領域がすべて “00H” または “FFH” の場合、ブランク品と判定され、パスワード照合は行われませんので、パスワード列の送信は不要です。ただし、ブランク品の場合でもパスワード数格納アドレス、パスワード比較開始アドレスの指定は必要ですので、外部コントローラよりこれらのデータを送信するようにしてください。なお、パスワードエラーが発生した場合、TMP86FM25 はコントローラにエラーコードを送信せずに UART 通信を終了し、動作停止状態となります。従って、パスワードエラーの場合は RESET 端子による初期化を行い、シリアル PROM モードを再起動してください。

注 6) パスワード列を送信した後、エンドレコードだけの送信を行わないようにしてください。もし、デバイスがパスワード列を受信した後にエンドレコードを受信した場合、正しく動作しないことがあります。

注 7) RAM に書き込んだユーザプログラムの中で、ウォッチドッグタイマ割り込みが許可の状態、EEPROM<MNPWDW>にてフラッシュメモリの電源を OFF にする場合、必ずウォッチドッグタイマの 2 進カウンタのクリアを行ってからフラッシュメモリの電源を OFF にしてください。

RAM ロードモードの動作説明

1. 1 バイト目から 4 バイト目までの送受信データは、フラッシュメモリ書き込みモードの場合と同一です。
2. 5 バイト目の受信データは RAM ロードモードコマンドデータ (60H) となります。
3. 5 バイト目の受信データが表 2.1.7 に示す動作コマンドデータのいずれかに該当する場合にのみ、デバイスは 6 バイト目として受信したデータと同じ値 (この場合 60H) をエコーバック送信します。5 バイト目の受信データが、いずれの動作コマンドにも該当しない場合、デバイスは動作コマンドエラーコード (63H) を 3 バイト送信した後に動作停止状態となります。
4. 7 バイト目から m バイト目の送受信データは、フラッシュメモリ書き込みモードの場合と同一です。
5. m + 1 バイト目 ~ n - 2 バイト目の受信データは、インテル Hex フォーマットの binary データとして受信されます。この場合、エコーバックは行われません。デバイスはインテル Hex フォーマットのスタートマーク (3AH, ":") を受信してからデータレコードの受信を開始しますので、スタートマークを受信するまで 3AH 以外の受信データは無視されます。デバイスがスタートマークを受信すると、以降のデータをデータレコード (データ長, アドレス, レコードタイプ, データ, チェックサムで構成) として受信します。デバイスは、データレコード中のチェックサムを受信した後、再びスタートマークを待ちます。データレコードのうち、データはアドレスにて指定された RAM に書き込まれます。デバイスがエンドレコードを受信すると、チェックサムの計算処理を開始しますので、外部コントローラはエンドレコードを送信後、チェックサムの受信待ちとなるようにしてください。受信エラーまたはインテル Hex フォーマットエラーが発生した場合、デバイスは何も送信せず、動作停止状態となります。
6. n - 1 バイト目と n バイト目は、チェックサムの上位、下位となります。チェックサムの計算方法については 2.1.9 「チェックサム (SUM)」を参照してください。チェックサムの計算はエンドレコードを検出し、受信エラーまたはインテル Hex フォーマットエラーが発生していない場合にのみ行われます。チェックサムでは RAM に書き込まれたデータで計算されるため、インテル Hex フォーマットのデータ長, アドレス, レコードタイプおよびチェックサムは含まれません。
7. チェックサムを送信後、最初に受信したデータレコードで指定される RAM アドレスにジャンプし、プログラムの実行を開始します。

2.1.6.3 フラッシュメモリ SUM 出力モード (動作コマンド: 90H)

表 2.1.10にフラッシュメモリ SUM 出力モードの転送フォーマットを示します。

表 2.1.10 フラッシュメモリ SUM 出力モード転送フォーマット

	転送バイト数	外部コントローラから TMP86FM25 への転送データ	ボーレート	TMP86FM25 から外部コントローラへ の転送データ
Boot ROM	1 バイト目	マッチングデータ(5AH)	9600 bps	– (ボーレート自動判定)
	2 バイト目	–	9600 bps	OK) エコーバックデータ (5AH) Error) 何も送信しません
	3 バイト目	ボーレート変更データ (表 2.1.5参照)	9600 bps	–
	4 バイト目	–	9600 bps	OK) エコーバックデータ Error) A1H × 3, A3H × 3, 62H × 3 (注 1)
	5 バイト目	動作コマンドデータ (90H)	変更後ボーレート	–
	6 バイト目	–	変更後ボーレート	OK) エコーバックデータ (90H) Error) A1H × 3, A3H × 3, 63H × 3 (注 1)
	7 バイト目	–	変更後ボーレート	OK) チェックサム (High) (注 2) Error) 何も送信しません
	8 バイト目	–	変更後ボーレート	OK) チェックサム (Low) (注 2) Error) 何も送信しません
	9 バイト目	(次の動作コマンドデータ待ち)	変更後ボーレート	–

注 1) “xxH × 3”は、xxH を 3 バイト送信した後、動作停止状態となることを意味します。
詳細は2.1.8「エラーコード」を参照してください。

注 2) チェックサムについては、2.1.9「チェックサム (SUM)」を参照してください。

フラッシュメモリ SUM 出力モードの動作説明

1. 1 バイト目から 4 バイト目までの送受信データは、フラッシュメモリ書き込みモードの場合と同一です。
2. 5 バイト目の受信データはフラッシュメモリ SUM 出力モードコマンドデータ (90H) となります。
3. 5 バイト目の受信データが、表 2.1.7に示す動作コマンドデータのいずれかに該当する場合にのみ、デバイスは、6 バイト目として受信したデータと同じ値 (この場合 90H) をエコーバック送信します。もし、5 バイト目の受信データが、いずれの動作コマンドにも該当しない場合、デバイスは動作コマンドエラーコード (63H) を 3 バイト送信した後、動作停止状態となります。
4. 7 バイト目と 8 バイト目は、チェックサムの上位、下位となります。チェックサムの計算方法については2.1.9「チェックサム (SUM)」を参照してください。
5. デバイスはチェックサムを送信後、次の動作コマンドデータ待ちの状態となります。

2.1.6.4 製品識別コード出力モード (動作コマンド: C0H)

表 2.1.11 に製品識別コード出力モードの転送フォーマットを示します。

表2.1.11 製品識別コード出力モード転送フォーマット

	転送バイト数	外部コントローラから TMP86FM25 への転送データ	ボーレート	TMP86FM25 から外部コントローラへの 転送データ
Boot ROM	1 バイト目	マッチングデータ(5AH)	9600 bps	- (ボーレート自動判定)
	2 バイト目	-	9600 bps	OK) エコーバックデータ (5AH) Error) 何も送信しません
	3 バイト目	ボーレート変更データ (表 2.1.5 参照)	9600 bps	-
	4 バイト目	-	9600 bps	OK) エコーバックデータ Error) A1H × 3, A3H × 3, 62H × 3 (注 1)
	5 バイト目	動作コマンドデータ (C0H)	変更後ボーレート	-
	6 バイト目	-	変更後ボーレート	OK) エコーバックデータ (C0H) Error) A1H × 3, A3H × 3, 63H × 3 (注 1)
	7 バイト目		変更後ボーレート	3AH スタートマーク
	8 バイト目		変更後ボーレート	0AH 転送データ数 (9~18 バイト目ま でのバイト数)
	9 バイト目		変更後ボーレート	02H アドレス長 (2 バイト)
	10 バイト目		変更後ボーレート	00H Reserved
	11 バイト目		変更後ボーレート	00H Reserved
	12 バイト目		変更後ボーレート	00H Reserved
	13 バイト目		変更後ボーレート	00H Reserved
	14 バイト目		変更後ボーレート	01H ROM のブロック数 (1 ブロック)
	15 バイト目		変更後ボーレート	80H ROM の先頭アドレス (上位)
	16 バイト目		変更後ボーレート	00H ROM の先頭アドレス (下位)
	17 バイト目		変更後ボーレート	FFH ROM の終了アドレス (上位)
	18 バイト目		変更後ボーレート	FFH ROM の終了アドレス (上位)
	19 バイト目		変更後ボーレート	7FH 転送データのチェックサム (9~18 バイト目までのチェック サム)
	20 バイト目	(次の動作コマンドデータ待ち)	変更後ボーレート	-

注) “xxH×3”は、xxH を 3 バイト送信した後、動作停止状態となることを意味します。
詳細は 2.1.8 「エラーコード」を参照してください。

製品識別コード出力モードの動作説明

1. 1 バイト目から 4 バイト目までの送受信データは、フラッシュメモリ書き込みモードの場合と同一です。
2. 5 バイト目の受信データは、製品識別コード出力モードコマンドデータ (C0H) となります。
3. 5 バイト目の受信データが、表 2.1.7 に示す動作コマンドデータのいずれかに該当する場合にのみ、デバイスは 6 バイト目として受信したデータと同じ値 (この場合 C0H) をエコーバック送信します。5 バイト目の受信データが、いずれの動作コマンドにも該当しない場合、デバイスは動作コマンドエラーコード (63H) を 3 バイト送信した後、動作停止状態となります。
4. 7 バイト目から 19 バイト目は製品識別コードとなります。識別コードの詳細については 2.1.12 「製品識別コード」を参照してください。
5. デバイスはチェックサムを送信後、次の動作コマンドデータ待ちの状態となります。

2.1.7 フラッシュメモリ書き込みデータフォーマット

TMP86FM25 のフラッシュメモリは 64 バイトを 1 ページとし、512 ページで構成されています。フラッシュメモリへの書き込みはページごと (64 バイトごと) 行われますので、数バイトのデータを書き込む場合でも、1 ページ分 (64 バイト) のデータを指定する必要があります。図 2.1.5 にフラッシュメモリの構成を示します。なお、フラッシュメモリ書き込みモードでは、外部コントローラは以下の Intel Hex フォーマットでデータを送信してください。

1. フラッシュメモリ書き込みコマンド (30H) の受け付け後、最初のデータレコードで指定されるアドレスは、必ず各ページの先頭アドレスとしてください(例: ページ 2 への書き込みを行う場合、最初のデータレコードのアドレスは 8080H (ページ 2 の先頭アドレス) でなければなりません)。
2. データレコードの最終データに相当するアドレスがページの途中である場合、次のデータレコードで指定されるアドレスは、前のアドレス+1 としてください。

例)

:10802000202122232425262728292A2B2C2D2E2F**D8** , 8020H~802FH のデータレコード

:10**8030**00303132333435363738393A3B3C3D3E3F**C8** , 8030H~803FH のデータレコード

(説明) データレコードの最終データのアドレスが 802FH (ページ 0) の場合、次のデータレコードで指定されるアドレスは 8030H (ページ 0) でなければなりません。

3. エンドレコード直前のデータレコードの最終データのアドレスは、各ページの最終アドレスとしてください。

例)

:10807000303132333435363738393A3B3C3D3E**88** , 8070H~807FH のデータレコード

:00000001**FF** , エンドレコード

(説明) エンドレコード直前のデータレコードがページ 1 を指している場合、そのレコードの最終データのアドレスは 807FH (ページ 1 の最終アドレス) でなければなりません。

- 注) フラッシュメモリのすべてのデータが同一データの場合、アドレス FFE0H~FFFFH 領域にのみ書き込みを行わないでください。もし、この領域にのみ書き込みが行われると、以降、TMP86FM25 はブランク品とは見なされずパスワード照合が行われ、同一データが 3 バイト以上続くために、パスワード判定で Error となります。この場合、フラッシュメモリへの書き込みや RAM ロードが実行できなくなります。

アドレス	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
8000H	F															
8010H								ページ 0								
8020H																
8030H																E
8040H	F															
8050H								ページ 1								
8060H																
8070H																E
8080H	F															
8090H								ページ 2								
80A0H																
80B0H																E
80C0H																
⋮																
⋮																
FF70H																E
FF80H	F															
FF90H								ページ 510								
FFA0H																
FFB0H																E
FFC0H	F															
FFD0H								ページ 511								
FFE0H																
FFF0H																E

注) “F” は各ページの先頭アドレス、“E” は各ページの終了アドレスを示します。

図 2.1.5 フラッシュメモリの構成

Not Recommended for New

2.1.8 エラーコード

デバイスが各エラーを検出した場合に送信するエラーコードを表 2.1.12 に示します。

表 2.1.12 エラーコード

送信データ	エラー内容
62H, 62H, 62H	ボーレート変更データエラー
63H, 63H, 63H	動作コマンドエラー
A1H, A1H, A1H	受信データのフレーミングエラー
A3H, A3H, A3H	受信データのオーバーランエラー

注) パスワードエラーの場合は、エラーコードは送信されません。

2.1.9 チェックサム (SUM)

(1) 計算方法

チェックサム (SUM) はバイト + バイト... + バイトの結果をワードで返します。つまり、バイトでデータを読み出して計算し、その結果をワードで返します。

例)

A1H	左記 4 バイトが計算対象データの場合、チェックサムは以下のようになります。 $A1H + B2H + C3H + D4H = 02EAH$ SUM (HIGH) = 02H SUM (LOW) = EAH
B2H	
C3H	
D4H	

フラッシュメモリ書き込みモード、RAM ロードモードおよびフラッシュメモリ SUM 出力モードを実行した際に送信されるチェックサムは、本計算方法を使用します。

(2) 計算対象データ

表 2.1.13 に各モードにおけるチェックサムの計算対象データを示します。

表 2.1.13 チェックサムの計算対象データ

動作モード	計算対象データ	備考
フラッシュメモリ書き込みモード	フラッシュメモリの全エリア (32 K バイト) のデータ	フラッシュメモリの一部のページのみ書き込みを行った場合でも、すべてのフラッシュメモリ (32 K バイト) のチェックサムを計算します。なお、インテル Hex フォーマットにおけるデータ長、アドレス、レコードタイプ、チェックサムは SUM の対象とはなりません。
フラッシュメモリ SUM 出力モード		
RAM ロードモード	最初に受信した RAM アドレスから最後に受信した RAM アドレスまでに書き込まれた RAM のデータ	インテル Hex フォーマットにおけるデータ長、アドレス、レコードタイプ、チェックサムは SUM の対象とはなりません。
製品識別コード出力モード	転送データの 9~18 バイト目のデータ	詳細は 2.1.12 「製品識別コード」を参照してください。

2.1.10 インテル Hex フォーマット (Binary)

1. デバイスは各データレコードのチェックサムを受信後、次のデータレコードのスタートマーク (3AH, “:”) 待ちとなりますので、外部コントローラがレコード間に 3AH 以外のデータを送信してもそのデータは無視されます。
2. 外部コントローラは、エンドレコードのチェックサムを送信した後は何も送信せず、2 バイトの受信データ (チェックサムの上位と下位) 待ちとなるようにしてください。これは、エンドレコードを受信した後、ブートプログラムで 2 バイトのチェックサムを計算し、制御回路に送信するためです。
3. 受信エラーまたはインテル Hex フォーマットエラーが発生した場合は、エラーコードを送信せず、デバイスは動作停止状態となります。インテル Hex フォーマットエラーは以下の場合発生します。
 - レコードタイプが “00H”, “01H”, “02H” 以外の場合
 - チェックサムエラーが発生した場合
 - 拡張レコード (レコードタイプ = 02H) のデータ長が “02H” でない場合
 - 拡張レコード (レコードタイプ = 02H) の拡張アドレスが “1000H” 以上で、その後データレコードを受信した場合
 - エンドレコード (レコードタイプ = 01H) のデータ長が “00H” でない場合

2.1.11 パスワード

TMP86FM25 はフラッシュメモリ内の任意のデータ (連続する 8 バイト以上のデータ) をパスワードとして設定することができ、外部コントローラから送信されるパスワード列と、パスワードに設定されたデータ列との照合を行うことによりパスワード判定を行います。パスワードを指定できる領域は、フラッシュメモリ内のアドレス 8000H~FF9FH となります (アドレス FFA0H~FFFFH はパスワードとして設定できません)。

アドレス FFE0H~FFFFH のデータがすべて “00H” もしくは “FFH” の場合、ブランク品とみなされパスワード判定は行われません。ただし、ブランク品の場合でもパスワード数格納アドレス、パスワード比較開始アドレスを送信する必要があります。表 2.1.14 にブランク品と書き込み品の場合のパスワード設定方法を示します。

表 2.1.14 ブランク品と書き込み品でのパスワード設定方法

パスワード	ブランク品 (注 1)	書き込み品
PNSA (パスワード数格納アドレス)	8000H PNSA FF9FH	8000H PNSA FF9FH
PCSA (パスワード比較開始アドレス)	8000H PCSA FF9FH	8000H PCSA FFA0 - N
N (パスワード数)	*	8 N
パスワード列の設定	不要	必要 (注 2)

- 注 1) アドレス FFE0~FFFFH の領域がすべて “00H” または “FFH” となっている製品をブランク品とします。
- 注 2) 3 バイト以上同一となるデータは、パスワード列として設定できません (パスワード判定で Error となり、TMP86FM25 は何のデータも送信せず、停止状態となります)。
- 注 3) *: Don't care
- 注 4) 上記条件を満たさない場合は、パスワードエラーとなります。なお、パスワードエラーが発生した場合は、デバイスはエラーコードを送信せず、動作停止状態となります。
- 注 5) ブランク品は PCSA の受信の後、パスワード列の受信は行わず即座に Intel-Hex フォーマットの受信処理を行います。このとき外部コントローラはダミーのパスワード列を送信したとしても、デバイスは Intel-Hex フォーマットとしてスタートマーク (3AH “:”) を検出するまで受信データを読み飛ばしますので、その後の処理は正しく動作します。ただし、ダミーのパスワード列に 3AH が含まれていると、誤ってスタートマークと検出されるためマイコンは動作停止状態となります。これが問題となる場合は、ダミーのパスワード列を送信しないでください。




図 2.1.6 パスワードの比較 (例)

2.1.11.1 ブランク品/書き込み品の判別方法

外部コントローラより、以下の手順で通信を行うとブランク品/書き込み品を判別することができます。

- (1) フラッシュメモリ書き込みモードまたは RAM ロードモードを実行する。
- (2) PNSA, PCSA を送信する。
- (3) エンドレコードを送信する。
- (4) ブランク品の場合、デバイスはチェックサムを送信します。書き込み品の場合はチェックサムを送信せずデバイスは停止状態となります。

上記のように、外部コントローラがエンドレコードを送信した後、デバイスがチェックサムを送信するか否かでブランク品/書き込み品の判別ができます。

注) 書き込み品で動作停止状態となった場合は、シリアル PROM モードを再度起動するためにデバイスをリセットしてください。

2.1.11.2 パスワード列

外部コントローラが送信したパスワード列は、指定されたフラッシュメモリのデータと比較されます。パスワード列と指定されたフラッシュメモリのデータが一致しなかった場合、パスワードエラーとなり、マイコンは動作停止状態となります。

2.1.11.3 パスワードエラー処理

パスワードエラーが発生した場合、TMP86FM25 は何のデータも送信せず、デバイスは動作停止状態となります。この場合、シリアル PROM モードを再起動するためにデバイスをリセットしてください。


2.1.12 製品識別コード

製品識別コードは、ROM の先頭アドレス、終了アドレスを含む 13 バイトのデータです。表 2.1.15 に製品識別コードのデータフォーマットを示します。

表 2.1.15 製品識別コードのデータフォーマット

データ	データの意味	TMP86FM25 の場合のデータ
1st	スタートマーク (3AH)	3AH
2nd	転送データ数 (3~12 バイト目の 10 バイト)	0AH
3rd	アドレスのバイト長 (2 バイト)	02H
4th	Reserved	00H
5th	Reserved	00H
6th	Reserved	00H
7th	Reserved	00H
8th	ROM のブロック数	01H
9th	ROM の先頭アドレス (上位)	80H
10th	ROM の先頭アドレス (下位)	00H
11th	ROM の終了アドレス (上位)	FFH
12th	ROM の終了アドレス (下位)	FFH
13th	転送データ (3~12 バイト目) のチェックサム	7FH

2.1.13 フローチャート



電気的特性

絶対最大定格

(V_{SS} = 0 V)

項目	記号	端子	規格	単位
電源電圧	V _{DD}		-0.3~4.0	V
入力電圧	V _{IN}		-0.3~V _{DD} + 0.3	
出力電圧	V _{OUT1}	V4 端子を除く	-0.3~V _{DD} + 0.3	
	V _{OUT2}	V4 端子	-0.3~4.0	
出力電流 (1 端子当たり)	I _{OUT1}	P6 ポート	-1.8	mA
	I _{OUT2}	P1, P2, P34~P36, P5, P6, P7 ポート	3.2	
	I _{OUT3}	P30~P33 ポート	30	
出力電流 (全端子総計)	ΣI _{OUT1}	P6 ポート	-30	
	ΣI _{OUT2}	P1, P2, P34~P36, P5, P6, P7 ポート	60	
	ΣI _{OUT3}	P30~P33 ポート	80	
消費電力 [Topr = 85°C]	PD		350	mW
はんだ付け温度 (時間)	T _{sld}		260 (10 s)	°C
保存温度	T _{stg}		-55~125	
動作温度	Topr		-40~85	

注) 絶対最大定格とは、瞬時たりとも超えてはならない規格であり、どの1つの項目も超えることができない規格です。絶対最大定格を超えると、破壊や劣化の原因となり、破裂・燃焼による傷害を負うことがあります。従って、必ず絶対最大定格を超えないように、応用機器の設計を行ってください。

推奨動作条件 1 (MCU モード)

(V_{SS} = 0 V, Topr = -40~85°C)

項目	記号	端子	条件	Min	Max	単位	
電源電圧	V _{DD}		fc = 16 MHz	NORMAL1, 2 モード	2.7	3.6	V
				IDLE0, 1, 2 モード			
			fc = 4.2 MHz (外部クロック時)	NORMAL1, 2 モード	1.8		
				IDLE0, 1, 2 モード			
			fc = 8 MHz (自己発振時)	NORMAL1, 2 モード	1.8		
				IDLE0, 1, 2 モード			
fs = 32.768 kHz	SLOW1, 2 モード	1.8					
	SLEEP0, 1, 2 モード						
	STOP モード						
高レベル入力電圧	V _{IH1}	ヒステリシス入力を除く	V _{DD} 2.7 V	V _{DD} × 0.70	V _{DD}		
	V _{IH2}	ヒステリシス入力		V _{DD} × 0.75			
	V _{IH3}			V _{DD} < 2.7 V			V _{DD} × 0.90
低レベル入力電圧	V _{IL1}	ヒステリシス入力を除く	V _{DD} 2.7 V	0	V _{DD} × 0.30		
	V _{IL2}	ヒステリシス入力			V _{DD} × 0.25		
	V _{IL3}				V _{DD} < 2.7 V		V _{DD} × 0.10
クロック周波数 (外部クロック時)	fc	XIN, XOUT	V _{DD} = 1.8~3.6 V	1.0	4.2	MHz	
			V _{DD} = 2.7~3.6 V		16.0		
	fs	XTIN, XTOUT	V _{DD} = 1.8~3.6 V	30.0	34.0	kHz	
クロック周波数 (自己発振時)	fc	XIN, XOUT	V _{DD} = 1.8~3.6 V	1.0	8.0	MHz	
			V _{DD} = 2.7~3.6 V		16.0		
	fs	XTIN, XTOUT	V _{DD} = 1.8~3.6 V	30.0	34.0	kHz	
LCD 基準電源端子 電圧範囲	V _{2IN}	V2	LCDCTL1<REFV> = "1" V _{DD} < V4 (注2)	1.650	1.800	V	
	V _{3IN}	V3		2.250	2.700		
	V _{4IN}	V4		3.000	3.600		
	V _{4IN}	V4 (注3)		3.000	V _{DD}		
LCD 昇圧用コンデンサ	C _{LCD}			0.1	0.47	μF	

注1) 推奨動作条件とは、製品が一定の品質を保って正常に動作するために推奨する使用条件です。推奨動作条件 (電源電圧、動作温度範囲、AC/DC 規定値) から外れる動作条件で使用した場合、誤動作が生じる恐れがあります。従ってご使用の条件に対して、必ず推奨動作条件の範囲を超えないように、応用機器の設計を行ってください。

注2) LCDCTL1<REFV> = "1" の場合、常に V_{DD} < V4 に設定してください。

注3) LCDCTL1<REFV> = "0" の場合、常に V4 端子に基準電圧を供給してください。

推奨動作条件 2 (シリアル PROM モード)

(V_{SS} = 0 V, Topr = 25°C ± 5°C)

項目	記号	端子	条件	Min	Max	単位
電源電圧	V _{DD}		2 MHz fc 16 MHz	2.7	3.6	V
クロック周波数	fc	XIN, XOUT	V _{DD} = 2.7~3.6 V	2.0	16.0	MHz

注) シリアル PROM モードの動作温度範囲は 25°C ± 5°C となります。また、シリアル PROM モードの動作周波数範囲は、MCU モードと異なります。

DC 特性

(V_{SS} = 0 V, Topr = -40~85°C)

項目	記号	端子	条件	Min	Typ.	Max	単位	
ヒステリシス電圧	V _{HS}	ヒステリシス入力	V _{DD} = 3.3 V	-	0.4	-	V	
入力電流	I _{IN1}	TEST	V _{DD} = 3.6 V, V _{IN} = 0 V	-	-	-5	μA	
	I _{IN2}	シンクオープンドレイン, トライステート	V _{DD} = 3.6 V, V _{IN} = 3.6 V/0 V	-	-	±5		
	I _{IN3}	RESET, STOP	V _{DD} = 3.6 V, V _{IN} = 3.6 V	-	-	+5		
入力抵抗	R _{IN1}	TEST プルダウン	V _{DD} = 3.6 V, V _{IN} = 3.6 V	-	70	-	kΩ	
	R _{IN2}	RESET プルアップ	V _{DD} = 3.6 V, V _{IN} = 0 V	100	220	450		
高周波帰還抵抗	R _{FB}	XOUT	V _{DD} = 3.6 V	-	3	-	MΩ	
低周波帰還抵抗	R _{FBT}	XTOUT	V _{DD} = 3.6 V	-	20	-		
出カリーク電流	I _{LO}	シンクオープンドレイン, トライステート	V _{DD} = 3.6 V V _{OUT} = 3.4 V / 0.2 V	-	-	±10	μA	
高レベル出力電圧	V _{OH}	C-MOS, トライステート	V _{DD} = 3.6 V, I _{OH} = -0.6 mA	3.2	-	-	V	
低レベル出力電圧	V _{OL}	XOUT, P30~P33 ポートを 除く	V _{DD} = 3.6 V, I _{OL} = 0.9 mA	-	-	0.4		
低レベル出力電流	I _{OL}	P30~P33 ポート	V _{DD} = 3.6 V, V _{OL} = 1.0 V	-	6	-	mA	
NORMAL1, 2 モード時電源電流	I _{DD}	フェッ チ領域	フラッシュ領域	V _{DD} = 3.6 V V _{IN} = 3.4V/0.2V	MNP = "1"	-		6.0
IDLE0, 1, 2 モード時電源電流			RAM 領域	fc = 16 MHz fs = 32.768 kHz	MNP = "0"	-	3.9	4.8
		SLOW1 モード時電源電流	フェッ チ領域	フラッシュ領域	V _{DD} = 3.6 V V _{IN} = 3.4V/0.2V fs = 32.768 kHz	MNP = "1"	-	850
MNP = "0"						-	10	21
SLEEP1 モード時 電源電流		RAM 領域	MNP = "1"	-	850	1200	μA	
SLEEP0 モード時 電源電流			MNP = "0"	-	7	17		
STOP モード時 電源電流			V _{DD} = 3.6 V V _{IN} = 3.4 V/0.2 V	-	0.5	10		

注 1) Typ. 値は条件に指定のない限り、Topr = 25°C, V_{DD} = 3.3 V 時の値を示します。

注 2) 入力電流 I_{IN1}, I_{IN2}: プルアップまたはプルダウン抵抗による電流を除きます。

注 3) I_{DD} は、I_{REF} 電流を含みません。

注 4) SLOW2, SLEEP2 モードの各電源電流は、IDLE0, IDLE1, IDLE2 モードと同等です。

注 5) MNP は EEPGR レジスタのビット 0 (MNPWDW), ATP は EEPGR レジスタのビット 1 (ATPWDW) を示します。

注 6) フェッチとは、命令実行を行うために CPU がメモリのデータを読み込む動作を意味します。

AD 変換特性

(V_{SS} = 0.0 V, 2.7 V V_{DD} 3.6 V, Topr = -40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
アナログ制御回路電源電圧	V _{AREF}		V _{DD} - 1.0	-	V _{DD}	V
アナログ基準電源電圧範囲 (注 4)	ΔV _{AREF}		2.5	-	-	
アナログ入力電圧範囲	V _{AIN}		V _{SS}	-	V _{AREF}	
アナログ基準電源電流	I _{REF}	V _{DD} = V _{AREF} = 3.6 V V _{SS} = 0.0 V	-	0.4	-	mA
非直線性誤差		V _{DD} = 2.7 V V _{SS} = 0.0 V V _{AREF} = 2.7 V	-	-	±1	LSB
ゼロ誤差			-	-	±1	
フルスケール誤差			-	-	±1	
総合誤差			-	-	±2	

(V_{SS} = 0.0 V, 2.0 V V_{DD} < 2.7 V, Topr = -40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
アナログ基準電源電圧	V _{AREF}		V _{DD} - 0.6	-	V _{DD}	V
アナログ基準電源電圧範囲 (注 4)	ΔV _{AREF}		2.0	-	-	
アナログ入力電圧範囲	V _{AIN}		V _{SS}	-	V _{AREF}	
アナログ基準電源電流	I _{REF}	V _{DD} = V _{AREF} = 2.0V V _{SS} = 0.0 V	-	0.22	-	mA
非直線性誤差		V _{DD} = 2.0 V V _{SS} = 0.0 V V _{AREF} = 2.0 V	-	-	±1	LSB
ゼロ誤差			-	-	±1	
フルスケール誤差			-	-	±1	
総合誤差			-	-	±2	

(V_{SS} = 0.0 V, 1.8 V V_{DD} < 2.0 V, Topr = -10~85°C) (注 5)

項目	記号	条件	Min	Typ.	Max	単位
アナログ基準電源電圧	V _{AREF}		V _{DD} - 0.1	-	V _{DD}	V
アナログ基準電源電圧範囲 (注 4)	ΔV _{AREF}		1.8	-	-	
アナログ入力電圧範囲	V _{AIN}		V _{SS}	-	V _{AREF}	
アナログ基準電源電流	I _{REF}	V _{DD} = V _{AREF} = 1.8 V V _{SS} = 0.0 V	-	0.2	-	mA
非直線性誤差		V _{DD} = 1.8 V V _{SS} = 0.0 V V _{AREF} = 1.8 V	-	-	±2	LSB
ゼロ誤差			-	-	±2	
フルスケール誤差			-	-	±2	
総合誤差			-	-	±4	

注 1) 総合誤差は量子化誤差を除いたすべての誤差を含み、理想変換直線に対する最大の隔たりとして定義します。

注 2) 変換時間は電源電圧範囲によって推奨値が異なります。

注 3) AIN 入力端子への入力電圧は VAREF~VSS 範囲内でご使用ください。範囲外の電圧が入力されると、変換値が不定となり、ほかのチャンネルの変換値にも影響を与えます。

注 4) アナログ基準電源電圧範囲: ΔVAREF = VAREF - VSS

注 5) VDD = 2.0 V 未満で AD を使用する場合、温度保証範囲が異なります。

AC 特性

(V_{SS} = 0 V, V_{DD} = 2.7~3.6 V, Topr = -40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
マシンサイクルタイム	tcy	NORMAL1, 2 モード時	0.25	-	4	μs
		IDLE1, 2 モード時				
		SLOW1, 2 モード時	117.6	-	133.3	
		SLEEP1, 2 モード時				
高レベルクロックパルス幅	twcH	外部クロック動作 (XIN 入力)	-	31.25	-	ns
低レベルクロックパルス幅	twcL	fc = 16 MHz 時	-	-	-	-
高レベルクロックパルス幅	twcH	外部クロック動作 (XTIN 入力)	-	15.26	-	μs
低レベルクロックパルス幅	twcL	fs = 32.768 kHz 時	-	-	-	-

(V_{SS} = 0 V, V_{DD} = 1.8~3.6 V, Topr = -40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
マシンサイクルタイム	tcy	NORMAL1, 2 モード	0.5	-	4	μs
		IDLE1, 2 モード				
		SLOW1, 2 モード	117.6	-	133.3	
		SLEEP1, 2 モード				
高レベルクロックパルス幅	twcH	外部クロック動作 (XIN 入力)	-	119.04	-	ns
低レベルクロックパルス幅	twcL	fc = 4.2 MHz 時	-	-	-	-
高レベルクロックパルス幅	twcH	外部クロック動作 (XTIN 入力)	-	15.26	-	μs
低レベルクロックパルス幅	twcL	fs = 32.768 kHz 時	-	-	-	-

タイマ 1 入力 (ECIN) 特性

(V_{SS} = 0 V, Topr = -40~85°C)

項目	記号	条件	Min	Typ.	Max	単位
TC1 入力 (ECIN 入力)	trc1	周波数測定モード V _{DD} = 2.7~3.6 V	-	-	0.5	MHz
		周波数測定モード V _{DD} = 1.8~2.7 V	-	-	0.25	


UART タイミング

UART タイミング 1 UART タイミング-1 (VDD = 2.7 V~3.6 V, fc = 2 MHz~16 MHz, Ta = 25°C)

項目	記号	クロック数 (fc)	必要最低時間	
			2 MHz 時	16 MHz 時
マッチングデータ(5AH)受信からエコーバックまでの時間	CMeb1	約 600	300 μ s	37.5 μ s
ボーレート変更データ受信からエコーバックまでの時間	CMeb2	約 700	350 μ s	43.7 μ s
動作コマンド受信からエコーバックまでの時間	CMeb3	約 600	300 μ s	37.5 μ s
チェックサム計算時間	CKsm	約 1573000	786.5 ms	98.3 ms

UART タイミング 2 UART タイミング-2 (VDD = 2.7 V~3.6 V, fc = 2 MHz~16 MHz, Ta = 25°C)

項目	記号	クロック数 (fc)	必要最低時間	
			At fc = 2 MHz	At fc = 16 MHz
リセット解除後、マッチングデータ受信可能となるまでのセットアップ時間	RXsup	83850	41.9 ms	5.3 ms
マッチングデータ送信間隔	CMtr1	28500	14.3 ms	1.8 ms
マッチングデータのエコーバックからボーレート変更データ受信可能となるまでの時間	CMtr2	600	300 μ s	37.5 μ s
ボーレート変更データのエコーバックから動作コマンド受信可能となるまでの時間	CMtr3	750	375 μ s	46.9 μ s
動作コマンドのエコーバックからパスワード数格納アドレス(上位)受信可能となるまでの時間	CMtr4	950	475 μ s	59.4 μ s




フラッシュ特性 (VSS = 0 V)

項目	条件	Min	Typ.	Max	単位
シリアル PROM モードのフラッシュメモリページ書き替え保証回数	VDD = 2.7~3.6 V, 2 MHz fc 16 MHz (Topr = 25°C \pm 5°C)	-	-	10 ⁵	Times

パッケージ外形寸法図

P-QFP100-1420-0.65A

Unit: mm



Not Recommended for New Designs